KR20220099151A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220099151A
KR20220099151A KR1020210000425A KR20210000425A KR20220099151A KR 20220099151 A KR20220099151 A KR 20220099151A KR 1020210000425 A KR1020210000425 A KR 1020210000425A KR 20210000425 A KR20210000425 A KR 20210000425A KR 20220099151 A KR20220099151 A KR 20220099151A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
interlayer insulating
transistor
electrode
Prior art date
Application number
KR1020210000425A
Other languages
English (en)
Inventor
조용선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210000425A priority Critical patent/KR20220099151A/ko
Priority to US17/463,785 priority patent/US20220216280A1/en
Priority to CN202111610426.5A priority patent/CN114725168A/zh
Publication of KR20220099151A publication Critical patent/KR20220099151A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3258—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3262—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 개시는 표시 장치에 관한 것으로, 일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 위치하는 반도체, 상기 반도체 위에 위치하는 제1 게이트 절연막, 상기 제1 게이트 절연막 위에 위치하는 게이트 전극, 상기 게이트 전극 위에 위치하는 제2 게이트 절연막, 상기 제2 게이트 절연막 위에 위치하는 제1 유지 전극, 상기 제1 유지 전극 위에 위치하고, 상기 반도체, 상기 게이트 전극 및 상기 제1 유지 전극을 둘러싸는 개구부를 포함하는 제1 층간 절연막, 및 상기 제1 층간 절연막 위에 위치하고, 상기 개구부 내에 위치하는 제2 층간 절연막을 포함하고, 상기 제2 층간 절연막은 유기 물질을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
표시 장치는 화면을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode, OLED) 등이 있다. 이러한 표시 장치는 휴대 전화, 네비게이션, 디지털 사진기, 전자 북, 휴대용 게임기, 또는 각종 단말기 등과 같이 다양한 전자 기기들에 사용되고 있다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성한다. 여기자가 여기 상태(exited state)로부터 기저 상태(ground state)로 변하면서 에너지를 방출하여 발광한다.
이러한 유기 발광 표시 장치는 자발광 소자인 유기 발광 다이오드를 포함하는 복수의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수의 트랜지스터 및 하나 이상의 커패시터(Capacitor)가 형성되어 있다.
이러한 트랜지스터 및 커패시터를 형성하기 위해 복수의 도전층과 복수의 절연층이 형성되어 있으며, 외부로부터 표시 장치에 충격이 가해지는 경우 도전층이나 절연층이 손상될 수 있고, 표시 장치가 제대로 동작하지 않을 수 있다. 또한, 일부 영역에서 발생된 손상이 수평 방향 또는 수직 방향으로 전파되어 다른 소자에도 영향을 미칠 수 있다.
실시예들은 외부의 충격에 의한 영향을 줄일 수 있는 표시 장치를 제공하기 위한 것이다.
일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 위치하는 반도체, 상기 반도체 위에 위치하는 제1 게이트 절연막, 상기 제1 게이트 절연막 위에 위치하는 게이트 전극, 상기 게이트 전극 위에 위치하는 제2 게이트 절연막, 상기 제2 게이트 절연막 위에 위치하는 제1 유지 전극, 상기 제1 유지 전극 위에 위치하고, 상기 반도체, 상기 게이트 전극 및 상기 제1 유지 전극을 둘러싸는 개구부를 포함하는 제1 층간 절연막, 및 상기 제1 층간 절연막 위에 위치하고, 상기 개구부 내에 위치하는 제2 층간 절연막을 포함하고, 상기 제2 층간 절연막은 유기 물질을 포함한다.
상기 제1 층간 절연막은 서로 다른 특성을 가지는 복수의 층을 포함할 수 있다.
상기 제1 층간 절연막은 제1 물질을 포함하는 층과 제2 물질을 포함하는 층이 교대로 반복하여 적층될 수 있다.
상기 제1 물질은 산화규소이고, 상기 제2 물질은 질화규소일 수 있다.
상기 제1 층간 절연막은 10개 이상의 층을 포함할 수 있다.
상기 제1 층간 절연막은 무기 물질을 포함할 수 있다.
상기 제1 층간 절연막의 두께는 4500Å 이상이고, 5500Å 이하일 수 있다.
상기 표시 장치는 복수의 화소 회로 영역을 포함하고, 상기 복수의 화소 회로 영역 내에 각각 상기 반도체, 상기 게이트 전극 및 상기 제1 유지 전극이 위치할 수 있다.
상기 개구부는 상기 복수의 화소 회로 영역의 가장자리를 둘러싸도록 형성되어, 상기 복수의 화소 회로 영역은 상기 개구부에 의해 구분될 수 있다.
일 실시예에 의한 표시 장치는 상기 기판 위에 위치하는 복수의 트랜지스터, 및 상기 복수의 트랜지스터 중 적어도 어느 하나에 연결되어 있는 하부 제1 스캔선, 하부 제2 스캔선, 하부 발광 제어선을 더 포함하고, 상기 복수의 트랜지스터, 상기 하부 제1 스캔선, 상기 하부 제2 스캔선, 상기 하부 발광 제어선은 상기 복수의 화소 회로 영역 내에 위치할 수 있다.
서로 다른 화소 회로 영역 내에 위치하는 하부 제1 스캔선들은 서로 이격되도록 위치하고, 서로 다른 화소 회로 영역 내에 위치하는 하부 제2 스캔선들은 서로 이격되도록 위치하고, 서로 다른 화소 회로 영역 내에 위치하는 하부 발광 제어선들은 서로 이격되도록 위치할 수 있다.
일 실시예에 의한 표시 장치는 상기 제2 층간 절연막 위에 위치하는 상부 제1 스캔선, 상부 제2 스캔선 및 상부 발광 제어선을 더 포함하고, 상기 상부 제1 스캔선은 상기 서로 다른 화소 회로 영역 내에 위치하는 하부 제1 스캔선들과 연결되어 있고, 상기 상부 제2 스캔선은 상기 서로 다른 화소 회로 영역 내에 위치하는 하부 제2 스캔선들과 연결되어 있고, 상기 상부 발광 제어선은 상기 서로 다른 화소 회로 영역 내에 위치하는 하부 발광 제어선들과 연결될 수 있다.
일 실시예에 의한 표시 장치는 상기 상부 제1 스캔선, 상기 상부 제2 스캔선 및 상기 상부 발광 제어선 위에 위치하는 제3 층간 절연막, 상기 제3 층간 절연막 위에 위치하고, 상기 복수의 트랜지스터 중 적어도 어느 하나에 연결되어 있는 데이터선 및 구동 전압선, 상기 데이터선 및 상기 구동 전압선 위에 위치하는 보호막, 상기 보호막 위에 위치하고, 상기 복수의 트랜지스터 중 적어도 어느 하나에 연결되어 있는 애노드 전극, 상기 애노드 전극 위에 위치하는 발광 소자층, 및 상기 발광 소자층 위에 위치하는 캐소드 전극을 더 포함할 수 있다.
상기 제1 게이트 절연막 및 상기 제2 게이트 절연막은 무기 물질을 포함하고, 상기 개구부는 상기 제1 게이트 절연막 및 상기 제2 게이트 절연막에 더 형성될 수 있다.
일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 위치하는 반도체, 상기 반도체 위에 위치하는 제1 게이트 절연막, 상기 제1 게이트 절연막 위에 위치하는 게이트 전극, 상기 게이트 전극 위에 위치하는 제2 게이트 절연막, 상기 제2 게이트 절연막 위에 위치하는 제1 유지 전극, 및 상기 제1 유지 전극 위에 위치하는 제1 층간 절연막을 포함하고, 상기 제1 층간 절연막은 제1 물질을 포함하는 층과 제2 물질을 포함하는 층이 교대로 반복하여 적층되어 있고, 상기 제1 물질과 상기 제2 물질은 서로 다른 특성을 가진다.
상기 제1 물질은 산화규소이고, 상기 제2 물질은 질화규소일 수 있다.
상기 제1 층간 절연막은 10개 이상의 층을 포함할 수 있다.
상기 제1 층간 절연막의 두께는 4500Å 이상이고, 5500Å 이하일 수 있다.
일 실시예에 의한 표시 장치는 상기 제1 층간 절연막 위에 위치하는 제2 층간 절연막을 더 포함하고, 상기 제1 게이트 절연막, 상기 제2 게이트 절연막 및 상기 제1 층간 절연막은 상기 반도체, 상기 게이트 전극 및 상기 제1 유지 전극을 둘러싸는 개구부를 포함하고, 상기 제2 층간 절연막은 상기 개구부 내를 채우도록 형성되고, 상기 제1 층간 절연막은 무기 물질을 포함하고, 상기 제2 층간 절연막은 유기 물질을 포함할 수 있다.
상기 표시 장치는 복수의 화소 회로 영역을 포함하고, 상기 복수의 화소 회로 영역 내에 각각 상기 반도체, 상기 게이트 전극 및 상기 제1 유지 전극이 위치하고, 상기 개구부는 상기 복수의 화소 회로 영역의 가장자리를 둘러싸도록 형성되어, 상기 복수의 화소 회로 영역은 상기 개구부에 의해 구분될 수 있다.
실시예들에 따르면, 외부의 충격에 의한 일부 영역의 손상이 다른 영역으로 전파되는 것을 차단할 수 있다.
도 1은 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 2는 일 실시예에 의한 표시 장치의 한 화소의 회로도이다.
도 3a는 일 실시예에 의한 표시 장치의 일부를 나타낸 평면도이다.
도 3b는 도 3a는 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 4a, 도 5a, 도 6a, 도 7a, 도 8a 및 도 9a는 일 실시예에 의한 표시 장치의 제조 순서에 따라 순차적으로 도시한 평면도이다.
도 4b, 도 5b, 도 6b, 도 7b, 도 8b 및 도 9b는 일 실시예에 의한 표시 장치의 제조 순서에 따라 순차적으로 도시한 단면도이다.
도 10 내지 도 12는 일 실시예에 의한 표시 장치의 제1 층간 절연막의 다양한 예를 나타낸 단면도이다.
도 13은 단일층으로 이루어진 절연막에 충격이 가해지는 경우를 나타낸 파괴 모식도이다.
도 14는 다층 박막으로 이루어진 절연막에 충격이 가해지는 경우를 나타낸 파괴 모식도이다.
도 15는 일 실시예에 의한 표시 장치와 참고예에 의한 표시 장치의 변형률을 나타낸 그래프이다.
도 16은 절연막이 단일층으로 이루어진 경우와 다층으로 이루어진 경우의 탄성계수를 나타낸 그래프이다.
도 17은 절연막이 단일층으로 이루어진 경우와 다층으로 이루어진 경우의 스트레스를 나타낸 그래프이다.
도 18은 절연막이 단일층으로 이루어진 경우와 다층으로 이루어진 경우의 수분 침투도를 나타낸 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
먼저, 도 1을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 1은 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 1에 도시된 바와 같이, 일 실시예에 의한 표시 장치(1000)는 기판(110) 및 기판(110) 위에 위치하는 복수의 화소(PX)를 포함한다.
기판(110)은 제1 영역(A1), 제2 영역(A2), 및 제1 영역(A1)과 제2 영역(A2) 사이에 위치하는 벤딩 영역(BA)을 포함한다. 기판(110)은 가요성 물질로 이루어질 수 있고, 다양한 형태로 변화될 수 있다. 기판(110)은 플렉서블(flexible)하거나, 스트렛쳐블(stretchable)하거나, 폴더블(foldable)하거나, 벤더블(bendable)하거나, 롤러블(rollable)할 수 있다. 벤딩 영역(BA)은 기판(110)이 벤딩되는 영역일 수 있다. 제1 영역(A1) 및 제2 영역(A2)은 평평한 형상으로 이루어질 수 있다. 다만, 이는 하나의 예시에 불과하며, 기판(110)은 벤딩되는 영역을 추가로 포함할 수 있다. 예를 들면, 기판(110)의 제1 영역(A1) 또는 제2 영역(A2)의 적어도 일부가 벤딩될 수 있다.
기판(110)의 제1 영역(A1)은 벤딩 영역(BA)으로부터 연장되어 있다. 제1 영역(A1)은 대략 장변 및 단변을 포함하는 직사각형으로 이루어질 수 있고, 코너부가 모따기되어 곡면을 가지는 형상으로 이루어질 수 있다. 다만, 이러한 제1 영역(A1)의 형상은 하나의 예시에 불과하며 다양한 형상으로 변형될 수 있다. 제1 영역(A1)은 표시 영역(DA)과 주변 영역(PA)을 포함할 수 있다. 표시 영역(DA)은 제1 영역(A1)의 중심부에 위치할 수 있고, 대략 제1 영역(A1)과 유사한 형상으로 이루어질 수 있다. 주변 영역(PA)은 표시 영역(DA)을 둘러싸는 형태로 이루어질 수 있다. 즉, 주변 영역(PA)은 제1 영역(A1)의 외곽부에 위치할 수 있다.
복수의 화소(PX)는 표시 영역(DA)에 위치할 수 있다. 복수의 화소(PX)는 행렬로 배치될 수 있으며, 영상 신호를 입력 받아 이에 따라 영상을 표시할 수 있다. 이때, 복수의 화소(PX)의 배치 형태는 다양하게 변경될 수 있다. 도시는 생략하였으나 일 실시예에 의한 표시 장치는 복수의 신호선을 더 포함할 수 있다. 신호선은 복수의 스캔선, 복수의 발광 제어선, 복수의 데이터선, 복수의 구동 전압선 등으로 이루어질 수 있다. 이러한 신호선은 각각 스캔 신호, 발광 제어 신호, 데이터 신호, 구동 전압 등을 전달할 수 있다. 복수의 신호선은 행 방향 또는 열 방향으로 서로 교차하도록 위치할 수 있다. 또한, 각 화소(PX)는 복수의 신호선에 연결되어 있는 복수의 트랜지스터, 커패시터, 그리고 적어도 하나의 발광 다이오드(light emitting diode)를 포함할 수 있다. 즉, 일 실시예에 의한 표시 장치는 유기 발광 표시 장치로 이루어질 수 있다. 다만, 표시 장치의 종류는 이에 한정되지 않으며, 다양한 종류의 표시 장치로 이루어질 수 있다. 예를 들면, 표시 장치는 액정 표시 장치, 전기 영동 표시 장치, 전기 습윤 표시 장치 등으로 이루어질 수도 있다.
기판(110)의 제2 영역(A2)은 벤딩 영역(BA)으로부터 연장되어 있다. 제2 영역(A2)은 영상을 표시하지 않는 비표시 영역으로서 화소(PX)를 포함하고 있지는 않다. 제2 영역(A2)에는 화소(PX)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 소자들 및/또는 배선들이 위치하고 있다.
제2 영역(A2) 위에는 구동 회로 칩(250) 및 연성 회로 기판(200)이 위치할 수 있다. 구동 회로 칩(250)은 제2 영역(A2)에 위치하는 소자 또는 배선들과 연결되어 복수의 화소(PX)에 각종 신호들을 전달하게 된다. 예를 들면, 구동 회로 칩(250)은 스캔 신호, 제어 신호, 데이터 신호 등을 공급할 수 있다. 연성 회로 기판(200)은 기판(110)의 제2 영역(A2)의 가장자리에 부착될 수 있다. 연성 회로 기판(200)은 가요성 재질로 이루어질 수 있다. 연성 회로 기판(200)에는 표시 장치의 구동을 제어하기 위한 회로가 설계되어 있다.
기판(110)의 벤딩 영역(BA)은 제1 영역(A1)과 제2 영역(A2) 사이에 위치하여, 제1 영역(A1)과 제2 영역(A2) 사이를 연결할 수 있다. 기판(110)이 벤딩된 상태에서 제1 영역(A1)과 제2 영역(A2)은 서로 중첩할 수 있다. 기판(110)의 벤딩 영역(BA)은 제1 영역(A1)의 일측 단변과 연결되도록 위치할 수 있다. 다만, 이러한 벤딩 영역(BA)의 위치는 하나의 예시에 불과하며 다양하게 변경될 수 있다. 예를 들면, 벤딩 영역(BA)이 제1 영역(A1)의 양측 단변에 연결되도록 위치하거나, 장변에 연결되도록 위치할 수도 있다.
이하에서는 도 2를 참고하여 일 실시예에 의한 표시 장치의 한 화소에 대하여 설명한다.
도 2는 일 실시예에 의한 표시 장치의 한 화소의 회로도이다.
도 2에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 영상을 표시할 수 있는 복수의 화소(PX) 및 복수의 신호선(127, 151, 152, 153, 154, 171, 172)을 포함한다. 하나의 화소(PX)는 복수의 신호선(127, 151, 152, 153, 154, 171, 172)에 연결된 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 커패시터(Cst), 그리고 적어도 하나의 발광 다이오드(light emitting diode)(LED)를 포함할 수 있다. 본 실시예에서는 하나의 화소(PX)가 하나의 발광 다이오드(LED)를 포함하는 예를 주로 하여 설명한다.
신호선(127, 151, 152, 154, 155, 171, 172)은 초기화 전압선(127), 복수의 스캔선(151, 152, 154), 발광 제어선(155), 데이터선(171), 그리고 구동 전압선(172)을 포함할 수 있다.
초기화 전압선(127)은 초기화 전압(Vint)을 전달 할 수 있다. 복수의 스캔선(151, 152, 154)은 각각 스캔 신호(GWn, GIn, GI(n+1))를 전달할 수 있다. 스캔 신호(GWn, GIn, GI(n+1))는 화소(PX)가 포함하는 트랜지스터(T2, T3, T4, T7)를 턴온/턴오프할 수 있는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있다.
한 화소(PX)에 연결된 스캔선(151, 152, 154)은 스캔 신호(GWn)를 전달할 수 있는 제1 스캔선(151), 제1 스캔선(151)과 다른 타이밍에 게이트 온 전압을 가지는 스캔 신호(GIn)를 전달할 수 있는 제2 스캔선(152), 그리고 그리고 스캔 신호(GI(n+1))를 전달할 수 있는 제3 스캔선(154)을 포함할 수 있다. 본 실시예에서는 제2 스캔선(152)이 제1 스캔선(151)보다 이전 타이밍에 게이트 온 전압을 전달하는 예에 대해 주로 설명한다. 예를 들어, 스캔 신호(GWn)가 한 프레임 동안 인가되는 스캔 신호들 중 n번째 스캔 신호(Sn)(n은 1 이상의 자연수)인 경우, 스캔 신호(GIn)는 (n-1)번째 스캔 신호(S(n-1)) 등과 같은 전단 스캔 신호일 수 있고, 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn)일 수 있다. 그러나 본 실시예는 이에 한정되는 것은 아니고, 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn)와 다른 스캔 신호일 수도 있다.
발광 제어선(155)은 제어 신호를 전달할 수 있고, 특히 화소(PX)가 포함하는 발광 다이오드(LED)의 발광을 제어할 수 있는 발광 제어 신호(EM)를 전달할 수 있다. 발광 제어선(155)이 전달하는 제어 신호는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있으며, 스캔선(151, 152, 154)이 전달하는 스캔 신호와 다른 파형을 가질 수 있다.
데이터선(171)은 데이터 신호(Dm)를 전달하고, 구동 전압선(172)은 구동 전압(ELVDD)을 전달할 수 있다. 데이터 신호(Dm)는 표시 장치에 입력되는 영상 신호에 따라 다른 전압 레벨을 가질 수 있고, 구동 전압(ELVDD)은 실질적으로 일정한 레벨을 가질 수 있다.
도시하지 않았으나, 표시 장치는 복수의 신호선(127, 151, 152, 153, 154, 171, 172)에 신호를 전달하는 구동부를 더 포함할 수 있다.
한 화소(PX)가 포함하는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다.
제1 스캔선(151)은 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 스캔 신호(GWn)를 전달할 수 있고, 제2 스캔선(152)은 제4 트랜지스터(T4)에 스캔 신호(GIn)를 전달할 수 있고, 제3 스캔선(154)은 제7 트랜지스터(T7)에 스캔 신호(GI(n+1))를 전달할 수 있으며, 발광 제어선(155)은 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 발광 제어 신호(EM)를 전달할 수 있다.
제1 트랜지스터(T1)의 게이트 전극(G1)은 구동 게이트 노드(GN)를 통해 커패시터(Cst)의 일단과 연결되고, 제1 트랜지스터(T1)의 제1 전극(Ea1)은 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되고, 제1 트랜지스터(T1)의 제2 전극(Eb1)은 제6 트랜지스터(T6)를 경유하여 발광 다이오드(LED)의 애노드(anode)와 연결된다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터선(171)이 전달하는 데이터 신호(Dm)를 전달받아 발광 다이오드(LED)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)의 게이트 전극(G2)은 제1 스캔선(151)과 연결되고, 제2 트랜지스터(T2)의 제1 전극(Ea2)은 데이터선(171)과 연결되며, 제2 트랜지스터(T2)의 제2 전극(Eb2)은 제1 트랜지스터(T1)의 제1 전극(Ea1)과 연결되며 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결된다. 제2 트랜지스터(T2)는 제1 스캔선(151)을 통해 전달받은 스캔 신호(GWn)에 따라 턴온되어 데이터선(171)으로부터 전달된 데이터 신호(Dm)를 제1 트랜지스터(T1)의 제1 전극(Ea1)으로 전달할 수 있다.
제3 트랜지스터(T3)의 게이트 전극(G3)은 제1 스캔선(151)에 연결되고, 제3 트랜지스터(T3)의 제1 전극(Ea3)은 제1 트랜지스터(T1)의 제2 전극(Eb1)과 연결되며 제6 트랜지스터(T6)를 경유하여 발광 다이오드(LED)의 애노드와 연결된다. 제3 트랜지스터(T3)의 제2 전극(Eb3)은 제4 트랜지스터(T4)의 제2 전극(Eb4), 커패시터(Cst)의 일단 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결된다. 제3 트랜지스터(T3)는 제1 스캔선(151)을 통해 전달받은 스캔 신호(GWn)에 따라 턴온되어 제1 트랜지스터(T1)의 게이트 전극(G1)과 제2 전극(Eb1)을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)의 게이트 전극(G4)은 제2 스캔선(152)과 연결되고, 제4 트랜지스터(T4)의 제1 전극(Ea4)은 초기화 전압(Vint) 단자와 연결되며, 제4 트랜지스터(T4)의 제2 전극(Eb4)은 제3 트랜지스터(T3)의 제2 전극(Eb3)을 거쳐 커패시터(Cst)의 일단 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결된다. 제4 트랜지스터(T4)는 제2 스캔선(152)을 통해 전달받은 스캔 신호(GIn)에 따라 턴온되어 초기화 전압(Vint)을 제1 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 제1 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제5 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(155)과 연결되며, 제5 트랜지스터(T5)의 제1 전극(Ea5)은 구동 전압선(172)과 연결되고, 제5 트랜지스터(T5)의 제2 전극(Eb5)은 제1 트랜지스터(T1)의 제1 전극(Ea1) 및 제2 트랜지스터(T2)의 제2 전극(Eb2)에 연결된다.
제6 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(155)과 연결되며, 제6 트랜지스터(T6)의 제1 전극(Ea6)은 제1 트랜지스터(T1)의 제2 전극(Eb1) 및 제3 트랜지스터(T3)의 제1 전극(Ea3)과 연결되고, 제6 트랜지스터(T6)의 제2 전극(Eb6)은 발광 다이오드(LED)의 애노드와 전기적으로 연결된다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어선(155)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상되어 발광 다이오드(LED)에 전달될 수 있다.
제7 트랜지스터(T7)의 게이트 전극(G7)은 제3 스캔선(154)과 연결되고, 제7 트랜지스터(T7)의 제1 전극(Ea7)은 제6 트랜지스터(T6)의 제2 전극(Eb6) 및 발광 다이오드(LED)의 애노드에 연결되고, 제7 트랜지스터(T7)의 제2 전극(Eb7)은 초기화 전압(Vint) 단자 및 제4 트랜지스터(T4)의 제1 전극(Ea4)에 연결된다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 PMOS 등의 P형 채널 트랜지스터일 수 있으나 이에 한정되는 것은 아니고, 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나가 N형 채널 트랜지스터일 수도 있으며, P형 채널 트랜지스터와 N형 채널 트랜지스터를 모두 포함할 수도 있다.
커패시터(Cst)의 일단은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 게이트 전극(G1)과 연결되고, 타단은 구동 전압선(172)과 연결된다. 발광 다이오드(LED)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압(ELVSS) 단자와 연결되어 공통 전압(ELVSS)을 인가받을 수 있다.
일 실시예에 따른 화소(PX)의 구조는 도 2에 도시한 구조에 한정되는 것은 아니고 한 화소(PX)가 포함하는 트랜지스터의 수와 커패시터의 수 및 연결 관계는 다양하게 변형 가능하다.
이하에서는 도 3a 내지 도 9b를 더욱 참조하여, 일 실시예에 의한 표시 장치의 하나의 화소의 층간 구조에 대하여 더욱 설명한다.
도 3a는 일 실시예에 의한 표시 장치의 일부를 나타낸 평면도이고, 도 3b는 도 3a는 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다. 도 3b는 도 3a의 III-III선을 따라 표시 영역의 일부를 나타내고, 벤딩 영역의 일부를 나타내고 있다. 도 4a, 도 5a, 도 6a, 도 7a, 도 8a 및 도 9a는 일 실시예에 의한 표시 장치의 제조 순서에 따라 순차적으로 도시한 평면도이다. 도 4b, 도 5b, 도 6b, 도 7b, 도 8b 및 도 9b는 일 실시예에 의한 표시 장치의 제조 순서에 따라 순차적으로 도시한 단면도이다. 도 3a 내지 도 9b는 인접한 두 개의 화소를 도시하고 있으며, 인접한 두 개의 화소는 서로 대칭인 평면 구조를 가질 수 있다. 다만, 이에 한정되는 것은 아니며, 인접한 두 개의 화소가 동일한 평면 구조를 가질 수도 있다.
기판(110) 위에는 제1 트랜지스터(T1)의 채널(1132), 제1 영역(1131) 및 제2 영역(1133)을 포함하는 반도체층이 위치할 수 있다. 도 4a 및 도 4b는 반도체층을 도시하고 있다. 반도체층은 제1 트랜지스터(T1)뿐만 아니라 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7) 각각의 채널, 제1 영역 및 제2 영역을 더 포함할 수 있다.
제1 트랜지스터(T1)의 채널(1132)은 평면 상에서 구부러진 형상으로 이루어질 수 있다. 다만, 제1 트랜지스터(T1)의 채널(1132)의 형상은 이에 한정되지 아니하며, 다양하게 변경될 수 있다. 예를 들면, 제1 트랜지스터(T1)의 채널(1132)은 다른 형상으로 구부러질 수도 있고, 막대 형상으로 이루어질 수도 있다. 제1 트랜지스터(T1)의 채널(1132)의 양측에 제1 트랜지스터(T1)의 제1 영역(1131) 및 제2 영역(1133)이 위치할 수 있다. 제1 트랜지스터(T1)의 제1 영역(1131)은 평면 상에서 위아래로 연장되어, 아래쪽으로 연장된 부분은 제5 트랜지스터(T5)의 제2 영역과 연결될 수 있고, 위쪽으로 연장된 부분은 제2 트랜지스터(T2)의 제2 영역과 연결될 수 있다. 제1 트랜지스터(T1)의 제2 영역(1133)은 평면 상에서 위아래로 연장되어, 아래쪽으로 연장된 부분은 제6 트랜지스터(T6)의 제1 영역과 연결될 수 있고, 위쪽으로 연장된 부분은 제3 트랜지스터(T3)의 제1 영역과 연결될 수 있다.
기판(110)과 제1 트랜지스터(T1)의 채널(1132), 제1 영역(1131) 및 제2 영역(1133)을 포함하는 반도체층 사이에는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 단층 또는 다층 구조를 가질 수 있다. 버퍼층(111)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 또한, 기판(110)과 버퍼층(111) 사이에는 베리어층이 더 위치할 수 있다. 베리어층은 단층 또는 다층 구조를 가질 수 있다. 베리어층은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.
제1 트랜지스터(T1)의 채널(1132), 제1 영역(1131) 및 제2 영역(1133)을 포함하는 반도체층 위에는 제1 게이트 절연막(141)이 위치할 수 있다. 제1 게이트 절연막(141)은 단층 또는 다층 구조를 가질 수 있다. 제1 게이트 절연막(141)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.
제1 게이트 절연막(141) 위에는 제1 트랜지스터(T1)의 게이트 전극(1151)을 포함하는 제1 게이트 도전체가 위치할 수 있다. 도 5a 및 도 5b는 반도체층 및 제1 게이트 도전체를 함께 도시하고 있다.
제1 게이트 도전체는 단층 또는 다층 구조를 가질 수 있다. 제1 게이트 도전체는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 등의 금속 물질을 포함할 수 있다. 제1 게이트 도전체는 제1 트랜지스터(T1)뿐만 아니라 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7) 각각의 게이트 전극을 더 포함할 수 있다.
제1 트랜지스터(T1)의 게이트 전극(1151)은 제1 트랜지스터(T1)의 채널(1132)과 중첩할 수 있다. 제1 트랜지스터(T1)의 채널(1132)은 제1 트랜지스터(T1)의 게이트 전극(1151)에 의해 덮여 있다.
제1 게이트 도전체는 하부 제1 스캔선(151a), 하부 제2 스캔선(152a) 및 하부 발광 제어선(155a)을 더 포함할 수 있다. 하부 제1 스캔선(151a), 하부 제2 스캔선(152a) 및 하부 발광 제어선(155a)은 대략 행 방향으로 연장될 수 있다. 서로 인접한 두 화소에 각각 독립적으로 하부 제1 스캔선(151a), 하부 제2 스캔선(152a) 및 하부 발광 제어선(155a)이 위치할 수 있다. 즉, 좌측 화소에 위치하는 하부 제1 스캔선(151a)은 우측 화소에 위치하는 하부 제1 스캔선(151a)과 이격하여 위치할 수 있다. 또한, 좌측 화소에 위치하는 하부 제2 스캔선(152a)은 우측 화소에 위치하는 하부 제2 스캔선(152a)과 이격하여 위치할 수 있다. 또한, 좌측 화소에 위치하는 하부 발광 제어선(155a)은 우측 화소에 위치하는 하부 발광 제어선(155a)과 이격하여 위치할 수 있다. 하부 제1 스캔선(151a)은 제2 트랜지스터(T2)의 게이트 전극 및 제3 트랜지스터(T3)의 게이트 전극과 연결될 수 있다. 하부 제1 스캔선(151a)은 제2 트랜지스터(T2)의 게이트 전극 및 제3 트랜지스터(T3)의 게이트 전극과 일체로 이루어질 수 있다. 하부 제2 스캔선(152a)은 제4 트랜지스터(T4)의 게이트 전극과 연결될 수 있다. 하부 제2 스캔선(152a)은 제4 트랜지스터(T4)의 게이트 전극과 일체로 이루어질 수 있다. 하부 제2 스캔선(152a)은 이전 단의 화소에 위치하는 제7 트랜지스터(T7)의 게이트 전극과 연결될 수 있다. 즉, 제7 트랜지스터(T7)에 연결되는 바이패스 제어선은 후단의 하부 제2 스캔선(152a)으로 이루어질 수 있다. 하부 발광 제어선(155a)은 제5 트랜지스터(T5)의 게이트 전극 및 제6 트랜지스터(T6)의 게이트 전극과 연결될 수 있다. 하부 발광 제어선(155a)은 제5 트랜지스터(T5)의 게이트 전극 및 제6 트랜지스터(T6)의 게이트 전극과 일체로 이루어질 수 있다.
제1 트랜지스터(T1)의 게이트 전극(1151)을 포함하는 제1 게이트 도전체를 형성한 후 도핑 공정 또는 플라즈마 처리를 수행할 수 있다. 제1 게이트 도전체에 의해 가려진 반도체층의 부분은 도핑이나 플라즈마 처리가 되지 않고, 제1 게이트 도전체에 의해 덮여 있지 않은 반도체층의 부분은 도핑이나 플라즈마 처리가 되어 도전체와 동일한 특성을 가질 수 있다. 따라서 반도체층의 제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 영역 및 제2 영역은 각각 제1 전극 및 제2 전극이 될 수 있다. 이때 p형 도펀트로 도핑 공정을 진행할 수 있으며, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7)는 p형 트랜지스터 특성을 가질 수 있다.
제1 트랜지스터(T1)의 게이트 전극(1151)을 포함하는 제1 게이트 도전체 및 제1 게이트 절연막(141) 위에는 제2 게이트 절연막(142)이 위치할 수 있다. 제2 게이트 절연막(142)은 단층 또는 다층 구조를 가질 수 있다. 제2 게이트 절연막(142)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.
제2 게이트 절연막(142) 위에는 유지 커패시터(Cst)의 제1 유지 전극(1153)을 포함하는 제2 게이트 도전체가 위치할 수 있다. 도 6a 및 도 6b는 반도체층, 제1 게이트 도전체 및 제2 게이트 도전체를 함께 도시하고 있다. 제2 게이트 도전체는 단층 또는 다층 구조를 가질 수 있다. 제2 게이트 도전체는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 등의 금속 물질을 포함할 수 있다.
제1 유지 전극(1153)은 제1 트랜지스터(T1)의 게이트 전극(1151)과 중첩하여 유지 커패시터(Cst)를 이룬다. 유지 커패시터(Cst)의 제1 유지 전극(1153)에는 개구부(1152)가 형성되어 있다. 유지 커패시터(Cst)의 제1 유지 전극(1153)의 개구부(1152)는 제1 트랜지스터(T1)의 게이트 전극(1151)과 중첩할 수 있다.
유지 커패시터(Cst)의 제1 유지 전극(1153)을 포함하는 제2 게이트 도전체 위에는 제1 층간 절연막(161)이 위치할 수 있다. 제1 층간 절연막(161)은 단층 또는 다층 구조를 가질 수 있다. 제1 층간 절연막(161)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다. 제1 층간 절연막(161)은 서로 다른 물질을 교대로 적층하여 형성할 수 있다. 예를 들면, 질화규소로 이루어진 층과 산화규소로 이루어진 층이 교대로 10층 이상 적층되어 제1 층간 절연막(161)을 형성할 수 있다. 제1 층간 절연막(161)의 다층 구조에 대해서는 추후에 다시 구체적으로 설명하고자 한다.
제1 층간 절연막(161) 위에는 제1 연결 전극(1175)을 포함하는 제3 게이트 도전체가 위치할 수 있다. 도 7a 및 도 7b는 반도체층, 제1 게이트 도전체, 제2 게이트 도전체 및 제3 게이트 도전체를 함께 도시하고 있다. 제3 게이트 도전체는 단층 또는 다층 구조를 가질 수 있다. 제3 게이트 도전체는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 등의 금속 물질을 포함할 수 있다.
제1 연결 전극(1175)은 제1 트랜지스터(T1)와 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 연결할 수 있다. 제1 연결 전극(1175)의 일측 단부는 제1 트랜지스터(T1)의 게이트 전극(1151)과 중첩할 수 있다. 제1 층간 절연막(161)은 제1 연결 전극(1175) 및 제1 트랜지스터(T1)의 게이트 전극(1151)과 중첩하는 개구부(1161)를 포함할 수 있다. 제1 연결 전극(1175)은 개구부(1161) 및 제1 유지 전극(1153)의 개구부(1152)를 통해 제1 트랜지스터(T1)의 게이트 전극(1151)과 연결될 수 있다. 제1 연결 전극(1175)의 타측 단부는 제3 트랜지스터(T3)의 제2 영역 및 제4 트랜지스터(T4)의 제2 영역과 중첩할 수 있다. 제1 층간 절연막(161)은 제1 연결 전극(1175) 및 제3 트랜지스터(T3)의 제2 영역 및 제4 트랜지스터(T4)의 제2 영역과 중첩하는 개구부(1162)를 포함할 수 있다. 제1 연결 전극(1175)은 개구부(1162)를 통해 제3 트랜지스터(T3)의 제2 영역 및 제4 트랜지스터(T4)의 제2 영역과 연결될 수 있다. 따라서, 제1 연결 전극(1175)에 의해 제1 트랜지스터(T1)의 게이트 전극(1151)은 제3 트랜지스터(T3)의 제2 영역 및 제4 트랜지스터(T4)의 제2 영역과 연결될 수 있다.
제3 게이트 도전체는 제2 연결 전극(2175), 제3 연결 전극(3175), 제4 연결 전극(3176), 제5 연결 전극(4175), 제6 연결 전극(5175), 제7 연결 전극(6175), 제8 연결 전극(6176), 제9 연결 전극(7175)을 더 포함할 수 있다.
제2 연결 전극(2175)은 제2 트랜지스터(T2)와 중첩할 수 있고, 제2 트랜지스터(T2)의 제1 영역과 연결될 수 있다. 제3 연결 전극(3175)은 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)와 중첩할 수 있고, 제4 트랜지스터(T4)의 제1 영역 및 제7 트랜지스터(T7)의 제2 영역과 연결될 수 있다. 제4 연결 전극(3176)은 하부 제1 스캔선(151a)과 중첩할 수 있고, 연결될 수 있다. 제5 연결 전극(4175)은 하부 제2 스캔선(152a)과 중첩할 수 있고, 연결될 수 있다. 제6 연결 전극(5175)은 제1 유지 전극(1153) 및 제5 트랜지스터(T5)와 중첩할 수 있고, 제1 유지 전극(1153) 및 제5 트랜지스터(T5)의 제1 영역과 연결될 수 있다. 제7 연결 전극(6175)은 하부 발광 제어선(155a)과 중첩할 수 있고, 연결될 수 있다. 제8 연결 전극(6176)은 제6 트랜지스터(T6)와 중첩할 수 있고, 제6 트랜지스터(T6)의 제2 영역과 연결될 수 있다. 제9 연결 전극(7175)은 제7 트랜지스터(T7)와 중첩할 수 있고, 제7 트랜지스터(T7)의 제1 영역과 연결될 수 있다.
하나의 화소의 제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 유지 커패시터(Cst), 하부 제1 스캔선(151a), 하부 제2 스캔선(152a), 하부 발광 제어선(155a), 제1 연결 전극(1175), 제2 연결 전극(2175), 제3 연결 전극(3175), 제4 연결 전극(3176), 제5 연결 전극(4175), 제6 연결 전극(5175), 제7 연결 전극(6175), 제8 연결 전극(6176), 제9 연결 전극(7175)은 화소 회로 영역(PCR) 내에 위치할 수 있다. 화소 회로 영역(PCR)은 대략 사각형으로 이루어질 수 있다. 다만, 화소 회로 영역(PCR)의 형상은 이에 한정되지 않으며, 다양하게 변경될 수 있다. 인접한 두 화소의 화소 회로 영역(PCR)은 서로 구분되며, 중첩하지 않는다. 즉, 좌측 화소의 화소 회로 영역(PCR)과 우측 화소의 화소 회로 영역(PCR)은 서로 중첩하지 않는다.
제1 층간 절연막(161)은 개구부(1165)를 포함하며, 복수의 화소 회로 영역(PCR)은 개구부(1165)에 의해 구분될 수 있다. 즉, 개구부(1165)는 복수의 화소 회로 영역(PCR) 사이에 위치할 수 있으며, 화소 회로 영역(PCR)의 가장자리를 둘러싸도록 형성될 수 있다. 개구부(1165)는 제1 층간 절연막(161) 뿐만 아니라, 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)에도 형성될 수 있다. 다만, 이에 한정되는 것은 아니며, 개구부(1165)는 제1 층간 절연막(161) 및 제2 게이트 절연막(142)에 형성되고, 제1 게이트 절연막(141)에는 형성되지 않을 수도 있다. 또한, 개구부(1165)가 제1 층간 절연막(161), 제2 게이트 절연막(142), 제1 게이트 절연막(141) 및 버퍼층(111)에 형성될 수도 있다. 서로 다른 화소 회로 영역(PCR) 내에 위치하는 반도체층, 제1 게이트 도전체, 제2 게이트 도전체 및 제3 게이트 도전체는 서로 직접적으로 연결되어 있지 않고, 이격되어 있다.
제1 연결 전극(1175)을 포함하는 제3 게이트 도전체 위에는 제2 층간 절연막(162)이 위치할 수 있다. 제2 층간 절연막(162)은 단층 또는 다층 구조를 가질 수 있다. 제2 층간 절연막(162)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제2 층간 절연막(162)은 개구부(1165)를 채우도록 형성될 수 있다. 복수의 화소 회로 영역(PCR)은 제2 층간 절연막(162)에 의해 구분될 수 있다. 즉, 제2 층간 절연막(162)은 복수의 화소 회로 영역(PCR) 사이에 위치할 수 있으며, 화소 회로 영역(PCR)의 가장자리를 둘러싸도록 형성될 수 있다. 무기 물질로 이루어진 제1 층간 절연막(161), 제2 게이트 절연막(142) 및 제1 게이트 절연막(141)에 개구부(1165)를 형성하고, 개구부(1165) 내에 유기 물질로 이루어진 제2 층간 절연막(162)이 위치하도록 함으로써, 각 화소를 섬형(island type)으로 형성할 수 있다. 따라서, 외부로부터 충격이 가해져 제1 층간 절연막(161) 등에 손상이 발생하더라도 유기 물질로 이루어진 제2 층간 절연막(162)에 의해 복수의 화소 회로 영역(PCR)이 독립된 구조를 가지고 있으므로, 인접한 다른 화소에 영향을 미치는 것을 방지할 수 있다. 즉, 어느 한 영역에서 발생한 크랙이 수평 방향으로 전파되는 것을 방지할 수 있다.
벤딩 영역(BA)에서 제1 층간 절연막(161)은 개구부(1166)를 더 포함할 수 있다. 개구부(1166)는 제1 층간 절연막(161) 뿐만 아니라, 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)에도 형성될 수 있다. 제2 층간 절연막(162)은 개구부(1166)를 채우도록 형성될 수 있다. 벤딩 영역(BA)은 기판(110)이 벤딩되는 영역으로서, 벤딩 영역(BA)에 위치하고, 무기 물질로 이루어진 제1 층간 절연막(161), 제2 게이트 절연막(142) 및 제1 게이트 절연막(141)을 제거하고, 이를 대신하여 유기 물질로 이루어진 제2 층간 절연막(162)을 형성함으로써, 벤딩에 유리한 구조를 가질 수 있다.
제2 층간 절연막(162) 위에는 상부 제1 스캔선(151b), 상부 제2 스캔선(152b), 상부 발광 제어선(155b) 및 초기화 전압선(127)을 포함하는 제1 데이터 도전체가 위치할 수 있다. 도 8a 및 도 8b는 반도체층, 제1 게이트 도전체, 제2 게이트 도전체, 제3 게이트 도전체 및 제1 데이터 도전체를 함께 도시하고 있다. 제1 데이터 도전체는 단층 또는 다층 구조를 가질 수 있다. 제1 데이터 도전체는 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)등을 포함할 수 있다.
상부 제1 스캔선(151b)은 하부 제1 스캔선(151a)의 적어도 일부와 중첩할 수 있으며, 하부 제1 스캔선(151a)과 연결될 수 있다. 상부 제1 스캔선(151b)과 하부 제1 스캔선(151a)은 제4 연결 전극(3176)에 의해 연결될 수 있다. 상부 제1 스캔선(151b)은 하부 제1 스캔선(151a)과 함께 제1 스캔선(151)을 이룬다. 상부 제1 스캔선(151b)은 대략 행 방향으로 연장될 수 있으며, 기판(110) 위의 일측 단부로부터 타측 단부까지 이어질 수 있다. 행 방향으로 인접한 화소의 하부 제1 스캔선(151a)은 동일한 상부 제1 스캔선(151b)에 연결될 수 있다. 상부 제1 스캔선(151b)에 인가되는 스캔 신호(GW)는 하부 제1 스캔선(151a)을 통해 제2 트랜지스터(T2)의 게이트 전극 및 제3 트랜지스터(T3)의 게이트 전극으로 인가될 수 있다.
상부 제2 스캔선(152b)은 하부 제2 스캔선(152a)의 적어도 일부와 중첩할 수 있으며, 하부 제2 스캔선(152a)과 연결될 수 있다. 상부 제2 스캔선(152b)과 하부 제2 스캔선(152a)은 제5 연결 전극(4175)에 의해 연결될 수 있다. 상부 제2 스캔선(152b)은 하부 제2 스캔선(152a)과 함께 제2 스캔선(152)을 이룬다. 상부 제2 스캔선(152b)은 대략 행 방향으로 연장될 수 있으며, 기판(110) 위의 일측 단부로부터 타측 단부까지 이어질 수 있다. 행 방향으로 인접한 화소의 하부 제2 스캔선(152a)은 동일한 상부 제2 스캔선(152b)에 연결될 수 있다. 상부 제2 스캔선(152b)에 인가되는 스캔 신호(GI)는 하부 제2 스캔선(152a)을 통해 제4 트랜지스터(T4)의 게이트 전극으로 인가될 수 있다.
상부 발광 제어선(155b)은 하부 발광 제어선(155a)의 적어도 일부와 중첩할 수 있으며, 하부 발광 제어선(155a)과 연결될 수 있다. 상부 발광 제어선(155b)과 하부 발광 제어선(155a)은 제7 연결 전극(6175)에 의해 연결될 수 있다. 상부 발광 제어선(155b)은 하부 발광 제어선(155a)과 함께 발광 제어선(155)을 이룬다. 상부 발광 제어선(155b)은 대략 행 방향으로 연장될 수 있으며, 기판(110) 위의 일측 단부로부터 타측 단부까지 이어질 수 있다. 행 방향으로 인접한 화소의 하부 발광 제어선(155a)은 동일한 상부 발광 제어선(155b)에 연결될 수 있다. 상부 발광 제어선(155b)에 인가되는 발광 제어 신호(EM)는 하부 발광 제어선(155a)을 통해 제5 트랜지스터(T5)의 게이트 전극 및 제6 트랜지스터(T5)의 게이트 전극으로 인가될 수 있다.
초기화 전압선(127)은 대략 행 방향으로 연장될 수 있으며, 기판(110) 위의 일측 단부로부터 타측 단부까지 이어질 수 있다. 행 방향으로 인접한 화소는 동일한 초기화 전압선(127)에 연결될 수 있다. 초기화 전압선(127)에 인가되는 초기화 전압(Vint)은 제3 연결 전극(3175)을 통해 제4 트랜지스터(T4)의 제4 트랜지스터(T4)의 제1 영역 및 제7 트랜지스터(T7)의 제2 영역으로 인가될 수 있다.
제1 데이터 도전체는 데이터선 연결 전극(171a), 보조 구동 전압선(172a), 제10 연결 전극(6177)을 더 포함할 수 있다.
데이터선 연결 전극(171a)은 제2 연결 전극(2175)과 중첩할 수 있고, 연결될 수 있다. 데이터선 연결 전극(171a)은 제2 연결 전극(2175)을 통해 제2 트랜지스터(T2)의 제1 영역과 연결될 수 있다.
보조 구동 전압선(172a)은 제6 연결 전극(5175)과 중첩할 수 있고, 연결될 수 있다. 보조 구동 전압선(172a)은 대략 행 방향으로 연장될 수 있으며, 기판(110) 위의 일측 단부로부터 타측 단부까지 이어질 수 있다. 행 방향으로 인접한 화소는 동일한 보조 구동 전압선(172a)에 연결될 수 있다.
제10 연결 전극(6177)은 제7 연결 전극(6175) 및 제9 연결 전극(7175)과 중첩할 수 있고, 연결될 수 있다. 제10 연결 전극(6177)은 제7 연결 전극(6175)을 통해 제6 트랜지스터(T6)의 제2 영역과 연결될 수 있다. 제10 연결 전극(6177)은 제9 연결 전극(7175)을 통해 제7 트랜지스터(T7)의 제1 영역과 연결될 수 있다. 따라서, 제10 연결 전극(6177)은 제6 트랜지스터와 제7 트랜지스터 사이를 연결할 수 있다.
상부 제1 스캔선(151b), 상부 제2 스캔선(152b), 상부 발광 제어선(155b) 및 초기화 전압선(127)을 포함하는 제1 데이터 도전체 위에는 제3 층간 절연막(163)이 위치할 수 있다. 제3 층간 절연막(163)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제3 층간 절연막(163) 위에는 데이터선(171) 및 구동 전압선(172)을 포함하는 제2 데이터 도전체가 위치할 수 있다. 도 9a 및 도 9b는 반도체층, 제1 게이트 도전체, 제2 게이트 도전체, 제3 게이트 도전체, 제1 데이터 도전체 및 제2 데이터 도전체를 함께 도시하고 있다. 제2 데이터 도전체는 단층 또는 다층 구조를 가질 수 있다. 제2 데이터 도전체는 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)등을 포함할 수 있다.
데이터선(171)은 데이터선 연결 전극(171a)과 중첩할 수 있고, 연결될 수 있다. 데이터선(171)은 데이터선 연결 전극(171a), 제2 연결 전극(2175)을 통해 제2 트랜지스터(T2)의 제1 영역과 연결될 수 있다. 데이터선(171)은 대략 열 방향으로 연장될 수 있으며, 기판(110) 위의 일측 단부로부터 타측 단부까지 이어질 수 있다. 열 방향으로 인접한 화소는 동일한 데이터선(171)에 연결될 수 있다.
구동 전압선(172)은 보조 구동 전압선(172a)과 교차 중첩할 수 있고, 연결될 수 있다. 구동 전압선(172)은 보조 구동 전압선(172a), 제6 연결 전극(5175)을 통해 제1 유지 전극(1153) 및 제5 트랜지스터(T5)의 제1 영역과 연결될 수 있다. 구동 전압선(172)은 대략 열 방향으로 연장될 수 있으며, 기판(110) 위의 일측 단부로부터 타측 단부까지 이어질 수 있다. 열 방향으로 인접한 화소는 동일한 구동 전압선(172)에 연결될 수 있다.
데이터선(171) 및 구동 전압선(172) 위에는 보호막(180)이 위치할 수 있고, 보호막(180) 위에는 애노드 전극(191)이 위치할 수 있다. 보호막(180)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다. 애노드 전극(191)은 제6 트랜지스터(T6)와 연결될 수 있고, 제1 트랜지스터(T1)의 출력 전류를 전달받을 수 있다. 애노드 전극(191) 위에는 격벽(350)이 위치할 수 있다. 격벽(350)에는 화소 개구부(351)가 형성되어 있으며, 격벽(350)의 화소 개구부(351)는 애노드 전극(191)과 중첩할 수 있다. 격벽(350)의 화소 개구부(351) 내에는 발광 소자층(370)이 위치할 수 있다. 발광 소자층(370)은 애노드 전극(191)과 중첩할 수 있다. 격벽(350) 위에는 간격재(360)가 위치할 수 있다. 간격재(360)는 인접한 화소 회로 영역(PCR) 사이의 경계에 위치할 수 있다. 발광 소자층(370), 격벽(350) 및 간격재(360) 위에는 캐소드 전극(270)이 위치할 수 있다. 애노드 전극(191), 발광 소자층(370) 및 캐소드 전극(270)은 발광 다이오드(LED)를 구성할 수 있다.
이하에서는 도 10 내지 도 12를 참조하여 일 실시예에 의한 표시 장치의 제1 층간 절연막(161)의 다층 구조에 대해 더욱 설명한다.
도 10 내지 도 12는 일 실시예에 의한 표시 장치의 제1 층간 절연막의 다양한 예를 나타낸 단면도이다.
도 10에 도시된 바와 같이, 일 실시예에 의한 표시 장치의 제1 층간 절연막(161)은 복수의 층으로 이루어질 수 있다. 예를 들면, 제1 층간 절연막(161)은 순차적으로 적층되어 있는 제1 층(161a), 제2 층(161b), 제3 층(161c), 제4 층(161d), 제5 층(161e), 제6 층(161f), 제7 층(161g), 제8 층(161h), 제9 층(161i) 및 제10 층(161j)을 포함할 수 있다. 이때, 제1 층간 절연막(161)은 서로 다른 물질을 교대로 적층하여 형성할 수 있다.
예를 들면, 제1 층(161a), 제3 층(161c), 제5 층(161e), 제7 층(161g) 및 제9 층(161i)은 산화규소(SiOx)로 이루어질 수 있고, 제2 층(161b), 제4 층(161d), 제6 층(161f), 제8 층(161h) 및 제10 층(161j)은 질화규소(SiNx)로 이루어질 수 있다. 동일한 챔버 내에서 화학적 기상 증착법(CVD, Chemical Vapor Deposition)을 이용하여 인시투(In-Situ) 방식으로 산화규소로 이루어진 층과 질화규소로 이루어진 층을 번갈아 연속 증착할 수 있다.
제1 층간 절연막(161)의 제1 층(161a), 제2 층(161b), 제3 층(161c), 제4 층(161d), 제5 층(161e), 제6 층(161f), 제7 층(161g), 제8 층(161h), 제9 층(161i) 및 제10 층(161j)의 두께는 동일할 수도 있고, 상이할 수도 있다. 예를 들면, 제1 층(161a)의 두께는 약 1400Å이고, 제2 층(161b), 제4 층(161d), 제6 층(161f) 및 제8 층(161h)의 두께는 각각 약 250Å일 수 있다. 이때, 제3 층(161c), 제5 층(161e), 제7 층(161g) 및 제9 층(161i)의 두께는 각각 약 400Å이고, 제10 층(161j)의 두께는 약 1000Å일 수 있다.
다른 예로서, 제1 층(161a), 제3 층(161c), 제5 층(161e), 제7 층(161g) 및 제9 층(161i)의 두께는 각각 약 600Å이고, 제2 층(161b), 제4 층(161d), 제6 층(161f), 제8 층(161h) 및 제10 층(161j)의 두께는 각각 약 400Å일 수 있다. 다른 예로서, 제1 층(161a)의 두께는 1000Å이고, 제2 층(161b), 제4 층(161d), 제6 층(161f) 및 제8 층(161h)의 두께는 각각 약 300Å일 수 있다. 이때, 제3 층(161c), 제5 층(161e), 제7 층(161g) 및 제9 층(161i)의 두께는 각각 약 500Å이고, 제10 층(161j)의 두께는 약 800Å일 수 있다.
도 10에서 제1 층간 절연막(161)은 10개의 층으로 이루어진 것으로 설명하였으나, 이에 한정되는 것은 아니며, 제1 층간 절연막(161)을 구성하는 층의 수는 다양하게 변경될 수 있다. 예를 들면, 도 11에 도시된 바와 같이 제1 층간 절연막(161)은 18개 층으로 이루어질 수도 있다.
도 11에 도시된 바와 같이, 제1 층간 절연막(161)은 순차적으로 적층되어 있는 제1 층(161a), 제2 층(161b), 제3 층(161c), 제4 층(161d), 제5 층(161e), 제6 층(161f), 제7 층(161g), 제8 층(161h), 제9 층(161i), 제10 층(161j), 제11 층(161k), 제12 층(161l), 제13 층(161m), 제14 층(161n), 제15 층(161o), 제16 층(161p), 제17 층(161q) 및 제18 층(161r)을 포함할 수 있다. 이때, 제1 층간 절연막(161)은 서로 다른 물질을 교대로 적층하여 형성할 수 있다.
예를 들면, 제1 층(161a), 제3 층(161c), 제5 층(161e), 제7 층(161g), 제9 층(161i), 제11 층(161k), 제13 층(161m), 제15 층(161o) 및 제17 층(161q)은 산화규소(SiOx)로 이루어질 수 있고, 제2 층(161b), 제4 층(161d), 제6 층(161f), 제8 층(161h), 제10 층(161j), 제12 층(161l), 제14 층(161n), 제16 층(161p) 및 제18 층(161r)은 질화규소(SiNx)로 이루어질 수 있다.
제1 층간 절연막(161)의 제1 층(161a), 제2 층(161b), 제3 층(161c), 제4 층(161d), 제5 층(161e), 제6 층(161f), 제7 층(161g), 제8 층(161h), 제9 층(161i), 제10 층(161j), 제11 층(161k), 제12 층(161l), 제13 층(161m), 제14 층(161n), 제15 층(161o), 제16 층(161p), 제17 층(161q) 및 제18 층(161r)의 두께는 동일할 수도 있고, 상이할 수도 있다. 예를 들면, 제1 층(161a)의 두께는 약 1400Å이고, 제2 층(161b), 제4 층(161d), 제6 층(161f), 제8 층(161h), 제10 층(161j), 제12 층(161l), 제14 층(161n) 및 제16 층(161p)의 두께는 각각 약 125Å일 수 있다. 이때, 제3 층(161c), 제5 층(161e), 제7 층(161g), 제9 층(161i), 제11 층(161k), 제13 층(161m), 제15 층(161o) 및 제17 층(161q)의 두께는 각각 약 200Å이고, 제18 층(161r)의 두께는 약 1000Å일 수 있다.
상기에서 제1 층간 절연막(161)을 구성하는 복수의 층은 산화규소(SiOx)로 이루어지는 층과 질화규소(SiNx)로 이루어지는 층이 교대로 반복되는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 제1 층간 절연막(161)을 구성하는 복수의 층의 물질은 다른 성분의 무기 절연 물질로 이루어질 수도 있다. 또한, 제1 층간 절연막(161)은 3가지 이상의 물질이 반복하여 적층되는 형태로 이루어질 수도 있다.
또한, 제1 층간 절연막(161)은 동일한 물질을 포함하되, 서로 다른 특성을 가지는 복수의 층이 교대로 반복 적측되어 이루어질 수도 있다. 동일한 물질을 포함하는 층이라도 성막 조건을 변경하여 서로 다른 특성을 가지는 층을 형성할 수 있다. 즉, 온도, 사용 가스의 유량, 전극각 간격, 파워, 압력 등과 같은 증착 조건을 다르게 형성한 층들이 서로 다른 탄성계수를 가질 수 있다. 예를 들면, 표 1에 나타난 바와 같이, 실란(Silane) 유량을 다르게 하여 형성한 무기 절연막이 서로 다른 특성을 가질 수 있다.
무기 절연막의 성분 실란 유량(sccm) 탄성계수(GPa) 경도(GPa) 푸아송비(Poisson's Ratio)
SiNx 16 153.0±14.9 13.6±2.9 0.27
32 117.8±9.5 11.8±1.8
50 108.5±10.6 10.2±3.0
SiOxNy 20 89.2±4.8 4.7±0.7 0.23
30 78.9±12.6 7.8±0.9
50 76.8±9.6 9.7±4.0
상기에서 설명한 바와 같이, 제1 층간 절연막(161)을 구성하는 각 층의 두께는 다양하게 변경될 수 있다. 이때, 제1 층간 절연막(161)의 전체 두께는 일정할 수 있다. 제1 층간 절연막(161)의 두께는 약 4500Å 이상이고, 약 5500Å 이하일 수 있다. 이러한 제1 층간 절연막(161)의 두께가 약 4500Å 이상이고, 약 5500Å 이하인 범위 내에서 제1 층간 절연막(161)을 구성하는 층의 개수 및 두께를 다양하게 설정할 수 있다.도 12에 도시된 바와 같이, 서로 다른 특성을 가지는 복수의 층이 교대로 반복 적층된 구조를 가지는 제1 층간 절연막(161)을 형성할 수 있다. 도 12는 서로 다른 특성을 가지는 2개의 층을 반복 적층 하여 10개의 층으로 이루어진 제1 층간 절연막(161)을 실제로 형성한 예를 나타낸 것이다.
이하에서는 도 13 및 도 14를 참조하여, 일 실시예에 의한 표시 장치의 제1 층간 절연막(161)이 다층 박막으로 이루어지는 경우의 특성에 대해 설명한다.
도 13은 단일층으로 이루어진 절연막에 충격이 가해지는 경우를 나타낸 파괴 모식도이고, 도 14는 다층 박막으로 이루어진 절연막에 충격이 가해지는 경우를 나타낸 파괴 모식도이다. 도 13과 도 14에 도시된 절연막의 전체 두께는 서로 유사하게 이루어질 수 있다.
도 13에 도시된 바와 같이, 단일층으로 이루어진 절연막의 상부면에 충격이 가해지는 경우에는 그 충격이 절연막의 하부면까지 직접적으로 전달될 수 있다. 이때, 절연막의 전체 두께에 대응하는 손상이 발생할 수 있고, 인접한 다른 층에도 그 충격이 전달될 수 있다. 절연막에 손상이 발생하면, 절연막에 의해 분리되어 있던 도전체가 서로 단락될 수 있으며, 이에 따라 해당 화소가 제대로 구동되지 않을 수 있다.
도 14에 도시된 바와 같이, 다층 박막으로 이루어진 절연막에 충격이 가해지는 경우에는 그 충격이 절연막의 하부면까지 직접적으로 전달되지 않을 수 있다. 절연막을 구성하는 복수의 층 중 일부 층에는 손상이 발생할 수 있으나, 손상이 발생한 층과 인접한 다른 층에는 충격이 전달되지 않고, 손상이 발생하지 않을 수 있다. 따라서, 절연층과 인접한 다른 층에 충격이 전달되는 것도 방지할 수 있다.
일 실시예에 의한 표시 장치의 제1 층간 절연막(161)은 서로 다른 특성을 가지는 복수의 층을 포함할 수 있다. 이때, 복수의 층은 약 10개 이상의 층으로 이루어질 수 있고, 서로 다른 특성을 가지는 2개 이상의 층이 반복하여 적층된 구조를 가질 수 있다. 이러한 구조에 의해 외부로부터 충격이 가해져 제1 층간 절연막(161) 등에 손상이 발생하더라도 다층 박막으로 이루어진 제1 층간 절연막(161)에 의해 인접한 다른 층에 영향을 미치는 것을 방지할 수 있다. 즉, 어느 한 영역에서 발생한 크랙이 수직 방향으로 전파되는 것을 방지할 수 있다.
이하에서는 도 15 내지 도 18을 참조하여 일 실시예에 의한 표시 장치의 특성에 대해 설명한다.
도 15는 일 실시예에 의한 표시 장치와 참고예에 의한 표시 장치의 변형률을 나타낸 그래프이고, 도 16은 절연막이 단일층으로 이루어진 경우와 다층으로 이루어진 경우의 탄성계수를 나타낸 그래프이며, 도 17은 절연막이 단일층으로 이루어진 경우와 다층으로 이루어진 경우의 스트레스를 나타낸 그래프이고, 도 18은 절연막이 단일층으로 이루어진 경우와 다층으로 이루어진 경우의 수분 침투도를 나타낸 그래프이다.
도 15에 도시된 바와 같이, 참고예1(Ref1) 및 참고예2(Ref2)에 의한 표시 장치의 변형율(Strain)에 비해 일 실시예(Emb)에 의한 표시 장치의 변형율(Strain)이 낮을 수 있다.
일 실시예(Emb)에 의한 표시 장치에서는 복수의 화소 회로 영역(PCR)을 구분하도록 제1 층간 절연막(161)에 개구부(1165)가 형성되고, 개구부(1165) 내를 채우도록 유기 물질로 이루어진 제2 층간 절연막(162)이 형성되어 있다. 또한, 제1 층간 절연막(161)은 복수의 층을 포함하는 구조를 가진다.
참고예1(Ref1)에 의한 표시 장치의 경우 복수의 화소 회로 영역(PCR)을 구분하는 개구부가 형성되어 있지 않고, 제1 층간 절연막(161)은 단일층으로 이루어져 있다.
참고예2(Ref2)에 의한 표시 장치의 경우 복수의 화소 회로 영역(PCR)을 구분하도록 제1 층간 절연막(161)에 개구부(1165)가 형성되고, 개구부(1165) 내를 채우도록 유기 물질로 이루어진 제2 층간 절연막(162)이 형성되어 있다. 제1 층간 절연막(161)은 단일층으로 이루어져 있다.
참고예1(Ref1)에 의한 표시 장치에 비해 참고예2(Ref2)에 의한 표시 장치의 경우 변형율이 낮아지는 것을 확인할 수 있다. 참고예2(Ref2)에서 복수의 화소 회로 영역(PCR)이 제2 층간 절연막(162)에 의해 구분되는 구조를 가지고 있어 수평 방향의 크랙 전파를 방지할 수 있기 때문이다.
일 실시예(Emb)에 의한 표시 장치에서는 제1 층간 절연막(161)이 복수의 층을 포함하는 구조를 가짐으로써, 수평 방향의 크랙 전파뿐만 아니라 수직 방향의 크랙 전파까지 방지함으로써, 변형율을 더욱 낮출 수 있다.
도 16에 도시된 바와 같이, 절연막이 산화알루미늄(Al2O3)의 단일층으로 이루어진 경우나, 산화아연(ZnO)의 단일층으로 이루어진 경우에 비해 복수의 층을 포함하는 경우(Nano-stratified)에 탄성계수(Modulus)가 감소하는 것을 확인할 수 있다.
일 실시예에 의한 표시 장치에서는 제1 층간 절연막(161)이 서로 다른 특성을 가지는 복수의 층을 포함하는 구조를 가짐으로써, 탄성계수가 낮아질 수 있고, 이로 인해 변형율이 감소할 수 있다. 즉, 일 실시예에 의한 표시 장치에서의 제1 층간 절연막(161)이 참고예에 비해 더 강건한 특성을 가지는 것을 확인할 수 있다.
도 17에 도시된 바와 같이, 절연막이 단일층으로 이루어진 경우에 비해 복수의 층을 포함하는 경우에 절연막에 작용하는 스트레스값(Applied Stress)이 감소하는 것을 확인할 수 있다.
일 실시에에 의한 표시 장치에서는 제1 층간 절연막(161)이 서로 다른 특성을 가지는 복수의 층을 포함하는 구조를 가짐으로써, 제1 층간 절연막(161)에 작용하는 스트레스값이 낮아질 수 있다. 따라서, 일 실시예에 의한 표시 장치에서의 제1 층간 절연막(161)이 참고예에 비해 더 강건한 특성을 가지는 것을 확인할 수 있다.
도 18에 도시된 바와 같이, 절연막이 단일층으로 이루어진 경우에 비해 복수의 층을 포함하는 경우에 절연막의 수분 침투도가 감소하는 것을 확인할 수 있다.
일 실시예에 의한 표시 장치에서는 제1 층간 절연막(161)이 서로 다른 특성을 가지는 복수의 층을 포함하는 구조를 가짐으로써, 제1 층간 절연막(161)의 수분 침투도가 낮아질 수 있다. 따라서, 일 실시예에 의한 표시 장치에서의 제1 층간 절연막(161)이 참고예에 비해 더 강건한 특성을 가지는 것을 확인할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판
141: 제1 게이트 절연막
142: 제2 게이트 절연막
151: 제1 스캔선
152: 제2 스캔선
154: 제3 스캔선
155: 발광 제어선
161: 제1 층간 절연막
162: 제2 층간 절연막
163: 제3 층간 절연막
180: 보호막
1131: 제1 트랜지스터의 제1 영역
1132: 제1 트랜지스터의 채널
1133: 제1 트랜지스터의 제2 영역
1151: 제1 트랜지스터의 게이트 전극
1153: 제1 유지 전극
1165: 개구부

Claims (20)

  1. 기판,
    상기 기판 위에 위치하는 반도체,
    상기 반도체 위에 위치하는 제1 게이트 절연막,
    상기 제1 게이트 절연막 위에 위치하는 게이트 전극,
    상기 게이트 전극 위에 위치하는 제2 게이트 절연막,
    상기 제2 게이트 절연막 위에 위치하는 제1 유지 전극,
    상기 제1 유지 전극 위에 위치하고, 상기 반도체, 상기 게이트 전극 및 상기 제1 유지 전극을 둘러싸는 개구부를 포함하는 제1 층간 절연막, 및
    상기 제1 층간 절연막 위에 위치하고, 상기 개구부 내에 위치하는 제2 층간 절연막을 포함하고,
    상기 제2 층간 절연막은 유기 물질을 포함하는 표시 장치.
  2. 제1항에서,
    상기 제1 층간 절연막은 서로 다른 특성을 가지는 복수의 층을 포함하는 표시 장치.
  3. 제2항에서,
    상기 제1 층간 절연막은 제1 물질을 포함하는 층과 제2 물질을 포함하는 층이 교대로 반복하여 적층되어 있는 표시 장치.
  4. 제3항에서,
    상기 제1 물질은 산화규소이고, 상기 제2 물질은 질화규소인 표시 장치.
  5. 제2항에서,
    상기 제1 층간 절연막은 10개 이상의 층을 포함하는 표시 장치.
  6. 제2항에서,
    상기 제1 층간 절연막은 무기 물질을 포함하는 표시 장치.
  7. 제2항에서,
    상기 제1 층간 절연막의 두께는 4500Å 이상이고, 5500Å 이하인 표시 장치.
  8. 제1항에서,
    상기 표시 장치는 복수의 화소 회로 영역을 포함하고,
    상기 복수의 화소 회로 영역 내에 각각 상기 반도체, 상기 게이트 전극 및 상기 제1 유지 전극이 위치하는 표시 장치.
  9. 제8항에서,
    상기 개구부는 상기 복수의 화소 회로 영역의 가장자리를 둘러싸도록 형성되어, 상기 복수의 화소 회로 영역은 상기 개구부에 의해 구분되는 표시 장치.
  10. 제8항에서,
    상기 기판 위에 위치하는 복수의 트랜지스터, 및
    상기 복수의 트랜지스터 중 적어도 어느 하나에 연결되어 있는 하부 제1 스캔선, 하부 제2 스캔선, 하부 발광 제어선을 더 포함하고,
    상기 복수의 트랜지스터, 상기 하부 제1 스캔선, 상기 하부 제2 스캔선, 상기 하부 발광 제어선은 상기 복수의 화소 회로 영역 내에 위치하는 표시 장치.
  11. 제10항에서,
    서로 다른 화소 회로 영역 내에 위치하는 하부 제1 스캔선들은 서로 이격되도록 위치하고,
    서로 다른 화소 회로 영역 내에 위치하는 하부 제2 스캔선들은 서로 이격되도록 위치하고,
    서로 다른 화소 회로 영역 내에 위치하는 하부 발광 제어선들은 서로 이격되도록 위치하는 표시 장치.
  12. 제11항에서,
    상기 제2 층간 절연막 위에 위치하는 상부 제1 스캔선, 상부 제2 스캔선 및 상부 발광 제어선을 더 포함하고,
    상기 상부 제1 스캔선은 상기 서로 다른 화소 회로 영역 내에 위치하는 하부 제1 스캔선들과 연결되어 있고,
    상기 상부 제2 스캔선은 상기 서로 다른 화소 회로 영역 내에 위치하는 하부 제2 스캔선들과 연결되어 있고,
    상기 상부 발광 제어선은 상기 서로 다른 화소 회로 영역 내에 위치하는 하부 발광 제어선들과 연결되어 있는 표시 장치.
  13. 제11항에서,
    상기 상부 제1 스캔선, 상기 상부 제2 스캔선 및 상기 상부 발광 제어선 위에 위치하는 제3 층간 절연막,
    상기 제3 층간 절연막 위에 위치하고, 상기 복수의 트랜지스터 중 적어도 어느 하나에 연결되어 있는 데이터선 및 구동 전압선,
    상기 데이터선 및 상기 구동 전압선 위에 위치하는 보호막,
    상기 보호막 위에 위치하고, 상기 복수의 트랜지스터 중 적어도 어느 하나에 연결되어 있는 애노드 전극,
    상기 애노드 전극 위에 위치하는 발광 소자층, 및
    상기 발광 소자층 위에 위치하는 캐소드 전극을 더 포함하는 표시 장치.
  14. 제1항에서,
    상기 제1 게이트 절연막 및 상기 제2 게이트 절연막은 무기 물질을 포함하고,
    상기 개구부는 상기 제1 게이트 절연막 및 상기 제2 게이트 절연막에 더 형성되어 있는 표시 장치.
  15. 기판,
    상기 기판 위에 위치하는 반도체,
    상기 반도체 위에 위치하는 제1 게이트 절연막,
    상기 제1 게이트 절연막 위에 위치하는 게이트 전극,
    상기 게이트 전극 위에 위치하는 제2 게이트 절연막,
    상기 제2 게이트 절연막 위에 위치하는 제1 유지 전극, 및
    상기 제1 유지 전극 위에 위치하는 제1 층간 절연막을 포함하고,
    상기 제1 층간 절연막은 제1 물질을 포함하는 층과 제2 물질을 포함하는 층이 교대로 반복하여 적층되어 있고,
    상기 제1 물질과 상기 제2 물질은 서로 다른 특성을 가지는 표시 장치.
  16. 제15항에서,
    상기 제1 물질은 산화규소이고, 상기 제2 물질은 질화규소인 표시 장치.
  17. 제16항에서,
    상기 제1 층간 절연막은 10개 이상의 층을 포함하는 표시 장치.
  18. 제17항에서,
    상기 제1 층간 절연막의 두께는 4500Å 이상이고, 5500Å 이하인 표시 장치.
  19. 제15항에서,
    상기 제1 층간 절연막 위에 위치하는 제2 층간 절연막을 더 포함하고,
    상기 제1 게이트 절연막, 상기 제2 게이트 절연막 및 상기 제1 층간 절연막은 상기 반도체, 상기 게이트 전극 및 상기 제1 유지 전극을 둘러싸는 개구부를 포함하고,
    상기 제2 층간 절연막은 상기 개구부 내를 채우도록 형성되고,
    상기 제1 층간 절연막은 무기 물질을 포함하고, 상기 제2 층간 절연막은 유기 물질을 포함하는 표시 장치.
  20. 제19항에서,
    상기 표시 장치는 복수의 화소 회로 영역을 포함하고,
    상기 복수의 화소 회로 영역 내에 각각 상기 반도체, 상기 게이트 전극 및 상기 제1 유지 전극이 위치하고,
    상기 개구부는 상기 복수의 화소 회로 영역의 가장자리를 둘러싸도록 형성되어, 상기 복수의 화소 회로 영역은 상기 개구부에 의해 구분되는 표시 장치.
KR1020210000425A 2021-01-04 2021-01-04 표시 장치 KR20220099151A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210000425A KR20220099151A (ko) 2021-01-04 2021-01-04 표시 장치
US17/463,785 US20220216280A1 (en) 2021-01-04 2021-09-01 Display device
CN202111610426.5A CN114725168A (zh) 2021-01-04 2021-12-27 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210000425A KR20220099151A (ko) 2021-01-04 2021-01-04 표시 장치

Publications (1)

Publication Number Publication Date
KR20220099151A true KR20220099151A (ko) 2022-07-13

Family

ID=82219030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210000425A KR20220099151A (ko) 2021-01-04 2021-01-04 표시 장치

Country Status (3)

Country Link
US (1) US20220216280A1 (ko)
KR (1) KR20220099151A (ko)
CN (1) CN114725168A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200113055A (ko) * 2019-03-20 2020-10-06 삼성디스플레이 주식회사 디스플레이 장치
KR20200124800A (ko) * 2019-04-24 2020-11-04 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220216280A1 (en) 2022-07-07
CN114725168A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
KR102675575B1 (ko) 표시 장치
CN110429116B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN109659335B (zh) 显示装置
EP3355358B1 (en) Display device including an emission layer
CN102024421B (zh) 有机发光显示设备
US11355568B2 (en) Organic light emitting diode display device
KR20180044491A (ko) 표시 장치
JP7389106B2 (ja) 有機発光表示装置
EP3624190A1 (en) Display device
KR20180056449A (ko) 터치 센서 및 이를 구비하는 표시 장치
CN111430408A (zh) 在显示装置的显示区域内包括连接布线的显示装置
US10665820B2 (en) Display device
KR20220048519A (ko) 표시 장치
JP2019003026A (ja) 表示装置
KR20220099151A (ko) 표시 장치
CN110547045A (zh) 有机el显示装置
KR20190040850A (ko) 표시 장치
KR20220089776A (ko) 투명 표시 장치 및 이를 포함하는 타일드 표시 장치
KR20180038618A (ko) 표시 장치
CN217361587U (zh) 显示装置
KR20220124308A (ko) 표시 장치
US20240234445A9 (en) Display device
KR20230033069A (ko) 표시 장치
KR20220133361A (ko) 표시 장치
KR20230010083A (ko) 표시 장치