KR20230010083A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230010083A
KR20230010083A KR1020210089535A KR20210089535A KR20230010083A KR 20230010083 A KR20230010083 A KR 20230010083A KR 1020210089535 A KR1020210089535 A KR 1020210089535A KR 20210089535 A KR20210089535 A KR 20210089535A KR 20230010083 A KR20230010083 A KR 20230010083A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting elements
emitting element
sub
element group
Prior art date
Application number
KR1020210089535A
Other languages
English (en)
Inventor
서영완
이경회
이자은
김지선
최근희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210089535A priority Critical patent/KR20230010083A/ko
Priority to CN202210371001.1A priority patent/CN115605042A/zh
Priority to US17/857,638 priority patent/US20230009353A1/en
Publication of KR20230010083A publication Critical patent/KR20230010083A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H01L27/3211—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H01L27/3248—
    • H01L27/326—
    • H01L51/5036—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시는 표시 장치에 관한 것으로, 일 실시예에 의한 표시 장치는 제1 표시 영역 및 제2 표시 영역을 포함하는 표시 영역을 포함하는 기판, 상기 기판의 제1 표시 영역 위에 위치하는 제1 화소 회로부, 상기 제1 화소 회로부에 연결되어 있는 제1 발광 소자, 상기 기판의 제2 표시 영역 위에 위치하는 제2 화소 회로부, 상기 제2 화소 회로부에 연결되어 있는 복수의 제2 발광 소자, 및 상기 제1 화소 회로부 및 상기 제2 화소 회로부에 연결되어 있고, 상기 제2 발광 소자와 중첩하는 구동 회로부를 포함하고, 상기 표시 영역의 가장자리는 직선형으로 이루어진 직선부와 라운드 형상을 가지는 라운드부를 포함하고, 제1 방향 및 상기 제1 방향에 수직한 제2 방향으로 인접한 복수의 제2 발광 소자가 하나의 발광 소자 그룹을 구성하고, 상기 라운드부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 상기 직선부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수와 상이하다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
표시 장치는 화면을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode, OLED) 등이 있다. 이러한 표시 장치는 휴대 전화, 내비게이션, 디지털 사진기, 전자 북, 휴대용 게임기, 또는 각종 단말기 등과 같이 다양한 전자 기기들에 사용되고 있다.
표시 장치는 화면이 표시되는 표시 영역과 화면이 표시되지 않는 주변 영역을 포함할 수 있다. 표시 영역에는 행 방향 및 열 방향으로 복수의 화소가 배치될 수 있다. 각 화소 내에는 트랜지스터, 커패시터 등과 같은 다양한 소자와 이들 소자에 신호를 공급할 수 있는 다양한 배선들이 위치할 수 있다. 주변 영역에는 이러한 화소를 구동하기 위해 전기적 신호를 전달하는 다양한 배선들, 스캔 구동부, 데이터 구동부, 제어부 등이 위치할 수 있다.
이러한 주변 영역의 크기를 줄이고, 표시 영역을 확대하고자 하는 요구가 늘어나고 있으나, 고해상도 및 고속 구동을 구현하는 과정에서 구동부가 차지하는 면적이 증가하고 있어 주변 영역의 크기를 줄이기 어려운 문제점이 있다.
실시예들은 표시 영역이 확장된 표시 장치를 제공하기 위한 것이다.
또한, 표시 영역의 가장자리의 라운드부가 부드러운 곡선 형상을 가지는 표시 장치를 제공하기 위한 것이다.
일 실시예에 의한 표시 장치는 제1 표시 영역 및 제2 표시 영역을 포함하는 표시 영역을 포함하는 기판, 상기 기판의 제1 표시 영역 위에 위치하는 제1 화소 회로부, 상기 제1 화소 회로부에 연결되어 있는 제1 발광 소자, 상기 기판의 제2 표시 영역 위에 위치하는 제2 화소 회로부, 상기 제2 화소 회로부에 연결되어 있는 복수의 제2 발광 소자, 및 상기 제1 화소 회로부 및 상기 제2 화소 회로부에 연결되어 있고, 상기 제2 발광 소자와 중첩하는 구동 회로부를 포함하고, 상기 표시 영역의 가장자리는 직선형으로 이루어진 직선부와 라운드 형상을 가지는 라운드부를 포함하고, 제1 방향 및 상기 제1 방향에 수직한 제2 방향으로 인접한 복수의 제2 발광 소자가 하나의 발광 소자 그룹을 구성하고, 상기 라운드부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 상기 직선부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수와 상이하다.
상기 제2 발광 소자는 제1 색을 발광하는 제1 서브 발광 소자, 제2 색을 발광하는 제2 서브 발광 소자, 제3 색을 발광하는 제3 서브 발광 소자 및 제4 서브 발광 소자를 포함할 수 있다.
상기 제1 색은 적색이고, 상기 제2 색은 청색이고, 상기 제3 색은 녹색일 수 있다.
상기 발광 소자 그룹은 복수의 제1 서브 발광 소자, 복수의 제2 서브 발광 소자, 복수의 제3 서브 발광 소자 및 복수의 제4 서브 발광 소자로 구성될 수 있다.
상기 발광 소자 그룹 내에 위치하는 복수의 제1 서브 발광 소자들은 서로 연결되어 있고, 상기 발광 소자 그룹 내에 위치하는 복수의 제2 서브 발광 소자들은 서로 연결되어 있고, 상기 발광 소자 그룹 내에 위치하는 복수의 제3 서브 발광 소자들은 서로 연결되어 있고, 상기 발광 소자 그룹 내에 위치하는 복수의 제4 서브 발광 소자들은 서로 연결될 수 있다.
상기 라운드부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 상기 직선부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수보다 적을 수 있다.
상기 직선부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 16개이고, 상기 라운드부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 12개일 수 있다.
상기 직선부에 위치하는 발광 소자 그룹은 4개의 제1 서브 발광 소자, 4개의 제2 서브 발광 소자, 4개의 제3 서브 발광 소자 및 4개의 제4 서브 발광 소자로 구성될 수 있다.
상기 라운드부에 위치하는 발광 소자 그룹은 3개의 제1 서브 발광 소자, 3개의 제2 서브 발광 소자, 2개의 제3 서브 발광 소자 및 4개의 제4 서브 발광 소자로 구성될 수 있다.
상기 라운드부에 위치하는 발광 소자 그룹은 3개의 제1 서브 발광 소자, 3개의 제2 서브 발광 소자, 3개의 제3 서브 발광 소자 및 3개의 제4 서브 발광 소자로 구성될 수 있다.
상기 라운드부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 상기 직선부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수보다 많을 수 있다.
상기 직선부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 16개이고, 상기 라운드부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 20개일 수 있다.
상기 직선부에 위치하는 발광 소자 그룹은 4개의 제1 서브 발광 소자, 4개의 제2 서브 발광 소자, 4개의 제3 서브 발광 소자 및 4개의 제4 서브 발광 소자로 구성될 수 있다.
상기 라운드부에 위치하는 발광 소자 그룹은 5개의 제1 서브 발광 소자, 5개의 제2 서브 발광 소자, 4개의 제3 서브 발광 소자 및 6개의 제4 서브 발광 소자로 구성될 수 있다.
상기 라운드부에 위치하는 발광 소자 그룹은 5개의 제1 서브 발광 소자, 5개의 제2 서브 발광 소자, 5개의 제3 서브 발광 소자 및 5개의 제4 서브 발광 소자로 구성될 수 있다.
상기 발광 소자 그룹 내에 위치하는 복수의 제1 서브 발광 소자들은 동일한 휘도를 가지고, 상기 발광 소자 그룹 내에 위치하는 복수의 제2 서브 발광 소자들은 동일한 휘도를 가지고, 상기 발광 소자 그룹 내에 위치하는 복수의 제3 서브 발광 소자들은 동일한 휘도를 가지고, 상기 발광 소자 그룹 내에 위치하는 복수의 제4 서브 발광 소자들은 동일한 휘도를 가질 수 있다.
상기 라운드부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 상기 라운드부에 위치하는 발광 소자 그룹보다 내측에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수와 상이할 수 있다.
상기 라운드부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 상기 라운드부에 위치하는 발광 소자 그룹보다 내측에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수보다 많을 수 있다.
상기 기판은 영상을 표시하는 표시 영역, 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하고, 상기 표시 영역은 상기 제1 표시 영역 및 상기 제2 표시 영역을 포함하고, 상기 제2 표시 영역은 상기 제1 표시 영역과 상기 주변 영역 사이에 위치할 수 있다.
상기 구동 회로부의 일부는 상기 제2 표시 영역에 위치하고, 상기 구동 회로부의 나머지 일부는 상기 주변 영역에 위치할 수 있다.
실시예들에 따르면 표시 영역이 확장된 표시 장치를 제공할 수 있다.
또한, 표시 영역의 가장자리의 라운드부가 부드러운 곡선 형상을 가지는 표시 장치를 제공할 수 있다.
도 1은 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 2는 도 1의 II-II선을 따라 나타낸 단면도이다.
도 3은 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 4는 도 3의 일부 영역의 일부 층을 확대하여 나타낸 단면도이다.
도 5 및 도 6은 일 실시예에 의한 표시 장치의 한 화소의 회로도이다.
도 7 내지 도 9는 일 실시예에 의한 표시 장치의 제2 발광 소자의 배치 형태를 나타낸 도면이다.
도 10 및 도 11은 일 실시예에 의한 표시 장치의 제2 발광 소자의 배치 형태를 나타낸 도면이다.
도 12는 일 실시예에 의한 표시 장치의 제2 발광 소자의 배치 형태를 나타낸 도면이다.
도 13은 일 실시예에 의한 표시 장치의 제2 발광 소자의 배치 형태를 나타낸 도면이다.
도 14는 일 실시예에 의한 표시 장치의 제2 발광 소자의 배치 형태를 나타낸 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
먼저, 도 1 및 도 2를 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 1은 일 실시예에 의한 표시 장치를 나타낸 평면도이고, 도 2는 도 1의 II-II선을 따라 나타낸 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 일 실시예에 의한 표시 장치(1000)는 기판(110) 및 기판(110) 위에 위치하는 발광 소자(ED1, ED2)를 포함한다.
기판(110)은 표시 영역(DA) 및 표시 영역(DA)에 인접한 주변 영역(PA)을 포함한다.
표시 영역(DA)은 표시 장치(1000)의 중심부에 위치할 수 있고, 대략 사각 형상으로 이루어질 수 있으며, 각 코너부는 라운드 형상을 가질 수 있다. 즉, 표시 영역(DA)의 가장자리는 직선형으로 이루어진 직선부(STR) 및 라운드 형상을 가지는 라운드부(RND)를 포함할 수 있다. 다만, 표시 영역(DA)의 형상 및 코너부의 형상은 이에 한정되지 않으며, 다양하게 변경될 수 있다. 표시 영역(DA)은 제1 표시 영역(DA1) 및 제1 표시 영역(DA1)에 인접한 제2 표시 영역(DA2)을 포함할 수 있다. 제1 표시 영역(DA1)은 표시 영역(DA)의 중심부에 위치할 수 있고, 제1 표시 영역(DA1)의 양측, 예를 들면 좌측 및 우측에 제2 표시 영역(DA2)이 위치할 수 있다. 다만, 이는 하나의 예시에 불과하며, 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)의 위치는 다양하게 변경될 수 있다. 예를 들면, 제1 표시 영역(DA1)이 대략 사각형상으로 이루어질 수 있고, 제2 표시 영역(DA2)이 제1 표시 영역(DA1)의 4개의 모서리를 둘러싸도록 위치할 수도 있다. 즉, 제2 표시 영역(DA2)이 제1 표시 영역(DA1)의 좌측, 우측, 상측 및 하측에 위치할 수 있다.
주변 영역(PA)은 표시 영역(DA)을 둘러싸는 형태로 이루어질 수 있다. 주변 영역(PA)은 영상이 표시되지 않는 영역으로서, 표시 장치(1000)의 외곽부에 위치할 수 있다.
일 실시예에 의한 표시 장치의 적어도 일부는 구부러진 벤딩부를 포함할 수 있다. 예를 들면, 표시 장치(1000)의 중심부는 평평하고, 가장자리부는 구부러진 형상을 가질 수 있다. 이때, 제2 표시 영역(DA2)의 적어도 일부는 벤딩부에 위치할 수 있다. 즉, 기판(110)의 제2 표시 영역(DA2)의 적어도 일부가 구부러진 형상을 가질 수 있다.
발광 소자(ED1, ED2)는 소정의 광을 방출할 수 있다. 예를 들면, 발광 소자(ED1, ED2)는 적색, 녹색, 청색 또는 백색 등의 광을 방출할 수 있다. 표시 장치(1000)는 발광 소자(ED1, ED2)들로부터 방출되는 광을 통해 소정의 영상을 표시할 수 있다. 발광 소자(ED1, ED2)는 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)를 포함할 수 있다. 발광 소자(ED1, ED2)는 표시 영역(DA)에 위치할 수 있다. 제1 발광 소자(ED1)는 제1 표시 영역(DA1)에 위치할 수 있고, 제2 발광 소자(ED2)는 제2 표시 영역(DA2)에 위치할 수 있다. 도시는 생략하였으나, 일 실시예에 의한 표시 장치(1000)는 복수의 제1 발광 소자(ED1) 및 복수의 제2 발광 소자(ED2)를 포함할 수 있다. 제1 표시 영역(DA1)에 복수의 제1 발광 소자(ED1)가 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배치될 수 있고, 제2 표시 영역(DA2)에 복수의 제2 발광 소자(ED2)가 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배치될 수 있다. 제1 발광 소자(ED1)의 크기와 제2 발광 소자(ED2)의 크기는 동일하거나 상이할 수 있다. 예를 들면, 제2 발광 소자(ED2)의 크기가 제1 발광 소자(ED1)의 크기보다 클 수 있다. 단위 면적당 제1 발광 소자(ED1)의 개수와 단위 면적당 제2 발광 소자(ED2)의 개수는 동일하거나 상이할 수 있다. 예를 들면, 단위 면적당 제2 발광 소자(ED2)의 개수는 단위 면적당 제1 발광 소자(ED1)의 개수보다 적을 수 있다. 제1 표시 영역(DA1)의 해상도와 제2 표시 영역(DA2)의 해상도는 동일하거나 상이할 수 있다. 예를 들면, 제1 표시 영역(DA1)의 해상도가 제2 표시 영역(DA2)의 해상도보다 높을 수 있다. 이러한 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)의 배치 형태, 크기, 제1 표시 영역(DA1)과 제2 표시 영역(DA2)의 해상도 등은 이에 한정되는 것은 아니며, 다양하게 변경될 수 있다.
일 실시예에 의한 표시 장치(1000)는 기판(110) 위에 위치하는 화소 회로부(PC1, PC2)를 더 포함할 수 있다. 화소 회로부(PC1, PC2)는 제1 화소 회로부(PC1) 및 제2 화소 회로부(PC2)를 포함할 수 있다. 일 실시예에 의한 표시 장치(1000)는 복수의 제1 화소 회로부(PC1) 및 복수의 제2 화소 회로부(PC2)를 포함할 수 있다. 제1 화소 회로부(PC1)는 실질적으로 복수의 제1 화소 회로부(PC1)가 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배치된 영역을 나타낸 것이고, 제2 화소 회로부(PC2)는 실질적으로 복수의 제2 화소 회로부(PC2)가 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배치된 영역을 나타낸 것이다. 복수의 화소 회로부(PC1, PC2)의 배열 형태는 특별히 한정되는 것은 아니며, 다양한 형태로 배열될 수 있다. 제1 화소 회로부(PC1)는 제1 표시 영역(DA1)에 위치할 수 있고, 제2 화소 회로부(PC2)는 제2 표시 영역(DA2)에 위치할 수 있다. 각각의 화소 회로부(PC1, PC2)는 적어도 하나의 발광 소자(ED1, ED2)와 연결될 수 있다. 제1 화소 회로부(PC1)는 제1 발광 소자(ED1)와 연결될 수 있고, 제2 화소 회로부(PC2)는 제2 발광 소자(ED2)와 연결될 수 있다. 이때, 제2 화소 회로부(PC2)는 복수의 제2 발광 소자(ED2)와 연결될 수 있다. 하나의 제1 화소 회로부(PC1)의 크기와 하나의 제2 화소 회로부(PC2)의 크기는 동일하거나 상이할 수 있다. 예를 들면, 하나의 제2 화소 회로부(PC2)의 크기가 하나의 제1 화소 회로부(PC1)의 크기보다 클 수 있다. 또한, 제1 화소 회로부(PC1)의 구조와 제2 화소 회로부(PC2)의 구조는 상이할 수 있다.
일 실시예에 의한 표시 장치(1000)는 기판(110) 위에 위치하는 구동 회로부(DR)를 더 포함할 수 있다. 구동 회로부(DR)는 제1 화소 회로부(PC1) 및 제2 화소 회로부(PC2)에 연결될 수 있다. 구동 회로부(DR)는 복수의 구동부 및 신호 배선들을 포함할 수 있다. 예를 들면, 구동 회로부(DR)는 스캔 구동부, 데이터 구동부, 구동 전압 공급선, 공통 전압 공급선 및 이들과 연결되는 신호 전달 배선 등을 포함할 수 있다. 스캔 구동부는 스캔 신호를 생성하여 스캔선을 통해 화소 회로부(PC1, PC2)에 전달한다. 데이터 구동부는 데이터 신호를 생성하여 데이터선을 통해 화소 회로부(PC1, PC2)에 전달한다. 구동 전압 공급선은 구동 전압을 화소 회로부(PC1, PC2)에 전달한다. 공통 전압 공급선은 공통 전압을 발광 소자(ED1, ED2)의 일 전극에 전달한다. 구동 회로부(DR)의 적어도 일부는 제2 표시 영역(DA2)에 위치할 수 있고, 나머지 일부는 주변 영역(PA)에 위치할 수 있다.
제1 표시 영역(DA1)에서 제1 화소 회로부(PC1)는 제1 화소 회로부(PC1) 위에 배치되는 제1 발광 소자(ED1)와 전기적으로 연결될 수 있다. 이때, 제1 발광 소자(ED1)의 발광 영역은 자신과 연결되어 있는 제1 화소 회로부(PC1)와 중첩할 수 있다. 제1 표시 영역(DA1)은 제1 발광 소자(ED1)에 의해 광이 방출되는 영역이다.
제2 표시 영역(DA2)에서 제2 화소 회로부(PC2)는 소정 간격 떨어져 있는 제2 발광 소자(ED2)와 전기적으로 연결될 수 있다. 이때, 제2 발광 소자(ED2)의 발광 영역은 자신과 연결되어 있는 제2 화소 회로부(PC2)와 중첩하지 않을 수 있다. 제2 발광 소자(ED2)의 발광 영역은 자신과 연결되어 있지 않은 제2 화소 회로부(PC2)와 중첩할 수 있다. 제2 발광 소자(ED2)의 발광 영역은 구동 회로부(DR)와 중첩할 수도 있다. 일부 제2 발광 소자(ED2)의 발광 영역은 자신과 연결되어 있는 제2 화소 회로부(PC2)와 중첩할 수도 있다. 제2 표시 영역(DA2)은 제2 발광 소자(ED2)에 의해 광이 방출되는 영역이다.
일반적인 표시 장치에서는 표시 영역에 화소 회로부 및 발광 소자가 위치하고, 표시 영역을 둘러싸는 주변 영역에는 구동 회로부가 위치하며, 화소 회로부 및 발광 소자가 위치하지 않는다. 따라서, 구동 회로부가 위치하는 주변 영역에서는 광이 방출되지 않고, 데드 스페이스(Dead Space)를 형성하게 된다. 일 실시예에 의한 표시 장치에서는 구동 회로부(DR)가 위치하는 부분에 제2 발광 소자(ED2)가 위치하여 광을 방출함으로써, 화면이 표시되는 영역을 확장할 수 있다. 즉, 구동 회로부(DR) 위에 제2 발광 소자(ED2)가 위치함으로써, 데드 스페이스를 줄일 수 있고, 베젤을 축소시킬 수 있다.
이하에서는 도 3 및 도 4를 참조하여, 일 실시예에 의한 표시 장치의 각 화소 회로부와 발광 소자의 연결 관계에 대해 설명한다.
도 3은 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이며, 도 4는 도 3의 일부 영역의 일부 층을 확대하여 나타낸 단면도이다.
먼저, 도 3에 도시된 바와 같이, 일 실시예에 의한 표시 장치의 제1 발광 소자(ED1)의 발광 영역은 제1 발광 소자(ED1)와 연결되어 있는 제1 화소 회로부(PC1)와 중첩할 수 있다.
제1 화소 회로부(PC1)는 기판(110)의 제1 표시 영역(DA1) 위에 위치하는 반도체(1130), 게이트 전극(1151), 소스 전극(1173) 및 드레인 전극(1175)을 포함할 수 있다.
기판(110)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 하나를 포함할 수 있다. 기판(110)은 휘거나 접힘이 가능한 가요성 재료를 포함할 수 있고, 단층 또는 다층일 수 있다.
기판(110) 위에는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 단층 또는 다층 구조를 가질 수 있다. 버퍼층(111)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 버퍼층(111)은 경우에 따라 생략될 수도 있다. 또한, 기판(110)과 버퍼층(111) 사이에는 베리어층이 더 위치할 수 있다. 베리어층은 단층 또는 다층 구조를 가질 수 있다. 베리어층은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.
버퍼층(111) 위에는 제1 화소 회로부(PC1)의 반도체(1130)를 포함하는 반도체층이 위치할 수 있다. 반도체(1130)는 제1 영역(1131), 채널(1132) 및 제2 영역(1133)을 포함할 수 있다. 제1 화소 회로부(PC1)의 반도체(1130)의 채널(1132)의 양측에 제1 영역(1131) 및 제2 영역(1133)이 각각 위치할 수 있다. 제1 화소 회로부(PC1)의 반도체(1130)는 비정질 규소, 다결정 규소, 산화물 반도체 등과 같은 반도체 물질을 포함할 수 있다.
제1 화소 회로부(PC1)의 반도체(1130) 위에는 제1 게이트 절연막(141)이 위치할 수 있다. 제1 게이트 절연막(141)은 단층 또는 다층 구조를 가질 수 있다. 제1 게이트 절연막(141)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.
제1 게이트 절연막(141) 위에는 제1 화소 회로부(PC1)의 게이트 전극(1151)을 포함하는 제1 게이트 도전층이 위치할 수 있다. 제1 화소 회로부(PC1)의 게이트 전극(1151)은 반도체(1130)의 채널(1132)과 중첩할 수 있다. 제1 게이트 도전층은 단층 또는 다층 구조를 가질 수 있다. 제1 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 등의 금속 물질을 포함할 수 있다. 제1 게이트 도전층을 형성한 후 도핑 공정 또는 플라즈마 처리를 진행할 수 있다. 제1 게이트 도전층에 의해 가려진 반도체층의 부분은 도핑이나 플라즈마 처리가 되지 않고, 제1 게이트 도전층에 의해 덮여 있지 않은 반도체층의 부분은 도핑되거나 플라즈마 처리가 되어 도전체와 동일한 특성을 가질 수 있다.
제1 화소 회로부(PC1)의 게이트 전극(1151)을 포함하는 제1 게이트 도전층 위에는 제2 게이트 절연막(142)이 위치할 수 있다. 제2 게이트 절연막(142)은 단층 또는 다층 구조를 가질 수 있다. 제2 게이트 절연막(142)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.
제2 게이트 절연막(142) 위에는 제1 유지 전극(1153)을 포함하는 제2 게이트 도전층이 위치할 수 있다. 제2 게이트 도전층은 단층 또는 다층 구조를 가질 수 있다. 제2 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 등의 금속 물질을 포함할 수 있다. 제1 유지 전극(1153)은 게이트 전극(1151)과 중첩하여 유지 커패시터를 이룬다.
제1 유지 전극(1153)을 포함하는 제2 게이트 도전층 위에는 제1 층간 절연막(160)이 위치할 수 있다. 제1 층간 절연막(160)은 단층 또는 다층 구조를 가질 수 있다. 제1 층간 절연막(160)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
제1 층간 절연막(160) 위에는 제1 화소 회로부(PC1)의 소스 전극(1173) 및 드레인 전극(1175)을 포함하는 제1 데이터 도전층이 위치할 수 있다. 제1 데이터 도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)등을 포함할 수 있다.
제1 층간 절연막(160)은 제1 화소 회로부(PC1)의 소스 전극(1173) 및 반도체(1130)의 제1 영역(1131)과 중첩하는 개구부를 포함할 수 있다. 제1 화소 회로부(PC1)의 소스 전극(1173)은 개구부를 통해 반도체(1130)의 제1 영역(1131)과 연결될 수 있다. 제1 층간 절연막(160)은 제1 화소 회로부(PC1)의 드레인 전극(1175) 및 반도체(1130)의 제2 영역(1133)과 중첩하는 개구부를 포함할 수 있다. 제1 화소 회로부(PC1)의 드레인 전극(1175)은 개구부를 통해 반도체(1130)의 제2 영역(1133)과 연결될 수 있다.
제1 화소 회로부(PC1)의 소스 전극(1173) 및 드레인 전극(1175)을 포함하는 제1 데이터 도전층 위에는 제1 보호막(180)이 위치할 수 있다. 제1 보호막(180)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiON) 등의 무기 절연 물질 및/또는 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제1 보호막(180) 위에는 제1 화소 회로부(PC1)의 연결 전극(510)을 포함하는 제2 데이터 도전층이 위치할 수 있다. 제2 데이터 도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)등을 포함할 수 있다.
제1 보호막(180)은 제1 화소 회로부(PC1)의 드레인 전극(1175)과 중첩하는 개구부를 포함할 수 있다. 제1 화소 회로부(PC1)의 연결 전극(510)은 개구부를 통해 드레인 전극(1175)과 연결될 수 있다.
제1 화소 회로부(PC1)의 연결 전극(510)을 포함하는 제2 데이터 도전층 위에는 제2 보호막(182)이 위치할 수 있다. 제2 보호막(182)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제2 보호막(182) 위에는 제1 화소 회로부(PC1)와 연결되어 있는 제1 발광 소자(ED1)가 위치할 수 있다. 제1 발광 소자(ED1)는 화소 전극(1191), 발광층(1370) 및 공통 전극(270)을 포함할 수 있다.
제1 발광 소자(ED1)의 화소 전극(1191)은 제2 보호막(182) 위에 위치할 수 있다. 제2 보호막(182)은 제1 발광 소자(ED1)의 화소 전극(1191) 및 제1 화소 회로부(PC1)의 연결 전극(510)과 중첩하는 개구부(1181)를 포함할 수 있다. 제1 발광 소자(ED1)의 화소 전극(1191)은 개구부(1181)를 통해 제1 화소 회로부(PC1)의 연결 전극(510)과 연결될 수 있다. 따라서, 제1 발광 소자(ED1)의 화소 전극(1191)은 연결 전극(510)을 통해 제1 화소 회로부(PC1)의 드레인 전극(1175)과 연결될 수 있다.
제1 발광 소자(ED1)의 화소 전극(1191) 위에는 격벽(350)이 위치할 수 있다. 격벽(350)에는 화소 개구부(1351)가 형성되어 있으며, 격벽(350)의 화소 개구부(1351)는 화소 전극(1191)과 중첩할 수 있다.
격벽(350)의 화소 개구부(1351) 내에는 제1 발광 소자(ED1)의 발광층(1370)이 위치할 수 있다. 발광층(1370)은 화소 전극(1191)과 중첩할 수 있다.
발광층(1370) 및 격벽(350) 위에는 공통 전극(270)이 위치할 수 있다.
화소 전극(1191), 발광층(1370) 및 공통 전극(270)이 중첩하는 영역을 중심으로 제1 발광 소자(ED1)가 발광하게 되며, 제1 발광 소자(ED1)의 발광 영역은 자신과 연결되어 있는 제1 화소 회로부(PC1)와 중첩할 수 있다.
이때, 각각의 제1 발광 소자(ED1)는 제1 색, 제2 색, 제3 색 중 적어도 어느 하나를 표시할 수 있다. 예를 들면, 제1 발광 소자(ED1)는 적색(R), 녹색(G), 청색(B)을 표시할 수 있다.
일 실시예에 의한 표시 장치의 제2 발광 소자(ED2)의 발광 영역은 제2 발광 소자(ED2)와 연결되어 있는 제2 화소 회로부(PC2)와 중첩할 수도 있고, 중첩하지 않을 수 있다. 복수의 제2 발광 소자(ED2) 중 일부는 제2 발광 소자(ED2)와 연결되어 있는 제2 화소 회로부(PC2)와 중첩할 수 있다. 복수의 제2 발광 소자(ED2) 중 다른 일부는 구동 회로부(DR)와 중첩할 수 있다.
제2 화소 회로부(PC2)는 기판(110)의 제2 표시 영역(DA2) 위에 위치하는 반도체(2130), 게이트 전극(2151), 소스 전극(2173) 및 드레인 전극(2175)을 포함할 수 있다. 구동 회로부(DR)는 기판(110)의 제2 표시 영역(DA2) 위에 위치하는 반도체(3130), 게이트 전극(3151), 소스 전극(3173) 및 드레인 전극(3175)을 포함할 수 있다.
기판(110) 위에는 버퍼층(111)이 위치할 수 있고, 제2 화소 회로부(PC2)의 반도체(2130) 및 구동 회로부(DR)의 반도체(3130)는 버퍼층(111) 위에 위치할 수 있다. 제2 화소 회로부(PC2)의 반도체(2130) 및 구동 회로부(DR)의 반도체(3130)는 반도체층에 위치할 수 있다. 제2 화소 회로부(PC2)의 반도체(1130)는 제1 영역(1131), 채널(1132) 및 제2 영역(1133)을 포함할 수 있다.
제2 화소 회로부(PC2)의 반도체(2130) 및 구동 회로부(DR)의 반도체(3130) 위에는 제1 게이트 절연막(141)이 위치할 수 있고, 제1 게이트 절연막(141) 위에는 제2 화소 회로부(PC2)의 게이트 전극(2151) 및 구동 회로부(DR)의 게이트 전극(3151)이 위치할 수 있다. 제2 화소 회로부(PC2)의 게이트 전극(2151) 및 구동 회로부(DR)의 게이트 전극(3151)은 제1 게이트 도전층에 위치할 수 있다. 제2 화소 회로부(PC2)의 게이트 전극(2151)은 반도체(2130)의 채널(2132)과 중첩할 수 있다.
제2 화소 회로부(PC2)의 게이트 전극(2151) 및 구동 회로부(DR)의 게이트 전극(3151) 위에는 제2 게이트 절연막(142)이 위치할 수 있고, 제2 게이트 절연막(142) 위에는 제2 화소 회로부(PC2)의 제1 유지 전극(2153) 및 구동 회로부(DR)의 제1 유지 전극(3153)이 위치할 수 있다. 제2 화소 회로부(PC2)의 제1 유지 전극(2153)은 제2 화소 회로부(PC2)의 게이트 전극(2151)과 중첩할 수 있다. 구동 회로부(DR)의 제1 유지 전극(3153)은 구동 회로부(DR)의 게이트 전극(3151)과 중첩할 수 있다.
제2 화소 회로부(PC2)의 제1 유지 전극(2153) 및 구동 회로부(DR)의 제1 유지 전극(3153) 위에는 제1 층간 절연막(160)이 위치할 수 있다. 제1 층간 절연막(160) 위에는 제2 화소 회로부(PC2)의 소스 전극(2173) 및 드레인 전극(2175) 및 구동 회로부(DR)의 소스 전극(3173) 및 드레인 전극(3175)이 위치할 수 있다. 제2 화소 회로부(PC2)의 소스 전극(2173) 및 드레인 전극(2175) 및 구동 회로부(DR)의 소스 전극(3173) 및 드레인 전극(3175)은 제1 데이터 도전층에 위치할 수 있다.
제1 층간 절연막(160)은 제2 화소 회로부(PC2)의 소스 전극(2173) 및 반도체(2130)의 제1 영역(2131)과 중첩하는 개구부를 포함할 수 있다. 제2 화소 회로부(PC2)의 소스 전극(2173)은 개구부를 통해 반도체(2130)의 제1 영역(2131)과 연결될 수 있다. 제1 층간 절연막(160)은 제2 화소 회로부(PC2)의 드레인 전극(2175) 및 반도체(2130)의 제2 영역(2133)과 중첩하는 개구부를 포함할 수 있다. 제2 화소 회로부(PC2)의 드레인 전극(2175)은 개구부를 통해 반도체(2130)의 제2 영역(2133)과 연결될 수 있다. 마찬가지로, 구동 회로부(DR)의 소스 전극(3173)은 반도체(3130)의 제1 영역과 연결될 수 있고, 드레인 전극(3175)은 반도체(3130)의 제2 영역과 연결될 수 있다.
제1 데이터 도전층은 초기화 전압선(127)을 더 포함할 수 있다. 초기화 전압선(127)은 초기화 전압(Vint)을 전달 할 수 있다. 초기화 전압(Vint)은 일정한 전압으로 이루어진다. 즉, 초기화 전압선(127)에는 정전압이 인가된다.
제2 화소 회로부(PC2)의 소스 전극(2173) 및 드레인 전극(2175) 및 구동 회로부(DR)의 소스 전극(3173) 및 드레인 전극(3175) 위에는 제1 보호막(180)이 위치할 수 있다.
제1 보호막(180) 위에는 제2 화소 회로부(PC2)의 연결 전극(520)이 위치할 수 있다. 제2 화소 회로부(PC2)의 연결 전극(520)은 제2 데이터 도전층에 위치할 수 있다. 제1 보호막(180)은 제2 화소 회로부(PC2)의 드레인 전극(2175)과 중첩하는 개구부를 포함할 수 있다. 제2 화소 회로부(PC2)의 연결 전극(520)은 개구부를 통해 드레인 전극(2175)과 연결될 수 있다.
제2 데이터 도전층은 차폐 전극(530)을 더 포함할 수 있다. 제1 보호막(180)은 초기화 전압선(127)과 중첩하는 개구부를 포함할 수 있다. 차폐 전극(530)은 개구부를 통해 초기화 전압선(127)과 연결될 수 있다. 차폐 전극(530)은 구동 회로부(DR)와 중첩할 수 있으며, 구동 회로부(DR)를 덮을 수 있다. 차폐 전극(530)은 초기화 전압선(127)을 통해 초기화 전압(Vint)을 전달 받을 수 있다.
차폐 전극(530)은 구동 회로부(DR)와 제2 발광 소자(ED2) 사이에 위치할 수 있다. 제2 발광 소자(ED2)는 구동 회로부(DR)와 중첩할 수 있으며, 구동 회로부(DR)에 인가되는 전압에 의한 영향을 받을 수 있다. 일 실시예에 의한 표시 장치에서는 초기화 전압(Vint)과 같은 정전압이 인가되는 차폐 전극(530)에 의해 구동 회로부(DR)가 제2 발광 소자(ED2)에 미치는 영향을 차폐할 수 있다. 상기에서 차폐 전극(530)이 초기화 전압선(127)과 연결되는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 차폐 전극(530)은 다른 배선과 연결될 수 있으며, 차폐 전극(530)에는 정전압이 인가될 수 있다. 예를 들면, 차폐 전극(530)은 공통 전압(ELVSS)이 인가되는 배선과 연결될 수도 있다.
제2 화소 회로부(PC2)의 연결 전극(520) 위에는 제2 층간 절연막(162)이 위치할 수 있다. 제2 화소 회로부(PC2)의 연결 전극(520)의 일부가 제2 층간 절연막(162)에 의해 덮여 있을 수 있고, 제2 화소 회로부(PC2)의 연결 전극(520)의 다른 일부는 제2 보호막(182)에 의해 덮여 있을 수 있다.
제2 층간 절연막(162) 위에는 연장 배선(600)이 위치할 수 있다. 연장 배선(600)은 제2 화소 회로부(PC2)의 연결 전극(520)과 연결될 수 있으며, 이들의 연결 관계는 도 4를 더욱 참조하여 설명한다. 연장 배선(600)과 제2 층간 절연막(162)은 동일한 마스크를 사용하여 동시에 패터닝할 수 있다. 따라서, 연장 배선(600)은 제2 층간 절연막(162)과 실질적으로 동일한 평면 형상을 가질 수 있다. 연장 배선(600)은 제2 표시 영역(DA2)에만 위치하고, 제1 표시 영역(DA1)에는 위치하지 않을 수 있다. 제2 층간 절연막(162)도 제2 표시 영역(DA2)에만 위치하고, 제1 표시 영역(DA1)에는 위치하지 않을 수 있다. 따라서, 제2 층간 절연막(162)은 제2 화소 회로부(PC2) 및 제2 발광 소자(ED2)와 적어도 일부 중첩할 수 있고, 제1 화소 회로부(PC1) 및 제1 발광 소자(ED1)와는 전혀 중첩하지 않을 수 있다. 연장 배선(600)과 제2 층간 절연막(162)을 동시에 패터닝함으로써, 일 실시예에 의한 표시 장치를 제조하는 공정에서 사용되는 마스크의 수를 줄일 수 있다. 따라서, 공정 비용, 시간 등을 절감할 수 있다. 연장 배선(600)은 제2 화소 회로부(PC2)의 연결 전극(520)의 가장자리 일부와 중첩할 수 있다. 연장 배선(600)과 제2 화소 회로부(PC2)의 연결 전극(520) 사이에는 제2 층간 절연막(162)이 위치하며, 연장 배선(600)과 제2 화소 회로부(PC2)의 연결 전극(520)은 직접적으로 연결되지 않는다. 연장 배선(600)은 차폐 전극(530)과도 중첩할 수 있다. 연장 배선(600)과 차폐 전극(530) 사이에는 제2 층간 절연막(162)이 위치한다. 제2 층간 절연막(162)에 의해 연장 배선(600)과 차폐 전극(530)이 절연될 수 있다.
제2 화소 회로부(PC2)의 연결 전극(520) 및 연장 배선(600) 위에는 제2 보호막(182)이 위치한다. 제2 보호막(182)은 제2 화소 회로부(PC2)의 연결 전극(520)과 연장 배선(600)의 중첩부 및 이들 주변과 중첩하는 개구부(2183)를 포함한다. 제2 보호막(182) 위에는 브릿지 전극(195)이 위치할 수 있다. 브릿지 전극(195)은 제1 발광 소자(ED1)의 화소 전극(1191)과 동일한 층에 위치할 수 있다. 브릿지 전극(195)은 개구부(2183) 내에 위치하며, 개구부(2183) 내에서 제2 화소 회로부(PC2)의 연결 전극(520) 및 연장 배선(600)과 연결될 수 있다. 따라서, 연장 배선(600)과 제2 화소 회로부(PC2)의 연결 전극(520)은 브릿지 전극(195)에 의해 연결될 수 있다.
제2 보호막(182) 위에는 제2 화소 회로부(PC2)와 연결되어 있는 복수의 제2 발광 소자(ED2)가 위치할 수 있다. 예를 들면, 제2 화소 회로부(PC2)는 2개의 제2 발광 소자(ED2)와 연결될 수 있다. 다만, 제2 화소 회로부(PC2)에 연결되어 있는 제2 발광 소자(ED2)의 개수는 이에 한정되지 아니하며, 제2 화소 회로부(PC2)는 3개 이상의 제2 발광 소자(ED2)와 연결될 수도 있다. 각각의 제2 발광 소자(ED2)는 화소 전극(2191), 발광층(2370) 및 공통 전극(270)을 포함할 수 있다.
각각의 제2 발광 소자(ED2)의 화소 전극(2191)은 제2 보호막(182) 위에 위치할 수 있다. 제2 발광 소자(ED2)의 화소 전극(2191)은 제1 발광 소자(ED1)의 화소 전극(1191) 및 브릿지 전극(195)과 동일한 층에 위치할 수 있다. 제2 보호막(182)은 제2 발광 소자(ED2)의 화소 전극(2191) 및 연장 배선(600)과 중첩하는 개구부(2181)를 포함할 수 있다. 각각의 제2 발광 소자(ED2)의 화소 전극(2191)은 개구부(2181)를 통해 연장 배선(600)과 연결될 수 있다. 연장 배선(600)은 브릿지 전극(195)을 통해 제2 화소 회로부(PC2)와 연결될 수 있다. 따라서, 연장 배선(600)은 제2 화소 회로부(PC2)와 복수의 제2 발광 소자(ED2) 사이를 연결할 수 있다. 복수의 제2 발광 소자(ED2) 중 적어도 일부는 제2 발광 소자(ED2)와 연결되어 있는 제2 화소 회로부(PC2)와 중첩하지 않고, 멀리 떨어져 있을 수 있다. 연장 배선(600)은 서로 떨어져 있는 복수의 제2 발광 소자(ED2)와 제2 화소 회로부(PC2)를 연결할 수 있다.
상기에서 연장 배선(600)에 의해 제2 화소 회로부(PC2)와 제2 발광 소자(ED2)가 연결되는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 경우에 따라 연장 배선(600)은 생략될 수 있으며, 제2 발광 소자(ED2)의 화소 전극(2191)이 연장되어 멀리 떨어져 있는 제2 화소 회로부(PC2)와 연결될 수 있다. 이때, 복수의 제2 발광 소자(ED2)의 화소 전극(2191)이 길게 연장되도록 형성될 수 있으며, 인접한 화소와 충돌하지 않도록 우회하여 하나의 제2 화소 회로부(PC2)와 연결될 수 있다. 다만, 연장 배선(600)이 생략된 구조에서는 화소 전극(2191)을 연장 설계하는 과정에서 복잡해질 수 있으며, 쇼트 불량이 발생할 수 있다. 연장 배선(600)이 형성된 구조에서는 연장 배선(600)이 제2 발광 소자(ED2)의 화소 전극(2191)과 상이한 층에 위치함으로써, 배선의 설계를 단순화할 수 있고, 쇼트 불량을 방지할 수 있다.
제2 발광 소자(ED2)의 화소 전극(2191) 위에는 격벽(350)이 위치할 수 있다. 격벽(350)에는 화소 개구부(2351)가 형성되어 있으며, 격벽(350)의 화소 개구부(2351)는 화소 전극(2191)과 중첩할 수 있다.
격벽(350)의 화소 개구부(2351) 내에는 제2 발광 소자(ED2)의 발광층(2370)이 위치할 수 있다. 발광층(2370)은 화소 전극(2191)과 중첩할 수 있다.
발광층(2370) 및 격벽(350) 위에는 공통 전극(270)이 위치할 수 있다. 제2 발광 소자(ED2)의 공통 전극(270)과 제1 발광 소자(ED1)의 공통 전극(270)은 일체로 이루어질 수 있으며, 기판(110) 위의 대부분의 영역에 전체적으로 위치할 수 있다.
화소 전극(2191), 발광층(2370) 및 공통 전극(270)이 중첩하는 영역을 중심으로 제2 발광 소자(ED2)가 발광하게 되며, 제2 발광 소자(ED2)의 발광 영역은 자신과 연결되어 있는 제2 화소 회로부(PC2)와 중첩할 수도 있고, 중첩하지 않을 수도 있다.
일 실시예에 의한 표시 장치에서 제2 발광 소자(ED2)는 제2 화소 회로부(PC2)가 위치하는 영역뿐만 아니라 구동 회로부(DR)가 위치하는 영역에까지 위치함으로써, 화면이 표시되는 영역을 확장할 수 있다. 따라서, 제2 표시 영역(DA2)에서의 화소 밀도는 제1 표시 영역(DA1)에서의 화소 밀도에 비해 상대적으로 낮을 수 있다. 이때 낮아진 화소 밀도를 보상하기 위해 제2 발광 소자(ED2)의 휘도를 높이기 위해 제2 발광 소자(ED2)의 크기를 크게 형성할 수 있다. 이에 따라 제2 발광 소자(ED2)에 더 많은 전류를 공급하기 위해 제2 화소 회로부(PC2)에 포함되어 있는 유지 커패시터 등 각 소자의 크기를 크게 형성할 수 있다. 즉, 제2 화소 회로부(PC2)가 차지하는 면적이 넓어질 수 있다. 예를 들면, 제2 화소 회로부(PC2)의 면적은 제1 화소 회로부(PC1)의 면적의 약 2배일 수 있다. 이때, 제2 발광 소자(ED2)의 면적은 제1 발광 소자(ED1)의 면적의 약 2배일 수 있다. 다만, 이는 하나의 예시에 불과하며, 제2 화소 회로부(PC2) 및 제2 발광 소자(ED2)의 면적은 다양하게 설정될 수 있다.
또한, 하나의 제2 화소 회로부(PC2)에 복수의 제2 발광 소자(ED2)를 연결함으로써, 제2 표시 영역(DA2)의 해상도를 실질적으로 증가시킬 수 있다. 즉, 제2 표시 영역(DA2)의 해상도가 제1 표시 영역(DA1)의 해상도와 유사하도록 할 수 있다.
상기에서 각 화소 회로부(PC1, PC2)의 하나의 트랜지스터에 대해 설명하였으나, 실제로는 각 화소 회로부(PC1, PC2)가 복수의 트랜지스터를 포함할 수 있다. 이하에서는 도 5 및 도 6을 참조하여 일 실시예에 의한 표시 장치의 한 화소의 예시에 대하여 설명한다.
도 5 및 도 6은 일 실시예에 의한 표시 장치의 한 화소의 회로도이다. 도 5는 일 실시예에 의한 표시 장치의 제1 표시 영역(DA1)에 위치하는 한 화소를 나타내고, 도 6은 일 실시예에 의한 표시 장치의 제2 표시 영역(DA2)에 위치하는 한 화소를 나타낸다.
도 5에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 영상을 표시할 수 있는 복수의 화소(PX) 및 복수의 신호선(127, 151, 152, 153, 154, 171, 172)을 포함한다. 일 실시예에 의한 표시 장치의 제1 표시 영역(DA1)에 위치하는 하나의 화소(PX)는 복수의 신호선(127, 151, 152, 153, 154, 171, 172)에 연결된 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 커패시터(Cst), 및 제1 발광 소자(ED1)를 포함할 수 있다.
신호선(127, 151, 152, 154, 155, 171, 172)은 초기화 전압선(127), 복수의 스캔선(151, 152, 154), 발광 제어선(155), 데이터선(171), 그리고 구동 전압선(172)을 포함할 수 있다.
초기화 전압선(127)은 초기화 전압(Vint)을 전달 할 수 있다. 복수의 스캔선(151, 152, 154)은 각각 스캔 신호(GWn, GIn, GI(n+1))를 전달할 수 있다. 스캔 신호(GWn, GIn, GI(n+1))는 화소(PX)가 포함하는 트랜지스터(T2, T3, T4, T7)를 턴온/턴오프할 수 있는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있다.
한 화소(PX)에 연결된 스캔선(151, 152, 154)은 스캔 신호(GWn)를 전달할 수 있는 제1 스캔선(151), 제1 스캔선(151)과 다른 타이밍에 게이트 온 전압을 가지는 스캔 신호(GIn)를 전달할 수 있는 제2 스캔선(152), 그리고 그리고 스캔 신호(GI(n+1))를 전달할 수 있는 제3 스캔선(154)을 포함할 수 있다. 본 실시예에서는 제2 스캔선(152)이 제1 스캔선(151)보다 이전 타이밍에 게이트 온 전압을 전달하는 예에 대해 주로 설명한다. 예를 들어, 스캔 신호(GWn)가 한 프레임 동안 인가되는 스캔 신호들 중 n번째 스캔 신호(Sn)(n은 1 이상의 자연수)인 경우, 스캔 신호(GIn)는 (n-1)번째 스캔 신호(S(n-1)) 등과 같은 전단 스캔 신호일 수 있고, 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn)일 수 있다. 그러나 본 실시예는 이에 한정되는 것은 아니고, 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn)와 다른 스캔 신호일 수도 있다.
발광 제어선(155)은 제어 신호를 전달할 수 있고, 특히 화소(PX)가 포함하는 제1 발광 소자(ED1)의 발광을 제어할 수 있는 발광 제어 신호(EM)를 전달할 수 있다. 발광 제어선(155)이 전달하는 제어 신호는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있으며, 스캔선(151, 152, 154)이 전달하는 스캔 신호와 다른 파형을 가질 수 있다.
데이터선(171)은 데이터 신호(Dm)를 전달하고, 구동 전압선(172)은 구동 전압(ELVDD)을 전달할 수 있다. 데이터 신호(Dm)는 표시 장치에 입력되는 영상 신호에 따라 다른 전압 레벨을 가질 수 있고, 구동 전압(ELVDD)은 실질적으로 일정한 레벨을 가질 수 있다.
도시하지 않았으나, 표시 장치는 복수의 신호선(127, 151, 152, 153, 154, 171, 172)에 신호를 전달하는 구동 회로부를 더 포함할 수 있다.
한 화소(PX)가 포함하는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다.
제1 스캔선(151)은 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 스캔 신호(GWn)를 전달할 수 있고, 제2 스캔선(152)은 제4 트랜지스터(T4)에 스캔 신호(GIn)를 전달할 수 있고, 제3 스캔선(154)은 제7 트랜지스터(T7)에 스캔 신호(GI(n+1))를 전달할 수 있으며, 발광 제어선(155)은 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 발광 제어 신호(EM)를 전달할 수 있다.
제1 트랜지스터(T1)의 게이트 전극(G1)은 구동 게이트 노드(GN)를 통해 커패시터(Cst)의 일단과 연결되고, 제1 트랜지스터(T1)의 제1 전극(Ea1)은 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되고, 제1 트랜지스터(T1)의 제2 전극(Eb1)은 제6 트랜지스터(T6)를 경유하여 제1 발광 소자(ED1)의 애노드(anode)와 연결된다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터선(171)이 전달하는 데이터 신호(Dm)를 전달받아 제1 발광 소자(ED1)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)의 게이트 전극(G2)은 제1 스캔선(151)과 연결되고, 제2 트랜지스터(T2)의 제1 전극(Ea2)은 데이터선(171)과 연결되며, 제2 트랜지스터(T2)의 제2 전극(Eb2)은 제1 트랜지스터(T1)의 제1 전극(Ea1)과 연결되며 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결된다. 제2 트랜지스터(T2)는 제1 스캔선(151)을 통해 전달받은 스캔 신호(GWn)에 따라 턴온되어 데이터선(171)으로부터 전달된 데이터 신호(Dm)를 제1 트랜지스터(T1)의 제1 전극(Ea1)으로 전달할 수 있다.
제3 트랜지스터(T3)의 게이트 전극(G3)은 제1 스캔선(151)에 연결되고, 제3 트랜지스터(T3)의 제1 전극(Ea3)은 제1 트랜지스터(T1)의 제2 전극(Eb1)과 연결되며 제6 트랜지스터(T6)를 경유하여 제1 발광 소자(ED1)의 애노드와 연결된다. 제3 트랜지스터(T3)의 제2 전극(Eb3)은 제4 트랜지스터(T4)의 제2 전극(Eb4), 커패시터(Cst)의 일단 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결된다. 제3 트랜지스터(T3)는 제1 스캔선(151)을 통해 전달받은 스캔 신호(GWn)에 따라 턴온되어 제1 트랜지스터(T1)의 게이트 전극(G1)과 제2 전극(Eb1)을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)의 게이트 전극(G4)은 제2 스캔선(152)과 연결되고, 제4 트랜지스터(T4)의 제1 전극(Ea4)은 초기화 전압(Vint) 단자와 연결되며, 제4 트랜지스터(T4)의 제2 전극(Eb4)은 제3 트랜지스터(T3)의 제2 전극(Eb3)을 거쳐 커패시터(Cst)의 일단 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결된다. 제4 트랜지스터(T4)는 제2 스캔선(152)을 통해 전달받은 스캔 신호(GIn)에 따라 턴온되어 초기화 전압(Vint)을 제1 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 제1 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제5 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(155)과 연결되며, 제5 트랜지스터(T5)의 제1 전극(Ea5)은 구동 전압선(172)과 연결되고, 제5 트랜지스터(T5)의 제2 전극(Eb5)은 제1 트랜지스터(T1)의 제1 전극(Ea1) 및 제2 트랜지스터(T2)의 제2 전극(Eb2)에 연결된다.
제6 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(155)과 연결되며, 제6 트랜지스터(T6)의 제1 전극(Ea6)은 제1 트랜지스터(T1)의 제2 전극(Eb1) 및 제3 트랜지스터(T3)의 제1 전극(Ea3)과 연결되고, 제6 트랜지스터(T6)의 제2 전극(Eb6)은 제1 발광 소자(ED1)의 애노드와 전기적으로 연결된다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어선(155)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상되어 제1 발광 소자(ED1)에 전달될 수 있다.
제7 트랜지스터(T7)의 게이트 전극(G7)은 제3 스캔선(154)과 연결되고, 제7 트랜지스터(T7)의 제1 전극(Ea7)은 제6 트랜지스터(T6)의 제2 전극(Eb6) 및 제1 발광 소자(ED1)의 애노드에 연결되고, 제7 트랜지스터(T7)의 제2 전극(Eb7)은 초기화 전압(Vint) 단자 및 제4 트랜지스터(T4)의 제1 전극(Ea4)에 연결된다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 PMOS 등의 P형 채널 트랜지스터일 수 있으나 이에 한정되는 것은 아니고, 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나가 N형 채널 트랜지스터일 수도 있다.
커패시터(Cst)의 일단은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 게이트 전극(G1)과 연결되고, 타단은 구동 전압선(172)과 연결된다. 제1 발광 소자(ED1)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압(ELVSS) 단자와 연결되어 공통 전압(ELVSS)을 인가받을 수 있다.
도 6에 도시된 바와 같이, 일 실시예에 의한 표시 장치의 제2 표시 영역(DA2)에 위치하는 하나의 화소(PX)는 복수의 신호선(127, 151, 152, 153, 154, 171, 172)에 연결된 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 커패시터(Cst), 및 제2 발광 소자(ED2)를 포함할 수 있다.
제1 표시 영역(DA1)에 위치하는 각 화소(PX)는 하나의 제1 발광 소자(ED1)를 포함할 수 있고, 제2 표시 영역(DA2)에 위치하는 각 화소(PX)는 복수의 제2 발광 소자(ED2)를 포함할 수 있다. 제2 표시 영역(DA2)의 각 화소(PX)에 위치하는 복수의 제2 발광 소자(ED2)는 구동 전류(Id)를 나누어 공급받게 된다. 복수의 제2 발광 소자(ED2)는 서로 연결되어 있으며, 동일한 신호를 받아 동일한 휘도를 가질 수 있다. 도 6에 하나의 화소(PX)가 서로 연결되어 있는 4개의 제2 발광 소자(ED2)를 포함하는 구조가 도시되어 있으나, 이에 한정되는 것은 아니다. 하나의 화소(PX)는 서로 연결되어 있는 2개 또는 3개의 제2 발광 소자(ED2)를 포함할 수도 있고, 5개 이상의 제2 발광 소자(ED2)를 포함할 수도 있다.
상기에서 제1 표시 영역(DA1)에 위치하는 화소(PX)와 제2 표시 영역(DA2)에 위치하는 화소(PX)는 발광 소자의 개수가 다를 뿐, 트랜지스터의 연결 구조는 동일한 것으로 설명하였으나, 이에 한정되는 것은 아니다. 즉, 제1 표시 영역(DA1)에 위치하는 화소(PX)와 제2 표시 영역(DA2)에 위치하는 화소(PX)의 트랜지스터의 연결 구조가 상이할 수도 있다. 또한, 도 5 및 도 6에 도시된 화소의 회로 구조는 하나의 예시에 불과하며, 일 실시예에 의한 표시 장치의 한 화소(PX)가 포함하는 트랜지스터의 수와 커패시터의 수 및 이들의 연결 관계는 다양하게 변경이 가능하다.
일 실시예에 의한 표시 장치에서 각각의 제1 화소 회로부(PC1)는 하나의 제1 발광 소자(ED1)와 연결될 수 있고, 각각의 제2 화소 회로부(PC2)는 복수의 제2 발광 소자(ED2)와 연결될 수 있다. 이때, 제2 화소 회로부(PC2)에 연결되어 있는 복수의 제2 발광 소자(ED2)는 다양한 형태로 배치될 수 있으며, 이하에서 도 7 내지 도 9를 참조하여 복수의 제2 발광 소자(ED2)의 다양한 배치 형태에 대해 설명한다.
도 7 내지 도 9는 일 실시예에 의한 표시 장치의 제2 발광 소자의 배치 형태를 나타낸 도면이다. 도 7은 하나의 제2 화소 회로부(PC2)가 4개의 제2 발광 소자(ED2)와 연결되어 있는 경우를 나타내고, 도 8은 하나의 제2 화소 회로부(PC2)가 3개의 제2 발광 소자(ED2)와 연결되어 있는 경우를 나타내며, 도 9는 하나의 제2 화소 회로부(PC2)가 2개의 제2 발광 소자(ED2)와 연결되어 있는 경우를 나타내고 있다.
도 7에 도시된 바와 같이, 일 실시예에 의한 표시 장치의 기판의 제2 표시 영역 위에는 복수의 제2 발광 소자(ED2)가 대략 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배치될 수 있다.
제2 발광 소자(ED2)는 제1 서브 발광 소자(E2R), 제2 서브 발광 소자(E2B), 제3 서브 발광 소자(E2G1), 및 제4 서브 발광 소자(E2G2)를 포함할 수 있다. 제1 서브 발광 소자(E2R), 제2 서브 발광 소자(E2B), 제3 서브 발광 소자(E2G1), 및 제4 서브 발광 소자(E2G2)는 각각 소정의 색의 광을 방출할 수 있다. 예를 들면, 제1 서브 발광 소자(E2R)는 적색 광을 방출할 수 있고, 제2 서브 발광 소자(E2B)는 청색 광을 방출할 수 있다. 제3 서브 발광 소자(E2G1) 및 제4 서브 발광 소자(E2G2)는 녹색 광을 방출할 수 있다. 1번째 행에서는 제1 서브 발광 소자(E2R), 제3 서브 발광 소자(E2G1), 제2 서브 발광 소자(E2B), 제3 서브 발광 소자(E2G1)가 제1 방향(DR1)을 따라 순차적으로 배치될 수 있다. 2번째 행에서는 제2 서브 발광 소자(E2B), 제4 서브 발광 소자(E2G2), 제1 서브 발광 소자(E2R), 제4 서브 발광 소자(E2G2)가 제1 방향(DR1)을 따라 순차적으로 배치될 수 있다. 제1 서브 발광 소자(E2R)와 제2 서브 발광 소자(E2B)는 제2 방향(DR2)으로 인접할 수 있고, 제3 서브 발광 소자(E2G1)와 제4 서브 발광 소자(E2G2)는 제2 방향(DR2)으로 인접할 수 있다.
제1 방향(DR1) 및 제2 방향(DR2)으로 인접한 16개의 제2 발광 소자(ED2)는 하나의 제2 발광 소자 그룹(EDGr2)을 구성할 수 있다. 각 제2 발광 소자 그룹(EDGr2) 내에서 16개의 제2 발광 소자(ED2)는 대략 2*8의 매트릭스 형태로 배열될 수 있다. 제2 발광 소자 그룹(EDGr2)은 4개의 제1 서브 발광 소자(E2R), 4개의 제2 서브 발광 소자(E2B), 4개의 제3 서브 발광 소자(E2G1), 및 4개의 제4 서브 발광 소자(E2G2)를 포함할 수 있다.
제2 발광 소자 그룹(EDGr2) 내에 위치하는 복수의 제1 서브 발광 소자(E2R)들은 서로 연결되어 있다. 즉, 제2 발광 소자 그룹(EDGr2) 내에 위치하는 4개의 제1 서브 발광 소자(E2R)들은 동일한 제2 화소 회로부에 연결되어 동일한 신호를 인가 받게 된다. 따라서, 서로 연결 되어 있는 제1 서브 발광 소자(E2R)들은 동일한 휘도를 가질 수 있다.
제2 발광 소자 그룹(EDGr2) 내에 위치하는 복수의 제2 서브 발광 소자(E2B)들은 서로 연결되어 있다. 즉, 제2 발광 소자 그룹(EDGr2) 내에 위치하는 4개의 제2 서브 발광 소자(E2B)들은 동일한 제2 화소 회로부에 연결되어 동일한 신호를 인가 받게 된다. 따라서, 서로 연결 되어 있는 제2 서브 발광 소자(E2R)들은 동일한 휘도를 가질 수 있다.
제2 발광 소자 그룹(EDGr2) 내에 위치하는 복수의 제3 서브 발광 소자(E2G1)들은 서로 연결되어 있다. 즉, 제2 발광 소자 그룹(EDGr2) 내에 위치하는 4개의 제3 서브 발광 소자(E2G1)들은 동일한 제2 화소 회로부에 연결되어 동일한 신호를 인가 받게 된다. 따라서, 서로 연결 되어 있는 제3 서브 발광 소자(E2G1)들은 동일한 휘도를 가질 수 있다.
제2 발광 소자 그룹(EDGr2) 내에 위치하는 복수의 제4 서브 발광 소자(E2G2)들은 서로 연결되어 있다. 즉, 제2 발광 소자 그룹(EDGr2) 내에 위치하는 4개의 제4 서브 발광 소자(E2G2)들은 동일한 제2 화소 회로부에 연결되어 동일한 신호를 인가 받게 된다. 따라서, 서로 연결 되어 있는 제4 서브 발광 소자(E2G2)들은 동일한 휘도를 가질 수 있다.
도 8에 도시된 바와 같이, 제1 방향(DR1) 및 제2 방향(DR2)으로 인접한 12개의 제2 발광 소자(ED2)가 하나의 제2 발광 소자 그룹(EDGr2)을 구성할 수도 있다. 각 제2 발광 소자 그룹(EDGr2) 내에서 12개의 제2 발광 소자(ED2)는 대략 2*6의 매트릭스 형태로 배열될 수 있다. 제2 발광 소자 그룹(EDGr2)은 3개의 제1 서브 발광 소자(E2R), 3개의 제2 서브 발광 소자(E2B), 3개의 제3 서브 발광 소자(E2G1), 및 3개의 제4 서브 발광 소자(E2G2)를 포함할 수 있다.
제2 발광 소자 그룹(EDGr2) 내에 위치하는 3개의 제1 서브 발광 소자(E2R)들은 서로 연결되어 있고, 동일한 휘도를 가질 수 있다. 제2 발광 소자 그룹(EDGr2) 내에 위치하는 3개의 제2 서브 발광 소자(E2B)들은 서로 연결되어 있고, 동일한 휘도를 가질 수 있다. 제2 발광 소자 그룹(EDGr2) 내에 위치하는 3개의 제3 서브 발광 소자(E2G1)들은 서로 연결되어 있고, 동일한 휘도를 가질 수 있다. 제2 발광 소자 그룹(EDGr2) 내에 위치하는 3개의 제4 서브 발광 소자(E2G2)들은 서로 연결되어 있고, 동일한 휘도를 가질 수 있다.
도 9에 도시된 바와 같이, 제1 방향(DR1) 및 제2 방향(DR2)으로 인접한 8개의 제2 발광 소자(ED2)가 하나의 제2 발광 소자 그룹(EDGr2)을 구성할 수도 있다. 각 제2 발광 소자 그룹(EDGr2) 내에서 8개의 제2 발광 소자(ED2)는 대략 2*4의 매트릭스 형태로 배열될 수 있다. 제2 발광 소자 그룹(EDGr2)은 2개의 제1 서브 발광 소자(E2R), 2개의 제2 서브 발광 소자(E2B), 2개의 제3 서브 발광 소자(E2G1), 및 2개의 제4 서브 발광 소자(E2G2)를 포함할 수 있다.
제2 발광 소자 그룹(EDGr2) 내에 위치하는 2개의 제1 서브 발광 소자(E2R)들은 서로 연결되어 있고, 동일한 휘도를 가질 수 있다. 제2 발광 소자 그룹(EDGr2) 내에 위치하는 2개의 제2 서브 발광 소자(E2B)들은 서로 연결되어 있고, 동일한 휘도를 가질 수 있다. 제2 발광 소자 그룹(EDGr2) 내에 위치하는 2개의 제3 서브 발광 소자(E2G1)들은 서로 연결되어 있고, 동일한 휘도를 가질 수 있다. 제2 발광 소자 그룹(EDGr2) 내에 위치하는 2개의 제4 서브 발광 소자(E2G2)들은 서로 연결되어 있고, 동일한 휘도를 가질 수 있다.
도 7 내지 도 9에 도시된 제2 발광 소자(ED2)의 배치 형태들은 다양한 배치 형태들 중 일부를 나타낸 것으로서, 이에 한정되지 않으며, 다양하게 변경될 수 있다. 또한, 일 실시예에 의한 표시 장치의 표시 영역(DA)의 가장자리의 직선부(STR)에 위치하는 제2 발광 소자(ED2)들의 배치 형태는 라운드부(RND)에 위치하는 제2 발광 소자(ED2)들의 배치 형태와 상이할 수 있으며, 이하에서 도 10 및 도 11을 참조하여 더욱 설명한다.
도 10 및 도 11은 일 실시예에 의한 표시 장치의 제2 발광 소자의 배치 형태를 나타낸 도면이다. 도 10은 일 실시예에 의한 표시 장치의 표시 영역(DA)의 가장자리의 직선부(STR) 및 그 주변을 도시하고 있고, 도 11은 일 실시예에 의한 표시 장치의 표시 영역(DA)의 가장자리의 라운드부(RND) 및 그 주변을 도시하고 있다. 도 10 및 도 11은 서로 인접한 2개의 제2 발광 소자 그룹(EDGr2)을 도시하고 있으며, 좌측에 위치하는 제2 발광 소자 그룹(EDGr2)의 좌측 단부가 표시 영역(DA)의 가장자리에 위치하게 된다.
일 실시예에 의한 표시 장치의 표시 영역(DA)의 가장자리의 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수는 직선부(STR)에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수와 상이하다. 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수는 직선부(STR)에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수보다 적을 수 있다.
도 10에 도시된 바와 같이, 직선부(STR)에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수는 16개일 수 있다. 직선부(STR)에 위치하는 제2 발광 소자 그룹(EDGr2)은 4개의 제1 서브 발광 소자(E2R), 4개의 제2 서브 발광 소자(E2B), 4개의 제3 서브 발광 소자(E2G1) 및 4개의 제4 서브 발광 소자(E2G2)로 구성될 수 있다.
도 11에 도시된 바와 같이, 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수는 12개일 수 있다. 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)은 3개의 제1 서브 발광 소자(E2R), 3개의 제2 서브 발광 소자(E2B), 2개의 제3 서브 발광 소자(E2G1) 및 4개의 제4 서브 발광 소자(E2G2)로 구성될 수 있다.
라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)은 직선부(STR)에 위치하는 제2 발광 소자 그룹(EDGr2)을 기준으로 가장자리에 위치하는 적어도 하나의 제2 발광 소자(ED2)가 오프된 배치 형태를 가질 수 있다. 예를 들면, 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)은 직선부(STR)에 위치하는 제2 발광 소자 그룹(EDGr2)을 기준으로 좌측 하단에 위치하는 제1 서브 발광 소자(E2R) 1개, 제2 서브 발광 소자(E2B) 1개, 제3 서브 발광 소자(E2G1) 2개가 오프될 수 있다. 즉, 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)은 직선부(STR)에 위치하는 제2 발광 소자 그룹(EDGr2)을 기준으로 16개의 제2 발광 소자(ED2) 중 2행 1열 내지 4열에 위치하는 제2 발광 소자(ED2)가 오프될 수 있다. 다만, 이는 하나의 예시에 불과하며, 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)에서 오프되는 제2 발광 소자(ED2)의 개수 및 위치는 다양하게 변경될 수 있다.
일 실시예에 의한 표시 장치에서는 2번째 행에 위치하는 제2 발광 소자(ED2)의 개수를 줄여 표시 영역(DA)의 가장자리의 라운드부(RND)를 구현할 수 있다. 일 실시예에 의한 표시 장치와의 비교를 위해 2번째 행에 위치하는 제2 발광 소자 그룹(EDGr2)의 개수를 줄여 라운드부(RND)를 구현하는 참고예에 의한 표시 장치를 고려할 수 있다. 참고예에 의한 표시 장치에서는 라운드부(RND)가 계단형으로 시인될 수 있으며, 가장자리가 부드러운 곡선으로 구현되지 않을 수 있다. 일 실시예에 의한 표시 장치에서는 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 복수의 제2 발광 소자(ED2) 중 일부를 오프(off)시킴으로써 라운드부(RND)를 부드러운 곡선으로 구현할 수 있다.
라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)에서 일부 제2 발광 소자(ED2)가 오프된 오프 영역(OA)에는 화소 전극 및 발광층이 위치하지 않을 수 있다. 또는 오프 영역(OA)에 화소 전극은 위치하고, 발광층이 위치하지 않을 수도 있다. 이때, 오프 영역(OA)에는 화소 개구부가 형성되지 않을 수 있다.
라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)보다 내측에 위치하는 제2 발광 소자 그룹(EDGr2)은 직선부(STR)에 위치하는 제2 발광 소자 그룹(EDGr2)과 동일한 배치 형태를 가질 수 있다. 따라서, 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수는 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)보다 내측에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수보다 적을 수 있다.
라운드부(RND)에 위치하는 제2 발광 소자(ED2)들의 배치 형태는 다양하게 변경될 수 있으며, 이하에서 도 12를 참조하여 변경예에 대해 설명한다.
도 12는 일 실시예에 의한 표시 장치의 제2 발광 소자의 배치 형태를 나타낸 도면이다. 도 12는 일 실시예에 의한 표시 장치의 표시 영역(DA)의 가장자리의 라운드부(RND) 및 그 주변을 도시하고 있다.
도 12에 도시된 바와 같이, 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수는 12개일 수 있다. 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)은 3개의 제1 서브 발광 소자(E2R), 3개의 제2 서브 발광 소자(E2B), 3개의 제3 서브 발광 소자(E2G1) 및 3개의 제4 서브 발광 소자(E2G2)로 구성될 수 있다.
라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)은 직선부(STR)에 위치하는 제2 발광 소자 그룹(EDGr2)을 기준으로 가장자리에 위치하는 적어도 하나의 제2 발광 소자(ED2)가 오프된 배치 형태를 가질 수 있다. 예를 들면, 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)은 직선부(STR)에 위치하는 제2 발광 소자 그룹(EDGr2)을 기준으로 좌측 하단에 위치하는 제1 서브 발광 소자(E2R) 1개, 제2 서브 발광 소자(E2B) 1개, 제3 서브 발광 소자(E2G1) 1개, 제4 서브 발광 소자(E2G2) 1개가 오프될 수 있다. 다만, 이는 하나의 예시에 불과하며, 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)에서 오프되는 제2 발광 소자(ED2)의 개수 및 위치는 다양하게 변경될 수 있다.
라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수는 직선부(STR)에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수보다 많을 수도 있으며, 이하에서 도 13을 참조하여 더욱 설명한다.
도 13은 일 실시예에 의한 표시 장치의 제2 발광 소자의 배치 형태를 나타낸 도면이다. 도 13은 일 실시예에 의한 표시 장치의 표시 영역(DA)의 가장자리의 라운드부(RND) 및 그 주변을 도시하고 있다. 도 13은 서로 인접한 2개의 제2 발광 소자 그룹(EDGr2)을 도시하고 있으며, 좌측에 위치하는 제2 발광 소자 그룹(EDGr2)의 좌측 단부가 표시 영역(DA)의 가장자리에 위치하게 된다.
도 13에 도시된 바와 같이, 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수는 20개일 수 있다. 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)은 5개의 제1 서브 발광 소자(E2R), 5개의 제2 서브 발광 소자(E2B), 4개의 제3 서브 발광 소자(E2G1) 및 6개의 제4 서브 발광 소자(E2G2)로 구성될 수 있다.
라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)은 직선부(STR)에 위치하는 제2 발광 소자 그룹(EDGr2)을 기준으로 일측 가장자리에 위치하는 적어도 하나의 제2 발광 소자(ED2)가 오프되고, 타측 가장자리에는 적어도 하나의 제2 발광 소자(ED2)가 추가된 배치 형태를 가질 수 있다. 예를 들면, 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)은 직선부(STR)에 위치하는 제2 발광 소자 그룹(EDGr2)을 기준으로 좌측 하단에 위치하는 제2 발광 소자(ED2) 4개가 오프될 수 있고, 우측에 위치하는 제2 발광 소자(ED2) 8개가 추가될 수 있다. 다만, 이는 하나의 예시에 불과하며, 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)에서 오프되는 제2 발광 소자(ED2)의 개수 및 위치, 추가되는 제2 발광 소자(ED2)의 개수 및 위치는 다양하게 변경될 수 있다.
앞선 실시예에서는 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수를 줄여 표시 영역(DA)의 가장자리의 라운드부(RND)를 부드러운 곡선을 구현할 수 있다. 다만, 이 경우에는 하나의 제2 화소 회로부에 연결되어 있는 제2 발광 소자(ED2)의 개수가 주변에 비해 상대적으로 적으므로 휘도가 상대적으로 높아질 수 있다. 본 실시예에서는 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수를 늘려 표시 영역(DA)의 가장자리의 라운드부(RND)를 부드러운 곡선을 구현할 수 있다. 이 경우에는 하나의 제2 화소 회로부에 연결되어 있는 제2 발광 소자(ED2)의 개수가 주변에 비해 상대적으로 많으므로 휘도가 상대적으로 낮아질 수 있다. 따라서, 라운드부(RND)가 더욱 부드러운 곡선으로 시인될 수 있다.
라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)보다 내측에 위치하는 제2 발광 소자 그룹(EDGr2)은 직선부(STR)에 위치하는 제2 발광 소자 그룹(EDGr2)과 동일한 배치 형태를 가질 수 있다. 따라서, 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수는 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)보다 내측에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수보다 많을 수 있다.
라운드부(RND)에 위치하는 제2 발광 소자(ED2)들의 배치 형태는 다양하게 변경될 수 있으며, 이하에서 도 14를 참조하여 변경예에 대해 설명한다.
도 14는 일 실시예에 의한 표시 장치의 제2 발광 소자의 배치 형태를 나타낸 도면이다. 도 14는 일 실시예에 의한 표시 장치의 표시 영역(DA)의 가장자리의 라운드부(RND) 및 그 주변을 도시하고 있다.
도 14에 도시된 바와 같이, 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)을 구성하는 제2 발광 소자(ED2)의 개수는 20개일 수 있다. 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)은 5개의 제1 서브 발광 소자(E2R), 5개의 제2 서브 발광 소자(E2B), 5개의 제3 서브 발광 소자(E2G1) 및 5개의 제4 서브 발광 소자(E2G2)로 구성될 수 있다.
라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)은 직선부(STR)에 위치하는 제2 발광 소자 그룹(EDGr2)을 기준으로 일측 가장자리에 위치하는 적어도 하나의 제2 발광 소자(ED2)가 오프되고, 타측 가장자리에는 적어도 하나의 제2 발광 소자(ED2)가 추가된 배치 형태를 가질 수 있다. 다만, 이는 하나의 예시에 불과하며, 라운드부(RND)에 위치하는 제2 발광 소자 그룹(EDGr2)에서 오프되는 제2 발광 소자(ED2)의 개수 및 위치, 추가되는 제2 발광 소자(ED2)의 개수 및 위치는 다양하게 변경될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판
DA: 표시 영역
DA1: 제1 표시 영역
DA2: 제2 표시 영역
STR: 직선부
RND: 라운드부
PA: 주변 영역
OA: 오프 영역
DR: 구동 회로부
PC1: 제1 화소 회로부
PC2: 제2 화소 회로부
ED1: 제1 발광 소자
ED2: 제2 발광 소자
E2R: 제1 서브 발광 소자
E2B: 제2 서브 발광 소자
E2G1: 제3 서브 발광 소자
E2G2: 제4 서브 발광 소자

Claims (20)

  1. 제1 표시 영역 및 제2 표시 영역을 포함하는 표시 영역을 포함하는 기판,
    상기 기판의 제1 표시 영역 위에 위치하는 제1 화소 회로부,
    상기 제1 화소 회로부에 연결되어 있는 제1 발광 소자,
    상기 기판의 제2 표시 영역 위에 위치하는 제2 화소 회로부,
    상기 제2 화소 회로부에 연결되어 있는 복수의 제2 발광 소자, 및
    상기 제1 화소 회로부 및 상기 제2 화소 회로부에 연결되어 있고, 상기 제2 발광 소자와 중첩하는 구동 회로부를 포함하고,
    상기 표시 영역의 가장자리는 직선형으로 이루어진 직선부와 라운드 형상을 가지는 라운드부를 포함하고,
    제1 방향 및 상기 제1 방향에 수직한 제2 방향으로 인접한 복수의 제2 발광 소자가 하나의 발광 소자 그룹을 구성하고,
    상기 라운드부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 상기 직선부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수와 상이한 표시 장치.
  2. 제1항에서,
    상기 제2 발광 소자는,
    제1 색을 발광하는 제1 서브 발광 소자,
    제2 색을 발광하는 제2 서브 발광 소자,
    제3 색을 발광하는 제3 서브 발광 소자 및 제4 서브 발광 소자를 포함하는 표시 장치.
  3. 제2항에서,
    상기 제1 색은 적색이고, 상기 제2 색은 청색이고, 상기 제3 색은 녹색인 표시 장치.
  4. 제2항에서,
    상기 발광 소자 그룹은 복수의 제1 서브 발광 소자, 복수의 제2 서브 발광 소자, 복수의 제3 서브 발광 소자 및 복수의 제4 서브 발광 소자로 구성되어 있는 표시 장치.
  5. 제4항에서,
    상기 발광 소자 그룹 내에 위치하는 복수의 제1 서브 발광 소자들은 서로 연결되어 있고,
    상기 발광 소자 그룹 내에 위치하는 복수의 제2 서브 발광 소자들은 서로 연결되어 있고,
    상기 발광 소자 그룹 내에 위치하는 복수의 제3 서브 발광 소자들은 서로 연결되어 있고,
    상기 발광 소자 그룹 내에 위치하는 복수의 제4 서브 발광 소자들은 서로 연결되어 있는 표시 장치.
  6. 제5항에서,
    상기 라운드부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 상기 직선부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수보다 적은 표시 장치.
  7. 제6항에서,
    상기 직선부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 16개이고,
    상기 라운드부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 12개인 표시 장치.
  8. 제7항에서,
    상기 직선부에 위치하는 발광 소자 그룹은 4개의 제1 서브 발광 소자, 4개의 제2 서브 발광 소자, 4개의 제3 서브 발광 소자 및 4개의 제4 서브 발광 소자로 구성되어 있는 표시 장치.
  9. 제8항에서,
    상기 라운드부에 위치하는 발광 소자 그룹은 3개의 제1 서브 발광 소자, 3개의 제2 서브 발광 소자, 2개의 제3 서브 발광 소자 및 4개의 제4 서브 발광 소자로 구성되어 있는 표시 장치.
  10. 제8항에서,
    상기 라운드부에 위치하는 발광 소자 그룹은 3개의 제1 서브 발광 소자, 3개의 제2 서브 발광 소자, 3개의 제3 서브 발광 소자 및 3개의 제4 서브 발광 소자로 구성되어 있는 표시 장치.
  11. 제5항에서,
    상기 라운드부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 상기 직선부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수보다 많은 표시 장치.
  12. 제11항에서,
    상기 직선부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 16개이고,
    상기 라운드부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 20개인 표시 장치.
  13. 제12항에서,
    상기 직선부에 위치하는 발광 소자 그룹은 4개의 제1 서브 발광 소자, 4개의 제2 서브 발광 소자, 4개의 제3 서브 발광 소자 및 4개의 제4 서브 발광 소자로 구성되어 있는 표시 장치.
  14. 제13항에서,
    상기 라운드부에 위치하는 발광 소자 그룹은 5개의 제1 서브 발광 소자, 5개의 제2 서브 발광 소자, 4개의 제3 서브 발광 소자 및 6개의 제4 서브 발광 소자로 구성되어 있는 표시 장치.
  15. 제13항에서,
    상기 라운드부에 위치하는 발광 소자 그룹은 5개의 제1 서브 발광 소자, 5개의 제2 서브 발광 소자, 5개의 제3 서브 발광 소자 및 5개의 제4 서브 발광 소자로 구성되어 있는 표시 장치.
  16. 제5항에서,
    상기 발광 소자 그룹 내에 위치하는 복수의 제1 서브 발광 소자들은 동일한 휘도를 가지고,
    상기 발광 소자 그룹 내에 위치하는 복수의 제2 서브 발광 소자들은 동일한 휘도를 가지고,
    상기 발광 소자 그룹 내에 위치하는 복수의 제3 서브 발광 소자들은 동일한 휘도를 가지고,
    상기 발광 소자 그룹 내에 위치하는 복수의 제4 서브 발광 소자들은 동일한 휘도를 가지는 표시 장치.
  17. 제1항에서,
    상기 라운드부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 상기 라운드부에 위치하는 발광 소자 그룹보다 내측에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수와 상이한 표시 장치.
  18. 제17항에서,
    상기 라운드부에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수는 상기 라운드부에 위치하는 발광 소자 그룹보다 내측에 위치하는 발광 소자 그룹을 구성하는 제2 발광 소자의 개수보다 많은 표시 장치.
  19. 제1항에서,
    상기 기판은
    영상을 표시하는 표시 영역, 및
    상기 표시 영역을 둘러싸는 주변 영역을 포함하고,
    상기 표시 영역은 상기 제1 표시 영역 및 상기 제2 표시 영역을 포함하고,
    상기 제2 표시 영역은 상기 제1 표시 영역과 상기 주변 영역 사이에 위치하는 표시 장치.
  20. 제19항에서,
    상기 구동 회로부의 일부는 상기 제2 표시 영역에 위치하고, 상기 구동 회로부의 나머지 일부는 상기 주변 영역에 위치하는 표시 장치.
KR1020210089535A 2021-07-08 2021-07-08 표시 장치 KR20230010083A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210089535A KR20230010083A (ko) 2021-07-08 2021-07-08 표시 장치
CN202210371001.1A CN115605042A (zh) 2021-07-08 2022-04-11 显示装置
US17/857,638 US20230009353A1 (en) 2021-07-08 2022-07-05 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210089535A KR20230010083A (ko) 2021-07-08 2021-07-08 표시 장치

Publications (1)

Publication Number Publication Date
KR20230010083A true KR20230010083A (ko) 2023-01-18

Family

ID=84798204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210089535A KR20230010083A (ko) 2021-07-08 2021-07-08 표시 장치

Country Status (3)

Country Link
US (1) US20230009353A1 (ko)
KR (1) KR20230010083A (ko)
CN (1) CN115605042A (ko)

Also Published As

Publication number Publication date
CN115605042A (zh) 2023-01-13
US20230009353A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
CN106469745B (zh) 有机发光二极管显示器及其制造方法
US20200381455A1 (en) Device having pixel island, preparation method thereof, and display device
KR102668610B1 (ko) 표시 장치
KR20190107255A (ko) 표시장치
KR102562902B1 (ko) 표시장치
US20240172499A1 (en) Display device
KR20230010082A (ko) 표시 장치
US20220310760A1 (en) Display device
KR20230010083A (ko) 표시 장치
KR20220094294A (ko) 표시 장치
KR20230010081A (ko) 표시 장치
KR20230063918A (ko) 표시 장치 및 그 제조 방법
KR20220133361A (ko) 표시 장치
US20240071311A1 (en) Display device
KR20230092068A (ko) 표시 장치
CN217361587U (zh) 显示装置
KR20220089776A (ko) 투명 표시 장치 및 이를 포함하는 타일드 표시 장치
KR20220124308A (ko) 표시 장치
KR20230045657A (ko) 표시 장치
CN117374079A (zh) 显示装置
KR20230132662A (ko) 표시 장치
KR20230095159A (ko) 표시 장치
KR20230033069A (ko) 표시 장치
KR20240093417A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination