CN217361587U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN217361587U
CN217361587U CN202220656505.3U CN202220656505U CN217361587U CN 217361587 U CN217361587 U CN 217361587U CN 202220656505 U CN202220656505 U CN 202220656505U CN 217361587 U CN217361587 U CN 217361587U
Authority
CN
China
Prior art keywords
insulating layer
transistor
electrode
interlayer insulating
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220656505.3U
Other languages
English (en)
Inventor
崔仙暎
赵在炯
沈志训
郑浚琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN217361587U publication Critical patent/CN217361587U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置，所述显示装置包括：基底；半导体层，设置在基底上；第一栅极绝缘层，设置在半导体层上；栅电极，位于第一栅极绝缘层上；第二栅极绝缘层，设置在栅电极上；第一存储电极，位于第二栅极绝缘层上；第一层间绝缘层，设置在第一存储电极上并且具有开口，所述开口穿过半导体层；第二层间绝缘层，设置在第一层间绝缘层上并且填充开口；以及数据线和驱动电压线，位于第二层间绝缘层上。半导体层、栅电极和第一存储电极包括在像素电路区域中。显示装置包括多个像素电路区域。数据线和驱动电压线跨越像素电路区域。通过在开口内填充第二层间绝缘层使得裂纹不会扩展，并且使相邻的半导体层间隔开，以防止静电发生。

Description

显示装置
本申请要求于2021年3月23日在韩国知识产权局提交的第10-2021-0037418号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种显示装置。
背景技术
显示装置用于显示图像，并且包括液晶显示装置、或自发射显示装置等。这样的显示装置用于各种电子装置(诸如移动电话、导航单元、数码相机、电子书、便携式游戏机和各种终端)中。
自发射显示装置包括两个电极和位于两个电极之间的发射层，并且从两个电极中的一个注入的电子和从另一电极注入的空穴在发射层中结合以形成激子。激子在从激发态变为基态的同时输出能量并发射光。
自发射显示装置包括多个像素，多个像素包括作为自发射元件的发光二极管，并且多个晶体管和一个或更多个电容器形成在每个像素中以驱动发光二极管。
实用新型内容
本实用新型的目的在于提供一种显示装置，所述显示装置可以防止在任何一个区域中产生的裂纹在水平方向上扩展，并且可以防止静电发生。
显示装置可以包括：基底；半导体层，设置在基底上；第一栅极绝缘层，设置在半导体层上；栅电极，位于第一栅极绝缘层上；第二栅极绝缘层，设置在栅电极上；第一存储电极，位于第二栅极绝缘层上；第一层间绝缘层，设置在第一存储电极上并且具有开口，所述开口穿过半导体层；第二层间绝缘层，设置在第一层间绝缘层上并且填充开口；以及数据线和驱动电压线，位于第二层间绝缘层上。半导体层、栅电极和第一存储电极可以包括在像素电路区域中。显示装置可以包括多个像素电路区域。数据线和驱动电压线可以跨越像素电路区域。
开口可以围绕所述多个像素电路区域中的每个的边缘，所述多个像素电路区域可以由开口限定，并且在平面图中，半导体层可以延伸到开口。
开口的剖面宽度可以朝向基底减小。
显示装置还可以包括位于基底与半导体层之间的缓冲层，其中，开口可以延伸穿过第一层间绝缘层、第二栅极绝缘层、第一栅极绝缘层和缓冲层。
显示装置还可以包括位于基底与缓冲层之间的阻挡层，其中，开口可以延伸到阻挡层。
开口可以延伸穿过阻挡层。
第二层间绝缘层可以与栅电极和第一存储电极间隔开。
显示装置还可以包括：多个晶体管，位于基底上；以及第一下扫描线、第二下扫描线和下发射控制线，连接到所述多个晶体管中的至少一个，其中，第一下扫描线、第二下扫描线和下发射控制线可以位于一个像素电路区域内，并且其中，位于不同的像素电路区域中的第一下扫描线可以定位为彼此间隔开，位于不同的像素电路区域中的第二下扫描线可以定位为彼此间隔开，并且位于不同的像素电路区域中的下发射控制线可以定位为彼此间隔开。
显示装置还可以包括位于第二层间绝缘层上的第一上扫描线、第二上扫描线和上发射控制线，其中，第一上扫描线可以连接到位于不同的像素电路区域内的第一下扫描线，第二上扫描线可以连接到位于不同的像素电路区域内的第二下扫描线，并且上发射控制线可以连接到位于不同的像素电路区域中的下发射控制线。
显示装置可以包括：基底；多晶半导体层，设置在基底上，包括驱动晶体管的第一电极、沟道和第二电极；第一栅极绝缘层，设置在多晶半导体层上；驱动晶体管的栅电极，位于第一栅极绝缘层上；第二栅极绝缘层，设置在栅电极上；第一存储电极，位于第二栅极绝缘层上；第一层间绝缘层，设置在第一存储电极上；氧化物半导体层，设置在第一层间绝缘层上；第二层间绝缘层，设置在氧化物半导体层上并且具有开口，所述开口穿过多晶半导体层；第三层间绝缘层，被构造为填充第二层间绝缘层的开口；以及数据线和驱动电压线，位于第三层间绝缘层上。
显示装置包括基底、半导体层、第一栅极绝缘层、栅电极、第二栅极绝缘层、第一存储电极、第一层间绝缘层、第二层间绝缘层、数据线以及驱动电压线。半导体层设置在基底上。第一栅极绝缘层设置在半导体层上。栅电极位于第一栅极绝缘层上。第二栅极绝缘层设置在栅电极上。第一存储电极位于第二栅极绝缘层上。第一层间绝缘层设置在第一存储电极上并且具有围绕半导体层、栅电极和第一存储电极的开口。第二层间绝缘层设置在第一层间绝缘层上并且填充开口。数据线和驱动电压线位于第二层间绝缘层上。半导体层、栅电极和第一存储电极包括在像素电路区域中。显示装置包括多个像素电路区域。数据线和驱动电压线跨越像素电路区域。半导体层的一部分与填充开口的第二层间绝缘层接触。
开口可以形成为围绕像素电路区域中的每个的边缘，而像素电路区域可以由开口划分。
开口的剖面宽度可以朝向基底减小。
显示装置还可以包括位于基底与半导体层之间的缓冲层，并且开口可以延伸穿过第一层间绝缘层、第二栅极绝缘层、第一栅极绝缘层和缓冲层。
显示装置还可以包括位于基底与缓冲层之间的阻挡层，并且开口可以延伸到阻挡层。
开口可以延伸穿过阻挡层。
半导体层可以在相邻的像素电路区域中通过开口彼此间隔开。
第二层间绝缘层可以填充开口，并且可以与栅电极和第一存储电极间隔开。
显示装置还可以包括：多个晶体管，位于基底上；以及第一下扫描线、第二下扫描线和下发射控制线，连接到所述多个晶体管中的至少一个，并且第一下扫描线、第二下扫描线和下发射控制线可以位于一个像素电路区域内。
位于不同的像素电路区域中的第一下扫描线可以定位为彼此间隔开，位于不同的像素电路区域中的第二下扫描线可以定位为彼此间隔开，并且位于不同的像素电路区域中的下发射控制线可以定位为彼此间隔开。
显示装置还可以包括位于第二层间绝缘层上的第一上扫描线、第二上扫描线和上发射控制线，第一上扫描线可以连接到位于不同的像素电路区域内的第一下扫描线，第二上扫描线可以连接到位于不同的像素电路区域内的第二下扫描线，并且上发射控制线可以连接到位于不同的像素电路区域中的下发射控制线。
显示装置还可以包括：阳极，被构造为连接到所述多个晶体管中的至少一个；发光二极管层，设置在阳极上；以及阴极，位于发光二极管层上。
显示装置包括基底、多晶半导体层、第一栅极绝缘层、栅电极、第二栅极绝缘层、第一存储电极、第一层间绝缘层、氧化物半导体层、第二层间绝缘层、第三层间绝缘层、数据线以及驱动电压线。多晶半导体层设置在基底上并且包括驱动晶体管的第一电极、沟道和第二电极。第一栅极绝缘层设置在多晶半导体层上。驱动晶体管的栅电极位于第一栅极绝缘层上。第二栅极绝缘层设置在栅电极上。第一存储电极位于第二栅极绝缘层上。第一层间绝缘层设置在第一存储电极上。氧化物半导体层设置在第一层间绝缘层上。第二层间绝缘层设置在氧化物半导体层上并且包括围绕多晶半导体层和氧化物半导体层的开口。第三层间绝缘层被构造为填充第二层间绝缘层的开口。数据线和驱动电压线位于第三层间绝缘层上。多晶半导体层的一部分与填充开口的第三层间绝缘层接触。
显示装置可以包括多个像素电路区域，所述多个像素电路区域中的每个包括在第一方向上相邻的至少两个多晶半导体层，并且所述多个像素电路区域可以由开口限定。
开口的剖面宽度可以朝向基底减小。
显示装置还可以包括位于基底与多晶半导体层之间的缓冲层，并且开口可以延伸穿过第二层间绝缘层、第一层间绝缘层、第二栅极绝缘层、第一栅极绝缘层和缓冲层。
显示装置还可以包括位于基底与缓冲层之间的阻挡层，并且开口可以延伸到阻挡层。
开口可以延伸穿过阻挡层。
多晶半导体层可以在相邻的像素电路区域中通过开口彼此间隔开。
显示装置还可以包括：多个晶体管，位于基底上；以及第一下扫描线、第二下扫描线和下发射控制线，连接到所述多个晶体管中的至少一个，所述多个晶体管、第一下扫描线、第二下扫描线和下发射控制线可以位于所述多个像素电路区域内，位于不同的像素电路区域中的第一下扫描线可以定位为彼此间隔开，位于不同的像素电路区域中的第二下扫描线可以定位为彼此间隔开，并且位于不同的像素电路区域中的下发射控制线可以定位为彼此间隔开，其中，显示装置还可以包括位于第三层间绝缘层上的第一上扫描线、第二上扫描线和上发射控制线，第一上扫描线可以连接到位于不同的像素电路区域内的第一下扫描线，第二上扫描线可以连接到位于不同的像素电路区域内的第二下扫描线，并且上发射控制线可以连接到位于不同的像素电路区域中的下发射控制线。
在本实用新型的显示装置中，通过在开口内填充第二层间绝缘层，能够防止在任何一个区域中产生的裂纹在水平方向上扩展。另外，通过被填充有第二层间绝缘层的开口使位于相邻的像素电路区域中的半导体层间隔开，以防止静电发生。
附图说明
图1示出了根据实施例的显示装置的俯视平面图。
图2示出了根据实施例的显示装置的像素的电路图。
图3A部分地示出了根据实施例的显示装置的俯视平面图。
图3B和图3C各自示出了示出根据实施例的图3A的显示装置的一部分的剖视图。
图4A、图5A、图6A、图7A、图8A和图9A示出了示出根据实施例的显示装置的一些组成元件的俯视平面图。
图4B、图5B、图6B、图7B、图8B和图9B示出了示出根据实施例的显示装置的一些组成元件的剖视图。
图10A部分地示出了根据实施例的显示装置的俯视平面图。
图10B示出了示出根据实施例的显示装置的一部分的剖视图。
图11、图12、图13、图14、图15、图16、图17和图18各自示出了示出根据实施例的显示装置的一些组成元件的剖视图。
图19是根据显示装置的制造方法的示意性剖视图。
图20示出了根据实施例的显示装置的区域的剖视图。
具体实施方式
实施例已经致力于提供一种具有提高的可靠性同时减少外部冲击的影响的显示装置。
根据实施例，能够防止一些区域中的损坏由于外部冲击而扩散到其它区域。此外，能够使由于静电放电而对像素的损坏最小化。
在下文中将参照附图更全面地描述本实用新型，在附图中示出了实用新型的实施例。如本领域技术人员将认识到的，在所有不脱离本实用新型的精神或范围的情况下，可以以各种不同的方式修改所描述的实施例。
为了清楚地描述本实用新型，省略了与描述无关的部分，并且在整个说明书中，同样的标号指同样或相似的组成元件。
此外，由于附图中所示的组成构件的尺寸和厚度是为了更好地理解和易于描述而任意给出的，因此本实用新型不限于所示出的尺寸和厚度。在附图中，为了清楚起见，夸大了层、膜、面板、区域等的厚度。在附图中，为了更好地理解和易于描述，夸大了一些层和区域的厚度。
将理解的是，当元件、层、膜、区域或基底被称为“在”另一元件“上”时，该元件、层、膜、区域或基底可以直接在所述另一元件上，或者也可以存在中间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在中间元件。此外，在说明书中，词语“在……上”或“在……上方”意味着位于对象部分上或下方，并且不必意味着基于重力方向位于对象部分的上侧上。
此外，除非明确地相反描述，否则词语“包含”和诸如其的变型以及词语“包括”和诸如其的变型将被理解为暗示包括所陈述的元件但不排除任何其它元件。
此外，在说明书中，短语“在平面图中”意味着当从上方观看对象部分时，短语“在剖视图中”意味着当从侧面观看通过垂直地切割对象部分而截取的剖面时。
如在此所使用的，词语“或”意味着逻辑上的“或”，使得除非上下文另外指示，否则表达“A、B或C”意味着“A和B和C”、“A和B但无C”、“A和C但无B”、“B和C但无A”、“A但无B且无C”、“B但无A且无C”以及“C但无A且无B”。
接下来，将参照图1描述根据实施例的显示装置。图1示出了根据实施例的显示装置的俯视平面图。
如图1中所示，根据本实施例，显示装置1000包括基底110和位于基底110上的多个像素PX。
基底110包括第一区域A1、第二区域A2和位于第一区域A1与第二区域A2之间的弯曲区域BA。基底110可以由柔性材料制成，并且可以以各种形式改变。基底110可以是柔性的、可拉伸的、可折叠的、可弯曲的或可卷曲的。弯曲区域BA可以是基底110可弯曲的区域。第一区域A1和第二区域A2可以形成为具有平坦的形状。然而，这仅是示例，并且基底110可以另外包括可弯曲的区域。例如，基底110的第一区域A1或第二区域A2的至少一部分可以是可弯曲的。
基底110的第一区域A1从弯曲区域BA延伸。第一区域A1可以以包括长边和短边的基本上矩形形状形成，并且可以具有通过对角部分进行倒角而具有弯曲表面的形状。然而，第一区域A1的形状仅是示例，并且可以被修改成各种形状。第一区域A1可以包括显示区域DA和外围区域PA。显示区域DA可以位于第一区域A1的中心部分中，并且可以具有与第一区域A1的形状基本上相似的形状。外围区域PA可以围绕显示区域DA。也就是说，外围区域PA可以位于第一区域A1的外部部分中。
像素PX可以位于显示区域DA中。像素PX可以以矩阵形式布置以接收图像信号并相应地显示图像。在这种情况下，可以不同地改变像素PX的布置形状。尽管未示出，但是根据实施例的显示装置1000还可以包括多条信号线。信号线可以包括多条扫描线、多条发射控制线、多条数据线以及多条驱动电压线等。这些信号线可以传送扫描信号、发光控制信号、数据信号以及驱动电压等。信号线可以定位为在行方向或列方向上彼此交叉。此外，每个像素PX可以包括连接到多条信号线的多个晶体管、电容器和至少一个发光二极管。也就是说，根据实施例的显示装置1000可以形成为自发射显示装置。然而，显示装置的类型不限于此，并且可以形成为各种类型的显示装置。例如，显示装置可以形成为液晶显示装置、电泳显示装置或电润湿显示装置等。
基底110的第二区域A2从弯曲区域BA延伸。作为不显示图像的非显示区域的第二区域A2不包括像素PX。用于产生或传输施加到像素PX的各种信号的元件或布线位于第二区域A2中。
驱动电路芯片250和柔性电路板200可以位于第二区域A2中。驱动电路芯片250连接到位于第二区域A2中的元件或布线，以将各种信号传输到像素PX。例如，驱动电路芯片250可以供应扫描信号、控制信号和数据信号。柔性电路板200可以附着到基底110的第二区域A2的边缘。柔性电路板200可以由柔性材料制成。在柔性电路板200中设计用于控制显示装置1000的驱动的电路。
基底110的弯曲区域BA位于第一区域A1与第二区域A2之间，以将第一区域A1和第二区域A2连接。当基底110弯曲时，第一区域A1和第二区域A2可以彼此叠置。基底110的弯曲区域BA可以定位为连接到第一区域A1的一侧的短边。然而，这样的弯曲区域BA的位置仅是示例，并且可以进行各种改变。例如，弯曲区域BA可以定位为连接到第一区域A1的相对的短边，或者可以定位为连接到长边。
在下文中，将参照图2描述根据实施例的显示装置1000的一个像素PX。图2示出了根据实施例的显示装置的像素的电路图。
如图2中所示，根据本实施例的显示装置1000包括显示图像的多个像素PX和多条信号线127、151、152、154、155、171和172。一个像素PX可以包括多个晶体管T1、T2、T3、T4、T5、T6和T7、电容器(或被称为存储电容器)Cst以及连接到信号线127、151、152、154、155、171和172的至少一个发光二极管LED。在本实施例中，将主要描述其中一个像素PX包括一个发光二极管LED的示例。
信号线127、151、152、154、155、171和172可以包括第一初始化电压线127、多条扫描线151、152和154、发射控制线155、数据线171和驱动电压线172。
第一初始化电压线127可以传输初始化电压Vint。扫描线151、152和154可以分别传输扫描信号GWn、GIn和GI(n+1)。扫描信号GWn、GIn和GI(n+1)可以传输栅极导通电压和栅极截止电压，该栅极导通电压和栅极截止电压可以使包括在像素PX中的晶体管T2、T3、T4和T7导通或截止。
连接到像素PX的扫描线151、152和154可以包括第一扫描线151、第二扫描线152和第三扫描线154，可以通过第一扫描线151传输扫描信号GWn，可以在与第一扫描线151的时间不同的时间通过第二扫描线152传输具有栅极导通电压的扫描信号GIn，可以通过第三扫描线154传输扫描信号GI(n+1)。在本实施例中，将主要描述其中第二扫描线152在比第一扫描线151的时间早的时间传输栅极导通电压的示例。例如，当扫描信号GWn是在一帧期间施加的扫描信号之中的第n扫描信号Sn(n是等于或大于1的自然数)时，扫描信号GIn可以是诸如第n-1扫描信号S(n-1)的前一级扫描信号，并且扫描信号GI(n+1)可以是第n+1扫描信号S(n+1)。然而，本实施例不限于此，并且扫描信号GI(n+1)可以是与第n+1扫描信号S(n+1)不同的扫描信号。
发射控制线155可以传输控制信号，并且具体地可以传输能够控制包括在像素PX中的发光二极管LED的发射的发射控制信号EM。由发射控制线155传输的发射控制信号EM可以是栅极导通电压和栅极截止电压，并且可以具有与由扫描线151、152和154传输的扫描信号的波形不同的波形。
数据线171可以传输数据信号Dm，并且驱动电压线172可以传输驱动电压ELVDD。数据信号Dm可以根据输入到显示装置1000的图像信号而具有不同的电压电平，驱动电压ELVDD可以具有基本上恒定的电平。
尽管未示出，但是显示装置1000还可以包括将信号传输到信号线127、151、152、154、155、171和172的驱动器。
包括在一个像素PX中的晶体管T1、T2、T3、T4、T5、T6和T7可以包括第一晶体管(或被称为驱动晶体管)T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。
第一扫描线151可以将扫描信号GWn传输到第二晶体管T2和第三晶体管T3，第二扫描线152可以将扫描信号GIn传输到第四晶体管T4，第三扫描线154可以将扫描信号GI(n+1)传输到第七晶体管T7，并且发射控制线155可以将发射控制信号EM传输到第五晶体管T5和第六晶体管T6。
第一晶体管T1的栅电极G1通过驱动栅极节点GN连接到电容器Cst的第一端，第一晶体管T1的第一电极Ea1经由第五晶体管T5连接到驱动电压线172，并且第一晶体管T1的第二电极Eb1经由第六晶体管T6连接到发光二极管LED的阳极。第一晶体管T1可以根据第二晶体管T2的开关操作接收由数据线171传输的数据信号Dm，以向发光二极管LED供应驱动电流Id。
第二晶体管T2的栅电极G2连接到第一扫描线151，第二晶体管T2的第一电极Ea2连接到数据线171，第二晶体管T2的第二电极Eb2连接到第一晶体管T1的第一电极Ea1，并且经由第五晶体管T5连接到驱动电压线172。第二晶体管T2可以根据通过第一扫描线151接收的扫描信号GWn导通，以将从数据线171传输的数据信号Dm传输到第一晶体管T1的第一电极Ea1。
第三晶体管T3的栅电极G3连接到第一扫描线151，第三晶体管T3的第一电极Ea3连接到第一晶体管T1的第二电极Eb1，并且经由第六晶体管T6连接到发光二极管LED的阳极。第三晶体管T3的第二电极Eb3连接到第四晶体管T4的第二电极Eb4、电容器Cst的第一端和第一晶体管T1的栅电极G1。第三晶体管T3可以根据通过第一扫描线151传输的扫描信号GWn导通，以将第一晶体管T1的栅电极G1和第二电极Eb1彼此连接，使得第一晶体管T1可以二极管连接。
第四晶体管T4的栅电极G4连接到第二扫描线152，第四晶体管T4的第一电极Ea4连接到供应初始化电压Vint的端子，第四晶体管T4的第二电极Eb4连接到第三晶体管T3的第二电极Eb3和电容器Cst的第一端，并且连接到第一晶体管T1的栅电极G1。第四晶体管T4由通过第二扫描线152传输的扫描信号GIn导通，以将初始化电压Vint传输到第一晶体管T1的栅电极G1，以便执行用于使晶体管T1的栅电极G1的电压初始化的初始化操作。
第五晶体管T5的栅电极G5连接到发射控制线155，第五晶体管T5的第一电极Ea5连接到驱动电压线172，第五晶体管T5的第二电极Eb5连接到第一晶体管T1的第一电极Ea1并且连接到第二晶体管T2的第二电极Eb2。
第六晶体管T6的栅电极G6连接到发射控制线155，第六晶体管T6的第一电极Ea6连接到第一晶体管T1的第二电极Eb1和第三晶体管T3的第一电极Ea3。第六晶体管T6的第二电极Eb6电连接到发光二极管LED的阳极。第五晶体管T5和第六晶体管T6根据通过发射控制线155传输的发射控制信号EM同时导通，从而通过二极管连接的第一晶体管T1补偿驱动电压ELVDD以将驱动电压ELVDD传送到发光二极管LED。
第七晶体管T7的栅电极G7连接到第三扫描线154，第七晶体管T7的第一电极Ea7连接到第六晶体管T6的第二电极Eb6和发光二极管LED的阳极。第七晶体管T7的第二电极Eb7连接到供应初始化电压Vint的端子和第四晶体管T4的第一电极Ea4。
晶体管T1、T2、T3、T4、T5、T6和T7可以是诸如PMOS晶体管的P型沟道晶体管，但是本实用新型不限于此，并且晶体管T1、T2、T3、T4、T5、T6和T7中的至少一个可以是N型沟道晶体管，或者可以包括P型沟道晶体管和N型沟道晶体管两者。
如上面所描述的，电容器Cst的第一端连接到第一晶体管T1的栅电极G1，并且第二端连接到驱动电压线172。发光二极管LED的阴极可以连接到用于传输共电压ELVSS的共电压ELVSS的端子，以接收共电压ELVSS。
根据实施例的像素PX的结构不限于图2中所示出的结构，并且包括在一个像素PX中的晶体管和电容器的数量及其连接关系可以各种地修改。
在下文中，将参照图3A至图9B进一步描述根据实施例的显示装置1000的一个像素的结构。图3A部分地示出了根据实施例的显示装置的俯视平面图，并且图3B和图3C各自示出了示出根据实施例的图3A的显示装置的一部分的剖视图。图3B示出了沿着图3A的线B-B'截取的显示区域的一部分，并且示出了弯曲区域的一部分。图3C示出了沿着图3A的线C-C'截取的显示区域的一部分。图4A、图5A、图6A、图7A、图8A和图9A各自示出了顺序地示出根据实施例的在图3A的俯视平面图中的一些构造的平面图。图4B、图5B、图6B、图7B、图8B和图9B各自示出了顺序地示出根据实施例的在图3B的俯视平面图中的一些构造的剖视图。图3A至图9B示出了两个相邻的像素，并且两个相邻的像素可以具有彼此对称的平面结构。然而，本实用新型不限于此，并且两个相邻的像素可以具有相同的平面结构。
图4A和图4B示出了可以位于基底110上的包括第一晶体管T1的沟道1132、第一区域(或被称为第一电极)1131和第二区域(或被称为第二电极)1133的半导体层(或被称为多晶半导体层)1130。除了第一晶体管T1的沟道、第一区域和第二区域之外，半导体层1130还可以包括第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7中的每个的沟道、第一区域和第二区域。
第一晶体管T1的沟道1132可以在平面图中具有弯曲形状。然而，第一晶体管T1的沟道1132的形状不限于此，并且可以进行各种地改变。例如，第一晶体管T1的沟道1132可以以不同的形状弯曲，或者可以以条状形状形成。第一晶体管T1的第一区域1131和第二区域1133可以位于第一晶体管T1的沟道1132的相对侧处。第一晶体管T1的第一区域1131在平面图中向上且向下延伸，向下延伸的部分可以连接到第五晶体管T5的第二区域，并且向上延伸的部分可以连接到第二晶体管T2的第二区域。第一晶体管T1的第二区域1133在平面图中向上且向下延伸，向下延伸的部分可以连接到第六晶体管T6的第一区域，并且向上延伸的部分可以连接到第三晶体管T3的第一区域。
缓冲层111可以设置在基底110与包括第一晶体管T1的沟道1132、第一区域1131和第二区域1133的半导体层1130之间。缓冲层111可以具有单层结构或多层结构。
缓冲层111可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和/或氮氧化硅(SiOxNy)的无机绝缘材料或有机绝缘材料。此外，阻挡层111a可以进一步设置在基底110与缓冲层111之间。阻挡层111a可以具有单层结构或多层结构。
阻挡层111a可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和/或氮氧化硅(SiOxNy)的无机绝缘材料。
图5A和图5B示出了第一栅极绝缘层141和包括第一晶体管T1的栅电极1151的第一栅极导体。第一栅极绝缘层141可以设置在包括第一晶体管T1的沟道1132、第一区域1131和第二区域1133的半导体层1130上。第一栅极绝缘层141可以具有单层结构或多层结构。第一栅极绝缘层141可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和/或氮氧化硅(SiOxNy)的无机绝缘材料。包括第一晶体管T1的栅电极1151的第一栅极导体可以位于第一栅极绝缘层141上。
第一栅极导体可以具有单层结构或多层结构。第一栅极导体可以包括诸如钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的金属材料。除了第一晶体管T1的栅电极之外，第一栅极导体还可以包括第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7中的每个的栅电极。
驱动晶体管T1的栅电极1151可以与驱动晶体管T1的沟道1132叠置。第一晶体管T1的沟道1132可以被驱动晶体管T1的栅电极1151覆盖。
第一栅极导体还可以包括第一下扫描线151a、第二下扫描线152a和下发射控制线155a。第一下扫描线151a、第二下扫描线152a和下发射控制线155a可以基本上在行方向上延伸。第一下扫描线151a、第二下扫描线152a和下发射控制线155a可以独立地位于两个相邻的像素中。也就是说，位于左像素中的第一下扫描线151a可以被定位为与位于右像素中的第一下扫描线151a隔开。此外，位于左像素中的第二下扫描线152a可以被定位为与位于右像素中的第二下扫描线152a隔开。此外，位于左像素中的下发射控制线155a可以被定位为与位于右像素中的下发射控制线155a隔开。第一下扫描线151a可以连接到第二晶体管T2的栅电极和第三晶体管T3的栅电极。第一下扫描线151a可以与第二晶体管T2的栅电极和第三晶体管T3的栅电极一体地形成。第二下扫描线152a可以连接到第四晶体管T4的栅电极。第二下扫描线152a可以与第四晶体管T4的栅电极一体地形成。第二下扫描线152a可以连接到位于前一级的像素中的第七晶体管T7的栅电极。也就是说，连接到第七晶体管T7的旁路控制线可以形成为下一级的第二下扫描线152a。下发射控制线155a可以连接到第五晶体管T5的栅电极和第六晶体管T6的栅电极。下发射控制线155a可以与第五晶体管T5的栅电极和第六晶体管T6的栅电极一体地形成。
在形成包括第一晶体管T1的栅电极1151的第一栅极导体之后，可以执行掺杂工艺或等离子体处理。半导体层1130的被第一栅极导体覆盖的部分不经受掺杂工艺或等离子体处理，并且半导体层1130的未被第一栅极导体覆盖的部分可以被掺杂或用等离子体处理，以具有与导体的特性相同的特性。因此，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7的第一区域和第二区域可以分别用作第一电极和第二电极。在这种情况下，可以用P型掺杂剂执行掺杂工艺，并且第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7可以具有P型晶体管特性。
图6A和图6B示出了第二栅极绝缘层142、第一栅极导体和第二栅极导体。第二栅极绝缘层142可以设置在第一栅极绝缘层141和包括第一晶体管T1的栅电极1151的第一栅极导体上。第二栅极绝缘层142可以具有单层结构或多层结构。第二栅极绝缘层142可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和/或氮氧化硅(SiOxNy)的无机绝缘材料。包括存储电容器Cst的第一存储电极1153的第二栅极导体可以位于第二栅极绝缘层142上。第二栅极导体可以具有单层结构或多层结构。第二栅极导体可以包括诸如钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的金属材料。
第一存储电极1153与第一晶体管T1的栅电极1151叠置以构成存储电容器Cst。开口1152形成在存储电容器Cst的第一存储电极1153中。存储电容器Cst的第一存储电极1153的开口1152可以与第一晶体管T1的栅电极1151叠置。
第一层间绝缘层161(图7B)可以设置在包括存储电容器Cst的第一存储电极1153的第二栅极导体上。第一层间绝缘层161可以具有单层结构或多层结构。第一层间绝缘层161可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和/或氮氧化硅(SiOxNy)的无机绝缘材料。
包括第一连接电极1175(见图7B)的第三栅极导体可以位于第一层间绝缘层161上。图7A和图7B一起示出了半导体层1130、第一栅极导体、第二栅极导体和第三栅极导体。第三栅极导体可以具有单层结构或多层结构。第三栅极导体可以包括诸如钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的金属材料。
第一连接电极1175可以连接第一晶体管T1、第三晶体管T3和第四晶体管T4。第一连接电极1175的第一侧的端部可以与第一晶体管T1的栅电极1151叠置。第一层间绝缘层161可以包括与第一连接电极1175和第一晶体管T1的栅电极1151叠置的开口1161。第一连接电极1175可以通过开口1161和第一存储电极1153的开口1152连接到第一晶体管T1的栅电极1151。第一连接电极1175的第二侧的端部可以与第三晶体管T3的第二区域和第四晶体管T4的第二区域叠置。第一层间绝缘层161可以包括与第一连接电极1175、第三晶体管T3的第二区域和第四晶体管T4的第二区域叠置的开口1162。第一连接电极1175可以通过开口1162连接到第三晶体管T3的第二区域和第四晶体管T4的第二区域。因此，第一晶体管T1的栅电极1151可以通过第一连接电极1175连接到第三晶体管T3的第二区域和第四晶体管T4的第二区域。
第三栅极导体还可以包括第二连接电极2175、第三连接电极3175、第四连接电极3176、第五连接电极4175、第六连接电极5175、第七连接电极6175、第八连接电极6176和第九连接电极7175。
第二连接电极2175可以与第二晶体管T2叠置，并且可以连接到第二晶体管T2的第一区域。第三连接电极3175可以与第三晶体管T3、第四晶体管T4和第七晶体管T7叠置，并且可以连接到第四晶体管T4的第一区域和第七晶体管T7的第二区域。第四连接电极3176可以与第一下扫描线151a叠置并且可以连接到第一下扫描线151a。第五连接电极4175可以与第二下扫描线152a叠置并且可以连接到第二下扫描线152a。第六连接电极5175可以与第一存储电极1153和第五晶体管T5叠置，并且可以连接到第一存储电极1153和第五晶体管T5的第一区域。第七连接电极6175可以与下发射控制线155a叠置并且可以连接到下发射控制线155a。第八连接电极6176可以与第六晶体管T6叠置，并且可以连接到第六晶体管T6的第二区域。第九连接电极7175可以与第七晶体管T7叠置，并且可以连接到第七晶体管T7的第一区域。
在一个像素中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7、存储电容器Cst、第一下扫描线151a、第二下扫描线152a、下发射控制线155a、第一连接电极1175、第二连接电极2175、第三连接电极3175、第四连接电极3176、第五连接电极4175、第六连接电极5175、第七连接电极6175、第八连接电极6176和第九连接电极7175可以位于像素电路区域PCR内。像素电路区域PCR可以形成为具有近似四边形形状。
然而，像素电路区域PCR的形状不限于此，并且可以进行各种地改变。两个相邻的像素的像素电路区域PCR彼此区分并且不叠置。也就是说，左像素的像素电路区域PCR与右像素的像素电路区域PCR彼此不叠置。
第一层间绝缘层161可以包括开口1165，并且多个像素电路区域PCR可以由开口1165划分。也就是说，开口1165可以位于多个像素电路区域PCR之间，并且可以形成为围绕像素电路区域PCR的边缘。开口1165不仅可以形成在第一层间绝缘层161中，而且可以形成在第一栅极绝缘层141和第二栅极绝缘层142中。此外，根据实施例的开口1165可以形成在位于半导体层1130下方的缓冲层111中。根据实施例的开口1165也可以形成在阻挡层111a中。开口1165可以延伸穿过第一层间绝缘层161、第二栅极绝缘层142、第一栅极绝缘层141、缓冲层111和阻挡层111a。开口1165可以具有朝向基底110减小的剖面宽度。也就是说，由开口1165占据的面积可以朝向基底110减小。
位于不同的像素电路区域PCR中的半导体层1130、第一栅极导体、第二栅极导体和第三栅极导体彼此不直接连接，而是彼此间隔开。在这种情况下，如图7A中所示，位于一个像素电路区域PCR中的半导体层1130的至少一部分可以延伸到划分像素电路区域PCR的开口1165。半导体层1130可以接触开口1165。
第二层间绝缘层162(图8A和图8B)可以设置在包括第一连接电极1175的第三栅极导体上。第二层间绝缘层162可以具有单层结构或多层结构。第二层间绝缘层162可以包括诸如聚(甲基丙烯酸甲酯)(PMMA)或聚苯乙烯(PS)的通用聚合物、具有酚基的聚合物衍生物、诸如丙烯酸聚合物、酰亚胺聚合物、聚酰亚胺、丙烯酸聚合物、硅氧烷聚合物的有机绝缘材料等。
可以形成第二层间绝缘层162以填充开口1165。像素电路区域PCR可以由第二层间绝缘层162划分。也就是说，第二层间绝缘层162可以位于多个像素电路区域PCR之间，并且可以形成为围绕像素电路区域PCR的边缘。每个像素可以通过在由无机材料制成的第二栅极绝缘层142、第一栅极绝缘层141和第一层间绝缘层161中形成开口1165并将由有机材料制成的第二层间绝缘层162定位在开口1165内而形成为具有岛形状。因此，即使当从外部施加冲击并发生对第一层间绝缘层161等的损坏时，像素电路区域PCR也因由有机材料制成的第二层间绝缘层162而具有独立的结构，因此能够防止影响其它相邻的像素。也就是说，能够防止在任何一个区域中产生的裂纹在水平方向上扩展。
填充开口1165的第二层间绝缘层162可以直接接触延伸到开口1165的半导体层1130的一部分。在制造工艺期间，位于不同的像素电路区域PCR中的半导体层1130可以一体地形成。然而，在形成穿透第一层间绝缘层161、第二栅极绝缘层142、第一栅极绝缘层141、缓冲层111和阻挡层111a的开口1165的工艺中，可以去除半导体层1130的一部分。然后，可以用第二层间绝缘层162填充开口1165。因此，半导体层1130可以独立地位于一个像素电路区域PCR中，并且位于相邻的像素电路区域PCR中的半导体层1130可以通过开口1165而彼此间隔开。此外，由于位于多个像素电路区域PCR中的半导体层1130在制造工艺期间彼此连接，因此能够防止静电发生。
第一层间绝缘层161还可以包括弯曲区域BA中的开口1166。开口1166不仅可以形成在第一层间绝缘层161中，而且可以形成在第一栅极绝缘层141和第二栅极绝缘层142中。第二层间绝缘层162可以形成为填充开口1166。弯曲区域BA可以具有有利于弯曲的结构：通过去除位于作为基底110可弯曲的区域的弯曲区域BA中的由无机材料制成的第二栅极绝缘层142、第一栅极绝缘层141和第一层间绝缘层161，并且形成由有机材料制成的第二层间绝缘层162代替第二栅极绝缘层142、第一栅极绝缘层141和第一层间绝缘层161。
包括第一上扫描线151b、第二上扫描线152b、上发射控制线155b和第一初始化电压线127的第一数据导体可以位于第二层间绝缘层162上。图8A和图8B一起示出了半导体层1130、第一栅极导体、第二栅极导体、第三栅极导体和第一数据导体。第一数据导体可以具有单层结构或多层结构。第一数据导体可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)或铜(Cu)等，并且可以是单层或多层。
第一上扫描线151b可以与第一下扫描线151a的至少一部分叠置，并且可以连接到第一下扫描线151a。第一上扫描线151b和第一下扫描线151a可以通过第四连接电极3176连接。第一上扫描线151b与第一下扫描线151a一起构成第一扫描线151。第一上扫描线151b可以基本上在行方向上延伸，并且可以从基底110的第一端延伸到基底110的第二端。在行方向上相邻的像素的第一下扫描线151a可以连接到同一第一上扫描线151b。施加到第一上扫描线151b的扫描信号GWn可以通过第一下扫描线151a施加到第二晶体管T2的栅电极和第三晶体管T3的栅电极。
第二上扫描线152b可以与第二下扫描线152a的至少一部分叠置，并且可以连接到第二下扫描线152a。第二上扫描线152b和第二下扫描线152a可以通过第五连接电极4175连接。第二上扫描线152b与第二下扫描线152a一起构成第二扫描线152。第二上扫描线152b可以基本上在行方向上延伸，并且可以从基底110的第一端延伸到基底110的第二端。在行方向上相邻的像素的第二下扫描线152a可以连接到同一第二上扫描线152b。施加到第二上扫描线152b的扫描信号GIn可以通过第二下扫描线152a施加到第四晶体管T4的栅电极。
上发射控制线155b可以与下发射控制线155a的至少一部分叠置，并且可以连接到下发射控制线155a。上发射控制线155b和下发射控制线155a可以通过第七连接电极6175连接。上发射控制线155b与下发射控制线155a一起构成发射控制线155。上发射控制线155b可以基本上在行方向上延伸，并且可以从基底110的第一端延伸到基底110的第二端。在行方向上相邻的像素的下发射控制线155a可以连接到同一上发射控制线155b。施加到上发射控制线155b的发射控制信号EM可以通过下发射控制线155a施加到第五晶体管T5的栅电极和第六晶体管T6的栅电极。
第一初始化电压线127可以基本上在行方向上延伸，并且可以从基底110的第一端延伸到基底110的第二端。在行方向上相邻的像素可以连接到同一第一初始化电压线127。施加到第一初始化电压线127的初始化电压Vint可以通过第三连接电极3175施加到第四晶体管T4的第一区域和第七晶体管T7的第二区域。
第一数据导体还可以包括数据线连接电极171a、辅助驱动电压线172a和第十连接电极6177。
数据线连接电极171a可以与第二连接电极2175叠置并且可以连接到第二连接电极2175。数据线连接电极171a可以通过第二连接电极2175连接到第二晶体管T2的第一区域。
辅助驱动电压线172a可以与第六连接电极5175叠置并且可以连接到第六连接电极5175。辅助驱动电压线172a可以基本上在行方向上延伸，并且可以从基底110的第一端延伸到基底110的第二端。在行方向上相邻的像素可以连接到同一辅助驱动电压线172a。
第十连接电极6177可以与第七连接电极6175和第九连接电极7175叠置并且可以连接到第七连接电极6175和第九连接电极7175。第十连接电极6177可以通过第七连接电极6175连接到第六晶体管T6的第二区域。第十连接电极6177可以通过第九连接电极7175连接到第七晶体管T7的第一区域。因此，第十连接电极6177可以连接第六晶体管T6和第七晶体管T7。
第三层间绝缘层163(见图9B)可以设置在包括第一上扫描线151b、第二上扫描线152b、上发射控制线155b和第一初始化电压线127的第一数据导体上。第三层间绝缘层163可以包括诸如聚(甲基丙烯酸甲酯)(PMMA)或聚苯乙烯(PS)的通用聚合物、具有酚基的聚合物衍生物、诸如丙烯酸聚合物、酰亚胺聚合物、聚酰亚胺、丙烯酸聚合物、硅氧烷聚合物的有机绝缘材料等。
包括数据线171和驱动电压线172的第二数据导体可以设置在第三层间绝缘层163上。图9A和图9B一起示出了半导体层1130、第一栅极导体、第二栅极导体、第三栅极导体、第一数据导体和第二数据导体。第二数据导体可以具有单层结构或多层结构。第二数据导体可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)或铜(Cu)等。
数据线171可以与数据线连接电极171a叠置并且可以连接到数据线连接电极171a。数据线171可以通过数据线连接电极171a和第二连接电极2175连接到第二晶体管T2的第一区域。数据线171可以基本上在列方向上延伸，并且可以从基底110的一端延伸到基底110的另一端。在列方向上相邻的像素可以连接到同一数据线171。
驱动电压线172可以与辅助驱动电压线172a交叉且叠置并且可以连接到辅助驱动电压线172a。驱动电压线172可以通过辅助驱动电压线172a和第六连接电极5175连接到第一存储电极1153和第五晶体管T5的第一区域。驱动电压线172可以基本上在列方向上延伸，并且可以从基底110的一端延伸到基底110的另一端。在列方向上相邻的像素可以连接到同一驱动电压线172。
如图3B中所示出，钝化层180可以设置在驱动电压线172上。因为数据线171和驱动电压线172位于同一平面中，因此钝化层180(图3B)可以设置在数据线171(图3A)上。阳极191可以位于钝化层180上。钝化层180可以包括诸如聚(甲基丙烯酸甲酯)(PMMA)或聚苯乙烯(PS)的通用聚合物、具有酚基的聚合物衍生物、诸如丙烯酸聚合物、酰亚胺聚合物、聚酰亚胺、丙烯酸聚合物、硅氧烷聚合物的有机绝缘材料等。阳极191可以连接到第六晶体管T6，并且可以接收第一晶体管T1的输出电流。分隔壁350可以设置在阳极191上。像素开口351可以形成在分隔壁350中，并且分隔壁350的像素开口351可以与阳极191叠置。发光二极管层370可以设置在分隔壁350的像素开口351内。发光二极管层370可以与阳极191叠置。间隔件360可以位于分隔壁350上。间隔件360可以位于相邻的像素电路区域PCR之间的边界处。阴极270可以位于发光二极管层370、分隔壁350和间隔件360上。阳极191、发光二极管层370和阴极270可以构成发光二极管LED。
在下文中，将参照图10A至图18描述根据实施例的显示装置1000的一个像素的结构。图10A部分地示出了根据实施例的显示装置的俯视平面图，图10B示出了示出根据实施例的沿着图10A的线D-D'截取的显示装置的一部分的剖视图，并且图11、图12、图13、图14、图15、图16、图17和图18各自示出了示出根据实施例的显示装置的一些组成元件的剖视图。作为示例，示出了包括在一个像素电路区域PCR的构造。图10A示出了两个相邻的像素，并且两个像素可以具有彼此对称的形状。然而，本实用新型不限于此，并且两个像素可以具有不对称的形状。在这种情况下，两个相邻的像素可以具有基本上相同的形状。也就是说，可以重复地设置具有相同的形状的像素。在下文中，将主要描述位于左侧处的像素。此外，在第七晶体管T7的情况下，由于其连接到下一级的第一扫描线151，因此省略其说明，并且代替地示出了前一级的第七晶体管T7。
包括驱动晶体管T1的沟道1132、第一电极1131和第二电极1133的多晶半导体层1130可以位于基底110上。图11示出了多晶半导体层1130。除了驱动晶体管T1的沟道、第一电极和第二电极之外，多晶半导体层1130还可以包括第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7中的每个的沟道、第一电极和第二电极。
驱动晶体管T1的沟道1132可以在平面图中具有弯曲形状。然而，驱动晶体管T1的沟道1132的形状不限于此，并且可以进行各种地改变。例如，驱动晶体管T1的沟道1132可以以不同的形状弯曲，或者可以以条状形状形成。驱动晶体管T1的第一电极1131和第二电极1133可以位于驱动晶体管T1的沟道1132的相对侧处。驱动晶体管T1的第一电极1131在平面图中向上且向下延伸，向下延伸的部分可以连接到第二晶体管T2的第二电极，并且向上延伸的部分可以连接到第五晶体管T5的第二电极。驱动晶体管T1的第二电极1133可以在平面图中向上延伸以连接到第六晶体管T6的第一电极。
缓冲层111可以设置在基底110与包括驱动晶体管T1的沟道1132、第一电极1131和第二电极1133的多晶半导体层1130之间。缓冲层111可以具有单层结构或多层结构。
缓冲层111可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和/或氮氧化硅(SiOxNy)的无机绝缘材料或有机绝缘材料。
此外，阻挡层111a可以进一步设置在基底110与缓冲层111之间。阻挡层111a可以具有单层结构或多层结构。阻挡层111a可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和/或氮氧化硅(SiOxNy)的无机绝缘材料。
第一栅极绝缘层141可以设置在包括驱动晶体管T1的沟道1132、第一电极1131和第二电极1133的多晶半导体层1130上。第一栅极绝缘层141可以具有单层结构或多层结构。第一栅极绝缘层141可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和/或氮氧化硅(SiOxNy)的无机绝缘材料。
包括驱动晶体管T1的栅电极1151的第一栅极导体可以位于第一栅极绝缘层141上。图12示出了第一栅极导体。第一栅极导体可以具有单层结构或多层结构。第一栅极导体可以包括诸如钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的金属材料。除了驱动晶体管T1的栅电极之外，第一栅极导体还可以包括第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7中的每个的栅电极。
驱动晶体管T1的栅电极1151可以与驱动晶体管T1的沟道1132叠置。驱动晶体管T1的沟道1132可以被驱动晶体管T1的栅电极1151覆盖。
第一栅极导体还可以包括第一下扫描线151a和下发射控制线155a。第一下扫描线151a和下发射控制线155a可以基本上在水平方向上延伸。第一下扫描线151a可以连接到第二晶体管T2的栅电极。第一下扫描线151a可以与第二晶体管T2的栅电极一体地形成。第一下扫描线151a可以连接到位于前一级的像素中的第七晶体管T7的栅电极。也就是说，连接到第七晶体管T7的旁路控制线可以形成为下一级的第一下扫描线151a。第五晶体管T5的栅电极和第六晶体管T6的栅电极可以连接到下发射控制线155a。
在形成包括驱动晶体管T1的栅电极1151的第一栅极导体之后，可以执行掺杂工艺。被第一栅极导体覆盖的多晶半导体层1130可以不被掺杂，并且多晶半导体层1130的未被第一栅极导体覆盖的部分可以被掺杂以具有与导体的特性相同的特性。在这种情况下，可以用P型掺杂剂执行掺杂工艺，并且第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7可以具有P型晶体管特性。
第二栅极绝缘层142可以设置在第一栅极绝缘层141和包括驱动晶体管T1的栅电极1151的第一栅极导体上。第二栅极绝缘层142可以具有单层结构或多层结构。第二栅极绝缘层142可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和/或氮氧化硅(SiOxNy)的无机绝缘材料。
包括存储电容器Cst的第一存储电极1153、第三晶体管T3的光阻挡层3155和第四晶体管T4的光阻挡层4155的第二栅极导体可以位于第二栅极绝缘层142上。图13示出了第二栅极导体。第二栅极导体可以具有单层结构或多层结构。第二栅极导体可以包括诸如钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的金属材料。
第一存储电极1153与驱动晶体管T1的栅电极1151叠置以构成存储电容器Cst。开口1152形成在存储电容器Cst的第一存储电极1153中。存储电容器Cst的第一存储电极1153的开口1152可以与驱动晶体管T1的栅电极1151叠置。第三晶体管T3的光阻挡层3155可以与第三晶体管T3的沟道3137和栅电极叠置。第四晶体管T4的光阻挡层4155可以与第四晶体管T4的沟道4137和栅电极叠置。
第一层间绝缘层161可以位于包括存储电容器Cst的第一存储电极1153、第三晶体管T3的光阻挡层3155和第四晶体管T4的光阻挡层4155的第二栅极导体上。第一层间绝缘层161可以具有单层结构或多层结构。第一层间绝缘层161可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和/或氮氧化硅(SiOxNy)的无机绝缘材料。
包括第三晶体管T3的沟道3137、第一电极3136和第二电极3138以及第四晶体管T4的沟道4137、第一电极4136和第二电极4138的氧化物半导体层可以位于第一层间绝缘层161上。图14示出了氧化物半导体层。
氧化物半导体层可以包括初级金属基氧化物(primary metal-based oxide)(诸如氧化铟、氧化锡或氧化锌)、二元金属基氧化物(诸如In-Zn基氧化物、Sn-Zn基氧化物、Al-Zn基氧化物、Zn-Mg基氧化物、Sn-Mg基氧化物、In-Mg基氧化物或In-Ga基氧化物)、三元金属基氧化物(诸如In-Ga-Zn基氧化物、In-Al-Zn基氧化物、In-Sn-Zn基氧化物、Sn-Ga-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物、In-Hf-Zn基氧化物、In-La-Zn基氧化物、In-Ce-Zn基氧化物、In-Pr-Zn基氧化物、In-Nd-Zn基氧化物、In-Sm-Zn基氧化物、In-Eu-Zn基氧化物、In-Gd-Zn基氧化物、In-Tb-Zn基氧化物、In-Dy-Zn基氧化物、In-Ho-Zn基氧化物、In-Er-Zn基氧化物、In-Tm-Zn基氧化物、In-Yb-Zn基氧化物或In-Lu-Zn基氧化物)以及四元金属基氧化物(诸如In-Sn-Ga-Zn基氧化物、In-Hf-Ga-Zn基氧化物、In-Al-Ga-Zn基氧化物、In-Sn-Al-Zn基氧化物、In-Sn-Hf-Zn基氧化物或In-Hf-Al-Zn基氧化物)中的至少一种。例如，氧化物半导体层可以包括In-Ga-Zn基氧化物之中的氧化铟镓锌(IGZO)。
第三晶体管T3的沟道3137、第一电极3136和第二电极3138以及第四晶体管T4的沟道4137、第一电极4136和第二电极4138可以彼此连接以一体地形成。第三晶体管T3的第一电极3136和第二电极3138可以位于第三晶体管T3的沟道3137的相对侧处。第四晶体管T4的第一电极4136和第二电极4138可以位于第四晶体管T4的沟道4137的相对侧处。第三晶体管T3的第二电极3138可以连接到第四晶体管T4的第二电极4138。第三晶体管T3的沟道3137可以与光阻挡层3155叠置。第四晶体管T4的沟道4137可以与光阻挡层4155叠置。
第三栅极绝缘层(未示出)可以位于包括第三晶体管T3的沟道3137、第一电极3136和第二电极3138以及第四晶体管T4的沟道4137、第一电极4136和第二电极4138的氧化物半导体层上。第三栅极绝缘层可以与第三晶体管T3的沟道3137叠置，并且可以不与第一电极3136和第二电极3138叠置。此外，第三栅极绝缘层可以与第四晶体管T4的沟道4137叠置，并且不与第一电极4136和第二电极4138叠置。然而，本实用新型不限于此，并且第三栅极绝缘层可以设置为与基底110的整个表面叠置。第三栅极绝缘层可以具有单层结构或多层结构。第三栅极绝缘层可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和/或氮氧化硅(SiOxNy)的无机绝缘材料。
包括第三晶体管T3的栅电极和第四晶体管T4的栅电极的第三栅极导体可以位于第三栅极绝缘层上。图15示出了第三栅极导体。第三栅极导体可以具有单层结构或多层结构。第三栅极导体可以包括诸如钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的金属材料。
包括第二下扫描线152a和下初始化控制线153a的第三栅极导体可以位于第三栅极绝缘层上。图15示出了第三栅极导体。第三栅极导体可以具有单层结构或多层结构。第三栅极导体可以包括诸如钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的金属材料。
第二下扫描线152a和下初始化控制线153a可以基本上在水平方向上延伸。第二下扫描线152a可以与第三晶体管T3的沟道3137叠置。第二下扫描线152a可以与第三晶体管T3的光阻挡层3155叠置。下初始化控制线153a可以与第四晶体管T4的沟道4137叠置。下初始化控制线153a可以与第四晶体管T4的光阻挡层4155叠置。
在形成包括第三晶体管T3的栅电极和第四晶体管T4的栅电极的第三栅极导体之后，可以执行掺杂工艺。氧化物半导体层的被第三栅极导体覆盖的部分可以不被掺杂，并且氧化物半导体层的未被第三栅极导体覆盖的部分可以被掺杂以具有与导体的特性相同的特性。可以用N型掺杂剂执行氧化物半导体层的掺杂工艺，并且包括氧化物半导体层的第三晶体管T3和第四晶体管T4可以具有N型晶体管特性。
第二层间绝缘层162可以设置在第三栅极导体上。第二层间绝缘层162可以具有单层结构或多层结构。第二层间绝缘层162可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和/或氮氧化硅(SiOxNy)的无机绝缘材料。
包括多个连接电极的第四栅极导体可以位于第二层间绝缘层162上。图16示出了第四栅极导体。第四栅极导体可以具有单层结构或多层结构。第四栅极导体可以包括诸如钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的金属材料。
第一连接电极1175可以将第三晶体管T3的第二电极和第一晶体管T1的栅电极彼此电连接。第二连接电极2175a可以将驱动电压线172电连接到第五晶体管T5。第三连接电极2176可以将下发射控制线155a和上发射控制线155b连接。第四连接电极4177a可以连接到第六晶体管T6。第五连接电极5177可以将第二下扫描线152a和第二上扫描线152b连接。第六连接电极5176可以将第三晶体管T3连接到第一晶体管T1的一个电极。第七连接电极6176可以将第一下扫描线151a和第一上扫描线151b连接。第八连接电极7176可以将数据线171连接到第二晶体管T2。第九连接电极8176可以将下初始化控制线153a和上初始化控制线153b连接。第十连接电极8177a可以将第七晶体管T7连接到第六晶体管T6。第十一连接电极9177可以将第二初始化电压线128连接到第四晶体管T4。
第一连接电极1175至第十一连接电极9177可以位于一个像素电路区域PCR中。像素电路区域PCR可以形成为具有近似四边形形状。然而，像素电路区域PCR的形状不限于此，并且可以进行各种地改变。两个相邻的像素可以形成一个像素电路区域PCR。
第二层间绝缘层162可以包括开口1165，并且多个像素电路区域PCR可以由开口1165划分。也就是说，开口1165可以位于多个像素电路区域PCR之间，并且可以形成为围绕像素电路区域PCR的边缘。开口1165不仅可以形成在第二层间绝缘层162中，而且可以形成在第一层间绝缘层161、第一栅极绝缘层141和第二栅极绝缘层142中。此外，开口1165可以形成在第二层间绝缘层162、第一层间绝缘层161、第二栅极绝缘层142、第一栅极绝缘层141和缓冲层111中。此外，开口1165可以形成在第二层间绝缘层162、第一层间绝缘层161、第二栅极绝缘层142、第一栅极绝缘层141、缓冲层111和阻挡层111a中。开口1165可以延伸穿过第二层间绝缘层162、第一层间绝缘层161、第二栅极绝缘层142、第一栅极绝缘层141和缓冲层111。开口1165可以具有朝向基底110减小的剖面宽度。也就是说，由开口1165占据的面积可以朝向基底110减小。
位于不同的像素电路区域PCR中的半导体层1130、第一栅极导体、第二栅极导体、第三栅极导体和第四栅极导体彼此不直接连接，而是彼此间隔开。在这种情况下，位于一个像素电路区域PCR中的半导体层1130的至少一部分可以延伸到划分像素电路区域PCR的开口1165。半导体层1130可以接触开口1165。
第三层间绝缘层163可以设置在包括多个连接电极的第四栅极导体上。第三层间绝缘层163可以形成为填充开口1165。像素电路区域PCR可以由第三层间绝缘层163划分。也就是说，第三层间绝缘层163可以位于多个像素电路区域PCR之间，并且可以形成为围绕像素电路区域PCR的边缘。每个像素可以通过在由无机材料制成的第二层间绝缘层162、第一层间绝缘层161、第二栅极绝缘层142和第一栅极绝缘层141中形成开口1165并将由有机材料制成的第三层间绝缘层163定位在开口1165内而形成为具有岛形状。因此，即使当从外部施加冲击并发生对绝缘层等的损坏时，像素电路区域PCR也因由有机材料制成的第三层间绝缘层163而具有独立的结构，因此能够防止影响其它相邻的像素。也就是说，能够防止在任何一个区域中产生的裂纹在水平方向上扩展。
填充开口1165的第三层间绝缘层163可以直接接触半导体层1130的延伸到开口1165的部分。在制造工艺期间，位于不同的像素电路区域PCR中的半导体层1130可以一体地形成。然而，在形成穿透第二层间绝缘层162、第一层间绝缘层161、第二栅极绝缘层142、第一栅极绝缘层141、缓冲层111和阻挡层111a的开口1165的工艺中，可以去除半导体层1130的一部分。然后，可以用第三层间绝缘层163填充开口1165。因此，半导体层1130可以独立地位于一个像素电路区域PCR中，并且位于相邻的像素电路区域PCR中的半导体层1130可以通过开口1165彼此间隔开。此外，由于位于多个像素电路区域PCR中的半导体层1130在制造工艺期间彼此连接，因此能够防止静电发生。
第一数据导体可以位于第三层间绝缘层163上。第一数据导体包括上发射控制线155b、第二上扫描线152b、第一初始化电压线127、第一上扫描线151b、第十二连接电极7176b、上初始化控制线153b、第二初始化电压线128和第十三连接电极8177b。第十四连接电极2176b可以通过第二连接电极2175a将驱动电压线172和第五晶体管T5连接。
第四层间绝缘层164可以设置在第一数据导体上。第四层间绝缘层164可以包括诸如聚(甲基丙烯酸甲酯)(PMMA)或聚苯乙烯(PS)的通用聚合物、具有酚基的聚合物衍生物、诸如丙烯酸聚合物、酰亚胺聚合物、聚酰亚胺、丙烯酸聚合物、硅氧烷聚合物的有机绝缘材料等。
包括数据线171和驱动电压线172的第二数据导体可以设置在第四层间绝缘层164上。数据线171和驱动电压线172可以主要在竖直方向上延伸。数据线171可以连接到第二晶体管T2。驱动电压线172可以连接到第五晶体管T5。此外，驱动电压线172可以连接到第一存储电极1153。
第二数据导体可以具有单层结构或多层结构。第二数据导体可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)或铜(Cu)等。
尽管未示出，但是钝化层可以位于数据线171和驱动电压线172上，并且阳极可以位于钝化层上。钝化层可以包括诸如聚(甲基丙烯酸甲酯)(PMMA)或聚苯乙烯(PS)的通用聚合物、具有酚基的聚合物衍生物、诸如丙烯酸聚合物、酰亚胺聚合物、聚酰亚胺、丙烯酸聚合物、硅氧烷聚合物的有机绝缘材料等。阳极可以通过图18的连接电极6176c连接到第六晶体管T6，并且可以接收驱动晶体管T1的输出电流。分隔壁可以位于阳极上。开口形成在分隔壁中，并且分隔壁的开口可以与阳极叠置。发光元件层可以设置在分隔壁的开口内。阴极可以位于发光元件层和分隔壁上。阳极、发光元件层和阴极构成发光二极管。
如上面所描述的，在根据实施例的显示装置1000中，驱动晶体管T1可以包括多晶半导体，并且第三晶体管T3和第四晶体管T4可以包括氧化物半导体。如上面所描述的，通过允许第三晶体管T3和第四晶体管T4包括与驱动晶体管T1的半导体材料不同的半导体材料，可以实现更稳定的驱动并且可以提高可靠性。
现在将参照图19描述根据实施例的制造方法。图19是根据显示装置的制造方法的示意性剖视图。
参照图19，可以在基底SUB上连续地形成包括在不同的像素电路区域中的半导体层ACT。此后，可以在基底SUB的整个表面上形成包括无机材料的绝缘层IL，例如，栅极绝缘层等。
然后，通过蚀刻绝缘层IL的一部分来形成开口OP1，并且通过附加蚀刻来形成包括在半导体层ACT中的开口OP2。在这种情况下，开口OP1和开口OP2可以将各个像素电路区域分离。
此后，可以通过有机绝缘层OL填充开口OP1和OP2。因此，包括在相邻的像素电路区域中的半导体层ACT可以通过填充开口OP1和OP2的有机绝缘层OL而彼此间隔开。然而，它们可以在制造工艺期间具有彼此连接的形式，并且通过这样，可以控制静电缺陷的发生。
现在将参照图20描述根据实施例的显示装置1000。图20示出了根据实施例的显示装置的区域的剖视图。图20具有与图3C的结构类似的结构，并且将省略对相同组件的描述。
第二层间绝缘层162a和辅助钝化层162b可以设置在包括第八连接电极6176的第三栅极导体上。
根据实施例，开口1165可以填充有由有机材料制成的第二层间绝缘层162a。在这种情况下，第二层间绝缘层162a可以仅位于开口1165中，并且可以与位于一个像素电路区域中的栅电极和第一存储电极基本上间隔开。同时，辅助钝化层162b可以覆盖包括第八连接电极6176的第三栅极导体。辅助钝化层162b可以包括有机材料或无机材料。
第二层间绝缘层162a和辅助钝化层162b可以提供基本上平坦的上表面。包括第十连接电极6177的第一数据导体可以位于第二层间绝缘层162a和辅助钝化层162b上。包括第十连接电极6177的第一数据导体的至少一部分可以形成在辅助钝化层162b上。第三层间绝缘层163可以设置在包括第十连接电极6177的第一数据导体上。
尽管已经结合目前被认为是实际的实施例描述了本实用新型，但是将理解的是，实用新型不限于所公开的实施例，而是相反，旨在覆盖包括在所附权利要求的精神和范围内的各种修改和等同布置。

Claims (10)

1.一种显示装置，其特征在于，所述显示装置包括：
基底；
半导体层，设置在所述基底上；
第一栅极绝缘层，设置在所述半导体层上；
栅电极，位于所述第一栅极绝缘层上；
第二栅极绝缘层，设置在所述栅电极上；
第一存储电极，位于所述第二栅极绝缘层上；
第一层间绝缘层，设置在所述第一存储电极上并且具有开口，所述开口穿过所述半导体层；
第二层间绝缘层，设置在所述第一层间绝缘层上并且填充所述开口；以及
数据线和驱动电压线，位于所述第二层间绝缘层上，
其中，所述半导体层、所述栅电极和所述第一存储电极包括在像素电路区域中，
所述显示装置包括多个像素电路区域，
所述数据线和所述驱动电压线跨越所述像素电路区域。
2.根据权利要求1所述的显示装置，其特征在于，
所述开口围绕所述多个像素电路区域中的每个的边缘，
所述多个像素电路区域由所述开口限定，并且
在平面图中，所述半导体层延伸到所述开口。
3.根据权利要求1所述的显示装置，其特征在于，
所述开口的剖面宽度朝向所述基底减小。
4.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括：
缓冲层，位于所述基底与所述半导体层之间，
其中，所述开口延伸穿过所述第一层间绝缘层、所述第二栅极绝缘层、所述第一栅极绝缘层和所述缓冲层。
5.根据权利要求4所述的显示装置，其特征在于，所述显示装置还包括：
阻挡层，位于所述基底与所述缓冲层之间，
其中，所述开口延伸到所述阻挡层。
6.根据权利要求5所述的显示装置，其特征在于，
所述开口延伸穿过所述阻挡层。
7.根据权利要求1所述的显示装置，其特征在于，
所述第二层间绝缘层与所述栅电极和所述第一存储电极间隔开。
8.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括：
多个晶体管，位于所述基底上；以及
第一下扫描线、第二下扫描线和下发射控制线，连接到所述多个晶体管中的至少一个，
其中，所述第一下扫描线、所述第二下扫描线和所述下发射控制线位于一个像素电路区域内，并且
其中，位于不同的像素电路区域中的第一下扫描线定位为彼此间隔开，
位于不同的像素电路区域中的第二下扫描线定位为彼此间隔开，并且
位于不同的像素电路区域中的下发射控制线定位为彼此间隔开。
9.根据权利要求8所述的显示装置，其特征在于，所述显示装置还包括：
第一上扫描线、第二上扫描线和上发射控制线，位于所述第二层间绝缘层上，
其中，所述第一上扫描线连接到位于所述不同的像素电路区域内的所述第一下扫描线，
所述第二上扫描线连接到位于所述不同的像素电路区域内的所述第二下扫描线，并且
所述上发射控制线连接到位于所述不同的像素电路区域中的所述下发射控制线。
10.一种显示装置，其特征在于，所述显示装置包括：
基底；
多晶半导体层，设置在所述基底上，包括驱动晶体管的第一电极、沟道和第二电极；
第一栅极绝缘层，设置在所述多晶半导体层上；
所述驱动晶体管的栅电极，位于所述第一栅极绝缘层上；
第二栅极绝缘层，设置在所述栅电极上；
第一存储电极，位于所述第二栅极绝缘层上；
第一层间绝缘层，设置在所述第一存储电极上；
氧化物半导体层，设置在所述第一层间绝缘层上；
第二层间绝缘层，设置在所述氧化物半导体层上并且具有开口，所述开口穿过所述多晶半导体层；
第三层间绝缘层，被构造为填充所述第二层间绝缘层的所述开口；以及
数据线和驱动电压线，位于所述第三层间绝缘层上。
CN202220656505.3U 2021-03-23 2022-03-23 显示装置 Active CN217361587U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0037418 2021-03-23
KR1020210037418A KR20220132713A (ko) 2021-03-23 2021-03-23 표시 장치

Publications (1)

Publication Number Publication Date
CN217361587U true CN217361587U (zh) 2022-09-02

Family

ID=83052272

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202220656505.3U Active CN217361587U (zh) 2021-03-23 2022-03-23 显示装置
CN202210304823.8A Pending CN115117129A (zh) 2021-03-23 2022-03-23 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210304823.8A Pending CN115117129A (zh) 2021-03-23 2022-03-23 显示装置

Country Status (3)

Country Link
US (1) US11908874B2 (zh)
KR (1) KR20220132713A (zh)
CN (2) CN217361587U (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101155907B1 (ko) 2009-06-04 2012-06-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102519399B1 (ko) * 2018-01-02 2023-04-10 삼성디스플레이 주식회사 표시 장치
KR102560100B1 (ko) * 2018-03-08 2023-07-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200016425A (ko) 2018-08-06 2020-02-17 삼성디스플레이 주식회사 유기발광 표시 장치
KR102591793B1 (ko) 2018-12-06 2023-10-23 삼성디스플레이 주식회사 표시 장치
KR20200113055A (ko) 2019-03-20 2020-10-06 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
KR20220132713A (ko) 2022-10-04
CN115117129A (zh) 2022-09-27
US11908874B2 (en) 2024-02-20
US20220310671A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
CN106469745B (zh) 有机发光二极管显示器及其制造方法
CN108735779A (zh) 包含发射层的显示装置
CN112567528A (zh) 显示设备
CN110911445A (zh) 显示装置
KR20200037908A (ko) 표시 장치
CN114256434A (zh) 发光二极管显示装置
CN217361587U (zh) 显示装置
US20230020926A1 (en) Display device
CN115132113A (zh) 显示装置
US20240136368A1 (en) Display device
KR20220094294A (ko) 표시 장치
CN115769296A (zh) 显示基板及其制备方法、显示装置
US20240071311A1 (en) Display device
EP4160684A1 (en) Display device
US20220285469A1 (en) Display device
CN220402271U (zh) 显示装置
US20230009353A1 (en) Display device
CN114725168A (zh) 显示装置
US20230282653A1 (en) Display device
US20220189995A1 (en) Display device
US20220149080A1 (en) Display device
CN115732511A (zh) 显示装置
KR20230114806A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230010081A (ko) 표시 장치
CN117374079A (zh) 显示装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant