CN111725242A - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN111725242A
CN111725242A CN202010615321.8A CN202010615321A CN111725242A CN 111725242 A CN111725242 A CN 111725242A CN 202010615321 A CN202010615321 A CN 202010615321A CN 111725242 A CN111725242 A CN 111725242A
Authority
CN
China
Prior art keywords
electrode
substrate
passivation layer
active layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010615321.8A
Other languages
English (en)
Other versions
CN111725242B (zh
Inventor
陈亮
高锦成
钱海蛟
赵立星
汪涛
胡志强
刘泽旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Display Lighting Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Display Lighting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Display Lighting Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010615321.8A priority Critical patent/CN111725242B/zh
Publication of CN111725242A publication Critical patent/CN111725242A/zh
Application granted granted Critical
Publication of CN111725242B publication Critical patent/CN111725242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开的实施例公开了一种阵列基板及其制备方法、显示装置，涉及显示技术领域，通过保护图案阻挡氢原子由间隔区域侵入有源层，避免有源层出现负偏压温度光照阈值电压漂移恶化及导体化的现象，优化了薄膜晶体管的特性。阵列基板包括衬底、栅极、有源层、源极、漏极、第一钝化层、保护图案和像素电极。其中，沿平行于衬底的方向，源极与漏极之间间隔设置且具有间隔区域。源极和漏极分别与有源层耦接。保护图案和像素电极材料相同且同层设置。像素电极与源极或漏极耦接。保护图案在衬底上的正投影，覆盖间隔区域在衬底上的正投影。保护图案可阻挡氢原子由间隔区域侵入有源层。上述阵列基板应用于显示装置中，以使显示装置显示画面。

Description

阵列基板及其制备方法、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
在液晶显示领域中，薄膜晶体管(Thin Film Transistor，简称TFT)的有源层可使用稳定性能、加工性能优异的硅系材料，例如非晶硅(a-Si)材料。
目前，随着液晶显示领域的发展，以金属氧化物(例如，铟镓锌氧化物(IndiumGallium Zinc Oxide，简称IGZO))作为薄膜晶体管的有源层，逐渐受到人们的关注。金属氧化物薄膜晶体管相较于非晶硅薄膜晶体管具有较高的迁移率，但金属氧化物的稳定性较差，易受氢或氧原子的影响，导致薄膜晶体管的阈值电压发生漂移。
发明内容
本公开一些实施例的目的在于提供一种阵列基板及其制备方法、显示装置，以在不增加构图工艺次数的前提下，实现在源极与漏极之间的间隔区域的上方设置保护图案，利用保护图案阻挡氢原子由间隔区域侵入有源层，优化薄膜晶体管的特性。
为达到上述目的，本公开一些实施例提供了如下技术方案：
第一方面，提供了一种阵列基板。所述阵列基板包括：衬底，依次设置于所述衬底一侧的栅极和有源层，设置于所述有源层远离所述衬底一侧的源极和漏极，覆盖所述源极、所述漏极和所述有源层的第一钝化层，以及设置于所述第一钝化层远离所述衬底一侧的保护图案和像素电极。其中，沿平行于所述衬底的方向，所述源极与所述漏极间隔设置，二者之间具有间隔区域。所述源极和所述漏极分别与所述有源层耦接。所述保护图案和所述像素电极材料相同且同层设置。所述像素电极与所述源极或所述漏极耦接。所述保护图案在所述衬底上的正投影，覆盖所述间隔区域在所述衬底上的正投影。所述保护图案被配置为，阻挡氢原子由所述间隔区域侵入所述有源层。
本公开实施例所提供的阵列基板中，通过在第一钝化层远离衬底的一侧设置保护图案，并且使保护图案在衬底上的正投影，覆盖薄膜晶体管的源极和漏极之间的间隔区域在衬底上的正投影，即在前述间隔区域的上方设置保护图案，保护图案可以阻挡在保护图案之后形成膜层的过程中氢原子由间隔区域侵入有源层，从而避免了由此引起的有源层出现负偏压温度光照阈值电压漂移恶化及导体化的现象，优化了薄膜晶体管的特性。
并且，由于保护图案和像素电极材料相同且同层设置，因此保护图案的制作步骤可兼容于像素电极的制作步骤中，无需额外增加用于制作保护图案的步骤，即不会增加阵列基板的构图次数。
在一些实施例中，所述阵列基板还包括：覆盖所述保护图案和所述像素电极的第二钝化层，以及设置于所述第二钝化层远离所述衬底一侧的第一连接电极。其中，所述第一钝化层和所述第二钝化层中设置有贯通二者的第一过孔，所述第一过孔用于暴露所述源极或所述漏极的至少一部分。所述第二钝化层中设置有第二过孔，所述第二过孔用于暴露所述像素电极的至少一部分。所述第一连接电极通过所述第一过孔与所述源极或所述漏极耦接，且所述第一连接电极通过所述第二过孔与所述像素电极耦接。
在一些实施例中，所述阵列基板还包括：设置于所述第二钝化层远离所述衬底一侧的公共电极。所述公共电极与所述第一连接电极材料相同且同层设置。
在一些实施例中，所述阵列基板还包括：设置于所述第二钝化层远离所述衬底一侧的第二连接电极。所述第二连接电极被配置为，与提供电压信号的电路或电极耦接，以向所述保护图案传输所述电压信号。
在一些实施例中，所述第一钝化层和所述第二钝化层中设置有贯通二者的第三过孔，所述第三过孔用于暴露所述源极或所述漏极的至少一部分。所述第二钝化层中设置有第四过孔，所述第四过孔用于暴露所述保护图案的至少一部分。所述第二连接电极通过所述第三过孔与所述源极或所述漏极耦接，且所述第二连接电极通过所述第四过孔与所述保护图案耦接。
在一些实施例中，所述第一钝化层的材料包括氧化硅。所述第二钝化层的材料包括氮化硅。
在一些实施例中，所述有源层的材料包括氧化铟镓锌；所述保护图案的材料包括金属氧化物导电材料。
第二方面，提供了一种显示装置，包括如上所述的阵列基板。
本公开实施例所提供的显示装置所能实现的有益效果，与如上所述的阵列基板所能达到的有益效果相同，在此不做赘述。
第三方面，提供了一种阵列基板的制备方法，包括：提供衬底，在所述衬底的一侧依次形成栅极和有源层。在所述有源层远离所述衬底的一侧形成源极和漏极；沿平行于所述衬底的方向，所述源极与所述漏极间隔设置，二者之间具有间隔区域；所述源极和所述漏极分别与所述有源层耦接。在所述源极、所述漏极和所述有源层远离所述衬底的一侧形成第一钝化层。采用一次构图工艺，在所述第一钝化层远离所述衬底的一侧形成保护图案和像素电极；所述像素电极与所述源极或所述漏极耦接；所述保护图案在所述衬底上的正投影覆盖所述间隔区域在所述衬底上的正投影，所述保护图案被配置为阻挡氢原子由所述间隔区域侵入所述有源层。
本公开实施例所提供的阵列基板的制备方法所能实现的有益效果，与如上所述的阵列基板所能达到的有益效果相同，在此不做赘述。
在一些实施例中，所述采用一次构图工艺，在所述第一钝化层远离所述衬底的一侧形成保护图案和像素电极，包括：采用溅射工艺，在所述第一钝化层远离所述衬底的一侧形成导电薄膜，溅射过程中通入氧气。采用一次构图工艺，对所述导电薄膜进行图案化，形成保护图案和像素电极。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为本公开一些实施例提供的一种阵列基板的像素架构图；
图2为本公开一些实施例提供的一种阵列基板的俯视图；
图3为图2中P-P＇处的局部剖面图；
图4为本公开一些实施例提供的另一种阵列基板的俯视图；
图5为图4中Q-Q＇处的局部剖面图；
图6为本公开一些实施例提供的一种显示装置的局部剖面图；
图7为本公开一些实施例提供的阵列基板的一种制备方法的流程图；
图8为本公开一些实施例提供的制备方法中制备栅极和有源层的步骤图；
图9为本公开一些实施例提供的制备方法中制备源极和漏极的步骤图；
图10为本公开一些实施例提供的制备方法中制备第一钝化层的步骤图；
图11～图12为本公开一些实施例提供的制备方法中制备保护图案和像素电极的步骤图；
图13为本公开一些实施例提供的制备方法中制备第二钝化层的步骤图；
图14为本公开一些实施例提供的制备方法中制备各个过孔的步骤图；
图15～图16为本公开一些实施例提供的制备方法中制备第一连接电极、第二连接电极和公共电极的步骤图。
具体实施方式
为便于理解，下面结合说明书附图，对本公开一些实施例提供的技术方案进行详细的描述。显然，所描述的实施例仅仅是所提出的技术方案的一部分实施例，而不是全部的实施例。基于本公开的一些实施例，本领域技术人员所能获得的所有其他实施例，均属于本公开保护的范围。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
图1示出了本公开的一些实施例提供的一种阵列基板100的像素架构图，阵列基板100包括多个亚像素Pixel，每个亚像素Pixel包括一个像素驱动电路101，像素驱动电路101包括至少一个薄膜晶体管M，图1中仅以一个薄膜晶体管M为例进行示意。
如图1和图2所示，阵列基板100还包括多条栅线(Gate Line，简称GL)19，栅线19可以与薄膜晶体管M的栅极2材料相同且同层设置。薄膜晶体管M的栅极2与栅线19耦接，栅线19用于将栅极扫描电压信号传输至栅极2，以控制薄膜晶体管M打开或关闭。
阵列基板100还包括多条数据线(Data Line，简称DL)18，数据线18可以与薄膜晶体管M的源极5和漏极6材料相同且同层设置。源极5或漏极6与数据线18耦接，图2中以源极5与数据线18耦接为例进行示意。数据线18用于在薄膜晶体管M打开的情况下，将数据信号传输至薄膜晶体管M。
在阵列基板100为液晶显示装置的阵列基板的情况下，阵列基板100的每个亚像素Pixel还包括液晶电容器C，液晶电容器C与薄膜晶体管M的源极5和漏极6中不与数据线18耦接的一极耦接。即，在源极5与数据线18耦接的情况下，漏极6与液晶电容器C耦接；在漏极6与数据线18耦接的情况下，源极5与液晶电容器C耦接。数据线18所传输的数据信号可以通过薄膜晶体管M传输至液晶电容器C。
在一些实施例中，液晶电容器C的与薄膜晶体管M耦接的一个极板为阵列基板100的像素电极，这样在数据信号传输至液晶电容器C时，液晶电容器C的这个极板上具有数据信号的电压。液晶电容器C的另外一个基板可以接地或者连接阵列基板的公共电极，这样液晶电容器C的两个极板之间具有电压差，以维持一帧画面的显示。
图2示出了阵列基板100的一个亚像素Pixel内的俯视图，图3示出了图2中P-P＇处的局部剖面图。其中，阵列基板100包括衬底1和薄膜晶体管M，薄膜晶体管M设置于衬底1的一侧。
其中，薄膜晶体管M包括依次设置于衬底1一侧的栅极2、栅绝缘层3和有源层4、以及设置于有源层4远离衬底1一侧的源极5和漏极6。
源极5和漏极6分别与有源层4耦接。例如，源极5和漏极6的一部分搭接在有源层4的表面上，以使源极5和漏极6分别与有源层4形成电接触。
沿平行于衬底1的方向A，源极5与漏极6间隔设置，二者之间具有间隔区域B。位于间隔区域B内的有源层4可形成导电沟道41。
在一些实施例中，有源层4的材料可包括金属氧化物，例如氧化铟镓锌，载流子在氧化铟镓锌中的迁移率是在非晶硅中的20～30倍，因此采用氧化铟镓锌作为有源层4的薄膜晶体管M具有较高的载流子迁移率。
如图2和图3所示，有源层4在远离衬底1的表面可形成背沟道411。为防止空气中的水或氧对薄膜晶体管M的稳定性造成影响，一般会在背沟道411上方覆盖钝化层，以保护有源层4。制备钝化层通常采用PECVD(英文全称为：Plasma Enhanced Chemical VaporDeposition，中文名称为：等离子体增强化学的气相沉积)工艺，在此工艺过程中需要向反应腔室内通入反应气体，并且将反应气体电离形成等离子体，反应气体中含有氢。氢的引入会导致薄膜晶体管M的特性恶化，通常表现为薄膜晶体管M导体化以及负偏压温度光照阈值电压漂移(Negative Bais Temperature illumination stress，简称NBTIS)。
需要说明的是，上述“导体化”指的是，有源层4中的金属氧化物(例如氧化铟镓锌)与等离子体中的氢反应后生成氧空位，导致载流子的浓度大幅提升，金属氧化物呈现类似导体的特性。
为解决上述问题，在一些实施例中，如图2和图3所示，陈列基板100还包括第一钝化层7和第二钝化层10。即，相当于将钝化层分成两层：第一钝化层7和第二钝化层10。
其中，第一钝化层7覆盖源极5、漏极6和有源层4。第一钝化层7位于间隔区域B内的部分覆盖在背沟道411上，可以起到保护有源层4的作用。
示例性的，第一钝化层7的材料可采用氧化硅材料，氧化硅材料具有氢含量低、氧含量高等特点，可减少氢原子侵入有源层4，防止有源层4导体化，进而保证有源层4的稳定性。
第二钝化层10设置于第一钝化层7远离衬底1的一侧。第二钝化层10的材料可采用氮化硅材料，氮化硅材料的阻水性较好，因此可防止水汽侵入有源层4，保证有源层4的稳定性。
然而，在制作第二钝化层10的过程中，仍然需要引入大量的氢，并且氮化硅材料的第二钝化层10中氢含量较高，这些氢会透过第一钝化层7进入有源层4，造成薄膜晶体管M的特性恶化。
为解决上述氢原子侵入有源层4的问题，在一些实施例中，如图2和图3所示，阵列基板100还包括设置于第一钝化层7远离衬底1一侧的保护图案8和像素电极9，保护图案8和像素电极9的材料相同且同层设置。像素电极9与源极5或漏极6耦接(图2和图3中示出了像素电极9与漏极6耦接的情形)。第二钝化层10覆盖保护图案8和像素电极9。
其中，保护图案8位于源极5和漏极6之间的间隔区域B的上方(即位于背沟道411的上方)，且保护图案8在衬底1上的正投影，覆盖间隔区域B在衬底1上的正投影。保护图案8被配置为，阻挡氢原子由间隔区域B侵入有源层4，避免有源层4出现导体化以及负偏压温度光照阈值电压漂移的现象。
在本公开的上述实施例中，通过在第一钝化层7远离衬底1的一侧设置保护图案8，并且使保护图案8在衬底1上的正投影，覆盖源极5和漏极6之间的间隔区域B在衬底1上的正投影，即在前述间隔区域B的上方设置保护图案8，保护图案8可以阻挡在保护图案8之后形成膜层(第二钝化层10)的过程中，氢原子由间隔区域B侵入有源层4的导电沟道41，从而避免了由此引起的有源层4出现负偏压温度光照阈值电压漂移恶化及导体化的现象，优化了薄膜晶体管M的特性。
并且，由于保护图案8和像素电极9材料相同且同层设置，因此保护图案8的制作步骤兼容于像素电极9的制作步骤中，无需额外增加用于制作保护图案8的步骤，即不会增加阵列基板100的构图次数。
示例性的，保护图案8和像素电极9的材料可采用金属氧化物导电材料，例如，氧化铟锡(Indium Tin Oxide，简称ITO)。由于金属氧化物导电材料阻挡氢原子的能力要好于氧化硅材料，所以保护图案8阻挡氢原子的能力要好于第一钝化层7。采用金属氧化物导电材料制成保护图案8，可进一步提高保护图案8阻挡氢原子的能力，阻挡氢原子由间隔区域B侵入有源层4。
保护图案8和像素电极9的材料也可采用其它金属氧化物导电材料，本公开的实施例对此不做限定。
在一些实施例中，如图2和图3所示，阵列基板100还包括设置于第二钝化层10远离衬底1一侧的第一连接电极11。
第一钝化层7和第二钝化层10中开设有贯通二者的第一过孔14，第一过孔14可将源极5或漏极6的至少一部分暴露(图2和图3中示出了第一过孔14将漏极6的一部分暴露的情形)。第二钝化层10中开设有第二过孔15，第二过孔15可将像素电极9的至少一部分暴露。第一连接电极11可通过第一过孔14与源极5或漏极6耦接(图2和图3中示出了第一连接电极11通过第一过孔14与漏极6耦接的情形)，且第一连接电极11可通过第二过孔15与像素电极9耦接。通过第一连接电极11使像素电极9与薄膜晶体管M(源极5或漏极6)耦接，以将数据信号传输至像素电极9。
在一些实施例中，如图2和图3所示，阵列基板100还包括设置于第二钝化层10远离衬底1一侧的公共电极13，公共电极13与第一连接电极11的材料相同且同层设置。
由于需要通过公共电压信号线向公共电极13传输公共电压信号，因此公共电极13需要与公共电压信号线耦接。公共电压信号线可与栅极2同层设置，或者与源极5和漏极6同层设置，或者设置于第二钝化层10与衬底1之间的其它导电膜层，也就是说，公共电极13需要通过贯穿位于其与公共电压信号线之间的膜层与公共电压信号线耦接，因此需要采用构图工艺在公共电极13与公共电压信号线之间的膜层中开设过孔，以使公共电极13通过过孔与公共电压信号线耦接。
因此，上述第一过孔14和第二过孔15的制作步骤可兼容于，在公共电极13与公共电压信号线之间的膜层中开设过孔的构图工艺中；并且，由于公共电极13与第一连接电极11的材料相同且同层设置，因此第一连接电极11的制作步骤可兼容于公共电极13的构图工艺中。从而在不增加构图工艺次数的情况下，完成了第一过孔14、第二过孔15、公共电极13和第一连接电极11的制备，并且实现了通过第一连接电极11将像素电极9与薄膜晶体管M耦接。
示例性的，公共电极13和第一连接电极11的材料可采用氧化铟锡(IndiumTinOxide，简称ITO)材料。公共电极13和第一连接电极11的材料也可采用其它金属氧化物材料，本公开的实施例不限于此。
在另一些实施例中，也可以在第一钝化层7上开设过孔，过孔将薄膜晶体管M的源极5或漏极6的至少一部分暴露，像素电极9通过该过孔与源极5或漏极6耦接。
在一些实施例中，公共电极13上开设有多条狭缝131，在此情况下，像素电极9为面状电极，这样，分别向公共电极13和像素电极9通电时，二者之间可形成水平电场和/或边缘电场。
在另一些实施例中，像素电极9和公共电极13可以设置在同一层，在此情况下，像素电极9和公共电极13均为包括多个条状子电极的梳齿结构。
在一些实施例中，如图4和图5所示，阵列基板100还包括设置于第二钝化层10远离衬底1一侧的第二连接电极12，第二连接电极12被配置为，与保护图案8耦接，且与提供电压信号的电路或电极耦接，以向保护图案8传输电压信号。
需要说明的是，上述“提供电压信号的电路或电极”可以是栅极2，也可以是源极5或漏极6，还可以是外部电路等。
通过上述设置，保护图案8与栅极2可形成双栅结构，双栅结构共同对有源层4施加电压信号，相比于单独的栅极2，双栅结构可增强对有源层4的控制，进而提高有源层4的稳定性。
示例性的，第二连接电极12可与源极5或漏极6耦接(图4和图5中示出了第二连接电极12与源极5耦接的情形)。
在此情况下，第一钝化层7和第二钝化层10中开设有贯通二者的第三过孔16，第三过孔16可将源极5或漏极6的至少一部分暴露(图4和图5中示出了第三过孔16将源极5的一部分暴露的情形)。第二钝化层10中开设有第四过孔17，第四过孔17可将保护图案8的至少一部分暴露。第二连接电极12可通过第三过孔16与源极5或漏极6耦接(图4和图5中示出了第二连接电极12通过第三过孔16与源极5耦接)，且第二连接电极12可通过第四过孔17与保护图案8耦接。
通过第二连接电极12与保护图案8和源极5耦接，源极5可提供电压信号给保护图案8，以使保护图案8与栅极2可形成双栅结构。
示例性的，第二连接电极12与栅极2耦接，从而在栅线19传输电压信号时，第二连接电极12与栅极2能够同时接收到电压信号，从而同时控制有源层4的驱动。
本公开的一些实施例还提供了一种显示装置，该显示装置可以为液晶显示装置(Liquid Crystal Display，简称LCD)。
在一些实施例中，如图6所示，显示装置300包括液晶显示面板200以及背光模组。背光模组用于为液晶显示面板200提供显示画面所需要的光线。液晶显示面板200的主要结构包括上述的阵列基板100、对盒基板22以及设置在阵列基板100和对盒基板22之间的液晶层21。
在本公开实施例所提供的液晶显示装置的阵列基板100中，在不额外增加构图工艺次数的前提下，在像素电极9的制作工艺中实现了保护图案8的制作，使保护图案8位于有源层4的导电沟道41的上方，阻挡氢原子由源极5和漏极6之间的间隔区域B侵入有源层4，避免了有源层4出现负偏压温度光照阈值电压漂移(NBTIS)恶化及导体化的现象，优化了薄膜晶体管M的特性，进而提高了液晶显示装置的显示效果。
如图6所示，阵列基板100还包括设置于第二钝化层10远离衬底1一侧的保护绝缘层20，可用于保护阵列基板100上位于保护绝缘层20下方的膜层。
如图6所示，对盒基板22包括设置在衬底基板221上的彩色滤光层222，在此情况下，对盒基板22也可以称为彩膜基板(Color filter，简称CF)。其中，彩色滤光层222至少包括红色光阻单元、绿色光阻单元以及蓝色光阻单元，红色光阻单元、绿色光阻单元以及蓝色光阻单元分别与阵列基板100上的亚像素一一正对。对盒基板22还包括设置在衬底基板221上的黑矩阵图案223，黑矩阵图案223用于将红色光阻单元、绿色光阻单元以及蓝色光阻单元间隔开，以防止不同颜色亚像素之间串色。
如图6所示，液晶显示面板200还包括设置在对盒基板22远离液晶层21一侧的第一偏光片23，以及设置在阵列基板100远离液晶层21一侧的第二偏光片24。
以上所述的显示装置300可以为高透过率高级超维场转换(High Transmissionrate Advanced Super Dimension Switch，简称HADS)型液晶显示装置，还可以为高级超维场转换(Advanced Super Dimension Switch，简称ADS)型、IPS(In-Plane Switching，平面转换)型、FFS(Fringe Field Switching，边界电场切换)型、TN(Twisted Nematic，扭曲向列)型、MVA(Multi-domain Vertical Alignment，多畴垂直定向)型、或PVA(PatternedVertical Alignment，图像垂直定向)型等类型的液晶显示装置。
上述显示装置300可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。
本公开的一些实施例还提供了一种阵列基板的制备方法，如图7所示，该制备方法包括如下步骤：
S1：提供衬底1，在衬底1的一侧依次形成栅极2和有源层4。
示例性的，如图8所示，提供一衬底1，在衬底1的一侧依次形成栅极2、栅绝缘层3和有源层4。其中，栅绝缘层3位于栅极2和有源层4之间，起到防止栅极2和有源层4短路的作用。
在一些实施例中，如图1和图5所示，在S1中还可以包括：在衬底1的一侧形成栅线19。示例性的，可采用构图工艺，形成栅极2和栅线19，使栅极2和栅线19同层设置，且栅极2与栅线19耦接，通过栅线19给栅极2提供栅极扫描电压信号。
S2：在有源层4远离衬底1的一侧形成源极5和漏极6。
示例性的，如图9所示，在有源层4远离衬底1的一侧形成源极5和漏极6，源极5和漏极6的一部分搭接在有源层4的表面，以使源极5和漏极6分别与有源层4耦接。沿平行于衬底1的方向A，源极5与漏极6间隔设置，二者之间具有间隔区域B。有源层4位于间隔区域B内的部分可形成导电沟道41。
在一些实施例中，如图1和图5所示，在S2中还可以包括：在有源层4远离衬底1的一侧形成数据线18。示例性的，可采用构图工艺，形成源极5、漏极6和数据线18，使数据线18与源极5和漏极6同层设置，且源极5或漏极6与数据线18耦接(图1中示出了源极5与数据线18耦接的情形)，通过数据线18给源极5或漏极6提供数据信号。
S3：在源极5、漏极6和有源层4远离衬底1的一侧形成第一钝化层7。
示例性的，如图10所示，采用成膜工艺，在源极5、漏极6和有源层4远离衬底1的一侧形成第一钝化层7，第一钝化层7覆盖源极5、漏极6和有源层4，起到保护有源层4的作用。
例如，可采用PECVD工艺制备第一钝化层7，第一钝化层7的材料可采用氢含量低、氧含量高的氧化硅材料，制备时通入硅烷和一氧化二氮气体，一氧化二氮气体可对有源层4进行补氧，以减弱有源层4的导体化。
需要说明的是，采用PECVD工艺对有源层4进行补氧的同时会引入氮氧化物(NOx)等电子陷阱缺陷，导致薄膜晶体管M产生正偏压温度阈值电压漂移(Positive BaisTemperature stress，简称PBTS)的问题。
为此，可通过下列保护图案8和像素电极9的制备方法解决上述问题。
S4：采用一次构图工艺，在第一钝化层7远离衬底1的一侧形成保护图案8和像素电极9。示例性的，如图11所示，采用溅射工艺，通过气体离子对靶材的轰击，使成膜材料从靶材转移到第一钝化层7远离衬底1的一侧，形成导电薄膜80。
采用上述工艺，溅射过程中通入氧气，轰击靶材的同时可以对有源层4进行补氧处理，防止有源层4导体化。此补氧处理不同于采用PECVD工艺对有源层4进行补氧，不会产生氮氧化物(NOx)，因此不会在有源层4中引入电子陷阱缺陷，从而实现补氧处理的同时改善正偏压温度阈值电压漂移(PBTS)的作用。
导电薄膜80的材料可为ITO，在此情况下，上述溅射工艺所使用的靶材的化学组成比可为In2O3(氧化铟)：SnO2(氧化锌)＝1:1，本公开的实施例不限于此。
示例性的，如图12所示，采用一次构图工艺，对导电薄膜80进行图案化，形成保护图案8和像素电极9。
通过在第一钝化层7远离衬底1的一侧形成导电薄膜80，并采用一次构图工艺，对导电薄膜80进行图案化，以形成保护图案8和像素电极9，不用额外增加用于制备保护图案8的步骤，在制备像素电极9的过程中制备了保护图案8。
并且，保护图案8在衬底1上的正投影，覆盖源极5和漏极6之间的间隔区域B在衬底1上的正投影，保护图案8可以阻挡在保护图案8之后形成膜层的过程中氢原子由间隔区域B侵入有源层4的导电沟道41，从而避免了由此引起的有源层4出现负偏压温度光照阈值电压漂移恶化及导体化的现象，优化了薄膜晶体管M的特性。
在一些实施例中，如图13所示，在S4之后，阵列基板的制备方法还包括：在第一钝化层7远离衬底1的一侧形成第二钝化层10，第二钝化层10覆盖保护图案8和像素电极9。
示例性的，采用成膜工艺，在第一钝化层7远离衬底1的一侧形成第二钝化层10，第二钝化层10覆盖保护图案8和像素电极9，起到保护第一钝化层7的作用。
例如，第二钝化层10的成膜工艺可采用PECVD工艺，材料可采用氮化硅材料，氮化硅材料具有阻隔水汽的作用，可防止水汽侵入有源层4，进而保证有源层4的稳定性。
在一些实施例中，如图14所示，在形成第二钝化层10之后，阵列基板的制备方法还包括：采用一次构图工艺，在第一钝化层7和第二钝化层10中开设贯通二者的第一过孔14和第三过孔16，在第二钝化层10中开设第二过孔15和第四过孔17。其中，第一过孔14将漏极6的一部分暴露，第二过孔15将像素电极9的一部分暴露，第三过孔16将源极5的一部分暴露，第四过孔17将保护图案8的一部分暴露。
在一些实施例中，在上述采用构图工艺形成多个过孔之后，阵列基板的制备方法还包括：在第二钝化层10远离衬底1的一侧形成第一连接电极11、第二连接电极12和公共电极13。
示例性的，如图15所示，采用薄膜沉积工艺，在第二钝化层10远离衬底1的一侧形成电极层130。
沉积形成电极层130的过程中，沉积材料进入第一过孔14、第二过孔15、第三过孔16和第四过孔17中，实现电极层130分别与源极5、漏极6、保护图案8和像素电极9的耦接。
之后，如图16所示，采用一次构图工艺，对电极层130进行图案化，形成第一连接电极11、第二连接电极12和公共电极13。
第一连接电极11通过第一过孔14与漏极6耦接，且第一连接电极11通过第二过孔15与像素电极9耦接，实现像素电极9与薄膜晶体管M的耦接。
第二连接电极12通过第三过孔16与源极5耦接，且第二连接电极12通过第四过孔17与保护图案8耦接，实现保护图案8与源极5的耦接，从而保护图案8既起到阻隔氢原子侵入有源层4的作用，又起到另外一个栅极的作用，使薄膜晶体管M形成双栅结构。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底；
依次设置于所述衬底一侧的栅极和有源层；
设置于所述有源层远离所述衬底一侧的源极和漏极；沿平行于所述衬底的方向，所述源极与所述漏极间隔设置，二者之间具有间隔区域；所述源极和所述漏极分别与所述有源层耦接；
覆盖所述源极、所述漏极和所述有源层的第一钝化层；
设置于所述第一钝化层远离所述衬底一侧的保护图案和像素电极；所述保护图案和所述像素电极材料相同且同层设置；所述像素电极与所述源极或所述漏极耦接；
其中，所述保护图案在所述衬底上的正投影，覆盖所述间隔区域在所述衬底上的正投影；所述保护图案被配置为，阻挡氢原子由所述间隔区域侵入所述有源层。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
覆盖所述保护图案和所述像素电极的第二钝化层；
设置于所述第二钝化层远离所述衬底一侧的第一连接电极；
其中，所述第一钝化层和所述第二钝化层中设置有贯通二者的第一过孔，所述第一过孔用于暴露所述源极或所述漏极的至少一部分；所述第二钝化层中设置有第二过孔，所述第二过孔用于暴露所述像素电极的至少一部分；
所述第一连接电极通过所述第一过孔与所述源极或所述漏极耦接，且所述第一连接电极通过所述第二过孔与所述像素电极耦接。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括：设置于所述第二钝化层远离所述衬底一侧的公共电极；
所述公共电极与所述第一连接电极材料相同且同层设置。
4.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括：设置于所述第二钝化层远离所述衬底一侧的第二连接电极；
所述第二连接电极被配置为，与提供电压信号的电路或电极耦接，以向所述保护图案传输所述电压信号。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一钝化层和所述第二钝化层中设置有贯通二者的第三过孔，所述第三过孔用于暴露所述源极或所述漏极的至少一部分；所述第二钝化层中设置有第四过孔，所述第四过孔用于暴露所述保护图案的至少一部分；
所述第二连接电极通过所述第三过孔与所述源极或所述漏极耦接，且所述第二连接电极通过所述第四过孔与所述保护图案耦接。
6.根据权利要求2～5中任一项所述的阵列基板，其特征在于，所述第一钝化层的材料包括氧化硅；所述第二钝化层的材料包括氮化硅。
7.根据权利要求1～5中任一项所述的阵列基板，其特征在于，所述有源层的材料包括氧化铟镓锌；所述保护图案的材料包括金属氧化物导电材料。
8.一种显示装置，其特征在于，包括如权利要求1～7中任一项所述的阵列基板。
9.一种阵列基板的制备方法，其特征在于，包括：
提供衬底，在所述衬底的一侧依次形成栅极和有源层；
在所述有源层远离所述衬底的一侧形成源极和漏极；沿平行于所述衬底的方向，所述源极与所述漏极间隔设置，二者之间具有间隔区域；所述源极和所述漏极分别与所述有源层耦接；
在所述源极、所述漏极和所述有源层远离所述衬底的一侧形成第一钝化层；
采用一次构图工艺，在所述第一钝化层远离所述衬底的一侧形成保护图案和像素电极；所述像素电极与所述源极或所述漏极耦接；所述保护图案在所述衬底上的正投影覆盖所述间隔区域在所述衬底上的正投影，所述保护图案被配置为阻挡氢原子由所述间隔区域侵入所述有源层。
10.根据权利要求9所述的制备方法，其特征在于，所述采用一次构图工艺，在所述第一钝化层远离所述衬底的一侧形成保护图案和像素电极，包括：
采用溅射工艺，在所述第一钝化层远离所述衬底的一侧形成导电薄膜，溅射过程中通入氧气；
采用一次构图工艺，对所述导电薄膜进行图案化，形成保护图案和像素电极。
CN202010615321.8A 2020-06-30 2020-06-30 阵列基板及其制备方法、显示装置 Active CN111725242B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010615321.8A CN111725242B (zh) 2020-06-30 2020-06-30 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010615321.8A CN111725242B (zh) 2020-06-30 2020-06-30 阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN111725242A true CN111725242A (zh) 2020-09-29
CN111725242B CN111725242B (zh) 2022-09-02

Family

ID=72570446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010615321.8A Active CN111725242B (zh) 2020-06-30 2020-06-30 阵列基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN111725242B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113054036A (zh) * 2021-03-15 2021-06-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板、显示装置
CN114188353A (zh) * 2021-12-02 2022-03-15 深圳市华星光电半导体显示技术有限公司 Tft阵列基板和显示面板
JP2023526876A (ja) * 2021-04-28 2023-06-26 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 アレイ基板及び表示パネル

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1870284A (zh) * 2005-05-03 2006-11-29 三星电子株式会社 有机薄膜晶体管阵列板及其制造方法
US20070051943A1 (en) * 2003-10-13 2007-03-08 Seong-Young Lee Thin film transistor, thin film transistor array panel, and display device
CN101997007A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置及制造半导体装置的方法
CN103000628A (zh) * 2012-12-14 2013-03-27 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN203367291U (zh) * 2013-07-29 2013-12-25 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070051943A1 (en) * 2003-10-13 2007-03-08 Seong-Young Lee Thin film transistor, thin film transistor array panel, and display device
CN1870284A (zh) * 2005-05-03 2006-11-29 三星电子株式会社 有机薄膜晶体管阵列板及其制造方法
CN101997007A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置及制造半导体装置的方法
CN103000628A (zh) * 2012-12-14 2013-03-27 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN203367291U (zh) * 2013-07-29 2013-12-25 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113054036A (zh) * 2021-03-15 2021-06-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板、显示装置
WO2022193657A1 (zh) * 2021-03-15 2022-09-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板、显示装置
JP2023526876A (ja) * 2021-04-28 2023-06-26 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 アレイ基板及び表示パネル
JP7372969B2 (ja) 2021-04-28 2023-11-01 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 アレイ基板及び表示パネル
CN114188353A (zh) * 2021-12-02 2022-03-15 深圳市华星光电半导体显示技术有限公司 Tft阵列基板和显示面板

Also Published As

Publication number Publication date
CN111725242B (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
CN111725242B (zh) 阵列基板及其制备方法、显示装置
US9201276B2 (en) Process architecture for color filter array in active matrix liquid crystal display
US9612487B2 (en) Array substrate, manufacturing method thereof and display device
CN107479287B (zh) 阵列基板及其制作方法
CN101825815B (zh) Tft-lcd阵列基板及其制造方法
KR20080061569A (ko) 표시 패널 제조용 모(母) 표시 패널
JP2010114459A (ja) 低分子有機半導体物質を利用する液晶表示装置及びその製造方法
US11675237B2 (en) Array substrate and method for manufacturing the same, display panel and display device
US9281325B2 (en) Array substrate, manufacturing method thereof and display device
CN101303496B (zh) 液晶显示器及其制造方法
CN211741796U (zh) 阵列基板、显示面板和显示装置
KR100537020B1 (ko) Ips모드박막트랜지스터용액정표시소자제조방법
CN108646487B (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
US7773168B2 (en) Liquid crystal display wherein the data line overlaps the source region in a direction parallel with the gate line and also overlaps the drain region
CN101257032A (zh) 薄膜晶体管阵列衬底、其制造方法以及显示装置
US9835921B2 (en) Array substrate, manufacturing method thereof and display device
EP4095658A1 (en) Array substrate and display panel
US20080191211A1 (en) Thin film transistor array substrate, method of manufacturing the same, and display device
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
CN114402430A (zh) 阵列基板及制作方法、显示面板
CN102629582B (zh) Tft阵列基板的制造方法、tft阵列基板及显示器件
CN220934081U (zh) 阵列基板及显示装置
KR20020077047A (ko) 평판 디스플레이 및 그 제조방법
KR20100012720A (ko) 표시장치의 기판 및 그의 제조방법
KR101030526B1 (ko) 액정 표시 장치의 배선 형성 방법 및 이를 이용한 액정표시 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant