CN111708249A - 光掩膜、三维存储器及其制备方法 - Google Patents

光掩膜、三维存储器及其制备方法 Download PDF

Info

Publication number
CN111708249A
CN111708249A CN202010474413.9A CN202010474413A CN111708249A CN 111708249 A CN111708249 A CN 111708249A CN 202010474413 A CN202010474413 A CN 202010474413A CN 111708249 A CN111708249 A CN 111708249A
Authority
CN
China
Prior art keywords
region
corner
photomask
pattern
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010474413.9A
Other languages
English (en)
Other versions
CN111708249B (zh
Inventor
邢彦召
艾义明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010474413.9A priority Critical patent/CN111708249B/zh
Publication of CN111708249A publication Critical patent/CN111708249A/zh
Application granted granted Critical
Publication of CN111708249B publication Critical patent/CN111708249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请提供一种光掩膜、三维存储器及其制备方法，所述光掩膜包括第一区域、第二区域和第三区域，所述第一区域和所述第二区域间隔并均位于所述第三区域同一侧，所述第一区域设有多个第一图案，所述第二区域设有多个第二图案，所述第二区域包括第一角部，所述第一角部远离所述第一区域并靠近所述第三区域，靠近所述第一角部的所述第二图案排列成背向所述第一角部的弧形。本申请提供的所述光掩膜解决了工艺设备负载效应导致的位于边缘处的沟道孔中的外延结构的生长的问题。

Description

光掩膜、三维存储器及其制备方法
技术领域
本申请涉及半导体器件技术领域，特别涉及一种光掩膜、三维存储器及其制备方法。
背景技术
三维存储器是一种将存储单元三维地布置在衬底之上的存储设备，其具有集成密度高、存储容量大以及功耗低等优点，从而在电子产品中得到了广泛的应用。在制备三维存储器的过程中，在堆叠结构上形成沟道孔之后对沟道孔内的聚合物进行清理，但是由于工艺设备的负载效应，位于边缘处的沟道孔中的聚合物不能很好的被去除，从而影响位于边缘处的沟道孔中的外延结构的生长。
发明内容
本申请提供一种光掩膜、三维存储器及其制备方法，解决了工艺设备负载效应导致的位于边缘处的沟道孔中的外延结构的生长的问题。
本申请实施例提供一种光掩膜，所述光掩膜包括第一区域、第二区域和第三区域，所述第一区域和所述第二区域间隔并均位于所述第三区域同一侧，所述第一区域设有多个第一图案，所述第二区域设有多个第二图案，所述第二区域包括第一角部，所述第一角部远离所述第一区域并靠近所述第三区域，靠近所述第一角部的所述第二图案排列成背向所述第一角部的弧形。
其中，靠近所述第一角部的所述第二图案排列成背向所述第一角部的弧形的角度为100～170度。
其中，所述第三区域设有多个第三图案。
其中，所述第三区域包括第二角部，所述第二角部远离所述第一区域，靠近所述第二角部的所述第三图案排列成背向所述第二角部的弧形。
其中，所述第一图案和所述第二图案遮光。
其中，所述光掩膜还包括掩膜基体，所述掩膜基体包括主体部分和设置所述第一图案和所述第二图案的设置部分，其中，所述设置部分、所述第一图案和所述第二图案透光，所述主体部分遮光。
其中，所述掩膜基体包括相对设置的第一表面及第二表面，所述第一图案和所述第二图案为形成于所述掩膜基体上且连通所述第一表面及所述第二表面的镂空结构。
其中，所述光掩膜包括透明的基板以及设置于所述基板上的遮光层，设置有所述遮光层的基板部分构成所述掩膜基体，未设置所述遮光层的基板部分构成所述第一图案和所述第二图案。
本申请还提供一种三维存储器的制备方法，所述制备方法包括：
提供半导体结构，其中，所述半导体结构包括依次堆叠的衬底、堆叠结构和光阻层；
提供光掩膜，使用所述光掩膜自所述光阻层背离所述衬底的表面对所述堆叠结构进行光刻，以形成沟道孔，其中，所述光掩模为上述提供的光掩模。
其中，所述制备方法还包括对所述沟道孔进行干刻蚀，以去除所述沟道孔内的杂质。
其中，在去除所述沟道孔内的杂质之后，所述制备方法还包括在所述沟道孔底部生长外延结构。
本申请还提供一种三维存储器，所述三维存储器包括核心区、虚拟区和边缘区，所述核心区和所述虚拟区间隔并均位于所述边缘区同一侧，所述核心区设有多个第一沟道结构，虚拟区设有多个第二沟道结构，所述虚拟区包括远离核心区且靠近所述边缘区的第一角缘，靠近所述第一角缘的第二沟道结构排列成背向所述第一角缘的弧形。
其中，靠近所述第一角缘的所述第二沟道结构排列成背向所述第一角缘的弧形的角度为100～170度。
其中，所述边缘区设有多个第三沟道结构。
其中，所述边缘区包括第二角缘，所述第二角缘远离所述核心区，靠近所述第二角缘的所述第三沟道结构排列成背向所述第二角缘的弧形。
本申请实施例提供的光掩膜，用于辅助三维存储器的沟道孔形成，通过将靠近所述第一角部的所述第二图案排列成背向所述第一角部的弧形，可以理解的是，所述第二区域的所述第一角部处未设置第二图案，从而保证通过该光掩膜制作三维存储器时，具体的通过该光掩膜对堆叠结构进行光刻以形成沟道孔时，在所述第二区域对应的堆叠结构的虚拟区的角缘处不形成沟道孔，进而避免了位于堆叠结构的虚拟区的角缘处的沟道孔受工艺设备负载效应影响导致的外延结构生长不良的问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的一种光掩膜的部分结构示意图。
图2是本申请提供的另一种光掩膜的结构示意图。
图3是本申请提供的一种三维存储器的制备方法的流程示意图。
图4-图6是图3提供的制备方法的具体工艺示意图。
图7是本申请实施例提供的一种三维存储器的部分结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1是本申请提供的一种光掩膜的部分结构示意图。所述光掩膜10包括第一区域11、第二区域12和第三区域13，所述第一区域11和所述第二区域12间隔并均位于所述第三区域13同一侧，所述第一区域11设有多个第一图案14，所述第二区域12设有多个第二图案15，所述第二区域12包括第一角部121，所述第一角部121远离所述第一区域11并靠近所述第三区域13，靠近所述第一角部121的所述第二图案15排列成背向所述第一角部121的弧形。可以理解的是，所述第二区域12的所述第一角部121处未设置第二图案15，从而保证通过该光掩膜10制作三维存储器时，具体的通过该光掩膜10对堆叠结构进行光刻以形成沟道孔时，在所述第二区域12对应的堆叠结构的虚拟区的角缘处不形成沟道孔，进而避免了位于堆叠结构的虚拟区的角缘处的沟道孔受工艺设备负载效应影响导致的外延结构生长不良的问题。也就是说，通过设计所述光掩膜10上的所述第二图案15的排布，以避免在堆叠结构的虚拟区的角缘处形成沟道孔，进而避免形成于虚拟区的角缘处的沟道孔受到工艺设备的负载效应的影响，而导致在形成沟道孔的过程中产生的聚合物难以从沟道孔中清除而影响后续在沟道孔中生长外延结构的问题，从而保证堆叠结构的虚拟区中的沟道孔中能生长出良好的外延结构，进而保证三维存储器的电性能。
所述光掩膜10具有多种实施方式，包括但不限于以下实施例：
一种实施方式中，如图1所示，所述光掩膜10还包括掩膜基体16，所述掩膜基体16包括主体部分和设置所述第一图案14和所述第二图案15的设置部分，其中，所述设置部分、所述第一图案14和所述第二图案15透光，所述主体部分16遮光。具体的，所述第一区域11位于所述掩膜基体16的中部，所述第二区域12位于所述第一区域11的相对两侧(图1中仅示出一侧)，所述第三区域13位于所述第一区域11的另外两侧(图1中仅示出一侧)，且位于所述第二区域12的两侧。也就是说，所述第二区域12和所述第三区域13分别两两相对围设于所述第一区域11的周围。所述第一图案14为多个，多个所述第一图案14成阵列排列于所述第一区域11。所述第二图案15为多个，所述第二图案15成阵列排列于所述第二区域12。所述掩膜基体16包括相对设置的第一表面及第二表面，所述第一图案14和所述第二图案15为形成于所述掩膜基体16上且连通所述第一表面及所述第二表面的镂空结构。当然，其他实施方式中，所述光掩膜10包括透明的基板以及设置于所述基板上的遮光层，设置有所述遮光层的基板部分构成所述掩膜基体，未设置所述遮光层的基板部分构成所述第一图案和所述第二图案。所述第一区域11、所述第二区域12和所述第三区域13的排布关系可根据实际需要设置。
本实施例中，所述第一图案14和所述第二图案15大小相同且均为圆形。当然，在其他实施例中，所述第一图案14和所述第二图案15大小、形状也可以不相同，且形状还可以是正方形，长方形等其他形状的图形。
本实施例中，靠近所述第一角部121的所述第二图案15排列成背向所述第一角部121的弧形的角度为100～170度。通过将所述第二图案15排列的弧度限制在100～170度之间，以保证通过该光掩膜10制作三维存储器时，在所述第二区域12对应的堆叠结构的虚拟区的角缘处不形成沟道孔，进而避免了位于堆叠结构的虚拟区的角缘处的沟道孔受工艺设备负载效应影响导致的外延结构生长不良的问题。当然，其他实施例中，所述第二图案15排列的弧度还可以是其他度数，只要能避免位于堆叠结构的虚拟区的角缘处的沟道孔受工艺设备的负载效应影响导致的外延结构生长不良的问题即可。
所述第三区域13设有多个第三图案17。本实施例中，多个所述第三图案17阵列设于所述掩膜基体16上的第三区域13，所述第三图案17透光，为形成于所述掩膜基体16上且连通所述第一表面及所述第二表面的镂空结构。通过在位于所述第一区域11两侧的所述第三区域13设置多个所述第三图案17，即，多个所述第一图案14两侧设有多个第三图案17，从而保证通过该光掩膜10制作三维存储器时，第一图案14对应协助形成堆叠结构上核心区的沟道孔，第三图案17对应协助形成堆叠结构上边缘区的沟道孔，即通过在核心区的沟道孔两侧的边缘区形成沟道孔，以使位于核心区的沟道孔位于中部位置，避免了核心区的沟道孔由于工艺设备负载效应影响而导致的外延结构生长不良的问题，从而保证堆叠结构的核心区中的沟道孔中能生长出良好的外延结构。当然，其他实施方式中，所述第三图案17还可以遮光，所述掩膜基体16透光。
所述第三区域13包括第二角部131，所述第二角部131远离所述第一区域11，靠近所述第二角部131的所述第三图案17排列成背向所述第二角部131的弧形。具体的，靠近所述第二角部131的所述第三图案17排列成背向所述第二角部131的弧形的角度为100～170度。可以理解的是，所述第三区域13的所述第二角部131处未设置第三图案17，从而保证通过该光掩膜10制作三维存储器时，在所述第三区域13对应的堆叠结构的边缘区的角缘未形成沟道孔，进而避免了位于堆叠结构的边缘区的角缘处的沟道孔受工艺设备的负载效应影响导致的外延结构生长不良的问题。也就是说，通过设计所述光掩膜10上的所述第三图案17的排布，以避免在堆叠结构的边缘区的角缘处形成沟道孔，进而避免形成于边缘区的角缘处的沟道孔受到工艺设备的负载效应的影响，而导致在形成沟道孔的过程中产生的聚合物难以从沟道孔中清除而影响后续在沟道孔中生长外延结构的问题，从而保证堆叠结构的边缘区中的沟道孔中能生长出良好的外延结构。通过将所述第三图案17排列的弧度限制在100～170度之间，以保证通过该光掩膜10制作三维存储器时，在所述第三区域13对应的堆叠结构的边缘区的角缘不形成沟道孔，进而避免了位于堆叠结构的边缘区的角缘处的沟道孔受工艺设备的负载效应影响导致的外延结构生长不良的问题。当然，其他实施例中，所述第三图案17排列的弧度还可以是其他度数，只要能避免位于堆叠结构的边缘区的角缘处的沟道孔受工艺设备的负载效应影响导致的外延结构生长不良的问题即可。
另一种实施方式中，请参阅图2，图2是本申请提供的另一种光掩膜的结构示意图。本实施例与上一实施例不同在于，所述第一图案14、所述第二图案15和所述第三图案17遮光。具体的，所述光掩膜10包括透明的基板18以及设置于基板18上的所述第一图案14、所述第二图案15和所述第三图案17遮光。当然，其他实施例中，所述第一图案14、所述第二图案15和所述第三图案17遮光，且所述第一图案14、所述第二图案15和所述第三图案17遮光直接形成光掩膜。
本申请实施例提供的光掩膜10，用于辅助三维存储器的沟道孔形成，通过将靠近所述第一角部121的所述第二图案15排列成背向所述第一角部121的弧形，可以理解的是，所述第二区域12的所述第一角部121处未设置第二图案15，从而保证通过该光掩膜10制作三维存储器时，具体的通过该光掩膜10对堆叠结构进行光刻以形成沟道孔时，在所述第二区域12对应的堆叠结构的虚拟区的角缘处不形成沟道孔，进而避免了位于堆叠结构的虚拟区的角缘处的沟道孔受工艺设备负载效应影响导致的外延结构生长不良的问题。
图3是本申请提供的一种三维存储器的制备方法的流程示意图。如图3所示，所述三维存储器的制备方法包括如下的S110、和S120。
S110：提供半导体结构，所述半导体结构包括依次堆叠的衬底、堆叠结构和光阻层。
具体的，请参阅图4和图5，所述半导体结构20包括核心区21、虚拟区22和边缘区23，所述核心区21和所述虚拟区22间隔并均位于所述边缘区23同一侧。所述半导体结构20还包括依次堆叠的衬底24、堆叠结构25和光阻层26。所述堆叠结构25包括交替设置的牺牲层和绝缘层。可以理解的是，半导体结构20的核心区21、虚拟区22和边缘区23也为堆叠结构25的核心区21、虚拟区22和边缘区23。
S120：提供光掩膜，使用所述光掩膜自所述光阻层背离所述衬底的表面对所述堆叠结构进行光刻，以形成沟道孔。
具体的，如图6所示，所述光掩膜10为上述实施例中提供的光掩膜10，将所述光掩膜10与半导体结构20对齐，即，所述第一区域11与核心区21正对，所述第二区域12与虚拟区22正对，所述第三区域13与边缘区23对应。然后通过所述光掩膜10对所述堆叠结构25进行光刻，以在所述核心区21形成与所述第一图案14对应的第一沟道孔27，在所述虚拟区22形成与所述第二图案15对应的第二沟道孔28，在所述边缘区23形成于所述第三图案17对应的第三沟道孔29。通过所述光掩膜10形成的所述第二沟道孔28在所述虚拟区22远离所述核心区21且靠近所述边缘区23的角缘排列成背向该角缘的弧形。所述第三沟道孔29在所述边缘区23远离所述核心区21的角缘排列成背向该角缘的弧形。也就是说，所述堆叠结构25的虚拟区22远离所述核心区21且靠近所述边缘区23的角缘未形成第二沟道孔28，边缘区23远离所述核心区21的角缘未形成沟道孔，从而避免了以上两处的沟道孔受工艺设备的负载效应影响导致的外延结构生长不良的问题。
在形成第一沟道孔27、第二沟道孔28和第三沟道孔29之后对所述沟道孔进行干刻蚀，以去除所述沟道孔内的杂质。具体的，对第一沟道孔27、第二沟道孔28和第三沟道孔29进行干刻蚀，以去除第一沟道孔27、第二沟道孔28和第三沟道孔29内的杂质，可以理解的是，所述沟道孔中的杂质为沟道孔形成的过程中产生的聚合物。由于虚拟区22远离所述核心区21且靠近所述边缘区23的角缘未形成第二沟道孔28，边缘区23远离所述核心区21的角缘未形成沟道孔，从而有效避免了干刻蚀工艺设备导致的负载效应，不能很好的清理以上两处的沟道孔中的杂质的问题。也就是说，以上两处的沟道孔由于负载效应不能清理干净，就不在以上两处形成沟道孔，从而避免以上两处沟道孔不能清理干净的问题。
在去除所述沟道孔内的杂质之后，去除光阻，然后再次清理沟道孔，最后在所述沟道孔底部生长外延结构，具体的，在所述第一沟道孔27、第二沟道孔28和第三沟道孔29的底部均生长外延结构。由于第一沟道孔27、第二沟道孔28和第三沟道孔29在生长外延结构之前，第一沟道孔27、第二沟道孔28和第三沟道孔29中的杂质被有效清理，从而保证了第一沟道孔27、第二沟道孔28和第三沟道孔29中生长的外延结构的质量，进而保证了三维存储器的电性能。
本申请的制备方法通过使用上述光掩膜10辅助三维存储器的沟道孔形成，从而保证通过该光掩膜10制作三维存储器时，避免了位于堆叠结构25的虚拟区22和边缘区23的角缘处的沟道孔受工艺设备的负载效应影响导致的外延结构生长不良的问题。
请参阅图7，图7是本申请实施例提供的一种三维存储器的部分结构示意图，所述三维存储器30通过上述制备方法制得。所述三维存储器30包括核心区31、虚拟区32和边缘区33，所述核心区31和所述虚拟区32间隔并均位于所述边缘区33同一侧，所述核心区31设有多个第一沟道结构34，多个第一沟道结构34构成三维存储器30的存储阵列，虚拟区32设有多个第二沟道结构35，所述边缘区33设有多个第三沟道结构36，所述虚拟区32包括远离所述核心区31且靠近所述边缘区33的第一角缘321，靠近所述第一角缘321的第二沟道结构35排列成背向所述第一角缘321的弧形。可以理解的是，所述虚拟区32的所述第一角缘321处未设置第二沟道结构35，从而避免了三维存储器30在形成过程中容易导致的位于虚拟区32的第一角缘321处的沟道孔受工艺设备的负载效应影响导致的外延结构生长不良的问题。也就是说，通过避免在虚拟区32的第一角缘321处形成第二沟道结构35，进而避免第二沟道结构35在制备的过程中受负载效应导致的外延结构生长不良的问题，从而保证三维存储器30的电性能。
本实施例中，所述第一沟道结构34、所述第二沟道结构35和所述第三沟道结构36的结构均相同，均为NAND串，所述第一沟道结构34和所述第二沟道结构35大小相同，所述第三沟道结构36的尺寸大于所述第一沟道结构34和所述第二沟道结构35的尺寸。当然，在其他实施例中，所述第一沟道结构34、所述第二沟道结构35和所述第三沟道结构36的结构还可以不相同。所述第一沟道结构34、所述第二沟道结构35和所述第三沟道结构36的尺寸还可以相同或不同。
本实施例中，靠近所述第一角缘321的所述第二沟道结构35排列成背向所述第一角缘321的弧形的角度为100～170度。通过将所述第二沟道结构35排列的弧度限制在100～170度之间，以避免了位于第一角缘321处的第二沟道结构35在制备的过程中受负载效应导致的外延结构生长不良的问题。当然，其他实施例中，所述第二沟道结构35排列的弧度还可以是其他度数，只要能避免位于第一角缘321处的第二沟道结构35受负载效应导致的外延结构生长不良的问题即可。
所述边缘区33包括第二角缘331，所述第二角缘331远离所述核心区31，靠近所述第二角缘331的所述第三沟道结构36排列成背向所述第二角缘331的弧形。具体的，靠近所述第二角缘331的所述第三沟道结构36排列成背向所述第二角缘331的弧形的角度为100～170度。可以理解的是，所述第二角缘331处未设置第三沟道结构36，从而避免第二角缘331处的第三沟道结构36在制备过程中受负载效应导致的外延结构生长不良的问题。通过将所述第三沟道结构36排列的弧度限制在100～170度之间，以避免了位于第二角缘331处的第三沟道结构36在制备的过程中受负载效应导致的外延结构生长不良的问题。当然，其他实施例中，所述第三沟道结构36排列的弧度还可以是其他度数，只要能避免位于第二角缘331处的第三沟道结构36受负载效应导致的外延结构生长不良的问题即可。
以上所揭露的仅为本申请较佳实施例而已，当然不能以此来限定本申请之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本申请权利要求所作的等同变化，仍属于本申请所涵盖的范围。

Claims (15)

1.一种光掩膜，其特征在于，所述光掩膜包括第一区域、第二区域和第三区域，所述第一区域和所述第二区域间隔并均位于所述第三区域同一侧，所述第一区域设有多个第一图案，所述第二区域设有多个第二图案，所述第二区域包括第一角部，所述第一角部远离所述第一区域并靠近所述第三区域，靠近所述第一角部的所述第二图案排列成背向所述第一角部的弧形。
2.如权利要求1所述的光掩膜，其特征在于，靠近所述第一角部的所述第二图案排列成背向所述第一角部的弧形的角度为100～170度。
3.如权利要求1或2所述的光掩膜，其特征在于，所述第三区域设有多个第三图案。
4.如权利要求3所述的光掩膜，其特征在于，所述第三区域包括第二角部，所述第二角部远离所述第一区域，靠近所述第二角部的所述第三图案排列成背向所述第二角部的弧形。
5.如权利要求1-4任一项所述的光掩膜，其特征在于，所述第一图案和所述第二图案遮光。
6.如权利要求1-4任一项所述的光掩膜，其特征在于，所述光掩膜还包括掩膜基体，所述掩膜基体包括主体部分和设置所述第一图案和所述第二图案的设置部分，其中，所述设置部分、所述第一图案和所述第二图案透光，所述主体部分遮光。
7.如权利要求6所述的光掩膜，其特征在于，所述掩膜基体包括相对设置的第一表面及第二表面，所述第一图案和所述第二图案为形成于所述掩膜基体上且连通所述第一表面及所述第二表面的镂空结构。
8.如权利要求7所述的光掩膜，其特征在于，所述光掩膜包括透明的基板以及设置于所述基板上的遮光层，设置有所述遮光层的基板部分构成所述掩膜基体，未设置所述遮光层的基板部分构成所述第一图案和所述第二图案。
9.一种三维存储器的制备方法，其特征在于，所述制备方法包括：
提供半导体结构，其中，所述半导体结构包括依次堆叠的衬底、堆叠结构和光阻层；
提供光掩膜，使用所述光掩膜自所述光阻层背离所述衬底的表面对所述堆叠结构进行光刻，以形成沟道孔，其中，所述光掩模为权利要求1-8任一项中提供的光掩模。
10.如权利要求9所述的制备方法，其特征在于，所述制备方法还包括对所述沟道孔进行干刻蚀，以去除所述沟道孔内的杂质。
11.如权利要求10所述的制备方法，其特征在于，在去除所述沟道孔内的杂质之后，所述制备方法还包括在所述沟道孔底部生长外延结构。
12.一种三维存储器，其特征在于，所述三维存储器包括核心区、虚拟区和边缘区，所述核心区和所述虚拟区间隔并均位于所述边缘区同一侧，所述核心区设有多个第一沟道结构，虚拟区设有多个第二沟道结构，所述虚拟区包括远离核心区且靠近所述边缘区的第一角缘，靠近所述第一角缘的第二沟道结构排列成背向所述第一角缘的弧形。
13.如权利要求12所述的三维存储器，其特征在于，靠近所述第一角缘的所述第二沟道结构排列成背向所述第一角缘的弧形的角度为100～170度。
14.如权利要求13所述的三维存储器，其特征在于，所述边缘区设有多个第三沟道结构。
15.如权利要求14所述的三维存储器，其特征在于，所述边缘区包括第二角缘，所述第二角缘远离所述核心区，靠近所述第二角缘的所述第三沟道结构排列成背向所述第二角缘的弧形。
CN202010474413.9A 2020-05-29 2020-05-29 光掩膜、三维存储器及其制备方法 Active CN111708249B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010474413.9A CN111708249B (zh) 2020-05-29 2020-05-29 光掩膜、三维存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010474413.9A CN111708249B (zh) 2020-05-29 2020-05-29 光掩膜、三维存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN111708249A true CN111708249A (zh) 2020-09-25
CN111708249B CN111708249B (zh) 2021-11-02

Family

ID=72537381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010474413.9A Active CN111708249B (zh) 2020-05-29 2020-05-29 光掩膜、三维存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN111708249B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138248A (ja) * 1998-10-30 2000-05-16 Sony Corp 高精度印刷用マスク及びこれを用いたスクリーン印刷方法
US6197673B1 (en) * 1999-06-08 2001-03-06 United Semiconductor Corp. Method of fabricating passivation of gate electrode
CN1811592A (zh) * 2006-02-15 2006-08-02 友达光电股份有限公司 激光结晶用的光掩模图案结构与阵列
KR20070036203A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 반도체소자의 리세스게이트 제조 방법
CN101005027A (zh) * 2006-01-19 2007-07-25 力晶半导体股份有限公司 掩模层与浅沟槽隔离结构的形成方法
CN108550577A (zh) * 2018-05-17 2018-09-18 长江存储科技有限责任公司 三维存储器以及三维存储器的制造方法
CN109742077A (zh) * 2019-01-02 2019-05-10 长江存储科技有限责任公司 三维存储器及其制造方法
CN110168724A (zh) * 2017-03-07 2019-08-23 长江存储科技有限责任公司 三维存储器器件的沟槽结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138248A (ja) * 1998-10-30 2000-05-16 Sony Corp 高精度印刷用マスク及びこれを用いたスクリーン印刷方法
US6197673B1 (en) * 1999-06-08 2001-03-06 United Semiconductor Corp. Method of fabricating passivation of gate electrode
KR20070036203A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 반도체소자의 리세스게이트 제조 방법
CN101005027A (zh) * 2006-01-19 2007-07-25 力晶半导体股份有限公司 掩模层与浅沟槽隔离结构的形成方法
CN1811592A (zh) * 2006-02-15 2006-08-02 友达光电股份有限公司 激光结晶用的光掩模图案结构与阵列
CN110168724A (zh) * 2017-03-07 2019-08-23 长江存储科技有限责任公司 三维存储器器件的沟槽结构
CN108550577A (zh) * 2018-05-17 2018-09-18 长江存储科技有限责任公司 三维存储器以及三维存储器的制造方法
CN109742077A (zh) * 2019-01-02 2019-05-10 长江存储科技有限责任公司 三维存储器及其制造方法

Also Published As

Publication number Publication date
CN111708249B (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
WO2022205739A1 (zh) 一种图案化方法及半导体结构
KR20130082333A (ko) 반도체 장치의 제조 방법
CN109427552A (zh) 半导体装置的形成方法
JP2008091868A (ja) 半導体素子のリセスゲートの製造方法
CN103390551B (zh) 半导体装置图案化结构的制作方法
CN111708249B (zh) 光掩膜、三维存储器及其制备方法
JP2004133407A5 (zh)
CN110379706B (zh) 一种优化NAND flash双重曝光关键尺寸的方法
CN102915975A (zh) 一种BJT以及BiCMOS的制作方法
CN107785242A (zh) 三重图形化的方法
KR101708606B1 (ko) 반도체 활성 영역 및 분리 구역을 형성하는 이중 패턴화 방법
US11315796B2 (en) Semiconductor structure and fabrication method thereof
CN209785878U (zh) 图形化掩膜层、存储器
KR20110087604A (ko) 반도체 장치의 제조 방법
CN103021855B (zh) 分离栅闪存的有源区制造方法
CN113066908A (zh) 一种图形互补复合衬底、制备方法及led外延片
KR20160094239A (ko) 반도체 장치 및 그 제조 방법
TWI829376B (zh) 半導體結構的製造方法
KR100237751B1 (ko) 반도체 장치의 미세구조 형성 방법
CN108831829B (zh) 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺
TWI573249B (zh) 半導體佈局圖案之製作方法、半導體元件之製作方法以及半導體元件
KR20110001289A (ko) 리소그래피용 마스크
KR20100135094A (ko) 미세 패턴 형성 방법 및 이를 이용한 상변화 메모리 소자 형성 방법
CN104752314A (zh) 一种具有sti结构的半导体器件及制备方法
CN117715506A (zh) 一种空气桥的制备方法及空气桥

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant