CN111696919A - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN111696919A
CN111696919A CN202010715803.0A CN202010715803A CN111696919A CN 111696919 A CN111696919 A CN 111696919A CN 202010715803 A CN202010715803 A CN 202010715803A CN 111696919 A CN111696919 A CN 111696919A
Authority
CN
China
Prior art keywords
layer
substrate
base plate
color
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010715803.0A
Other languages
English (en)
Other versions
CN111696919B (zh
Inventor
高娇
滕用进
林丽敏
邱英彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN202010715803.0A priority Critical patent/CN111696919B/zh
Publication of CN111696919A publication Critical patent/CN111696919A/zh
Application granted granted Critical
Publication of CN111696919B publication Critical patent/CN111696919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本发明公开了一种阵列基板及其制作方法、显示装置，涉及显示技术领域，其中，制作方法包括：提供衬底基板；在衬底基板上制作阵列层，阵列层包括多个驱动晶体管；在阵列层远离衬底基板的一侧制作多个第一导电柱，使第一导电柱分别与不同的驱动晶体管的第一极电连接；在阵列层远离衬底基板的一侧制作第一色阻层，第一色阻层包括多个第一色阻，第一色阻至少包围第一导电柱的侧面，且一个第一导电柱在衬底基板的正投影位于同一第一色阻在衬底基板的正投影范围内；在第一色阻层远离衬底基板的一侧制作第一电极层，将第一电极层和第一导电柱电连接。有利于改善现有技术中色阻打孔困难、孔内残留以及孔内金属爬坡容易出现断线的问题，提高生产良率。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，更具体地，涉及一种阵列基板及其制作方法、显示装置。
背景技术
从CRT(Cathode Ray Tube，阴极射线管)时代到液晶时代，再到现在到来的OLED(Organic Light-Emitting Diode，有机发光二极管)时代，显示行业经历了几十年的发展变得日新月异。显示产业已经与我们的生活息息相关，从传统的手机、平板、电视和PC，再到现在的智能穿戴设备和VR等等都离不开显示技术。
COA(Color Filter On Array，彩色滤光阵列基板)技术是一种将彩色滤光片直接做到阵列基板上的一种集成技术。传统的彩色滤光阵列基板中，需要在色阻(即彩色滤光片)上打孔，由于色阻较厚，存在打孔困难、孔内残留等问题，在孔内形成金属材料时，还存在金属爬坡断线等问题，严重影响产品的生产良率。
发明内容
有鉴于此，本发明提供了一种阵列基板及其制作方法和显示装置，有利于改善现有技术中色阻打孔困难、孔内残留以及孔内金属爬坡容易出现断线的问题，有利于提高产品的生产良率。
第一方面，本申请提供一种阵列基板的制作方法，包括：
提供衬底基板；
在所述衬底基板上制作阵列层，所述阵列层包括多个驱动晶体管；
在所述阵列层远离所述衬底基板的一侧制作多个第一导电柱，使所述第一导电柱分别与不同的驱动晶体管的第一极电连接；
在阵列层远离所述衬底基板的一侧制作第一色阻层，所述第一色阻层包括多个第一色阻，所述第一色阻至少包围所述第一导电柱的侧面，且一个所述第一导电柱在所述衬底基板的正投影位于同一所述第一色阻在所述衬底基板的正投影范围内；
在所述第一色阻层远离所述衬底基板的一侧制作第一电极层，将所述第一电极层和所述第一导电柱电连接。
第二方面，本申请提供一种阵列基板，根据本申请所提供的制作方法制作而成，该阵列基板包括：
衬底基板；
阵列层，设置于所述衬底基板上，包括多个驱动晶体管；
第一电极层，位于所述阵列层远离所述衬底基板的一侧；
第一色阻层，位于所述阵列层与所述第一电极层之间，所述第一色阻层包括多个第一色阻；
第一导电柱，沿垂直于所述衬底基板的方向，所述第一导电柱的一端与所述驱动晶体管电连接，所述第一色阻至少包围所述第一导电柱的侧面，且一个所述第一导电柱在所述衬底基板的正投影位于同一所述第一色阻在所述衬底基板的正投影范围内。
第三方面，本申请提供一种显示装置，包括本申请所提供的阵列基板。
与现有技术相比，本发明提供的阵列基板及其制作方法、显示装置，至少实现了如下的有益效果：
本发明所提供的阵列基板及其制作方法、显示装置中，采用了COA技术，即将第一色阻层集成在了阵列基板上，在制作阵列基板时，在衬底基板上制作阵列层之后，首先在阵列层远离衬底基板的一侧制作多个第一导电柱，使各第一导电柱分别与阵列层上不同的驱动晶体管的第一极电连接，然后再在阵列层远离衬底基板的一侧制作第一色阻层，使第一色阻层中的第一色阻至少包围在第一导电柱的侧面，相当于在各第一色阻的正投影范围内均保留有一个第一导电柱；在第一色阻层远离衬底基板的一侧制作第一电极层时，将第一电极层与第一导电柱电连接，即可实现第一电极层与阵列层中的驱动晶体管的电连接。可见，本发明所提供的阵列基板的制作方法中，先制作第一导电柱再制作第一色阻层，省去了在第一色阻上打较深的孔的过程，从而有利于改善现有技术中在色阻上打孔困难、孔内残留等问题，同时，也有利于避免在较深的孔内形成连接金属时所出现的金属爬坡断线等问题，从而有利于提升产品的生产良率。此外，本发明中，在形成第一色阻层时，使得一个第一导电柱在衬底基板的正投影位于同一第一色阻在衬底基板的正投影范围内，也就是说，第一色阻将第一导电柱的侧壁包裹，能够对第一导电柱起到固定及保护的作用，因而有利于提升驱动晶体管与第一电极层之间电连接的可靠性，因而有利于进一步提升产品的生产良率。
当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1所述为本申请所提供的阵列基板的制作方法的一种流程图；
图2所示为在衬底基板上制作阵列层后的一种示意图；
图3所示为在阵列层上制作第一导电柱后的一种示意图；
图4所示为在阵列层上制作多个第一色阻后的一种示意图；
图5所示为第一色阻与第一导电柱的一种俯视示意图；
图6所示为采用本申请的方法制作的阵列基板的一种示意图；
图7所示为采用本申请的方法制作的阵列基板的另一种示意图；
图8所示为采用本申请的方法制作的阵列基板的另一种示意图；
图9所示为采用本申请的方法制作的阵列基板的一种中间过程图；
图10所示为采用本申请的方法制作的阵列基板的另一种示意图；
图11所示为采用本申请的方法制作的阵列基板的另一种中间过程图；
图12所示为采用本申请的方法制作的阵列基板的另一种示意图；
图13所示为本申请所提供的阵列基板的一种俯视图；
图14所示为本申请实施例所提供的显示装置一种结构图；
图15所示为图14中显示装置的一种AA’截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
现有技术中，采用COA技术制作的阵列基板中，色阻设置在阵列层和像素电极之间，为实现阵列层与像素电极的电连接，需要在色阻上打孔，通常色阻膜层较厚，在较厚的色阻层打孔时，容易存在打孔困难、孔内残留等问题，在孔内形成金属材料时，还存在金属爬坡断线等问题，严重影响产品的生产良率。
有鉴于此，本发明提供了一种阵列基板及其制作方法和显示装置，有利于改善现有技术中色阻打孔困难、孔内残留以及孔内金属爬坡容易出现断线的问题，有利于提高产品的生产良率。
以下将结合附图和具体实施例进行详细说明。
图1所述为本申请所提供的阵列基板的制作方法的一种流程图，请参见图1，一种阵列基板的制作方法，包括：
步骤101、提供衬底基板10；
步骤102、在衬底基板10上制作阵列层20，阵列层20包括多个驱动晶体管21，请参见图2，图2所示为在衬底基板10上制作阵列层20后的一种示意图；
步骤103、在阵列层20远离衬底基板10的一侧制作多个第一导电柱31，使第一导电柱31分别与不同的驱动晶体管21的第一极电连接，请参见图3，图3所示为在阵列层20上制作第一导电柱31后的一种示意图；
步骤104、在阵列层20远离衬底基板10的一侧制作第一色阻层40，第一色阻层40包括多个第一色阻41，第一色阻41至少包围第一导电柱31的侧面，且一个第一导电柱31在衬底基板10的正投影位于同一第一色阻41在衬底基板10的正投影范围内，请参见图4和图5，图4所示为在阵列层20上制作多个第一色阻41后的一种示意图，图5所示为第一色阻41与第一导电柱31的一种俯视示意图；
步骤105、在第一色阻层40远离衬底基板10的一侧制作第一电极层51，将第一电极层51和第一导电柱31电连接，请参见图6，图6所示为采用本申请的方法制作的阵列基板的一种示意图。
具体地，请结合图1至图6，本发明所提供的阵列基板的制作方法中，采用了COA技术，即将第一色阻层40集成在了阵列基板100上，在制作阵列基板100时，在衬底基板10上制作阵列层20之后，即在上述步骤102之后，首先通过步骤103在阵列层20远离衬底基板10的一侧制作多个第一导电柱31，使各第一导电柱31分别于阵列层20上不同的驱动晶体管21的第一极电连接；然后再通过步骤104在阵列层20远离衬底基板10的一侧制作第一色阻层40，使第一色阻层40中的第一色阻41至少包围在第一导电柱31的侧面，相当于在各第一色阻41的正投影范围内均保留有一个第一导电柱31。在第一色阻层40远离衬底基板10的一侧制作第一电极层51时，即上述步骤105中，将第一电极层51与第一导电柱31电连接，即可实现第一电极层51与阵列层20中的驱动晶体管21的电连接。可见，本发明所提供的阵列基板100的制作方法中，先制作第一导电柱31再制作第一色阻层40，省去了在第一色阻41上打较深的孔的过程，从而有利于改善现有技术中在色阻上打孔困难、孔内残留等问题，同时，也有利于避免在较深的孔内形成连接金属时所出现的金属爬坡断线等问题，从而有利于提升产品的生产良率。此外，本发明中，在形成第一色阻层40时，使得一个第一导电柱31在衬底基板10的正投影位于同一第一色阻41在衬底基板10的正投影范围内，也就是说，第一色阻41将第一导电柱31的侧壁包裹，能够对第一导电柱31起到固定及保护的作用，因而有利于提升驱动晶体管21与第一电极层51之间电连接的可靠性，因而有利于进一步提升产品的生产良率。
需要说明的是，本发明所提供的第一色阻层40包括至少三种不同颜色的色阻，例如红色色阻、绿色色阻和蓝色色阻，在制作第一色阻层40时，不同颜色的色阻是分别制作的，比如，先完成各红色色阻的制作后，再进行各绿色色阻的制作，最后再进行各蓝色色阻的制作等。上述步骤104中仅说明了第一色阻层40的整体制作方法，并未详细介绍不同颜色的色阻的制作方法，对于第一色阻层40所包含的色阻的颜色以及不同颜色的色阻的制作顺序，本申请不进行具体限定。
在本发明的一种可选实施例中，请结合图1和图6，本发明所提供的阵列基板100的制作方法中，在第一色阻层40远离衬底基板10的一侧制作第一电极层51之前，即，在上述步骤105之前，还包括：
在第一色阻层40远离衬底基板10的表面制作第一导电层60，在第一导电层60上形成多个第一电连接部61，使各第一电连接部61与第一导电柱31一一对应电连接；
在第一导电层60远离衬底基板10的表面制作平坦层70；
在平坦层70上形成多个第一过孔71，沿垂直于衬底基板10的方向，第一过孔71贯穿平坦层70且暴露至少部分第一电连接部61；
在平坦层70远离衬底基板10的表面制作第二电连接部62，使第二电连接部62与第一电连接部61通过第一过孔71电连接。
具体地，请结合图1和图6，本申请在完成第一色阻层40的制作后，在进行第一电极层51的制作之前，还包括在第一色阻层40远离衬底基板10的表面制作第一电连接部61、平坦层70和第二电连接部62的步骤。具体而言，首先在第一色阻层40远离衬底基板10的表面形成多个第一电连接部61，使第一电连接部61与第一导电柱31一一对应设置且与第一导电柱31一一对应电连接，然后在第一电连接部61远离衬底基板10的表面形成平坦层70，从而为后续膜层的制作形成平坦化的表面，并在平坦层70上形成多个第一过孔71，第一过孔71与第一电连接部61一一对应设置，且每个第一过孔71暴露与其对应的第一电连接部61的至少部分。接着在平坦层70远离衬底基板10的表面形成第二电连接部62，第二电连接部62与第一过孔71一一对应设置，且通过第一过孔71与第一电连接部61一一对应电连接。需要说明的是，通过上述步骤制作的第一电连接部61和第二电连接部62可作为第一电极层51与驱动晶体管21之间的电连接媒介，此种制作方式简单易行，而且能够保证第一电连接部61与第二电连接部62的连接可靠性。此外，当本申请中的阵列基板100具备触控功能时，上述第二电连接部62所在的膜层可与触控引线91所在的膜层共用，如此，在制作触控引线91的同时，即可完成上述第二电连接部62的制作，从而有利于简化阵列基板100的制作工序，提高阵列基板100的生产效率。
在本发明的一种可选实施例中，请继续参见图1和图6，上述步骤105中，在第一色阻层40远离衬底基板10的一侧制作第一电极层51，将第一电极层51和第一导电柱31电连接，具体为：
在第二电连接部62远离衬底基板10的一侧制作第一绝缘层81；
在第一绝缘层81远离衬底基板10的一侧依次制作第二电极层52和第二绝缘层82；
在第一绝缘层81和第二绝缘层82上形成第二过孔72，使第二过孔72暴露至少部分第二电连接部62；
在第二绝缘层82远离衬底基板10的一侧制作第一电极层51，使第一电极层51与第二电连接部62通过第二过孔72电连接。
具体地，当本申请所提供的阵列基板100为液晶显示装置中的阵列基板100时，可在阵列基板100上制作相对设置的第一电极层51和第二电极层52，例如第一电极层51可体现为像素电极层，第二电极层52可体现为公共电极层，在显示过程中，分别向第一电极层51和第二电极层52提供不同的电压，在第一电极层51和第二电极层52之间将形成驱动液晶发生偏转的驱动电压。可选地，本申请在制作第一电极层51之前，先在第二电连接部62远离衬底基板10的一侧制作第一绝缘层81，然后再在第一绝缘层81远离衬底基板10的一侧依次制作第二电极层52和第二绝缘层82，第一电极层51是制作在第二绝缘层82远离衬底基板10的一侧的，如此，第一电极层51和第二电极层52之间由第二绝缘层82隔离。当完成第二绝缘层82的制作后，首先在第二绝缘层82和第一绝缘层81上形成多个第二过孔72，该第二过孔72与第二电连接部62一一对应设置，且第二过孔72暴露与其对应设置的第二电连接部62的至少部分，在第二绝缘层82远离衬底基板10的一侧形成第一电极层51时，第一电极层51通过该第二过孔72与第二电连接部62一一对应电连接，由于第二电连接部62是通过第一过孔71、第一电连接部61与驱动晶体管21电连接的，从而实现了第一电极层51与驱动晶体管21的电连接。可选地，第一电极层51包括多个电极(例如像素电极)，本发明的如此设计，实现了驱动晶体管21与像素电极的一一对应电连接。
图6所示实施例示出了在阵列层20远离衬底基板10的一侧先制作第一色阻层40再制作平坦层70的方案，除此种方式外，在其他一些可选实施例中，还可在阵列层20远离衬底基板10的一侧先制作平坦层70再制作第一色阻层40，例如请参见图7，图7所示为采用本申请的方法制作的阵列基板100的另一种示意图，请结合图1和图7，在阵列层20远离衬底基板10的一侧制作多个第一导电柱31之前，即在上述步骤103之前，还包括：
在阵列层20远离衬底基板10的一侧形成平坦层70；
在平坦层70上形成多个第一过孔71，沿垂直于衬底基板10的方向，第一过孔71贯穿平坦层70且暴露驱动晶体管21的至少部分第一极；
在平坦层70远离衬底基板10的一侧制作第一金属层50，并在第一金属层50上形成多个第一金属部53，第一金属部53与驱动晶体管21的第一极通过第一过孔71电连接。
具体地，图7示出了在阵列层20远离衬底基板10的一侧先制作平坦层70再制作第一色阻层40的方案。在完成阵列层20的制作后，首先在阵列层20远离衬底基板10的一侧形成平坦层70，然后在第一平坦层70上形成多个第一过孔71，该第一过孔71与驱动晶体管21一一对应设置，且各第一过孔71分别暴露与其对应的驱动晶体管21的至少部分第一极，如此，在平坦层70远离衬底基板10的一侧制作第一金属层50时，第一金属层50上的第一金属部53可通过第一过孔71与驱动晶体管21的第一极形成电连接。需要说明的是，当本申请中的阵列基板100具备触控功能时，触控引线91可与上述第一金属层50同层设置，如此，在制作触控引线91的同时即可完成第一金属部53的制作，因而有利于简化阵列基板100的制作工序，提高阵列基板100的生产效率。
采用上述方法制作的阵列基板100中，阵列层20和第一金属层50均位于第一色阻层40靠近衬底基板10的一侧，即将阵列基板100中的电路和走线设置于第一色阻层40与衬底基板10之间，利用第一色阻层40将电路和走线覆盖，从而能够对阵列基板100中的电路和走线起到保护的作用。
在本发明的一种可选实施例中，请参见图1和图7，上述步骤103中，在阵列层20远离衬底基板10的一侧制作多个第一导电柱31，具体为：
在第一金属层50远离衬底基板10的表面制作第一绝缘层81；
在第一绝缘层81上形成多个第三过孔73，第三过孔73沿垂直于衬底基板10的方向贯穿第一绝缘层81，且暴露至少部分第一金属部53；
在第三过孔73对应的位置形成第一导电柱31，使第一导电柱31与第一金属部53电连接。
具体地，当本申请所提供的阵列基板100的制作方法中，第一色阻层40在平坦层70之后制作时，在平坦层70远离衬底基板10的一侧完成第一金属层50的制作后，首先在第一金属层50远离衬底基板10的表面制作第一绝缘层81，用以隔离第一金属层50与第一色阻层40，然后在第一绝缘层81上形成多个第三过孔73，第三过孔73与第一金属部53一一对应设置，且各第三过孔73分别暴露与其对应的第一金属部53的至少部分，在制作第一导电柱31时，将第一导电柱31的至少部分形成于第三过孔73中，从而实现第一导电柱31与第一金属部53的一一对应电连接，进而实现第一导电柱31与驱动晶体管21的第一极的电连接。
需要说明的是，本申请在制作第一导电柱31时，可形成一层导电结构，然后再通过刻蚀等方法去除导电结构中不必要的部分，最终形成多个相互独立的第一导电柱31。当然，本申请中的第一导电柱31还可通过其他可行的方法制作，本申请对此不进行具体限定。
在阵列层20远离衬底基板10的一侧先制作平坦层70再制作第一色阻层40的方案中，例如请继续参见图1和图7，在阵列层20远离衬底基板10的一侧制作第一色阻层40，具体为：在第一绝缘层81远离衬底基板10的表面制作第一色阻层40。由于本实施例是完成阵列层20的制作后，先制作平坦层70、第一金属层50和第一绝缘层81的，因此，第一色阻层40是形成于第一绝缘层81远离衬底基板10的表面的，当第一金属层50上设置有触控引线91时，第一绝缘层81和第一色阻层40共同作用，能够对阵列基板100上的走线层(例如第一金属层50)和电路层(例如阵列层20)起到有效的保护作用。
需要说明的是，图7所示实施例中，在完成第一色阻层40的制作后，还包括在第一色阻层40远离衬底基板10的表面依次制作第二金属部54、第二绝缘层82、第二电极层52、第三绝缘层83和第一电极层51的步骤，其中，第二绝缘层82和第三绝缘层83上制作有过孔，过孔与第二金属部54一一对应且暴露至少部分第二金属部54，在制作第一电极层51时，第一电极层51可通过该过孔实现与第二金属部54的电连接，进而实现与驱动晶体管21的电连接。在用于显示时，分别向第一电极层51和第二电极层52提供电压信号，第一电极层51和第二电极层52之间形成驱动液晶发生偏转的驱动电压，从而驱动液晶发生偏转。
图7所示实施例中，第二电极层52与第一电极层51均设置在第一色阻层40远离衬底基板10的一侧，在本发明的一种可选实施例中，第一电极层51和第二电极层52还可位于第一色阻层40的两侧，请参见图8，图8所示为采用本申请的方法制作的阵列基板100的另一种示意图，体现到制作方法中时，制作方法还包括：在第一绝缘层81远离衬底基板10的表面制作第二电极层52；
在阵列层20远离衬底基板10的一侧制作第一色阻层40，具体为：在第二电极层52远离衬底基板10的表面制作第一色阻层40。
具体地，请参见图8，在平坦层70上完成第一金属层50和第一绝缘层81的制作后，在第一绝缘层81远离衬底基板10的一侧制作第二电极层52和第一导电柱31，本申请并不对第二电极层52和第一导电柱31的制作先后顺序进行限定，可先制作第二电极层52再制作第一导电柱31，也可先制作第一导电柱31再制作第二电极层52。在完成第一导电柱31和第二电极层52的制作后，再在第二电极层52远离衬底基板10的一侧制作第一色阻层40，第一电极层51是制作在第一色阻层40远离衬底基板10的一侧的，如此，第一电极层51和第二电极层52分别设置于第一色阻层40沿垂直于衬底基板10的方向的两侧，当向第一电极层51和第二电极层52分别提供不同的电压时，同样能够在第一电极层51和第二电极层52之间形成压差，进而形成驱动液晶发生偏转的驱动电压。
在本发明的一种可选实施例中，请继续参见图7和图8，本发明所提供的制作方法还包括：在第一色阻层40远离衬底基板10的表面制作第二金属部54和至少一层第三绝缘层83，第二金属部54与第一导电柱31电连接；在第三绝缘层83上形成多个第四过孔74，第四过孔74贯穿第三绝缘层83；
将第一电极层51和第一导电柱31电连接，具体为：将第一电极层51与第二金属部54通过第四过孔74电连接。
具体地，当将第一色阻层40设置在平坦层70远离衬底基板10的一侧时，本申请所提供的制作方法还包括在第一色阻层40远离衬底基板10的一侧制作第二金属部54和第三绝缘层83的步骤，其中，第二金属部54与第一导电柱31一一对应电连接，此处的第三绝缘层83例如可以为钝化层，图7中，第二电极层52与第一电极层51位于第一色阻层40的同一侧时，对应第三绝缘层83的数量为两层；图8中，第二电极层52和第一电极层51分别位于第一色阻层40的两侧时，第三绝缘层83的数量为一层。本申请在第三绝缘层83上制作第四过孔74，第四过孔74与第二金属部54一一对应设置，且第四过孔74暴露与其对应的第二金属部54的至少部分，当在第三绝缘层83远离衬底基板10的一侧形成第一电极层51时，至少部分电极材料进入第四过孔74中，从而实现了第一电极层51与第二金属部54的电连接。图7和图8所示实施例中，同样有利于避免在第一色阻41和第二色阻层42上打孔的步骤，因而同样有利于改善现有技术中在色阻上打孔困难、孔内残留等问题，同时，也有利于避免在较深的孔内形成连接金属时所出现的金属爬坡断线等问题，从而有利于提升产品的生产良率。
图6、图7和图8分别示出了阵列基板100中包括一层色阻层(即第一色阻层40)的情形，在本发明的一种可选实施例中，阵列基板100上还可包括两层或更多层色阻层，请参见图9和图10，图9所示为采用本申请的方法制作的阵列基板100的一种中间过程图，图10所示为采用本申请的方法制作的阵列基板100的另一种示意图，对应本申请所提供的阵列基板100的制作方法中，在阵列层20远离衬底基板10的一侧制作第一色阻层40之后，还包括：
在第一导电柱31远离衬底基板10的一侧制作多个第一导电部99，使第一导电部99与第一导电柱31一一对应电连接，请参见图9；
在第一导电部99远离衬底基板10的一侧制作多个第二导电柱32，使第二导电柱32与第一导电部99一一对应电连接，请继续参见图9；
在第一色阻层40远离衬底基板10的一侧制作第二色阻层42，请参见图10，第二色阻层42包括多个第二色阻43，第二色阻43包围第二导电柱32的侧面，且一个第二导电柱32在衬底基板10的正投影位于同一第二色阻43在衬底基板10的正投影范围内。
具体地，图9和图10示出了在阵列基板100上形成两层色阻层的方案，在完成第一导电柱31和第一色阻层40的制作后，沿垂直于衬底基板10的方向，第一导电柱31的高度与第一色阻层40中第一色阻41的厚度相同，也就是说，在完成第一色阻41的制作后，第一导电柱31远离衬底基板10的表面是暴露的，第一色阻41并未将第一导电柱31远离衬底基板10的表面覆盖。此时，在第一导电柱31远离衬底基板10的表面制作第一导电部99，第一导电部99与第一导电柱31一一对应电连接；接着再在第一导电部99远离衬底基板10的一侧制作多个第二导电柱32，使第二导电柱32与第一导电部99一一对应电连接；然后再在第一导电部99远离衬底基板10的一侧制作第二色阻层42，第二色阻层42中的第二色阻43包围第二导电柱32的侧面，且一个第二导电柱32在衬底基板10的正投影位于同一第二色阻43在衬底基板10的正投影范围内。如此，利用第二色阻43对第二导电柱32的侧面进行包裹，对第二导电柱32起到了固定及保护的作用，有利于实现第二导电柱32与第一导电柱31的可靠电连接。
需要说明的是，当阵列基板100中同时包括第一色阻层40和第二色阻层42时，第一色阻层40和第二色阻层42的厚度均较小，第一色阻层40和第二色阻层42的总厚度与阵列基板100仅包括一层色阻层时的总厚度接近，此种设置方式，使得单层色阻层的厚度均较小，同时使得第一导电柱31和第二导电柱32的高度均较小，从而有利于简化第一色阻层40、第二色阻层42、第一导电柱31和第二导电柱32的制作难度，而且第一导电柱31和第二导电柱32采用搭桥连接的方式也有利于提升第一导电柱31和第二导电柱32的电连接可靠性，进而有利于提高第一电极层51与驱动晶体管21的电连接可靠性。另外，采用第一导电柱31和第二导电柱32搭桥连接的方式，同样有利于避免在第一色阻41和第二色阻43上打孔的步骤，因而同样有利于改善现有技术中在色阻上打孔困难、孔内残留等问题，同时，也有利于避免在较深的孔内形成连接金属时所出现的金属爬坡断线等问题，从而有利于提升产品的生产良率。
图6、图7和图8分别示出了阵列基板100中第一色阻层40的厚度与第一导电柱31的高度相同的情形，在本发明的一种可选实施例中，第一色阻层40的厚度还可大于第一导电柱31的厚度，例如请参见图11和图12，图11所示为采用本申请的方法制作的阵列基板100的另一种中间过程图，图12所示为采用本申请的方法制作的阵列基板100的另一种示意图，在阵列层20远离衬底基板10的一侧制作第一色阻层40时，沿垂直于衬底基板10的方向，第一色阻41的厚度大于第一导电柱31的高度，且在第一色阻41远离衬底基板10的一侧形成至少一凹陷部22，该凹陷部22暴露至少部分第一导电柱31；
本发明所提供的阵列基板的制作方法中，在第一色阻层40远离衬底基板10的一侧制作第一电极层51，将第一电极层51和第一导电柱31电连接，具体为：
请参见图12，在第一色阻层40远离衬底的一侧形成至少一层第四绝缘层84，在第四绝缘层84上形成第五过孔75，使第五过孔75暴露至少部分凹陷部22和至少部分第一导电柱31；
在第四绝缘层84远离衬底基板10的一侧形成第一电极层51，使第一电极层51至少通过第五过孔75和凹陷部22与第一导电柱31电连接。
具体地，请结合图1、图11和图12，本申请在制作第一色阻层40时，第一色阻层40除包裹第一导电柱31的侧面外，第一色阻层40远离衬底基板10的表面还超出了第一导电柱31远离衬底基板10的表面，即沿垂直于衬底基板10的方向，第一色阻层40的厚度大于第一导电柱31的厚度，而且在第一色阻层40远离衬底基板10的一侧形成至少一凹陷部22，该凹陷部22与第一导电柱31一一对应设置，且各凹陷部22分别暴露与其对应的第一导电柱31的至少部分。在制作第一电极层51之前，在第一色阻层40远离衬底基板10的一侧制作至少一层第四绝缘层84，图12所示实施例示出了在第一色阻层40远离衬底基板10的一侧制作一层第四绝缘层84，并在第四绝缘层84上形成多个第五过孔75，第五过孔75与第一导电柱31一一对应设置，且各第五过孔75分别暴露与其对应的第一导电柱31的至少部分，然后再在第四绝缘层84远离衬底基板10的一侧制作多个导电部55，该导电部55通过第五过孔75与第一导电柱31一一对应电连接。在完成导电部55的制作后，在导电部55远离衬底基板10的一侧制作至少一层绝缘层86，在绝缘层86上形成与导电部一一对应的过孔，在该绝缘层86远离衬底基板10的一侧制作第一电极层51的时候，第一电极层51即可通过过孔与导电部55形成电连接，从而实现第一电极层51与驱动晶体管21的电连接。
需要说明的是，第一色阻41上的凹陷部22可在第一色阻41的时候形成，例如在制作第一色阻41时，对凹陷部22所在的位置进行遮挡，避免在凹陷部22对应的位置形成第一色阻41，如此免去了为第一色阻41进行打孔的步骤，该凹陷部22也是与第一色阻41一起形成的，因此有利于改善现有技术中在色阻上打孔困难、孔内残留等问题，同时，也有利于避免在较深的孔内形成连接金属时所出现的金属爬坡断线等问题，从而有利于提升产品的生产良率。当然，在本发明的一些可选实施例中，凹陷部22也可通过开孔的方式形成，在制作第一色阻41时，第一色阻41覆盖在第一导电柱31远离衬底基板的表面。由于第一色阻41中在凹陷部22对应的位置已经制作有第一导电柱31，可选地，沿垂直于衬底基板10的方向，该第一导电柱31的高度大于等于第一色阻41的厚度的一半，因此，在形成凹陷部22时，需要对第一色阻41进行开孔的深度较小，因此，有利于避免对第一色阻41进行大尺寸的开孔时所造成的打孔困难、孔内残留等问题，同时也有利于避免金属材料在孔内爬坡而可能出现的断线的问题，因此同样有利于提升产品的生产良率。
需要说明的是，当第一导电柱31的高度小于第一色阻41的厚度时，图12仅示出了第一色阻层40位于阵列层20与阵列基板100之间的情形，在本申请的一些其他实施例中，此种形式的第一色阻层40和第一导电柱31还可位于平坦层70远离衬底基板10的一侧，本申请对此不再进行赘述。
基于同一发明构思，本申请还提供一种阵列基板100，图13所示为本申请所提供的阵列基板100的一种俯视图，该阵列基板100根据上述任一实施例所提供的制作方法制作而成，阵列基板100的具体结构可参见图6至图12，该阵列基板100包括：
衬底基板10；
阵列层20，设置于衬底基板10上，包括多个驱动晶体管21；
第一电极层51，位于阵列层20远离衬底基板10的一侧；
第一色阻层40，位于阵列层20与第一电极层51之间，第一色阻层40包括多个第一色阻41；
第一导电柱31，沿垂直于衬底基板10的方向，第一导电柱31的一端与驱动晶体管21电连接，第一色阻41至少包围第一导电柱31的侧面，且一个第一导电柱31在衬底基板10的正投影位于同一第一色阻41在衬底基板10的正投影范围内。
具体地，请结合图6-图13，本发明所提供的阵列基板100中，采用了COA技术，即将第一色阻层40集成在了阵列基板100上，在制作阵列基板100时，在衬底基板10上制作阵列层20之后，首先在阵列层20远离衬底基板10的一侧制作多个第一导电柱31，使各第一导电柱31分别与阵列层20上不同的驱动晶体管21的第一极电连接；然后再在阵列层20远离衬底基板10的一侧制作第一色阻层40，使第一色阻层40中的第一色阻41至少包围在第一导电柱31的侧面，相当于在各第一色阻41的正投影范围内均保留有一个第一导电柱31。在第一色阻层40远离衬底基板10的一侧制作第一电极层51时，将第一电极层51与第一导电柱31电连接，即可实现第一电极层51与阵列层20中的驱动晶体管21的电连接。可见，本发明所提供的阵列基板100中，先制作第一导电柱31再制作第一色阻层40，省去了在第一色阻41上打较深的孔的过程，从而有利于改善现有技术中在色阻上打孔困难、孔内残留等问题，同时，也有利于避免在较深的孔内形成连接金属时所出现的金属爬坡断线等问题，从而有利于提升产品的生产良率。此外，本发明中，一个第一导电柱31在衬底基板10的正投影位于同一第一色阻41在衬底基板10的正投影范围内，也就是说，第一色阻41将第一导电柱31的侧壁包裹，能够对第一导电柱31起到固定及保护的作用，因而有利于提升驱动晶体管21与第一电极层51之间电连接的可靠性，因而有利于进一步提升产品的生产良率。
在本发明的一种可选实施例中，请参见图6，本申请所提供的阵列基板100还包括位于第一色阻层40远离衬底基板10一侧的第一导电层60和平坦层70，第一导电层60位于第一色阻层40和平坦层70之间；
第一导电层60包括多个第一电连接部61，第一电连接部61分别与第一导电柱31一一对应电连接；
平坦层70包括多个第一过孔71，沿垂直于衬底基板10的方向，第一过孔71贯穿平坦层70且暴露至少部分第一电连接部61；
阵列基板100还包括多个第二电连接部62，第二电连接部62位于平坦层70远离衬底基板10的一侧，且第二电连接部62与第一电连接部61通过第一过孔71电连接。
具体地，请参见图6，本申请在第一色阻层40远离衬底基板10的表面设置有第一电连接部61、平坦层70和第二电连接部62，其中，第一电连接部61与第一导电柱31一一对应设置且与第一导电柱31一一对应电连接；平坦层70位于第一电连接部61远离衬底基板10的表面，为后续膜层的制作形成平坦化的表面，平坦层70上包括多个第一过孔71，第一过孔71与第一电连接部61一一对应设置，且每个第一过孔71暴露与其对应的第一电连接部61的至少部分。第二电连接部62位于平坦层70远离衬底基板10的表面，第二电连接部62与第一过孔71一一对应设置，且通过第一过孔71与第一电连接部61一一对应电连接。需要说明的是，第一电连接部61和第二电连接部62可作为第一电极层51与驱动晶体管21之间的电连接媒介，此种结构对应的制作方式简单易行，而且能够保证第一电连接部61与第二电连接部62的连接可靠性。此外，当本申请中的阵列基板100具备触控功能时，上述第二电连接部62所在的膜层可与触控引线91所在的膜层共用，如此，在制作触控引线91的同时，即可完成上述第二电连接部62的制作，从而有利于简化阵列基板100的制作工序，提高阵列基板100的生产效率。
图6所示实施例示出了在阵列层20远离衬底基板10的一侧先制作第一色阻层40再制作平坦层70时阵列基板的结构，除此种方式外，在其他一些可选实施例中，还可在阵列层20远离衬底基板10的一侧先制作平坦层70再制作第一色阻层40，在本发明的一种可选实施例中，请参见图7，本申请所提供的阵列基板100还包括位于阵列层20与色阻层之间的平坦层70和第一金属层50，平坦层70位于第一金属层50和阵列层20之间；
平坦层70包括多个第一过孔71，沿垂直于衬底基板10的方向，第一过孔71贯穿平坦层70且暴露驱动晶体管21的至少部分第一极；
第一金属层50包括多个第一金属部53，第一金属部53与驱动晶体管21的第一极通过第一过孔71电连接。
具体地，图7示出了在阵列层20远离衬底基板10的一侧先制作平坦层70再制作第一色阻层40的方案。平坦层70设置在阵列层20与色阻层之间，第一平坦层70上包括多个第一过孔71，该第一过孔71与驱动晶体管21一一对应设置，且各第一过孔71分别暴露与其对应的驱动晶体管21的至少部分第一极，如此，在平坦层70远离衬底基板10的一侧制作第一金属层50时，第一金属层50上的第一金属部53可通过第一过孔71与驱动晶体管21的第一极形成电连接。需要说明的是，当本申请中的阵列基板100具备触控功能时，触控引线91可与上述第一金属层50同层设置，如此，在制作触控引线91的同时即可完成第一金属部53的制作，因而有利于简化阵列基板100的制作工序，提高阵列基板100的生产效率。此外，阵列层20和第一金属层50均位于第一色阻层40靠近衬底基板10的一侧，即将阵列基板100中的电路和走线设置于第一色阻层40与衬底基板10之间，利用第一色阻层40将电路和走线覆盖，从而能够对阵列基板100中的电路和走线起到保护的作用。
在本发明的一种可选实施例中，还包括第二电极层52，请参见图7，第二电极层52位于第一色阻层40与第一电极层51之间，或者，请参见图8，第二电极层52位于第一色阻层40与第一金属层50之间。
具体地，图7所示实施例中，第二电极层52与第一电极层51均设置在第一色阻层40远离衬底基板10的一侧，图8所示实施例中，第一电极层51和第二电极层52还可位于第一色阻层40的两侧，当向第一电极层51和第二电极层52分别提供不同的电压时，同均能够在第一电极层51和第二电极层52之间形成压差，进而形成驱动液晶发生偏转的驱动电压。
图6、图7和图8分别示出了阵列基板100中包括一层色阻层(即第一色阻层40)的情形，在本发明的一种可选实施例中，阵列基板100上还可包括两层或更多层色阻层，在本发明的一种可选实施例中，请参见图9和图10，阵列基板100还包括多个第二导电柱32和多个第二色阻层42；第二导电柱32位于第一导电柱31远离衬底基板10的一侧，且与第一导电柱31一一对应电连接；
第二色阻层42包括多个第二色阻43，第二色阻43包围第二导电柱32的侧面，且一个第二导电柱32在衬底基板10的正投影位于同一第二色阻43在衬底基板10的正投影范围内。
具体地，图10示出了在阵列基板100上形成两层色阻层的方案，分别为第一色阻层40和第二色阻层42，沿垂直于衬底基板10的方向，第一导电柱31的高度与第一色阻层40中第一色阻41的厚度相同，也就是说，在完成第一色阻41的制作后，第一导电柱31远离衬底基板10的表面是暴露的，第一色阻41并未将第一导电柱31远离衬底基板10的表面覆盖。此时，在第一导电柱31远离衬底基板10的表面制作第一导电部99，第一导电部99与第一导电柱31一一对应电连接；接着再在第一导电部99远离衬底基板10的一侧制作多个第二导电柱32，使第二导电柱32与第一导电部99一一对应电连接；然后再在第一导电部99远离衬底基板10的一侧制作第二色阻层42，第二色阻层42中的第二色阻43包围第二导电柱32的侧面，且一个第二导电柱32在衬底基板10的正投影位于同一第二色阻43在衬底基板10的正投影范围内。如此，利用第二色阻43对第二导电柱32的侧面进行包裹，对第二导电柱32起到了固定及保护的作用，有利于实现第二导电柱32与第一导电柱31的可靠电连接。
需要说明的是，当阵列基板100中同时包括第一色阻层40和第二色阻层42时，第一色阻层40和第二色阻层42的厚度均较小，第一色阻层40和第二色阻层42的总厚度与阵列基板100仅包括一层色阻层时的总厚度接近，此种设置方式，使得单层色阻层的厚度均较小，同时使得第一导电柱31和第二导电柱32的高度均较小，从而有利于简化色阻层、第一导电柱31和第二导电柱32的制作难度，而且第一导电柱31和第二导电柱32采用搭桥连接的方式也有利于提升第一导电柱31和第二导电柱32的电连接可靠性，进而有利于提高第一电极层51与驱动晶体管21的电连接可靠性。另外，采用第一导电柱31和第二导电柱32搭桥连接的方式，同样有利于避免在第一色阻41和第二色阻层42上打孔的步骤，因而同样有利于改善现有技术中在色阻上打孔困难、孔内残留等问题，同时，也有利于避免在较深的孔内形成连接金属时所出现的金属爬坡断线等问题，从而有利于提升产品的生产良率。
图6、图7和图8分别示出了阵列基板100中第一色阻层40的厚度与第一导电柱31的高度相同的情形，在本发明的一种可选实施例中，请参见图11和图12，沿垂直于衬底基板10的方向，第一色阻41的厚度大于第一导电柱31的高度，且第一色阻41远离衬底基板10的一侧包括至少一凹陷部22，该凹陷部22暴露至少部分第一导电柱31；第一电极层51与第一导电柱31至少通过凹陷部22电连接。
具体地，请继续参见图11和图12，第一色阻41上的凹陷部22可在第一色阻41的时候形成，例如在制作第一色阻41时，对凹陷部22所在的位置进行遮挡，避免在凹陷部22对应的位置形成第一色阻41，如此免去了为第一色阻41进行打孔的步骤，该凹陷部22也是与第一色阻41一起形成的，因此有利于改善现有技术中在色阻上打孔困难、孔内残留等问题，同时，也有利于避免在较深的孔内形成连接金属时所出现的金属爬坡断线等问题，从而有利于提升产品的生产良率。当然，在本发明的一些可选实施例中，凹陷部22也可通过开孔的方式形成，由于第一色阻41中在凹陷部22对应的位置已经制作有第一导电柱31，可选地，沿垂直于衬底基板10的方向，该第一导电柱31的高度大于等于第一色阻41的厚度的一半，因此，在形成凹陷部22时，需要对第一色阻41进行开孔的深度较小，因此，有利于避免对第一色阻41进行大尺寸的开孔时所造成的打孔困难、孔内残留等问题，同时也有利于避免金属材料在孔内爬坡而可能出现的断线的问题，因此同样有利于提升产品的生产良率。
基于同一发明构思，本申请还提供一种显示装置200，图14所示为本申请实施例所提供的显示装置200的一种结构图，图15所示为图14中显示装置的一种AA’截面图，该显示装置包括阵列基板100，该阵列基板100为本申请上述实施例所提供的阵列基板。可选地，显示装置200还包括与阵列基板100相对设置的对置基板300，对置基板300和阵列基板100之间设置有支撑柱201，对置基板300和阵列基板100之间还可填充液晶。需要说明的是，本申请实施例所提供的显示装置200的实施例可参见上述阵列基板的实施例，重复之处不再赘述。本申请所提供的显示装置200可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有现实功能的产品或部件。
需要说明的是，本申请所提供的显示装置尤其适用于车载显示装置，例如车载曲面显示装置。
综上，本发明所提供的阵列基板及其制作方法、显示装置，至少实现了如下的有益效果：
本发明所提供的阵列基板及其制作方法、显示装置中，采用了COA技术，即将第一色阻层集成在了阵列基板上，在制作阵列基板时，在衬底基板上制作阵列层之后，首先在阵列层远离衬底基板的一侧制作多个第一导电柱，使各第一导电柱分别与阵列层上不同的驱动晶体管的第一极电连接，然后再在阵列层远离衬底基板的一侧制作第一色阻层，使第一色阻层中的第一色阻至少包围在第一导电柱的侧面，相当于在各第一色阻的正投影范围内均保留有一个第一导电柱；在第一色阻层远离衬底基板的一侧制作第一电极层时，将第一电极层与第一导电柱电连接，即可实现第一电极层与阵列层中的驱动晶体管的电连接。可见，本发明所提供的阵列基板的制作方法中，先制作第一导电柱再制作第一色阻层，省去了在第一色阻上打较深的孔的过程，从而有利于改善现有技术中在色阻上打孔困难、孔内残留等问题，同时，也有利于避免在较深的孔内形成连接金属时所出现的金属爬坡断线等问题，从而有利于提升产品的生产良率。此外，本发明中，在形成第一色阻层时，使得一个第一导电柱在衬底基板的正投影位于同一第一色阻在衬底基板的正投影范围内，也就是说，第一色阻将第一导电柱的侧壁包裹，能够对第一导电柱起到固定及保护的作用，因而有利于提升驱动晶体管与第一电极层之间电连接的可靠性，因而有利于进一步提升产品的生产良率。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (17)

1.一种阵列基板的制作方法，其特征在于，包括：
提供衬底基板；
在所述衬底基板上制作阵列层，所述阵列层包括多个驱动晶体管；
在所述阵列层远离所述衬底基板的一侧制作多个第一导电柱，使所述第一导电柱分别与不同的驱动晶体管的第一极电连接；
在阵列层远离所述衬底基板的一侧制作第一色阻层，所述第一色阻层包括多个第一色阻，所述第一色阻至少包围所述第一导电柱的侧面，且一个所述第一导电柱在所述衬底基板的正投影位于同一所述第一色阻在所述衬底基板的正投影范围内；
在所述第一色阻层远离所述衬底基板的一侧制作第一电极层，将所述第一电极层和所述第一导电柱电连接。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，在所述第一色阻层远离所述衬底基板的一侧制作第一电极层之前，还包括：
在所述第一色阻层远离所述衬底基板的表面制作第一导电层，在所述第一导电层上形成多个第一电连接部，使各所述第一电连接部与所述第一导电柱一一对应电连接；
在所述第一导电层远离所述衬底基板的表面制作平坦层；
在所述平坦层上形成多个第一过孔，沿垂直于所述衬底基板的方向，所述第一过孔贯穿所述平坦层且暴露至少部分所述第一电连接部；
在所述平坦层远离所述衬底基板的表面制作第二电连接部，使所述第二电连接部与所述第一电连接部通过所述第一过孔电连接。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，在所述第一色阻层远离所述衬底基板的一侧制作第一电极层，将所述第一电极层和所述第一导电柱电连接，具体为：
在所述第二电连接部远离所述衬底基板的一侧制作第一绝缘层；
在所述第一绝缘层远离所述衬底基板的一侧依次制作第二电极层和第二绝缘层；
在所述第一绝缘层和所述第二绝缘层上形成第二过孔，使所述第二过孔暴露至少部分所述第二电连接部；
在所述第二绝缘层远离所述衬底基板的一侧制作所述第一电极层，使所述第一电极层与所述第二电连接部通过所述第二过孔电连接。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，在所述阵列层远离所述衬底基板的一侧制作多个第一导电柱之前，还包括：
在所述阵列层远离所述衬底基板的一侧形成平坦层；
在所述平坦层上形成多个第一过孔，沿垂直于所述衬底基板的方向，所述第一过孔贯穿所述平坦层且暴露所述驱动晶体管的至少部分所述第一极；
在所述平坦层远离所述衬底基板的一侧制作第一金属层，并在所述第一金属层上形成多个第一金属部，所述第一金属部与所述驱动晶体管的所述第一极通过所述第一过孔电连接。
5.根据权利要求4所述的阵列基板的制作方法，其特征在于，在所述阵列层远离所述衬底基板的一侧制作多个第一导电柱，具体为：
在所述第一金属层远离所述衬底基板的表面制作第一绝缘层；
在所述第一绝缘层上形成多个第三过孔，所述第三过孔沿垂直于所述衬底基板的方向贯穿所述第一绝缘层，且暴露至少部分所述第一金属部；
在所述第三过孔对应的位置形成所述第一导电柱，使所述第一导电柱与所述第一金属部电连接。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，在阵列层远离所述衬底基板的一侧制作第一色阻层，具体为：在所述第一绝缘层远离所述衬底基板的表面制作第一色阻层。
7.根据权利要求5所述的阵列基板的制作方法，其特征在于，还包括：在所述第一绝缘层远离所述衬底基板的表面制作第二电极层；
在阵列层远离所述衬底基板的一侧制作第一色阻层，具体为：在所述第二电极层远离所述衬底基板的表面制作第一色阻层。
8.根据权利要求6或7所述的阵列基板的制作方法，其特征在于，还包括：在所述第一色阻层远离所述衬底基板的表面制作第二金属部和至少一层第三绝缘层，所述第二金属部与所述第一导电柱电连接；在第三绝缘层上形成多个第四过孔，所述第四过孔贯穿所述第三绝缘层；
所述将所述第一电极层和所述第一导电柱电连接，具体为：将所述第一电极层与所述第二金属部通过所述第四过孔电连接。
9.根据权利要求1所述的阵列基板的制作方法，其特征在于，在阵列层远离所述衬底基板的一侧制作第一色阻层之后，还包括：
在所述第一导电柱远离所述衬底基板的一侧制作多个第一导电部，使第一导电部与所述第一导电柱一一对应电连接；
在所述第一导电部远离所述衬底基板的一侧制作多个第二导电柱，使第二导电柱与所述第一导电部一一对应电连接；
在所述第一色阻层远离衬底基板的一侧制作第二色阻层，所述第二色阻层包括多个第二色阻，所述第二色阻包围所述第二导电柱的侧面，且一个所述第二导电柱在所述衬底基板的正投影位于同一所述第二色阻在所述衬底基板的正投影范围内。
10.根据权利要求1所述的阵列基板的制作方法，其特征在于，在阵列层远离所述衬底基板的一侧制作第一色阻层时，沿垂直于所述衬底基板的方向，所述第一色阻的厚度大于所述第一导电柱的高度，且在所述第一色阻远离所述衬底基板的一侧形成至少一凹陷部，该凹陷部暴露至少部分所述第一导电柱；
在所述第一色阻层远离所述衬底基板的一侧制作第一电极层，将所述第一电极层和所述第一导电柱电连接，具体为：
在所述第一色阻层远离所述衬底的一侧形成至少一层第四绝缘层，在第四绝缘层上形成第五过孔，使第五过孔暴露至少部分所述凹陷部和至少部分所述第一导电柱；
在所述第四绝缘层远离所述衬底基板的一侧形成所述第一电极层，使所述第一电极层至少通过所述第五过孔和所述凹陷部与所述第一导电柱电连接。
11.一种阵列基板，根据权利要求1至10中任一所述的制作方法制作而成，其特征在于，所述阵列基板包括：
衬底基板；
阵列层，设置于所述衬底基板上，包括多个驱动晶体管；
第一电极层，位于所述阵列层远离所述衬底基板的一侧；
第一色阻层，位于所述阵列层与所述第一电极层之间，所述第一色阻层包括多个第一色阻；
第一导电柱，沿垂直于所述衬底基板的方向，所述第一导电柱的一端与所述驱动晶体管电连接，所述第一色阻至少包围所述第一导电柱的侧面，且一个所述第一导电柱在所述衬底基板的正投影位于同一所述第一色阻在所述衬底基板的正投影范围内。
12.根据权利要求11所述的阵列基板，其特征在于，还包括位于所述第一色阻层远离所述衬底基板一侧的第一导电层和平坦层，所述第一导电层位于所述第一色阻层和所述平坦层之间；
所述第一导电层包括多个第一电连接部，所述第一电连接部分别与所述第一导电柱一一对应电连接；
所述平坦层包括多个第一过孔，沿垂直于所述衬底基板的方向，所述第一过孔贯穿所述平坦层且暴露至少部分所述第一电连接部；
所述阵列基板还包括多个第二电连接部，所述第二电连接部位于所述平坦层远离所述衬底基板的一侧，且所述第二电连接部与所述第一电连接部通过所述第一过孔电连接。
13.根据权利要求11所述的阵列基板，其特征在于，还包括位于所述阵列层与所述色阻层之间的平坦层和第一金属层，所述平坦层位于所述第一金属层和所述阵列层之间；
所述平坦层包括多个第一过孔，沿垂直于所述衬底基板的方向，所述第一过孔贯穿所述平坦层且暴露所述驱动晶体管的至少部分所述第一极；
所述第一金属层包括多个第一金属部，所述第一金属部与所述驱动晶体管的所述第一极通过所述第一过孔电连接。
14.根据权利要求13所述的阵列基板，其特征在于，还包括第二电极层，所述第二电极层位于所述第一色阻层与所述第一电极层之间，或者，所述第二电极层位于所述第一色阻层与所述第一金属层之间。
15.根据权利要求11所述的阵列基板，其特征在于，还包括多个第二导电柱和多个第二色阻层；所述第二导电柱位于所述第一导电柱远离所述衬底基板的一侧，且与所述第一导电柱一一对应电连接；
所述第二色阻层包括多个第二色阻，所述第二色阻包围所述第二导电柱的侧面，且一个所述第二导电柱在所述衬底基板的正投影位于同一所述第二色阻在所述衬底基板的正投影范围内。
16.根据权利要求11所述的阵列基板，其特征在于，沿垂直于所述衬底基板的方向，所述第一色阻的厚度大于所述第一导电柱的高度，且所述第一色阻远离所述衬底基板的一侧包括至少一凹陷部，该凹陷部暴露至少部分所述第一导电柱；所述第一电极层与所述第一导电柱至少通过所述凹陷部电连接。
17.一种显示装置，其特征在于，包括权利要求11至16中任一所述的阵列基板。
CN202010715803.0A 2020-07-23 2020-07-23 阵列基板及其制作方法、显示装置 Active CN111696919B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010715803.0A CN111696919B (zh) 2020-07-23 2020-07-23 阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010715803.0A CN111696919B (zh) 2020-07-23 2020-07-23 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN111696919A true CN111696919A (zh) 2020-09-22
CN111696919B CN111696919B (zh) 2022-08-12

Family

ID=72486634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010715803.0A Active CN111696919B (zh) 2020-07-23 2020-07-23 阵列基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN111696919B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023273209A1 (zh) * 2021-06-30 2023-01-05 厦门天马微电子有限公司 阵列基板及其制备方法、显示面板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552024A (zh) * 2016-03-14 2016-05-04 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
TW201624082A (zh) * 2014-12-31 2016-07-01 業鑫科技顧問股份有限公司 薄膜電晶體基板、其製作方法及顯示面板
CN105954953A (zh) * 2016-07-13 2016-09-21 深圳市华星光电技术有限公司 液晶显示面板和显示装置
US20170358674A1 (en) * 2014-11-28 2017-12-14 Sharp Kabushiki Kaisha Semiconductor device, and manufacturing method for same
CN109375405A (zh) * 2018-11-30 2019-02-22 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN111381411A (zh) * 2020-04-30 2020-07-07 厦门天马微电子有限公司 阵列基板、显示面板和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170358674A1 (en) * 2014-11-28 2017-12-14 Sharp Kabushiki Kaisha Semiconductor device, and manufacturing method for same
TW201624082A (zh) * 2014-12-31 2016-07-01 業鑫科技顧問股份有限公司 薄膜電晶體基板、其製作方法及顯示面板
CN105552024A (zh) * 2016-03-14 2016-05-04 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105954953A (zh) * 2016-07-13 2016-09-21 深圳市华星光电技术有限公司 液晶显示面板和显示装置
CN109375405A (zh) * 2018-11-30 2019-02-22 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN111381411A (zh) * 2020-04-30 2020-07-07 厦门天马微电子有限公司 阵列基板、显示面板和显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023273209A1 (zh) * 2021-06-30 2023-01-05 厦门天马微电子有限公司 阵列基板及其制备方法、显示面板和显示装置

Also Published As

Publication number Publication date
CN111696919B (zh) 2022-08-12

Similar Documents

Publication Publication Date Title
US11488987B2 (en) Display substrate, splicing screen and manufacturing method thereof
CN107302016B (zh) 一种有机发光二极管显示面板及其制作方法
EP3088951B1 (en) Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus
CN109148529B (zh) 基板及显示装置
CN100539245C (zh) 有机电致发光显示设备及其制造方法
US10825842B2 (en) Display panel and manufacturing method thereof, display device
US10700143B2 (en) Touch display substrate, touch display apparatus having the same, pixel arrangement, and fabricating method thereof
CN109698160B (zh) 阵列基板及其制作方法、显示面板、显示装置
WO2022001405A1 (zh) 显示基板及其制备方法、显示装置
CN105655378A (zh) 一种阵列基板和oled显示面板、制备方法及显示装置
WO2022237017A1 (zh) 显示面板及其制作方法、显示装置
US7656468B2 (en) Display device and manufacturing method of the display device
WO2022142119A1 (zh) 显示面板及其制备方法
CN111696919B (zh) 阵列基板及其制作方法、显示装置
US11893178B2 (en) Display panel, display device and method for fabricating the display panel
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
JP2013218126A (ja) 表示装置
CN105652545A (zh) 显示面板、显示面板的制造方法以及显示装置
CN112015302A (zh) 显示面板和显示装置
CN109671724B (zh) 发光面板及显示装置
CN111697011B (zh) 阵列基板及显示装置
CN112269488B (zh) 触控基板及其制备方法、显示装置
CN110504292B (zh) 阵列基板、显示面板及显示装置
WO2023039953A1 (zh) 显示面板及其制备方法
CN113851491A (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant