CN111681688A - 低电压敏感放大器的钳位电路 - Google Patents

低电压敏感放大器的钳位电路 Download PDF

Info

Publication number
CN111681688A
CN111681688A CN202010465027.3A CN202010465027A CN111681688A CN 111681688 A CN111681688 A CN 111681688A CN 202010465027 A CN202010465027 A CN 202010465027A CN 111681688 A CN111681688 A CN 111681688A
Authority
CN
China
Prior art keywords
nmos tube
circuit
voltage
tube
clamping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010465027.3A
Other languages
English (en)
Other versions
CN111681688B (zh
Inventor
黄明永
肖军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010465027.3A priority Critical patent/CN111681688B/zh
Publication of CN111681688A publication Critical patent/CN111681688A/zh
Application granted granted Critical
Publication of CN111681688B publication Critical patent/CN111681688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Read Only Memory (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种低电压敏感放大器的钳位电路，给Flash存储器在读数据时提供位线的读取电压，所述钳位电路包含有两个电源端、两个接地端、一个参考电流输入端以及钳位电压输出端；所述的钳位电路包含有PMOS管以及第一～第三NMOS管，所述第一PMOS管的栅极接地，其源极接电源；所述第一NMOS与第二NMOS管进行串联，第一NMOS管的栅极接电源，第二NMOS管的源极接地；所述第三NMOS管的漏极接参考电流输入端，第三NMOS管的源极为钳位电路的钳位电压输出端；第三NMOS管的栅极与PMOS管的漏极连接，该处形成第一节点电压；所述第二NMOS管的栅极接钳位电路输出端，所述钳位电路输出端为第二节点电压；所述第二NMOS管形成第二节点到第一节点电位的负反馈电路。

Description

低电压敏感放大器的钳位电路
技术领域
本发明涉及半导体集成电路设计领域，特别是指一种适用于flash存储器读写控制的1.2V低电压敏感放大器的钳位电路。
背景技术
Flash 存储器属于内存器件的一种，是一种非易失性（ Non-Volatile ）内存。闪存的物理特性与常见的内存有根本性的差异：目前各类 DDR、SDRAM 或者 RDRAM 都属于挥发性内存，只要停止电流供应内存中的数据便无法保持。
图1所示的是现有的一种存储器的电路结构，包括读写控制电路以及存储单元，读写控制电路中包含有电流源电路、钳位电路、比较输出电路，由CMOS电路构成的存储单元。电流源电路和预充电管给钳位电路提供E点电位，钳位电路如图中方框所示，钳位电路包括一个NMOS1管以及一个CMOS（PMOS及NMOS0）。
Flash 存储器在读的时候需要在BL上面加一个相对准确的电压约0.6V，再在Wordline（字线WL）上面加高压。这样通过比较通过BL方向电流的大小来判断cell0还是cell1。
需要一个电路来产生0.6V的电压。我们称这个电路为钳位电路。在电源电压较低的情况下，这个传统的钳位电路不能正常工作：
如图1所示，C 点电压取决于钳位电路中晶体管NMOS0和PMOS的栅极宽长比W/L，以及Vdd电压及NMOS0的阈值电压。
D点电压等于C点电压减去Vth(NMOS1)；当电源电压低于或者接近Vth(NMOS1)+Vth(PMOS)的时候，这个钳位电压电路就不能正常工作了。为了解决这个问题，需要设计一种新的电路结构。
发明内容
本发明所要解决的技术问题在于提供一种低电压敏感放大器的钳位电路。
为解决上述问题，本发明提供一种低电压敏感放大器的钳位电路，其特征在于：所述钳位电路给Flash存储器在读数据时提供位线的读取电压，所述钳位电路包含有两个电源端、两个接地端、一个参考电流输入端以及钳位电压输出端。
所述的钳位电路包含有PMOS管以及第一～第三NMOS管，所述第一PMOS管的栅极接地，保持常开，其源极接电源。
所述第一NMOS与第二NMOS管进行串联，即第二NMOS管的漏极接第一NMOS管的源极，第一NMOS管的栅极接电源，第二NMOS管的源极接地。
所述第三NMOS管的漏极接参考电流输入端，第三NMOS管的源极为钳位电路的钳位电压输出端；第三NMOS管的栅极与PMOS管的漏极连接，该处形成第一节点电压。
所述第二NMOS管的栅极接钳位电路输出端，所述钳位电路输出端为第二节点电压。
所述第二NMOS管形成第二节点到第一节点电位的负反馈电路。
进一步的改进是，通过调节所述PMOS管的栅极宽敞比来控制PMOS管导通的强弱。
进一步的改进是，所述第一NMOS管与第三NMOS管形成Cascode结构，提高整个环路的增益。
进一步的改进是，所述第三NMOS管采用1.2V耗尽型NMOS管，使第一节点电位电压低于电源电压，以保证第二节点电压接近0.6V。
进一步的改进是，所述第一节点电压通过调节PMOS管，以及串联的第一NMOS和第二NMOS的导通强弱来控制第一节点电压。
进一步的改进是，所述的钳位电路工作电压为1.2V。
进一步的改进是，所述的钳位电路工作于偏置电流源及预充电管的后端，其钳位电压输出提供给Flash存储器的读写控制电路，读写控制电路对存储器单元的数据读写进行控制
进一步的改进是，所述的偏置电流源为比例电流源，其输出电流为参考电流的30%。
本发明所述的低电压敏感放大器的钳位电路，通过一栅极接地的PMOS管，保持常开，通过调节PMOS管的宽长比来调节PMOS管的导通强弱，通过第二NMOS管形成负反馈，将第二节点电压反馈到第一节点，第三NMOS管为1.2V耗尽管，保证第一节点电压低于电源电压，这样使得第二节点电压能够达到0.6V，保证钳位电压的稳定。
附图说明
图1 是现有的存储器的电路结构，包括读写控制电路以及存储单元。
图2 是本发明提供的包含有改进的钳位电路单元的存储器的读写控制电路结构。
具体实施方式
本发明所述的一种低电压敏感放大器的钳位电路的一实施例如图2所示，所述钳位电路给Flash存储器在读数据时提供位线上的钳位电压，所述钳位电路工作电压1.2V，包含有两个电源端、两个接地端、一个参考电流输入端以及钳位电压输出端。
所述的钳位电路为图2中所示的方框内的结构部分，由4管单元组成，包含有PMOS管以及第一～第三NMOS管（对应NMOS1～NMOS3），所述PMOS管的栅极接地Gnd，保持常开，其源极接电源。
所述第一NMOS与第二NMOS管进行串联，即第二NMOS管的漏极接第一NMOS管的源极，第一NMOS管的栅极接电源，第二NMOS管的源极接地；第一NMOS管的漏极接PMOS管的漏极。
所述第三NMOS管的漏极接参考电流输入端，第三NMOS管的源极为钳位电路的钳位电压输出端；第三NMOS管的栅极与PMOS管的漏极连接，该处形成第一节点C，具有第一节点电压VC。
所述第二NMOS管的栅极接钳位电路输出端，所述钳位电路输出端为第二节点D，具有第二节点电压VD。
所述第二NMOS管形成第二节点D到第一节点C电位的负反馈电路。
以上是钳位电路的主要电路结构，在整个Flash存储器的读写控制电路中，还包含有偏置电流源、预充电电路、开关电路、存储单元以及比较器电路，所述偏置电流源为一比例镜像电流源，其输出电流为参考电流的30%。
所述预充电电路在控制信号作用下对第三NMOS管的漏端节点进行预充电，使该节点达到预定电位。
所述的开关电路为传输门电路，包含两个级联的传输门，两个传输门的结构相同，均包括一NMOS 管和一PMOS管，对称连接，由于传输门晶体管源漏对称，因此传输门输入端及输出端可互换；一级传输门的一传输端连接电流钳位电路的D节点，二级传输门的一传输端连接至Flash存储单元的位线BL上。将钳位电路的D节点电位传输到存储单元的位线上。所述开关电路的控制信号包含VDD或0电位，以及-1/3Vdd、2/3Vdd。传输门的两个控制端分别控制传输门中NMOS和PMOS，互为互补信号，这样可以保证无论控制信号如何，传输门中至少有一个晶体管在导通状态，如图2中所示的传输门，左侧输入信号为VDD或者0电位，对应右侧的输入控制信号为-1/3Vdd或者是2/3Vdd，即当左侧的NMOS管的控制栅极输入信号电平为Vdd时，传输门中左侧的NMOS管导通，同时右侧的PMOS管的控制栅极输入信号电平为低电平，比如为-1/3Vdd时，右侧的PMOS管导通。
所述比较器电路包含有一比较器，在比较器的输出端再依次接两级缓冲器，将比较器的比较结果进行输出。所述比较器的反向输入端连接E节点，正向输入端连接偏置电流源的参考电压Vref。
所述的钳位电路工作于偏置电流源及预充电电路的后端，其钳位电压输出提供给Flash存储器的开关电路，所述开关电路在控制信号的控制下将钳位电压传输到存储器单元的位线上。
偏置电流源为钳位电路提供参考电压Vref以及输出参考电流，所述的偏置电流源为比例电流源，其输出的参考电流为其自身参考的30%，另外，预充电电路为钳位电路在充电控制信号的控制下进行充电，所述充电的节点为E节点，如图2所示，在收到充电信号时，预充电电路对E节点电位充电至1.2V。
钳位电路的D节点为钳位电压输出端，其连接开关电路，也就是传输门，传输门在控制信号的控制下将D节点电压传递至存储器单元的位线上。
上述电路一起构成Flash存储器的数据读取电路，数据读取电路用于读取Flash存储单元Cell 中存储的数据，该Flash存储单元Cell 存储的数据为1 或0，存储单元Cell 的存储管栅极连接到字线WL，漏极连接到位线BL，源极接地。
上述电路中，其中通过调节钳位电路中所述PMOS管的栅极宽长比来控制PMOS管导通的强弱。
所述第一NMOS管与第三NMOS管形成Cascode结构，提高整个环路的增益。
所述第三NMOS管采用1.2V耗尽型NMOS管，使第一节点C电位电压低于电源电压Vdd，C点电位为Vdd-Vth，以保证第二节点D的电压能够钳位在接近0.6V。
所述第一节点C的电压通过调节PMOS管的宽长比W/L，以及串联的第一NMOS和第二NMOS的导通强弱来控制第一节点C的电压。
第二NMOS的控制栅极连接到D节点，形成D点到C点的负反馈。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种低电压敏感放大器的钳位电路，其特征在于：所述钳位电路工作于偏置电流源与预充电电路和开关电路之间，给Flash存储器在读数据时提供位线的钳位电压，所述钳位电路包含有两个电源端、两个接地端、一个参考电流输入端以及钳位电压输出端；
所述的钳位电路包含有PMOS管以及第一～第三NMOS管，所述第一PMOS管的栅极接地，保持常开，其源极接电源；
所述第一NMOS与第二NMOS管进行串联，即第二NMOS管的漏极接第一NMOS管的源极，第一NMOS管的栅极接电源，第二NMOS管的源极接地；第一NMOS管的漏极接PMOS管的漏极；
所述第三NMOS管的漏极接参考电流输入端，第三NMOS管的源极为钳位电路的钳位电压输出端；第三NMOS管的栅极与PMOS管的漏极连接，该处形成第一节点电压；
所述第二NMOS管的栅极接钳位电路输出端，所述钳位电路输出端为第二节点电压；
所述第二NMOS管形成第二节点到第一节点电位的负反馈电路。
2.如权利要求1所述的低电压敏感放大器的钳位电路，其特征在于：通过调节所述PMOS管的栅极宽长比来控制PMOS管导通的强弱。
3.如权利要求1所述的低电压敏感放大器的钳位电路，其特征在于：所述第一NMOS管与第三NMOS管形成Cascode结构，提高整个环路的增益。
4.如权利要求1所述的低电压敏感放大器的钳位电路，其特征在于：所述第三NMOS管采用1.2V耗尽型NMOS管，使第一节点电位电压低于电源电压，以保证第二节点电压接近0.6V。
5.如权利要求1所述的低电压敏感放大器的钳位电路，其特征在于：所述第一节点电压通过调节PMOS管的宽长比，以及串联的第一NMOS和第二NMOS的导通强弱来控制第一节点电压。
6.如权利要求1所述的低电压敏感放大器的钳位电路，其特征在于：所述的钳位电路工作电压为1.2V。
7.如权利要求1所述的低电压敏感放大器的钳位电路，其特征在于：所述的钳位电路工作于偏置电流源及预充电电路的后端，其钳位电压输出提供给Flash存储器的开关电路，所述开关电路在控制信号的控制下将钳位电压传输到存储器单元的位线上；所述预充电电路在接收到预充电使能信号时能对第三NMOS管漏端节点充电至预充电电压。
8.如权利要求7所述的低电压敏感放大器的钳位电路，其特征在于：所述的偏置电流源为比例电流源，其输出电流为参考电流的30%。
9.如权利要求7所述的低电压敏感放大器的钳位电路，其特征在于：所述的开关电路为传输门。
CN202010465027.3A 2020-05-28 2020-05-28 低电压敏感放大器的钳位电路 Active CN111681688B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010465027.3A CN111681688B (zh) 2020-05-28 2020-05-28 低电压敏感放大器的钳位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010465027.3A CN111681688B (zh) 2020-05-28 2020-05-28 低电压敏感放大器的钳位电路

Publications (2)

Publication Number Publication Date
CN111681688A true CN111681688A (zh) 2020-09-18
CN111681688B CN111681688B (zh) 2022-08-16

Family

ID=72434870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010465027.3A Active CN111681688B (zh) 2020-05-28 2020-05-28 低电压敏感放大器的钳位电路

Country Status (1)

Country Link
CN (1) CN111681688B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349333A (zh) * 2020-11-25 2021-02-09 长江存储科技有限责任公司 一种存储器cmos电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080198677A1 (en) * 2007-02-15 2008-08-21 Hynix Semiconductor Inc. Internal voltage detection circuit and internal voltage generation device using the same
US20130201761A1 (en) * 2012-02-06 2013-08-08 Samsung Electronics Co., Ltd. Sense amplifier for nonvolatile semiconductor memory device
CN106875964A (zh) * 2017-02-08 2017-06-20 上海华虹宏力半导体制造有限公司 具有反馈功能的灵敏放大器钳位电路
CN107195319A (zh) * 2017-05-23 2017-09-22 上海华虹宏力半导体制造有限公司 灵敏放大器电路
CN107464581A (zh) * 2017-08-09 2017-12-12 上海华虹宏力半导体制造有限公司 灵敏放大器电路
CN108428462A (zh) * 2017-02-14 2018-08-21 瑞萨电子株式会社 半导体装置
CN110610730A (zh) * 2019-09-02 2019-12-24 上海华虹宏力半导体制造有限公司 灵敏放大器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080198677A1 (en) * 2007-02-15 2008-08-21 Hynix Semiconductor Inc. Internal voltage detection circuit and internal voltage generation device using the same
US20130201761A1 (en) * 2012-02-06 2013-08-08 Samsung Electronics Co., Ltd. Sense amplifier for nonvolatile semiconductor memory device
CN106875964A (zh) * 2017-02-08 2017-06-20 上海华虹宏力半导体制造有限公司 具有反馈功能的灵敏放大器钳位电路
CN108428462A (zh) * 2017-02-14 2018-08-21 瑞萨电子株式会社 半导体装置
CN107195319A (zh) * 2017-05-23 2017-09-22 上海华虹宏力半导体制造有限公司 灵敏放大器电路
CN107464581A (zh) * 2017-08-09 2017-12-12 上海华虹宏力半导体制造有限公司 灵敏放大器电路
CN110610730A (zh) * 2019-09-02 2019-12-24 上海华虹宏力半导体制造有限公司 灵敏放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《集成电路版图设计实验》: "《集成电路版图设计实验》", 31 December 2007 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349333A (zh) * 2020-11-25 2021-02-09 长江存储科技有限责任公司 一种存储器cmos电路

Also Published As

Publication number Publication date
CN111681688B (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
CN210606637U (zh) 灵敏放大器、存储器读写电路以及存储器
KR100723894B1 (ko) 데이터 판독 회로, 데이터 판독 방법 및 데이터 기억 장치
EP0238812B1 (en) Sense amplifier circuit for semiconductor memory
US9460760B2 (en) Data-dependent self-biased differential sense amplifier
EP0087006B1 (en) Sense amplifier circuit for mos static memory array
CN110610730B (zh) 灵敏放大器
US9105331B2 (en) Semiconductor memory apparatus and method of operating using the same
CN109155138B (zh) 用于闪存存储器装置的非对称感测放大器及相关方法
US6734719B2 (en) Constant voltage generation circuit and semiconductor memory device
JP2846850B2 (ja) センスアンプ回路
CN112542185A (zh) 灵敏放大器及其控制方法、存储器读写电路以及存储器
KR0184617B1 (ko) 감지 증폭기의 프리세팅 기능을 갖는 반도체 메모리 장치
US6621729B1 (en) Sense amplifier incorporating a symmetric midpoint reference
CN111681688B (zh) 低电压敏感放大器的钳位电路
KR19980064268A (ko) 불휘발성 반도체 기억 장치와 그 정전압 발생 회로
ITMI992119A1 (it) Circuito amplificatore di lettura per memorie ad elevata capacita' didiscriminazione di livelli di corrente
JPH0323997B2 (zh)
US5734292A (en) Intermediate potential generation circuit
KR910007740B1 (ko) 비트라인 안정화를 위한 전원전압 추적회로
US6956781B2 (en) Amplifier and semiconductor storage device using the same
JP2018181394A (ja) 半導体記憶装置および半導体記憶装置の読み出し方法
CN116129972A (zh) 钳位电压产生电路、读出电路、电源电路
CN107331413B (zh) 一种反馈型防过充电流敏感放大器及其控制方法
KR950014754B1 (ko) 반도체 소자의 전류 감지회로
KR100196950B1 (ko) 정의 피드백 감지 증폭기를 갖는 반도체 메모리 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant