CN111668133B - 衬底贴合装置、衬底配对装置及半导体装置的制造方法 - Google Patents

衬底贴合装置、衬底配对装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN111668133B
CN111668133B CN201910739796.5A CN201910739796A CN111668133B CN 111668133 B CN111668133 B CN 111668133B CN 201910739796 A CN201910739796 A CN 201910739796A CN 111668133 B CN111668133 B CN 111668133B
Authority
CN
China
Prior art keywords
semiconductor wafer
substrate
semiconductor
group
mesh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910739796.5A
Other languages
English (en)
Other versions
CN111668133A (zh
Inventor
川田原奨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN111668133A publication Critical patent/CN111668133A/zh
Application granted granted Critical
Publication of CN111668133B publication Critical patent/CN111668133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H01L2224/75724—Electrostatic holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H01L2224/75725—Electrostatic holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75802—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/83149—Aligning involving movement of a part of the bonding apparatus being the lower part of the bonding apparatus, i.e. holding means for the bodies to be connected, e.g. XY table
    • H01L2224/8315—Rotational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/83149—Aligning involving movement of a part of the bonding apparatus being the lower part of the bonding apparatus, i.e. holding means for the bodies to be connected, e.g. XY table
    • H01L2224/8316—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/83169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/8317—Rotational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/83169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/8318—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本实施方式通常涉及一种衬底贴合装置、衬底配对装置及半导体装置的制造方法。根据实施方式，控制器针对第1衬底群的各衬底，算出与第2衬底群的各衬底之间的网格形状的一致率，产生配对信息，所述配对信息登录所述一致率处于指定范围的衬底的组合的配对信息。另外，所述控制器从所述第1衬底群中选择保持在第1衬底保持部的第1衬底，并参照所述配对信息从与所述第1衬底配对的所述第2衬底群的所述衬底之中选择1个第2衬底。

Description

衬底贴合装置、衬底配对装置及半导体装置的制造方法
[相关申请案]
本申请案享有以2019年3月5日提出申请的日本专利申请编号2019-39914的优先权的利益，且该日本专利申请的全部内容被引用到本申请案中。
技术领域
本实施方式通常涉及一种衬底贴合装置、衬底配对装置及半导体装置的制造方法。
背景技术
已知有为了获得积层型半导体装置，将2个半导体衬底以原本的状态贴合而不将半导体衬底切断及分割来进行单片化的贴合装置。
然，虽在半导体衬底配置着芯片化的照射区域，但并未考虑到在利用贴合装置贴合时，要贴合的2个半导体衬底的各照射区域间的对准偏移。因此，期待提高2个半导体衬底的各照射区域间的对准偏移的精度的技术。
发明内容
本发明的一实施方式提供一种能够提高要贴合的2个衬底的各照射区域间的对准偏移的精度的衬底贴合装置、衬底配对装置及半导体装置的制造方法。
根据实施方式，衬底贴合装置具备：第1衬底保持部，保持选自第1衬底群中的衬底；第2衬底保持部，与所述第1衬底保持部对向地配置，且保持选自第2衬底群中的衬底；及控制器，控制保持在所述第1衬底保持部及所述第2衬底保持部的衬底的贴合。所述控制器针对所述第1衬底群的各衬底，算出与所述第2衬底群的各衬底之间的网格形状的一致率，产生配对信息，所述配对信息登录所述一致率处于指定范围的所述衬底的组合的配对信息，从所述第1衬底群中选择保持在所述第1衬底保持部的第1衬底，并参照所述配对信息从与所述第1衬底配对的所述第2衬底群的所述衬底之中选择1个第2衬底。
附图说明
图1是示意性地表示实施方式的贴合装置的一例的图。
图2是表示第1衬底的网格测量信息的一例的图。
图3是表示第2衬底的网格测量信息的一例的图。
图4是表示网格一致率的算出结果的一例的图。
图5的(a)及图5的(b)是表示衬底信息的一例的图。
图6是表示实施方式的半导体装置的制造方法的顺序的一例的流程图。
图7的(a)及图7的(b)是示意性地表示实施方式的半导体装置的制造方法的另一例的图。
图8是表示控制器的硬件构成的图。
具体实施方式
以下，参照附图对实施方式的衬底贴合装置及半导体装置的制造方法进行详细说明。此外，本发明不受这些实施方式限定。另外，以下实施方式中所使用的衬底贴合装置及半导体装置的剖视图是示意图，有层的厚度与宽度的关系或各层的厚度的比率等与实物不同的情况。
图1是示意性地表示实施方式的贴合装置的一例的图。贴合装置10具备第1衬底保持部20、第2衬底保持部30及控制器40。在贴合装置10的附近配置着具有多个槽61、71的存储容器60、70。此处，示出配置着存储第1衬底110的第1存储容器60与存储第2衬底120的第2存储容器70的情况。第1衬底110例如是在一面配置着存储单元层112的半导体衬底111。存储单元层112包含NAND(NOT AND，与非)型闪速存储器(以下称为NAND存储器)等存储单元。另外，第2衬底120例如是在一面配置着周边电路层122的半导体衬底121。周边电路层122包含执行存储单元的驱动处理的CMOS(ComplementaryMetal-Oxide-Semiconductor，互补金属氧化物半导体)晶体管等的驱动电路等。设为在第1存储容器60及第2存储容器70设有n(n为2以上的自然数)个槽61、71。在槽61中存储第1衬底110，在槽71中存储第2衬底120。
第1衬底保持部20具有：第1载置台21，利用吸附机构保持第1衬底110；及第1驱动机构22，使第1载置台21在与衬底保持面平行的方向及垂直的方向上移动，另外，在衬底保持面内使第1载置台21旋转。作为吸附机构，例如使用真空吸附或者静电吸附等。在该例中，第1载置台21吸附第1衬底110的未配置着存储单元层112的面。第1驱动机构22依据来自控制器40的指示使第1载置台21移动。另外，第1载置台21具有能够在与衬底保持面平行的方向上对第1衬底110施加力的构成。
第2衬底保持部30具有：第2载置台31，利用吸附机构保持第2衬底120；及第2驱动机构32，使第2载置台31在与衬底保持面平行的方向及垂直的方向上移动，另外，在衬底保持面内使第2载置台31旋转。作为吸附机构，例如使用真空吸附或者静电吸附等。第2载置台31是以第2载置台31的衬底保持面与第1载置台21的衬底保持面对向的方式配置。此外，在该例中，第2载置台31吸附第2衬底120的未配置着周边电路层122的面。第2驱动机构32依据来自控制器40的指示使第2载置台31移动。另外，第2载置台31具有能够在与衬底保持面平行的方向上对第2衬底120施加力的构成。
控制器40具有衬底测量结果获取部41、网格数据产生部42、网格一致率算出部43、衬底信息存储部44、衬底搬送指示部45、修正指示部46及贴合控制部47。
衬底测量结果获取部41获取针对第1存储容器60中所存储的第1衬底110、及第2存储容器70中所存储的第2衬底120的所有衬底实施的衬底测量的结果。衬底测量结果是对第1衬底110及第2衬底120内的指定图案的位置进行测量所得。进行测量的图案例如是照射区域内的对准标记或重叠测量标记、或者指定元件等。位置的测量是使用重叠检查装置、绝对位置测量装置或衬底形状测量装置等。
网格数据产生部42产生以线连结衬底位置测量结果内的指定图案的位置与指定图案的位置所得的网格数据。网格数据的产生是针对第1存储容器60内的所有第1衬底110、及第2存储容器70内的所有第2衬底120进行。
图2是表示第1衬底的网格测量信息的一例的图，图3是表示第2衬底的网格测量信息的一例的图。在图2中例示与第1存储容器60中所存储的不同的2片第1衬底110相关的网格数据300A、300B，在图3中例示与第2存储容器70中所存储的不同的3片第2衬底120相关的网格数据300C～300E。此外，以下，在无须将各网格数据300A～300E加以区分的情况下，记载为网格数据300。
在图2及图3中，为了易于说明而描画出将设置在衬底的照射区域S分隔的线。照射区域S是成为曝光处理时的曝光范围的区域。照射区域S的2组边与设置在衬底面内的相互正交的X轴及Y轴平行。如图2及图3所示，对设置在照射区域S的中央附近的标记M进行检测，利用直线将在X方向或Y方向上相邻的照射区域S的标记M间连结所得的数据成为衬底的网格数据300。
另外，在图2及图3中，也描画了理想的网格数据310。理想的网格数据310是利用直线将在X方向或Y方向上相邻的照射区域S间的中央位置连结所得的数据。如这些图所示，通常，实际的网格数据300与理想的网格数据310存在偏差。
网格一致率算出部43针对第1存储容器60内的第1衬底110与第2存储容器70内的第2衬底120的所有组合算出网格数据的一致率(以下也称为网格一致率)。另外，网格一致率算出部43于网格一致率处于贴合阈值的范围的情况下，将该组合的第1衬底110及第2衬底120登录到衬底信息存储部44的配对信息。贴合阈值的范围是根据第1衬底保持部20及第2衬底保持部30中的衬底保持面内的第1衬底110与第2衬底120之间的位置偏移(Shift)、倍率偏移(Magnification)及旋转偏移(Rotation)的修正精度、及所要求的制品规格来决定。贴合阈值的范围例如能够设定为50％至100％之间。
网格一致率算出部43也可将第1衬底110及第2衬底120的网格数据作为图像数据进行处理，并通过图像处理求出网格形状的一致率。另外，在第1衬底110及第2衬底120的网格数据是由以衬底上的指定点为基准的绝对位置坐标系表示的情况下，网格一致率算出部43也可根据各位置上的偏移，使用布袋的算法求出网格形状的一致率。
如图1所示，在第1衬底110的供配置存储单元层112的面与第2衬底120的供配置周边电路层122的面以对向状态贴合的情况下，关于网格一致率是在使第1衬底110与第2衬底120对向的状态下，利用网格数据所对应的位置彼此进行网格一致率的算出。即，使用图2的第1衬底110的网格数据300A、300B及图3的使第2衬底120的网格数据300C～300E在X方向上反转后的反转网格数据进行网格一致率的算出。
此外，在将第1衬底110的供配置存储单元层112的面和第2衬底120的与供配置周边电路层122的面对向的面以对向状态贴合的情况下，使用图2的第1衬底110的网格数据300A、300B与图3的第2衬底120的网格数据300C～300E进行网格一致率的算出。
图4是表示网格一致率的算出结果的一例的图。此处，表示将图2所示的第1衬底110的网格数据300A、300B与图3所示的第2衬底120的网格数据300C～300E的每一个进行了网格一致率的算出的情况。另外，此处，贴合阈值的范围设为80％以上且100％以下。第1衬底110的网格数据300A与第2衬底的网格数据300C、300D、300E的网格一致率分别成为90％、80％、70％。由于所述贴合阈值的范围为80％以上，所以网格一致率为70％的网格数据300A与网格数据300C的组合、及网格数据300A与网格数据300D的组合被登录到配对信息。同样地，关于网格数据300B，因与网格数据300C～300E的所有组合的网格一致率均为80％以上，所以被登录到配对信息。
衬底信息存储部44存储包含衬底存储状况信息与配对信息的衬底信息。图5的(a)及图5的(b)是表示衬底信息的一例的图，图5的(a)是表示衬底存储状况信息的一例的图，图5的(b)是表示配对信息的一例的图。如图5的(a)所示，衬底存储状况信息是管理第1存储容器60的各槽61中所存储的第1衬底110与第2存储容器70的各槽71中所存储的第2衬底120的信息。在该例中，成为将识别各存储容器的槽的槽编号与识别衬底的衬底识别信息建立对应关系后的信息。例如，在第1存储容器的衬底存储状况信息中，示出在槽编号“1”存储着利用CELLW1加以识别的第1衬底110，在槽编号“2”存储着利用CELLW2加以识别的第1衬底110，在槽编号“i”(i为n以下的自然数)存储着利用CELLWi加以识别的第1衬底110。第2存储容器的衬底存储状况信息也相同。
配对信息是例如将处于贴合阈值的范围内的第2衬底120与第1存储容器60内的第1衬底110建立了对应关系的信息。也可将多个第2衬底120与1个第1衬底110建立对应关系。在图5的(b)所示的例子中，表示将处于贴合阈值的范围内的第2衬底识别信息与第1衬底识别信息建立对应关系的例子。与第1衬底识别信息建立对应关系的第2衬底识别信息的排列顺序并无特别限定，例如可按照网格一致率由高到低的顺序进行排列。
此外，在图5的(b)的例子中，配对信息表示将网格一致率处于贴合阈值的范围内的第2衬底识别信息与第1衬底识别信息建立对应关系的例子，但实施方式并不限定于此。例如，配对信息也可为将网格一致率处于贴合阈值的范围内的第1衬底识别信息与第2衬底识别信息建立对应关系的信息。
衬底搬送指示部45基于衬底信息存储部44中所存储的衬底信息，提取进行贴合的第1衬底110及第2衬底120的组合。另外，衬底搬送指示部45对未图示的搬送部与第1衬底保持部20及第2衬底保持部30给出如下指示，即，将所提取的组合的第1衬底110及第2衬底120从第1存储容器60及第2存储容器70各自的槽61、71搬出，并保持在第1衬底保持部20及第2衬底保持部30。
例如，衬底搬送指示部45在进行第1存储容器60内的槽编号“1”的第1衬底110的贴合的情况下，从衬底存储状况信息获取槽编号“1”中所存储的第1衬底300的第1衬底识别信息“CELLW1”。随后，衬底搬送指示部45从配对信息中获取与第1衬底识别信息“CELLW1”建立对应关系的第2识别信息“PERIW2”、“PERIW5”、“PERIW15”等。衬底搬送指示部45从这之中选择1个第2衬底识别信息。例如，此处选择了“PERIW2”。衬底搬送指示部45从衬底存储状况信息中获取供存储利用第2衬底识别信息“PERIW2”加以识别的第2衬底120的槽编号“2”。然后，衬底搬送指示部45给出从第1存储容器60内的槽编号“1”的槽61与第2存储容器70内的槽编号“2”的槽71分别搬出第1衬底110及第2衬底120的指示，并给出使所搬出的第1衬底110保持在第1载置台21并使第2衬底120保持在第2载置台31的指示。
衬底搬送指示部45在提取与第1衬底识别信息建立对应关系的第2衬底识别信息时，可提取与第1衬底识别信息具有最高网格一致率的第2衬底识别信息，也可随机提取第2衬底识别信息。另外，在配对信息中存在与其它第1衬底识别信息建立对应关系的已被选择的第2衬底识别信息的情况下，衬底搬送指示部45如下所述进行动作。即，这种被选择的第2衬底识别信息表示已被贴合，因此衬底搬送指示部45将该第2衬底识别信息删除或使其无效。
修正指示部46根据被选为贴合对象的第1衬底110及第2衬底120的网格数据300，在贴合时需要修正的情况下，对第1驱动机构22及第2驱动机构32中的至少任一个给出修正指示。修正指示是修正位置偏移、倍率偏移或旋转偏移的指示。位置偏移、倍率偏移或旋转偏移的修正指示是基于网格数据产生。利用第1驱动机构22及第2驱动机构32的至少一个，基于指示使第1载置台21及第2载置台31的至少一个的位置移动，或在衬底保持面内旋转指定角度。此外，在无需修正的情况下，例如在第1衬底110及第2衬底120的网格一致率接近100％的情况下，可不进行修正指示部46所给的修正指示。
贴合控制部47是以使保持在第2载置台31的第2衬底120经由例如粘接层与保持在第1载置台21的第1衬底110接触的方式对第1驱动机构22及第2驱动机构32的至少一个给出指示。另外，贴合控制部47是以经过指定时间后，使第1载置台21或第2载置台31的吸附机构的动作停止，并使第1载置台21与第2载置台31分离的方式，对第1驱动机构22及第2驱动机构32的至少一个给出指示。
接下来，对包含使用了贴合装置10的贴合方法的半导体装置的制造方法进行说明。图6是表示实施方式的半导体装置的制造方法的顺序的一例的流程图。首先，针对第1存储容器60内的各第1衬底110与第2存储容器70内的各第2衬底120，进行衬底上的指定图案的位置的测量。图案位置的测量是利用重叠检查装置、绝对位置测量装置或衬底形状测量装置等进行。之后，将存储着第1衬底110的第1存储容器60与存储着第2衬底120的第2存储容器70搬送到贴合装置10的附近。
随后，控制器40的衬底测量结果获取部41获取作为第1衬底110及第2衬底120上的指定图案的位置的测量结果的衬底测量结果(步骤S11)。之后，网格数据产生部42根据所获取的所有衬底测量结果产生网格数据(步骤S12)。网格数据是利用线连结衬底测量结果内的指定图案的位置与指定图案的位置所得的数据。
随后，网格一致率算出部43选择属于第1存储容器60的1个第1衬底110的网格数据(步骤S13)，并选择属于第2存储容器70的第2衬底120的网格数据(步骤S14)。然后，网格一致率算出部43对所选择的2个网格数据，使用公知的比较方法算出网格一致率(步骤S15)。
随后，网格一致率算出部43判定网格一致率是否处于贴合阈值的范围内(步骤S16)。在网格一致率处于贴合阈值的范围内的情况(在步骤S16中为是(Yes)的情况)下，网格一致率算出部43将进行了网格一致率的算出的第1衬底110与第2衬底120的组合登录到配对信息(步骤S17)。
之后，或于在步骤S16中网格一致率不处于贴合阈值的范围内的情况(在步骤S16中为否(No)的情况)下，网格一致率算出部43判定属于第2存储容器70的第2衬底120中是否包含未进行网格一致率的算出的其它第2衬底120(步骤S18)。该判定例如是使用图5的(a)的衬底存储状况信息进行。
在第2存储容器70中包含未进行网格一致率的算出的其它第2衬底120的情况(在步骤S18中为是的情况)下，处理返回到步骤S14。即，针对第2存储容器70内的所有第2衬底120实施步骤S14～S17的处理。
另一方面，在第2存储容器70中不包含未进行网格一致率的算出的第2衬底120的情况(在步骤S18中为否的情况)下，针对步骤S12中所选择的第1衬底110与第2存储容器70内的所有第2衬底120的组合进行网格一致率的算出。因此，网格一致率算出部43判定第1存储容器60中是否包含未进行网格的一致率的算出的其它第1衬底110(步骤S19)。该判定例如也使用图5的(a)的衬底存储状况信息进行。
在第1存储容器60中包含未进行网格一致率的算出的其它第1衬底110的情况(在步骤S19中为是的情况)下，处理返回到步骤S13。即，针对其它第1衬底110，执行与步骤S13～S18相同的处理。然后，执行步骤S13～S19的处理直到第1存储容器60中不再存在未进行网格一致率的算出的其它第1衬底110为止。通过以上处理，产生与第1衬底110及第2衬底120相关的配对信息。
在第1存储容器60中不包含未进行网格一致率的算出的其它第1衬底110的情况(在步骤S19中为否的情况)下，衬底搬送指示部45选择第1存储容器60的1个槽中所存储的第1衬底110(步骤S20)。
随后，衬底搬送指示部45参照配对信息，从与所选择的第1衬底110建立对应关系的第2衬底120中选择1个第2衬底120(步骤S21)。第2衬底120的选择可利用任意方法进行。
之后，衬底搬送指示部45对搬送部、第1驱动机构22及第2驱动机构32给出如下指示(步骤S22)，即，将步骤S20中所选择的第1衬底110从第1存储容器60取出，并保持在第1载置台21；及将步骤S21中所选择的第2衬底120从第2存储容器70取出，并保持在第2载置台31。由此，将第1衬底110保持在第1载置台21，将第2衬底120保持在第2载置台31。
随后，修正指示部46基于所选择的第1衬底110及第2衬底120的网格数据判定是否需要修正(步骤S23)，在需要修正的情况(在步骤S23中为是的情况)下，对第1驱动机构22或第2驱动机构32给出第1衬底110与第2衬底120的网格数据一致的方向的修正指示。结果，第1驱动机构22或第2驱动机构32进行使第1载置台21或第2载置台31向纠正第1衬底110与第2衬底120之间的位置偏移、倍率偏移或旋转偏移的方向移动的修正(步骤S24)。
之后，或于在步骤S23中无需修正的情况(在步骤S23中为否的情况)下，例如在第1衬底110上形成了粘接层的后，贴合控制部47以将第1载置台21上的第1衬底110与第2载置台31上的第2衬底120经由粘接层贴合的方式，对第1驱动机构22或第2驱动机构32给出指示。由此，执行贴合处理(步骤S25)。在贴合处理中，进行如下处理：使隔着粘接层的第1衬底110与第2衬底120接触、贴合，并使粘接层固化后，除去第1载置台21或第2载置台31的吸附机构，使第1载置台21与第载置台分离，并将通过2个衬底的贴合而形成的半导体装置搬送到指定位置。
之后，衬底搬送指示部45判定第1存储容器60内是否存在未经贴合的第1衬底110(步骤S26)，在存在未经贴合的第1衬底110的情况(在步骤S26中为是的情况)下，返回到步骤S20，并反复进行步骤S20～S25的处理直到在第1存储容器60内不再存在未经贴合的第1衬底110为止。
另外，在第1存储容器60内无未经贴合的第1衬底110的情况(在步骤S26中为否的情况)下，处理结束。
此外，在所述说明中，列举将配置着存储单元层112的第1衬底110与配置着周边电路层122的第2衬底120贴合的情况为例，但实施方式并不限定于此。图7的(a)及图7的(b)是示意性地表示实施方式的半导体装置的制造方法的另一例的图。如图7的(a)所示，也能够用于将经贴合的衬底(以下称为贴合衬底)130、140彼此贴合的情况。另外，如图7的(b)所示，也能够用于将2个贴合衬底经贴合而成的贴合衬底(将4片衬底贴合而成的贴合衬底)150与2个衬底经贴合而成的贴合衬底160贴合的情况。此外，也能够将任意片数的衬底经贴合而成的贴合衬底与衬底或任意片数的衬底经贴合而成的贴合衬底贴合。在这些情况下，使用贴合衬底130、140、150、160被贴合侧的衬底的配置着存储单元或驱动电路等器件层的面的网格测量结果进行网格一致率的算出。
另外，在所述说明中，对将第1存储容器60内的第1衬底110与第2存储容器70内的第2衬底组合的情况进行了说明，但实施方式并不限定于此。只要贴合对象为多个第1衬底110及第2衬底120，便能应用所述实施方式。例如，也可将贴合对象设为多个第1存储容器60内的第1衬底110与多个第2存储容器70内的第2衬底120。
接下来，对贴合装置10的控制器40的硬件构成进行说明。图8是表示控制器的硬件构成的图。控制器40具有CPU(Central Processing Unit，中央处理单元)401、ROM(ReadOnly Memory，只读存储器)402、RAM(Random Access Memory，随机存取存储器)403、外部存储装置404、显示装置405及输入装置406。在控制器40中，这些CPU401、ROM402、RAM403、外部存储装置404、显示装置405及输入装置406经由总线407连接。
CPU401使用作为计算机程序的贴合程序，从多个第1衬底及多个第2衬底中选择网格一致率处于贴合阈值的范围内的第1衬底与第2衬底的组合。贴合程序是能够由计算机执行并且具有计算机可读且非暂时性的记录媒体(nontransitory computer readablerecording medium(非暂时性计算机可读记录媒体))的计算机程序产品，该记录媒体包含用来根据衬底测量结果产生网格数据，算出第1衬底110的网格数据与第2衬底120的网格数据的网格一致率，将网格一致率处于贴合阈值的范围的组合登录到配对信息，并基于配对信息选择与贴合对象的第1衬底110贴合的第2衬底120的多个命令。在贴合程序中，所述多个命令使计算机执行网格数据的产生、网格一致率的算出、配对信息的登录及基于配对信息的与第1衬底110贴合的第2衬底120的选择等。
外部存储装置404包含HDD(Hard Disk Drive，硬盘驱动器)、SSD(Solid StateDrive，固态驱动器)或CD(Compact Disc，光盘)驱动装置等。显示装置405包含液晶显示装置等。显示装置405基于来自CPU401的指示，显示完成评价值等。输入装置406包含鼠标及键盘等。
贴合程序存储在ROM402内，并经由总线407被加载到RAM403。
CPU401执行被加载到RAM403内的贴合程序。具体来说，在贴合装置10的控制器40中，依据使用者的来自输入装置406的指示输入，CPU401从ROM402内读出贴合程序并加载到RAM403内的程序存储区域后执行各种处理。CPU401预先使该各种处理时所产生的各种数据暂时存储在形成于RAM403内的数据储存区域。
由控制器40执行的贴合程序成为包含衬底测量结果获取部41、网格数据产生部42、网格一致率算出部43、衬底搬送指示部45、修正指示部46及贴合控制部47等的模块构成，这些模块被加载到主存储装置上，在主存储装置上产生这些模块。
由本实施方式的控制器40执行的贴合程序执行图6所示的方法，且以能够安装的形式或能够执行的形式的文件被记录在CD-ROM(Compact Disc Read-Only Memory，光盘-只读存储器)、软盘(FD)、CD-R(Compact Disc Recordable，可记录光盘)、及DVD(DigitalVersatile Disk，数字多功能盘)等能够由计算机读取的记录媒体后提供。
另外，也可构成为通过将由本实施方式的控制器40执行的图案形状测量程序储存在与因特网等网络连接的计算机上，经由网络下载而提供。进而，也可构成为经由因特网等网络提供或散布由本实施方式的贴合装置10的控制器40执行的贴合程序。
另外，也可构成为预先将由本实施方式的贴合装置10执行的贴合程序组入到ROM等中而提供。
在实施方式中，关于多个第1衬底110与多个第2衬底120的所有组合，算出网格一致率，并将网格一致率处于贴合阈值的范围者成对地登录到配对信息。在使用第1存储容器60内的第1衬底110进行贴合处理的情况下，基于配对信息从与该第1衬底110建立对应关系的第2衬底120中选择1个第2衬底120，并进行所选择的第1衬底110与第2衬底120的贴合处理。由此，能够提高第1衬底110的各照射区域与第2衬底120的各照射区域之间的对准偏移的精度。
一般来说，在第1存储容器60中，从最上方的槽61依序选择第1衬底110，在第2存储容器70中，从最上方的槽71依序选择第2衬底120，并分别进行贴合处理。因此，两者的网格一致率较低，而无法抑制制造出无法用作制品的贴合衬底的概率。然而，根据实施方式，因在贴合处理之前的阶段获取网格一致率较高的第1衬底110与第2衬底120的组合，因此得以抑制无法用作制品的贴合衬底的制造。
对本发明的若干实施方式进行了说明，但这些实施方式是作为例子提出的，并不意图限定发明的范围。这些新颖的实施方式能以其它各种方式实施，且能于不脱离发明主旨的范围内进行各种省略、替换、变更。这些实施方式或它们的变化包含于发明的范围或主旨中，且包含于权利要求书所记载的发明及它的均等范围内。

Claims (17)

1.一种衬底贴合装置，其特征在于具备：
第1半导体晶片保持部，保持选自第1半导体晶片群的半导体晶片；
第2半导体晶片保持部，与所述第1半导体晶片保持部对向地配置，且保持选自第2半导体晶片群的半导体晶片；及
控制器，控制保持在所述第1半导体晶片保持部及所述第2半导体晶片保持部的半导体晶片的贴合；且
所述控制器是：
获取测量出所述半导体晶片的指定图案的位置的衬底测量结果，
基于所述衬底测量结果产生网格数据，所述网格数据是利用直线连结所述半导体晶片内的所述指定图案彼此的数据，
使用所述网格数据，针对所述第1半导体晶片群的各半导体晶片，算出与所述第2半导体晶片群的各半导体晶片之间的网格形状的一致率，
产生配对信息，所述配对信息登录所述一致率处于指定范围的所述半导体晶片的组合，
从所述第1半导体晶片群选择保持在所述第1半导体晶片保持部的第1半导体晶片，
参照所述配对信息从与所述第1半导体晶片配对的所述第2半导体晶片群的所述半导体晶片之中选择1个第2半导体晶片。
2.根据权利要求1所述的衬底贴合装置，其特征在于：所述控制器在所述一致率的算出使用所述网格数据作为图像，并通过图像处理算出2个所述网格数据间的一致率。
3.根据权利要求1所述的衬底贴合装置，其特征在于：所述控制器在所述一致率的算出，在所述网格数据是使用以所述半导体晶片上的指定位置为基准的绝对位置坐标系来表现的情况下，根据对应的2个所述半导体晶片上的所述指定图案的各位置的偏移，使用指定的算法算出所述网格数据间的一致率。
4.根据权利要求1所述的衬底贴合装置，其特征在于：所述配对信息是将所述第2半导体晶片群的多片所述半导体晶片与所述第1半导体晶片群的1片所述半导体晶片建立对应关系。
5.一种衬底配对装置，其特征在于具备：
第1半导体晶片保持部，保持选自第1半导体晶片群的半导体晶片；
第2半导体晶片保持部，与所述第1半导体晶片保持部对向地配置，且保持选自第2半导体晶片群的半导体晶片；及
控制器，控制保持在所述第1半导体晶片保持部及所述第2半导体晶片保持部的半导体晶片的配对；且
所述控制器是：
获取测量出所述半导体晶片的指定图案的位置的衬底测量结果，
基于所述衬底测量结果产生网格数据，所述网格数据是利用直线连结所述半导体晶片内的所述指定图案彼此的数据，
使用所述网格数据，针对所述第1半导体晶片群的各半导体晶片，算出与所述第2半导体晶片群的各半导体晶片之间的网格形状的一致率，
产生配对信息，所述配对信息登录所述一致率处于指定范围的所述半导体晶片的组合，
从所述第1半导体晶片群选择保持在所述第1半导体晶片保持部的第1半导体晶片，
参照所述配对信息从与所述第1半导体晶片配对的所述第2半导体晶片群的所述半导体晶片中选择1个第2半导体晶片。
6.根据权利要求5所述的衬底配对装置，其特征在于：所述控制器在所述一致率的算出使用所述网格数据作为图像，并通过图像处理算出2个所述网格数据间的一致率。
7.根据权利要求5所述的衬底配对装置，其特征在于：所述控制器在所述一致率的算出，在所述网格数据是使用以所述半导体晶片上的指定位置为基准的绝对位置坐标系来表现的情况下，根据对应的2个所述半导体晶片上的所述指定图案的各位置的偏移，使用指定的算法算出所述网格数据间的一致率。
8.根据权利要求5所述的衬底配对装置，其特征在于：所述配对信息是将所述第2半导体晶片群的多片所述半导体晶片与所述第1半导体晶片群的1片所述半导体晶片建立对应关系。
9.一种半导体装置的制造方法，其特征在于：
获取测量出半导体晶片的指定图案的位置的衬底测量结果，
基于所述衬底测量结果产生网格数据，所述网格数据是利用直线连结所述半导体晶片内的所述指定图案彼此的数据，
使用所述网格数据，针对第1半导体晶片群的各半导体晶片，算出与第2半导体晶片群的各半导体晶片之间的网格形状的一致率，
产生配对信息，所述配对信息登录所述一致率处于指定范围的所述半导体晶片的组合，
从所述第1半导体晶片群选择第1半导体晶片，
参照所述配对信息从与所述第1半导体晶片配对的所述第2半导体晶片群的所述半导体晶片之中选择1个第2半导体晶片，
使所述第1半导体晶片及所述第2半导体晶片分别保持在衬底贴合装置的第1衬底保持部及与所述第1衬底保持部对向地配置的第2衬底保持部，
经由粘接层贴合所述第1半导体晶片及所述第2半导体晶片。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于：在所述一致率的算出使用所述网格数据作为图像，并通过图像处理算出2个所述网格数据间的一致率。
11.根据权利要求9所述的半导体装置的制造方法，其特征在于：在所述一致率的算出，在所述网格数据是使用以所述半导体晶片上的指定位置为基准的绝对位置坐标系来表现的情况下，根据对应的2个所述半导体晶片上的所述指定图案的各位置的偏移，使用指定的算法算出所述网格数据间的一致率。
12.根据权利要求9所述的半导体装置的制造方法，其特征在于：所述配对信息是将所述第2半导体晶片群的多片所述半导体晶片与所述第1半导体晶片群的1片所述半导体晶片建立对应关系。
13.根据权利要求9所述的半导体装置的制造方法，其特征在于：属于所述第1半导体晶片群的半导体晶片是在第1面配置着存储单元层的半导体晶片，
属于所述第2半导体晶片群的半导体晶片是在第2面配置着周边电路层的半导体晶片，该周边电路层包含驱动所述存储单元层所包含的存储单元的电路。
14.根据权利要求9所述的半导体装置的制造方法，其特征在于：在将所述第1半导体晶片与所述第2半导体晶片贴合之前判断修正的必要性，在需要修正的情况下，在所述第1衬底保持部及所述第2衬底保持部之间进行使所述第1衬底保持部或所述第2衬底保持部向纠正位置偏移、倍率偏移或旋转偏移的任一个的方向移动的修正。
15.根据权利要求9所述的半导体装置的制造方法，其特征在于：所述网格数据是对设置在所述半导体晶片的各照射区域的中央所设的标记之中的第1照射区域的标记进行检测，进而对在相互正交的第1方向或第2方向上与所述第1照射区域相邻的第2照射区域的标记进行检测，并利用直线连结所检测出的标记彼此而产生。
16.根据权利要求9所述的半导体装置的制造方法，其特征在于：所述第1半导体晶片或所述第2半导体晶片成为多个半导体晶片事先经贴合的状态。
17.根据权利要求9所述的半导体装置的制造方法，其特征在于：在从与所述第1半导体晶片配对的所述第2半导体晶片群的所述半导体晶片之中选择1个第2半导体晶片时，选择所述配对信息具有最高一致率的1个第2半导体晶片或随机选择1个第2半导体晶片。
CN201910739796.5A 2019-03-05 2019-08-12 衬底贴合装置、衬底配对装置及半导体装置的制造方法 Active CN111668133B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019039914A JP7204537B2 (ja) 2019-03-05 2019-03-05 基板貼合装置および半導体装置の製造方法
JP2019-039914 2019-03-05

Publications (2)

Publication Number Publication Date
CN111668133A CN111668133A (zh) 2020-09-15
CN111668133B true CN111668133B (zh) 2023-10-10

Family

ID=72335611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910739796.5A Active CN111668133B (zh) 2019-03-05 2019-08-12 衬底贴合装置、衬底配对装置及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US11148938B2 (zh)
JP (1) JP7204537B2 (zh)
CN (1) CN111668133B (zh)
TW (1) TWI762803B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11768441B2 (en) * 2020-03-03 2023-09-26 Asml Netherlands B.V. Method for controlling a manufacturing process and associated apparatuses

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1600658A (zh) * 2003-08-20 2005-03-30 神钢电机株式会社 衬底搬进搬出装置和方法及衬底搬送装置和方法
CN104813463A (zh) * 2012-06-12 2015-07-29 埃里希·塔尔纳 用于使衬底对准的装置和方法
WO2018012300A1 (ja) * 2016-07-12 2018-01-18 株式会社ニコン 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3834546B2 (ja) * 2002-12-13 2006-10-18 株式会社東芝 測定対象パターンの選択方法、パターン検査方法、半導体装置の製造方法、プログラムおよびパターン検査装置
US7371663B2 (en) * 2005-07-06 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional IC device and alignment methods of IC device substrates
US20090130821A1 (en) * 2007-10-12 2009-05-21 Applied Materials, Inc. Three dimensional packaging with wafer-level bonding and chip-level repair
JP5369588B2 (ja) * 2008-10-01 2013-12-18 株式会社ニコン 接合評価方法、接合評価装置、基板貼り合わせ装置、評価ゲージおよび積層型半導体装置
JP6595870B2 (ja) * 2015-09-30 2019-10-23 株式会社Ｓｃｒｅｅｎホールディングス 補正情報生成装置、描画装置、補正情報生成方法および描画方法
JP6473116B2 (ja) * 2016-09-30 2019-02-20 ボンドテック株式会社 アライメント装置およびアライメント方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1600658A (zh) * 2003-08-20 2005-03-30 神钢电机株式会社 衬底搬进搬出装置和方法及衬底搬送装置和方法
CN104813463A (zh) * 2012-06-12 2015-07-29 埃里希·塔尔纳 用于使衬底对准的装置和方法
WO2018012300A1 (ja) * 2016-07-12 2018-01-18 株式会社ニコン 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Mottaqiallah Taouil.On maximizing the compound yield for 3D wafer-to-wafer stacked ICs..《INTERNATIONAL TEST CONFERENCE》.2010,第1-10页. *

Also Published As

Publication number Publication date
CN111668133A (zh) 2020-09-15
TW202034426A (zh) 2020-09-16
JP7204537B2 (ja) 2023-01-16
TWI762803B (zh) 2022-05-01
US20200286853A1 (en) 2020-09-10
JP2020145287A (ja) 2020-09-10
US11148938B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
JP6552329B2 (ja) インプリント装置、インプリントシステム及び物品の製造方法
JP2006269867A (ja) 露光装置
TWI801437B (zh) 積層基板之製造方法、積層基板之製造裝置、及記錄有積層基板之製造程序之電腦可讀取媒介
JP2012084732A5 (zh)
KR20110016824A (ko) 얼라인먼트 실행 방법
JP2015213099A (ja) ウエハのそりの評価方法及びウエハの選別方法
CN111668133B (zh) 衬底贴合装置、衬底配对装置及半导体装置的制造方法
JP2011003809A (ja) 半導体ウエハのプリアライメント方法及びプリアライメント用プログラム
JP2016062909A (ja) 基板搬送システム、基板搬送方法、リソグラフィ装置、および物品の製造方法
KR102350548B1 (ko) 웨이퍼 검사 방법
JP6942555B2 (ja) 基板処理方法、コンピュータ記憶媒体及び基板処理システム
KR102396139B1 (ko) 리소그래피 장치, 리소그래피 방법, 결정 방법, 프로그램 및 물품 제조 방법
WO2015098282A1 (ja) 基板処理システム、基板搬送方法及びコンピュータ記憶媒体
JP2011066323A (ja) 露光処理の補正方法
US10353299B2 (en) Lithography method, determination method, information processing apparatus, storage medium, and method of manufacturing article
KR20110122447A (ko) 반도체 패키지 집합체 정렬방법
US20210090231A1 (en) Method and apparatus of determining mark position
JP6087669B2 (ja) 基板処理装置、リソグラフィ装置および物品の製造方法
JP6294633B2 (ja) リソグラフィ装置、決定方法及び物品の製造方法
JP6008419B2 (ja) 部品積層精度測定治具セット及びその使用方法並びに部品実装機の部品積層精度測定装置及び３次元実装基板の生産方法
TW201535659A (zh) 晶粒堆疊設備以及方法
CN115933335A (zh) 获得阵列的方法、曝光方法及装置、制造物品的方法
JP2011227364A (ja) フォトマスクと基材との位置合わせ方法および配線回路基板の製造方法
CN111142343B (zh) 对准标记的中心坐标的生成方法
CN107272346A (zh) 输送装置、光刻装置及物品的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant