JP2020145287A - 基板貼合装置および半導体装置の製造方法 - Google Patents

基板貼合装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2020145287A
JP2020145287A JP2019039914A JP2019039914A JP2020145287A JP 2020145287 A JP2020145287 A JP 2020145287A JP 2019039914 A JP2019039914 A JP 2019039914A JP 2019039914 A JP2019039914 A JP 2019039914A JP 2020145287 A JP2020145287 A JP 2020145287A
Authority
JP
Japan
Prior art keywords
substrate
substrates
grid
group
holding portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019039914A
Other languages
English (en)
Other versions
JP7204537B2 (ja
Inventor
奨 川田原
Sho Kawadahara
奨 川田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019039914A priority Critical patent/JP7204537B2/ja
Priority to CN201910739796.5A priority patent/CN111668133B/zh
Priority to TW108128690A priority patent/TWI762803B/zh
Priority to US16/542,431 priority patent/US11148938B2/en
Publication of JP2020145287A publication Critical patent/JP2020145287A/ja
Application granted granted Critical
Publication of JP7204537B2 publication Critical patent/JP7204537B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H01L2224/75724—Electrostatic holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H01L2224/75725—Electrostatic holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75802—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/83149—Aligning involving movement of a part of the bonding apparatus being the lower part of the bonding apparatus, i.e. holding means for the bodies to be connected, e.g. XY table
    • H01L2224/8315—Rotational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/83149—Aligning involving movement of a part of the bonding apparatus being the lower part of the bonding apparatus, i.e. holding means for the bodies to be connected, e.g. XY table
    • H01L2224/8316—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/83169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/8317—Rotational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/83169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/8318—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】貼り合せる２つの基板の各ショット領域間での合わせずれの精度を高めることができる貼合装置を提供する。【解決手段】実施形態によれば、基板貼合装置は、第１基板群から選択される基板を保持する第１基板保持部と、第２基板群から選択される基板を保持する第２基板保持部と、前記第１基板保持部および前記第２基板保持部に保持される基板の貼合を制御するコントローラと、を備える。前記コントローラは、前記第１基板群のそれぞれの基板について、前記第２基板群のそれぞれの基板との間のグリッド形状の一致率を算出し、前記一致率が所定の範囲にある場合に前記一致率の算出に使用された前記基板の組み合わせを登録したペアリング情報を生成し、前記第１基板群から前記第１基板保持部に保持させる第１基板を選択し、前記ペアリング情報を参照して前記第１基板とペアリングされた前記第２基板群の前記基板の中から１つの第２基板を選択する。【選択図】図１

Description

本発明の実施形態は、基板貼合装置および半導体装置の製造方法に関する。
積層型の半導体装置を得るために、半導体基板を切断および分割して個片化することなく、２つの半導体基板をそのままの状態で貼合する貼合装置が知られている。
ところで、半導体基板には、チップ化されるショット領域が配置されているが、貼合装置での貼合時に、貼り合せる２つの半導体基板の各ショット領域間での合わせずれについては考慮されていない。そのため、２つの半導体基板の各ショット領域間での合わせずれの精度を高める技術が望まれている。
特開２０１８−０５６４８１号公報
本発明の一つの実施形態は、貼り合せる２つの基板の各ショット領域間での合わせずれの精度を高めることができる基板貼合装置および半導体装置の製造方法を提供することを目的とする。
本発明の一つの実施形態によれば、基板貼合装置は、第１基板群から選択される基板を保持する第１基板保持部と、前記第１基板保持部に対向して配置され、第２基板群から選択される基板を保持する第２基板保持部と、前記第１基板保持部および前記第２基板保持部に保持される基板の貼合を制御するコントローラと、を備える。前記コントローラは、前記第１基板群のそれぞれの基板について、前記第２基板群のそれぞれの基板との間のグリッド形状の一致率を算出し、前記一致率が所定の範囲にある場合に前記一致率の算出に使用された前記基板の組み合わせを登録したペアリング情報を生成し、前記第１基板群から前記第１基板保持部に保持させる第１基板を選択し、前記ペアリング情報を参照して前記第１基板とペアリングされた前記第２基板群の前記基板の中から１つの第２基板を選択する。
図１は、実施形態による貼合装置の一例を模式的に示す図である。 図２は、第１基板のグリッド計測情報の一例を示す図である。 図３は、第２基板のグリッド計測情報の一例を示す図である。 図４は、グリッド一致率の算出結果の一例を示す図である。 図５は、基板情報の一例を示す図である。 図６は、実施形態による半導体装置の製造方法の手順の一例を示すフローチャートである。 図７は、実施形態による半導体装置の製造方法の他の例を模式的に示す図である。 図８は、コントローラのハードウェア構成を示す図である。
以下に添付図面を参照して、実施形態にかかる基板貼合装置および半導体装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。また、以下の実施形態で用いられる基板貼合装置および半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる場合がある。
図１は、実施形態による貼合装置の一例を模式的に示す図である。貼合装置１０は、第１基板保持部２０と、第２基板保持部３０と、コントローラ４０と、を備える。貼合装置１０の近傍には、複数のスロット６１，７１を有する格納容器６０，７０が配置される。ここでは、第１基板１１０を格納する第１格納容器６０と、第２基板１２０を格納する第２格納容器７０と、が配置される場合が示されている。第１基板１１０は、例えば、一方の面にメモリセル層１１２が配置された半導体基板１１１である。メモリセル層１１２は、ＮＡＮＤ型フラッシュメモリ（以下、ＮＡＮＤメモリという）などのメモリセルを含む。また、第２基板１２０は、例えば、一方の面に周辺回路層１２２が配置された半導体基板１２１である。周辺回路層１２２は、メモリセルの駆動処理を実行するＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）トランジスタなどの駆動回路などを含む。第１格納容器６０および第２格納容器７０には、ｎ（ｎは２以上の自然数）個のスロット６１，７１が設けられるものとする。スロット６１には、第１基板１１０が格納され、スロット７１には、第２基板１２０が格納される。
第１基板保持部２０は、第１基板１１０を吸着機構によって保持する第１ステージ２１と、基板保持面に平行な方向および垂直な方向に第１ステージ２１を移動させ、また、基板保持面内で第１ステージ２１を回転させる第１駆動機構２２と、を有する。吸着機構として、例えば真空吸着、あるいは静電吸着などが用いられる。この例では、第１ステージ２１は、第１基板１１０のメモリセル層１１２が配置されていない面を吸着する。第１駆動機構２２は、コントローラ４０からの指示に従って、第１ステージ２１を移動させる。また、第１ステージ２１は、基板保持面に平行な方向に第１基板１１０に対して力を印加することができる構成を有している。
第２基板保持部３０は、第２基板１２０を吸着機構によって保持する第２ステージ３１と、基板保持面に平行な方向および垂直な方向に第２ステージ３１を移動させ、また、基板保持面内で第２ステージ３１を回転させる第２駆動機構３２と、を有する。吸着機構として、例えば真空吸着、あるいは静電吸着などが用いられる。第２ステージ３１の基板保持面が第１ステージ２１の基板保持面と対向するように、第２ステージ３１は配置される。なお、この例では、第２ステージ３１は、第２基板１２０の周辺回路層１２２が配置されていない面を吸着する。第２駆動機構３２は、コントローラ４０からの指示に従って、第２ステージ３１を移動させる。また、第２ステージ３１は、基板保持面に平行な方向に第２基板１２０に対して力を印加することができる構成を有している。
コントローラ４０は、基板計測結果取得部４１、グリッドデータ生成部４２と、グリッド一致率算出部４３と、基板情報記憶部４４と、基板搬送指示部４５と、補正指示部４６と、貼合制御部４７と、を有する。
基板計測結果取得部４１は、第１格納容器６０に格納されている第１基板１１０、および第２格納容器７０に格納されている第２基板１２０のすべてについて実施された基板計測結果を取得する。基板計測結果は、第１基板１１０および第２基板１２０内の所定のパターンの位置を計測したものである。計測するパターンは、例えばショット領域内のアライメントマークまたは重ね合わせ計測マーク、あるいは所定の素子などである。位置の計測には、重ね合わせ検査装置、絶対位置計測装置または基板形状計測装置などが用いられる。
グリッドデータ生成部４２は、基板位置計測結果内の所定のパターンの位置と所定のパターンの位置とを線で結んだグリッドデータを生成する。グリッドデータの生成は、第１格納容器６０内のすべての第１基板１１０、および第２格納容器７０内のすべての第２基板１２０に対して行われる。
図２は、第１基板のグリッド計測情報の一例を示す図であり、図３は、第２基板のグリッド計測情報の一例を示す図である。図２では、第１格納容器６０に格納されている異なる２枚の第１基板１１０についてのグリッドデータ３００Ａ，３００Ｂが例示され、図３では、第２格納容器７０に格納されている異なる３枚の第２基板１２０についてのグリッドデータ３００Ｃ〜３００Ｅが例示されている。なお、以下では、個々のグリッドデータ３００Ａ〜３００Ｅを区別する必要がない場合には、グリッドデータ３００と表記する。
図２および図３では、基板に設けられるショット領域Ｓを区切る線が説明の容易化のために描かれている。ショット領域Ｓは、露光処理時の露光範囲となる領域である。ショット領域Ｓの２組の辺は、基板面内に設けられる、互いに直交するＸ軸およびＹ軸と平行になっている。図２および図３に示されるように、ショット領域Ｓの中央付近に設けられるマークＭを検出し、Ｘ方向またはＹ方向に隣接するショット領域ＳのマークＭ間を直線で結んだものが、基板におけるグリッドデータ３００となる。
また、図２および図３では、理想的なグリッドデータ３１０も描かれている。理想的なグリッドデータ３１０は、Ｘ方向またはＹ方向に隣接するショット領域Ｓ間での中央の位置を、直線で結んだものである。これらの図に示されるように、通常、実際のグリッドデータ３００は、理想的なグリッドデータ３１０からずれている。
グリッド一致率算出部４３は、第１格納容器６０内の第１基板１１０と、第２格納容器７０内の第２基板１２０と、のすべての組み合わせについて、グリッドデータの一致率（以下、グリッド一致率ともいう）を算出する。また、グリッド一致率算出部４３は、グリッド一致率が貼り合せ閾値の範囲にある場合に、その組み合わせの第１基板１１０および第２基板１２０を基板情報記憶部４４のペアリング情報に登録する。貼り合せ閾値の範囲は、第１基板保持部２０および第２基板保持部３０での、基板保持面内での第１基板１１０と第２基板１２０との間の位置ずれ（Shift）、倍率ずれ（Magnification）および回転ずれ（Rotation）の補正の精度、および求められる製品スペックに応じて決定される。貼り合せ閾値の範囲は、例えば５０％から１００％の間で設定可能である。
グリッド一致率算出部４３は、第１基板１１０および第２基板１２０のグリッドデータを画像データとして扱い、画像処理によってグリッドの形状の一致率を求めてもよい。また、グリッド一致率算出部４３は、第１基板１１０および第２基板１２０のグリッドデータが基板上の所定の点を基準とした絶対位置座標系で表されている場合には、各位置でのずれから布袋のアルゴリズムを用いてグリッド形状の一致率を求めてもよい。
図１に示されるように、第１基板１１０のメモリセル層１１２が配置される面と、第２基板１２０の周辺回路層１２２が配置される面と、が対向した状態で貼合される場合には、グリッド一致率は、第１基板１１０と第２基板１２０とを対向させた状態で、グリッドデータの対応する位置同士でグリッド一致率の算出が行われる。すなわち、図２の第１基板１１０のグリッドデータ３００Ａ，３００Ｂと、図３の第２基板１２０のグリッドデータ３００Ｃ〜３００ＥをＸ方向に反転させた反転グリッドデータと、を用いてグリッド一致率の算出が行われる。
なお、第１基板１１０のメモリセル層１１２が配置される面と、第２基板１２０の周辺回路層１２２が配置される面と対向する面と、が対向した状態で貼合される場合には、図２の第１基板１１０のグリッドデータ３００Ａ，３００Ｂと、図３の第２基板１２０のグリッドデータ３００Ｃ〜３００Ｅと、を用いてグリッド一致率の算出が行われる。
図４は、グリッド一致率の算出結果の一例を示す図である。ここでは、図２に示される第１基板１１０のグリッドデータ３００Ａ，３００Ｂを、図３に示される第２基板１２０のグリッドデータ３００Ｃ〜３００Ｅのそれぞれとグリッド一致率の算出を行った場合を示している。また、ここでは、貼り合せ閾値の範囲は８０％以上１００％以下であるものとする。第１基板１１０のグリッドデータ３００Ａの第２基板のグリッドデータ３００Ｃ，３００Ｄ，３００Ｅとのグリッド一致率は、それぞれ９０％、８０％、７０％となっている。上記した貼り合せ閾値の範囲は８０％以上であるので、グリッド一致率が７０％のグリッドデータ３００Ａとグリッドデータ３００Ｃとの組み合わせ、およびグリッドデータ３００Ａとグリッドデータ３００Ｄとの組み合わせが、ペアリング情報に登録されることになる。同様に、グリッドデータ３００Ｂについては、グリッドデータ３００Ｃ〜３００Ｅとのすべての組み合わせがグリッド一致率が８０％以上であるので、ペアリング情報に登録される。
基板情報記憶部４４は、基板格納状況情報と、ペアリング情報と、を含む基板情報を記憶する。図５は、基板情報の一例を示す図であり、（ａ）は基板格納状況情報の一例を示す図であり、（ｂ）はペアリング情報の一例を示す図である。図５（ａ）に示されるように、基板格納状況情報は、第１格納容器６０の各スロット６１に格納される第１基板１１０と、第２格納容器７０の各スロット７１に格納される第２基板１２０と、を管理する情報である。この例では、各格納容器のスロットを識別するスロット番号と、基板を識別する基板識別情報と、を対応付けた情報となる。例えば、第１格納容器の基板格納状況情報では、スロット番号「１」には、ＣＥＬＬＷ１で識別される第１基板１１０が格納されており、スロット番号「２」には、ＣＥＬＬＷ２で識別される第１基板１１０が格納されており、スロット番号「ｉ」（ｉはｎ以下の自然数）には、ＣＥＬＬＷｉで識別される第１基板１１０が格納されていることが示されている。第２格納容器の基板格納状況情報も同様である。
ペアリング情報は、例えば第１格納容器６０内の第１基板１１０について、貼り合せ閾値の範囲内にある第２基板１２０を対応付けたものである。１つの第１基板１１０について、複数の第２基板１２０が対応付けられていてもよい。図５（ｂ）に示される例では、第１基板識別情報について、貼り合せ閾値の範囲内にある第２基板識別情報が対応付けられる例が示されている。第１基板識別情報に対応付けられる第２基板識別情報の配列順は、特に限定されないが、例えばグリッド一致率の高い順に配列されていてもよい。
なお、図５（ｂ）の例では、ペアリング情報は、第１基板識別情報について、グリッド一致率が貼り合せ閾値の範囲内にある第２基板識別情報を対応付けた例を示しているが、実施形態がこれに限定されるものではない。例えば、ペアリング情報は、第２基板識別情報について、グリッド一致率が貼り合せ閾値の範囲内にある第１基板識別情報を対応付けるものであってもよい。
基板搬送指示部４５は、基板情報記憶部４４に記憶されている基板情報に基づいて、貼合を行う第１基板１１０および第２基板１２０の組み合わせを抽出する。また、基板搬送指示部４５は、抽出した組み合わせの第１基板１１０および第２基板１２０を第１格納容器６０および第２格納容器７０のそれぞれのスロット６１，７１から搬出し、第１基板保持部２０および第２基板保持部３０に保持させる指示を、図示しない搬送部と、第１基板保持部２０および第２基板保持部３０と、に与える。
例えば、基板搬送指示部４５は、第１格納容器６０内のスロット番号「１」の第１基板１１０の貼り合せを行う場合には、基板格納状況情報からスロット番号「１」に格納されている第１基板３００の第１基板識別情報「ＣＥＬＬＷ１」を取得する。ついで、基板搬送指示部４５は、ペアリング情報から、第１基板識別情報「ＣＥＬＬＷ１」に対応付けられる第２識別情報「ＰＥＲＩＷ２」、「ＰＥＲＩＷ５」、「ＰＥＲＩＷ１５」などを取得する。基板搬送指示部４５は、これらの中から１つの第２基板識別情報を選択する。例えば、ここでは「ＰＥＲＩＷ２」が選択されたものとする。基板搬送指示部４５は、第２基板識別情報「ＰＥＲＩＷ２」で識別される第２基板１２０が格納されるスロット番号「２」を基板格納状況情報から取得する。そして、基板搬送指示部４５は、第１格納容器６０内のスロット番号「１」のスロット６１と、第２格納容器７０内のスロット番号「２」のスロット７１と、からそれぞれ第１基板１１０および第２基板１２０を搬出する指示を与え、搬出された第１基板１１０を第１ステージ２１で保持させ、第２基板１２０を第２ステージ３１で保持させる指示を与える。
基板搬送指示部４５は、第１基板識別情報に対応付けられた第２基板識別情報を抽出する際に、第１基板識別情報と最も高いグリッド一致率を有する第２基板識別情報を抽出してもよいし、ランダムな第２基板識別情報を抽出してもよい。また、ペアリング情報中に、他の第１基板識別情報に対応付けられる、選択された第２基板識別情報が存在する場合には、基板搬送指示部４５は以下のように動作を行う。すなわち、そのような選択された第２基板識別情報は、既に貼合されたものを示しているので、基板搬送指示部４５は、その第２基板識別情報を削除または無効にする。
補正指示部４６は、貼合対象に選ばれた第１基板１１０および第２基板１２０のグリッドデータ３００から、貼合時に補正が必要な場合に、第１駆動機構２２および第２駆動機構３２のうち少なくともいずれか一方に補正指示を与える。補正指示は、位置ずれ、倍率ずれまたは回転ずれを補正する指示である。位置ずれ、倍率ずれまたは回転ずれの補正指示は、グリッドデータに基づいて生成される。第１駆動機構２２および第２駆動機構３２の少なくとも一方によって、指示に基づいて第１ステージ２１および第２ステージ３１の少なくとも一方の位置が移動されたり、基板保持面内で所定の角度だけ回転されたりする。なお、補正が必要ない場合、例えば第１基板１１０および第２基板１２０のグリッド一致率が１００％に近い場合には、補正指示部４６による補正の指示は行われなくてもよい。
貼合制御部４７は、第１ステージ２１に保持された第１基板１１０に対して、例えば接着層を介して第２ステージ３１に保持された第２基板１２０を接触させるように、第１駆動機構２２および第２駆動機構３２の少なくとも一方に指示を与える。また、貼合制御部４７は、所定の時間が経過後、第１ステージ２１または第２ステージ３１の吸着機構の動作を停止させ、第１ステージ２１と第２ステージ３１とを引き離すように第１駆動機構２２および第２駆動機構３２の少なくとも一方に指示を与える。
つぎに、貼合装置１０を用いた貼合方法を含む半導体装置の製造方法について説明する。図６は、実施形態による半導体装置の製造方法の手順の一例を示すフローチャートである。まず、第１格納容器６０内の各第１基板１１０と、第２格納容器７０内の各第２基板１２０と、について基板上の所定のパターンの位置の計測を行う。パターンの位置の計測には、重ね合わせ検査装置、絶対位置計測装置または基板形状計測装置などで行われる。その後、第１基板１１０が格納された第１格納容器６０と、第２基板１２０が格納された第２格納容器７０とが貼合装置１０の近傍に搬送される。
ついで、コントローラ４０の基板計測結果取得部４１は、第１基板１１０および第２基板１２０上の所定のパターンの位置の計測結果である基板計測結果を取得する（ステップＳ１１）。その後、グリッドデータ生成部４２は、取得したすべての基板計測結果からグリッドデータを生成する（ステップＳ１２）。グリッドデータは、基板計測結果内の所定のパターンの位置と所定のパターンの位置とを線で結んだデータである。
ついで、グリッド一致率算出部４３は、第１格納容器６０に属する１つの第１基板１１０のグリッドデータを選択し（ステップＳ１３）、第２格納容器７０に属する第２基板１２０のグリッドデータを選択する（ステップＳ１４）。そして、グリッド一致率算出部４３は、選択した２つのグリッドデータについて、公知の比較方法を用いてグリッド一致率を算出する（ステップＳ１５）。
ついで、グリッド一致率算出部４３は、グリッド一致率が貼り合せ閾値の範囲内にあるかを判定する（ステップＳ１６）。グリッド一致率が貼り合せ閾値の範囲内にある場合（ステップＳ１６でＹｅｓの場合）には、グリッド一致率算出部４３は、ペアリング情報に、グリッド一致率の算出を行った第１基板１１０と第２基板１２０との組み合わせを登録する（ステップＳ１７）。
その後、またはステップＳ１６でグリッド一致率が貼り合せ閾値の範囲内にない場合（ステップＳ１６でＮｏの場合）には、グリッド一致率算出部４３は、第２格納容器７０に属する第２基板１２０のうちグリッド一致率の算出をしていない他の第２基板１２０が含まれるかを判定する（ステップＳ１８）。この判定は、例えば図５（ａ）の基板格納状況情報を用いて行われる。
第２格納容器７０にグリッド一致率の算出をしていない他の第２基板１２０が含まれる場合（ステップＳ１８でＹｅｓの場合）には、ステップＳ１４に処理が戻る。つまり、ステップＳ１４〜Ｓ１７の処理を、第２格納容器７０内のすべての第２基板１２０について実施する。
一方、第２格納容器７０にグリッド一致率の算出をしていない第２基板１２０が含まれない場合（ステップＳ１８でＮｏの場合）には、ステップＳ１２で選択した第１基板１１０と、第２格納容器７０内のすべての第２基板１２０との組み合わせについてグリッド一致率の算出を行ったことになる。そこで、グリッド一致率算出部４３は、第１格納容器６０にグリッドの一致率の算出を行っていない他の第１基板１１０が含まれるかを判定する（ステップＳ１９）。この判定も、例えば図５（ａ）の基板格納状況情報を用いて行われる。
第１格納容器６０にグリッド一致率の算出を行っていない他の第１基板１１０が含まれる場合（ステップＳ１９でＹｅｓの場合）には、ステップＳ１３に処理が戻る。つまり、他の第１基板１１０についてステップＳ１３〜Ｓ１８と同様の処理を実行する。そして、グリッド一致率の算出を行っていない他の第１基板１１０が第１格納容器６０になくなるまで、ステップＳ１３〜Ｓ１９の処理が実行される。以上によって、第１基板１１０および第２基板１２０に関するペアリング情報が生成される。
第１格納容器６０にグリッド一致率の算出を行っていない他の第１基板１１０が含まれない場合（ステップＳ１９でＮｏの場合）には、基板搬送指示部４５は、第１格納容器６０の１つのスロットに格納される第１基板１１０を選択する（ステップＳ２０）。
ついで、基板搬送指示部４５は、ペアリング情報を参照し、選択した第１基板１１０に対応付けられた第２基板１２０の中から１つの第２基板１２０を選択する（ステップＳ２１）。第２基板１２０の選択は、任意の方法で行われる。
その後、基板搬送指示部４５は、ステップＳ２０で選択された第１基板１１０を第１格納容器６０から取り出し、第１ステージ２１に保持させる指示、およびステップＳ２１で選択された第２基板１２０を第２格納容器７０から取り出し、第２ステージ３１に保持させる指示を、搬送部、第１駆動機構２２および第２駆動機構３２に与える（ステップＳ２２）。これによって、第１基板１１０が第１ステージ２１に保持され、第２基板１２０が第２ステージ３１に保持される。
ついで、補正指示部４６は、選択された第１基板１１０および第２基板１２０のグリッドデータに基づいて補正が必要かを判定し（ステップＳ２３）、補正が必要な場合（ステップＳ２３でＹｅｓの場合）には、第１基板１１０と第２基板１２０とのグリッドデータが一致する方向の補正指示を第１駆動機構２２または第２駆動機構３２に与える。その結果、第１駆動機構２２または第２駆動機構３２は、第１基板１１０と第２基板１２０との間の位置ずれ、倍率ずれまたは回転ずれをただす方向に第１ステージ２１または第２ステージ３１を移動させる補正を行う（ステップＳ２４）。
その後、またはステップＳ２３で補正が必要でない場合（ステップＳ２３でＮｏの場合）には、例えば第１基板１１０上に接着層が形成された後、貼合制御部４７は、第１ステージ２１上の第１基板１１０と第２ステージ３１上の第２基板１２０とを接着層を介して貼り合せるように、第１駆動機構２２または第２駆動機構３２に指示を与える。これによって、貼合処理が実行される（ステップＳ２５）。貼合処理では、接着層を介した第１基板１１０と第２基板１２０とを接触させ、貼り合せ、接着層が固化した後、第１ステージ２１または第２ステージ３１の吸着機構を解除して、第１ステージ２１と第ステージとを引き離し、２つの基板の貼合によって形成された半導体装置を所定の位置に搬送する処理が行われる。
その後、基板搬送指示部４５は、第１格納容器６０内に、貼合されていない第１基板１１０があるかを判定し（ステップＳ２６）、貼合されていない第１基板１１０がある場合（ステップＳ２６でＹｅｓの場合）には、ステップＳ２０に戻り、第１格納容器６０内に貼合されていない第１基板１１０がなくなるまでステップＳ２０〜Ｓ２５の処理が繰り返し実行される。
また、第１格納容器６０内に貼合されていない第１基板１１０がない場合（ステップＳ２６でＮｏの場合）には、処理が終了する。
なお、上記した説明では、メモリセル層１１２が配置された第１基板１１０と、周辺回路層１２２が配置された第２基板１２０と、を貼合する場合を例に挙げたが、実施形態がこれに限定されるものではない。図７は、実施形態による半導体装置の製造方法の他の例を模式的に示す図である。図７（ａ）に示されるように、貼合された基板（以下、貼合基板という）１３０，１４０同士を貼合する場合にも用いることができる。また、図７（ｂ）に示されるように、２つの貼合基板が貼合された貼合基板（４枚の基板が貼合された貼合基板）１５０と、２つの基板が貼合された貼合基板１６０と、を貼合する場合にも用いることができる。この他にも、任意の枚数が貼合された貼合基板と、基板または任意の枚数が貼合された貼合基板と、を貼合することができる。これらの場合には、貼合基板１３０，１４０，１５０，１６０の貼合される側の基板のメモリセルまたは駆動回路などのデバイス層が配置されている面のグリッド計測結果を用いてグリッド一致率の算出が行われる。
また、上記した説明では、第１格納容器６０内の第１基板１１０と、第２格納容器７０内の第２基板と、を組み合わせる場合を説明したが、実施形態がこれに限定されるものではない。貼合対象が複数の第１基板１１０および第２基板１２０であれば上記した実施形態を適用することができる。例えば、貼合対象を複数の第１格納容器６０内の第１基板１１０と、複数の第２格納容器７０内の第２基板１２０としてもよい。
つぎに、貼合装置１０のコントローラ４０のハードウェア構成について説明する。図８は、コントローラのハードウェア構成を示す図である。コントローラ４０は、ＣＰＵ（Central Processing Unit）４０１、ＲＯＭ（Read Only Memory）４０２、ＲＡＭ（Random Access Memory）４０３、外部記憶装置４０４、表示装置４０５、入力装置４０６を有している。コントローラ４０では、これらのＣＰＵ４０１、ＲＯＭ４０２、ＲＡＭ４０３、外部記憶装置４０４、表示装置４０５、入力装置４０６がバスライン４０７を介して接続されている。
ＣＰＵ４０１は、コンピュータプログラムである貼合プログラムを用いて、複数の第１基板および複数の第２基板の中から、グリッド一致率が貼り合せ閾値の範囲内にある第１基板と第２基板との組み合わせを選択する。貼合プログラムは、コンピュータで実行可能な、基板計測結果からグリッドデータを生成し、第１基板１１０のグリッドデータと第２基板１２０のグリッドデータとのグリッド一致率を算出し、グリッド一致率が貼り合せ閾値の範囲にある組み合わせをペアリング情報に登録し、貼合対象の第１基板１１０と貼合させる第２基板１２０をペアリング情報に基づいて選択するための複数の命令を含むコンピュータ読取り可能かつ非遷移的な記録媒体（nontransitory computer readable recording medium）を有するコンピュータプログラムプロダクトである。貼合プログラムでは、前述の複数の命令がグリッドデータの生成、グリッド一致率の算出、ペアリング情報の登録およびペアリング情報に基づいた第１基板１１０に貼合される第２基板１２０の選択などを行うことをコンピュータに実行させる。
外部記憶装置４０４は、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）またはＣＤ（Compact Disc）ドライブ装置などによって構成される。表示装置４０５は、液晶表示装置などによって構成される。表示装置４０５は、ＣＰＵ４０１からの指示に基づいて、仕上がり評価値などを表示する。入力装置４０６は、マウスおよびキーボードなどによって構成される。
貼合プログラムは、ＲＯＭ４０２内に格納されており、バスライン４０７を介してＲＡＭ４０３へロードされる。
ＣＰＵ４０１はＲＡＭ４０３内にロードされた貼合プログラムを実行する。具体的には、貼合装置１０のコントローラ４０では、使用者による入力装置４０６からの指示入力に従って、ＣＰＵ４０１がＲＯＭ４０２内から貼合プログラムを読み出してＲＡＭ４０３内のプログラム格納領域にロードして各種処理を実行する。ＣＰＵ４０１は、この各種処理に際して生じる各種データをＲＡＭ４０３内に形成されるデータ格納領域に一時的に記憶させておく。
コントローラ４０で実行される貼合プログラムは、基板計測結果取得部４１、グリッドデータ生成部４２、グリッド一致率算出部４３、基板搬送指示部４５、補正指示部４６および貼合制御部４７などを含むモジュール構成となっており、これらが主記憶装置上にロードされ、これらが主記憶装置上に生成される。
本実施形態のコントローラ４０で実行される貼合プログラムは、図６に示される方法を実行するものであり、インストール可能な形式または実行可能な形式のファイルでＣＤ−ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ、ＤＶＤ（Digital Versatile Disk）等のコンピュータで読み取り可能な記録媒体に記録されて提供される。
また、本実施形態のコントローラ４０で実行されるパターン形状計測プログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。さらに、本実施形態の貼合装置１０のコントローラ４０で実行される貼合プログラムをインターネット等のネットワーク経由で提供または配布するように構成してもよい。
また、本実施形態の貼合装置１０で実行される貼合プログラムを、ＲＯＭ等に予め組み込んで提供するように構成してもよい。
実施形態では、複数の第１基板１１０と、複数の第２基板１２０と、のすべての組み合わせについて、グリッド一致率を算出し、グリッド一致率が貼り合せ閾値の範囲にあるものをペアとしてペアリング情報に登録する。第１格納容器６０内の第１基板１１０を用いて貼合処理を行う場合に、ペアリング情報に基づいてこの第１基板１１０と対応付けされている第２基板１２０の中から１つの第２基板１２０を選択し、選択された第１基板１１０と第２基板１２０との貼合処理を行う。これによって、第１基板１１０の各ショット領域と第２基板１２０の各ショット領域との間の合わせずれの精度を高めることができる。
一般的には、第１格納容器６０では、一番上のスロット６１から順に第１基板１１０が選択され、第２格納容器７０では、１番上のスロット７１から順に第２基板１２０が選択され、それぞれ貼合処理がされていた。そのため、両者のグリッド一致率が低く、製品として用いることができない貼合基板が製造される確率を抑制することができなかった。しかし、実施形態によれば、貼合処理の前の段階で、グリッド一致率の高い第１基板１１０と第２基板１２０との組み合わせを取得しているので、製品として用いることができない貼合基板の製造が抑制される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 貼合装置、２０ 第１基板保持部、２１ 第１ステージ、２２ 第１駆動機構、２３ ステップ、３０ 第２基板保持部、３１ 第２ステージ、３２ 第２駆動機構、４０ コントローラ、４１ 基板計測結果取得部、４２ グリッドデータ生成部、４３ グリッド一致率算出部、４４ 基板情報記憶部、４５ 基板搬送指示部、４６ 補正指示部、４７ 貼合制御部、６０ 第１格納容器、６１，７１ スロット、７０ 第２格納容器、１１０ 第１基板、１１１，１２１ 半導体基板、１１２ メモリセル層、１２０ 第２基板、１２２ 周辺回路層、１３０，１４０，１５０，１６０ 貼合基板。

Claims (6)

  1. 第１基板群から選択される基板を保持する第１基板保持部と、
    前記第１基板保持部に対向して配置され、第２基板群から選択される基板を保持する第２基板保持部と、
    前記第１基板保持部および前記第２基板保持部に保持される基板の貼合を制御するコントローラと、
    を備え、
    前記コントローラは、
    前記第１基板群のそれぞれの基板について、前記第２基板群のそれぞれの基板との間のグリッド形状の一致率を算出し、
    前記一致率が所定の範囲にある場合に前記一致率の算出に使用された前記基板の組み合わせを登録したペアリング情報を生成し、
    前記第１基板群から前記第１基板保持部に保持させる第１基板を選択し、
    前記ペアリング情報を参照して前記第１基板とペアリングされた前記第２基板群の前記基板の中から１つの第２基板を選択する基板貼合装置。
  2. 前記コントローラは、前記一致率の算出前に、
    前記基板の所定のパターンの位置を計測した基板計測結果を取得し、
    前記基板計測結果に基づいてグリッドデータを生成することを含み、
    前記一致率の算出では、前記グリッドデータが用いられる請求項１に記載の基板貼合装置。
  3. 前記コントローラは、前記一致率の算出では、前記グリッドデータを画像として用い、画像処理によって２つの前記グリッドデータ間の一致率を算出する請求項２に記載の基板貼合装置。
  4. 前記コントローラは、前記一致率の算出では、前記グリッドデータが前記基板上の所定の位置を基準とした絶対位置座標系を用いて表現される場合に、対応する２つの前記基板上の前記所定のパターンの各位置のずれから所定のアルゴリズムを用いて前記グリッドデータ間の一致率を算出する請求項２に記載の基板貼合装置。
  5. 前記ペアリング情報は、前記第１基板群の１枚の前記基板に対して、前記第２基板群の複数枚の前記基板が対応付けられる請求項１から４のいずれか１つに記載の基板貼合装置。
  6. 第１基板群のそれぞれの基板について、第２基板群のそれぞれの基板との間のグリッド形状の一致率を算出し、
    前記一致率が所定の範囲にある場合に前記一致率の算出に使用された前記基板の組み合わせを登録したペアリング情報を生成し、
    前記第１基板群から第１基板を選択し、
    前記ペアリング情報を参照して前記第１基板とペアリングされた前記第２基板群の前記基板の中から１つの第２基板を選択し、
    基板貼合装置の第１基板保持部と、前記第１基板保持部に対向して配置される第２基板保持部と、に、それぞれ前記第１基板および前記第２基板を保持させ、
    接着層を介して前記第１基板および前記第２基板を貼合する半導体装置の製造方法。
JP2019039914A 2019-03-05 2019-03-05 基板貼合装置および半導体装置の製造方法 Active JP7204537B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019039914A JP7204537B2 (ja) 2019-03-05 2019-03-05 基板貼合装置および半導体装置の製造方法
CN201910739796.5A CN111668133B (zh) 2019-03-05 2019-08-12 衬底贴合装置、衬底配对装置及半导体装置的制造方法
TW108128690A TWI762803B (zh) 2019-03-05 2019-08-13 基板貼合裝置、基板配對裝置及半導體裝置之製造方法
US16/542,431 US11148938B2 (en) 2019-03-05 2019-08-16 Substrate bonding apparatus, substrate pairing apparatus, and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019039914A JP7204537B2 (ja) 2019-03-05 2019-03-05 基板貼合装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020145287A true JP2020145287A (ja) 2020-09-10
JP7204537B2 JP7204537B2 (ja) 2023-01-16

Family

ID=72335611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019039914A Active JP7204537B2 (ja) 2019-03-05 2019-03-05 基板貼合装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11148938B2 (ja)
JP (1) JP7204537B2 (ja)
CN (1) CN111668133B (ja)
TW (1) TWI762803B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11768441B2 (en) * 2020-03-03 2023-09-26 Asml Netherlands B.V. Method for controlling a manufacturing process and associated apparatuses

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015527728A (ja) * 2012-06-12 2015-09-17 エリッヒ・タールナー 基板を位置合わせする装置及び方法
WO2018012300A1 (ja) * 2016-07-12 2018-01-18 株式会社ニコン 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3834546B2 (ja) * 2002-12-13 2006-10-18 株式会社東芝 測定対象パターンの選択方法、パターン検査方法、半導体装置の製造方法、プログラムおよびパターン検査装置
TWI265905B (en) * 2003-08-20 2006-11-11 Shinko Electric Co Ltd Substrate installation/removal device, substrate installation/removal method, substrate carrier device, and substrate carrier method
US7371663B2 (en) * 2005-07-06 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional IC device and alignment methods of IC device substrates
US20090130821A1 (en) * 2007-10-12 2009-05-21 Applied Materials, Inc. Three dimensional packaging with wafer-level bonding and chip-level repair
JP5369588B2 (ja) * 2008-10-01 2013-12-18 株式会社ニコン 接合評価方法、接合評価装置、基板貼り合わせ装置、評価ゲージおよび積層型半導体装置
JP6595870B2 (ja) * 2015-09-30 2019-10-23 株式会社Ｓｃｒｅｅｎホールディングス 補正情報生成装置、描画装置、補正情報生成方法および描画方法
JP6473116B2 (ja) * 2016-09-30 2019-02-20 ボンドテック株式会社 アライメント装置およびアライメント方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015527728A (ja) * 2012-06-12 2015-09-17 エリッヒ・タールナー 基板を位置合わせする装置及び方法
WO2018012300A1 (ja) * 2016-07-12 2018-01-18 株式会社ニコン 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置

Also Published As

Publication number Publication date
CN111668133B (zh) 2023-10-10
US11148938B2 (en) 2021-10-19
CN111668133A (zh) 2020-09-15
TWI762803B (zh) 2022-05-01
TW202034426A (zh) 2020-09-16
JP7204537B2 (ja) 2023-01-16
US20200286853A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
KR101885385B1 (ko) 패턴 정렬을 수행하기 위한 방법 및 장치
US9076269B2 (en) Method and electronic device for creating a combined image
US20160377991A1 (en) Method of layer management with double-layer overlay accuracy control, calibration mark and measurement system
JP5673719B2 (ja) 電子部品の製造装置およびその製造方法
JP2020145287A (ja) 基板貼合装置および半導体装置の製造方法
JP2011197520A (ja) フォトマスク製造方法
US10353299B2 (en) Lithography method, determination method, information processing apparatus, storage medium, and method of manufacturing article
JP2016062909A (ja) 基板搬送システム、基板搬送方法、リソグラフィ装置、および物品の製造方法
JP6942555B2 (ja) 基板処理方法、コンピュータ記憶媒体及び基板処理システム
JP6008419B2 (ja) 部品積層精度測定治具セット及びその使用方法並びに部品実装機の部品積層精度測定装置及び３次元実装基板の生産方法
US20230386509A1 (en) Mechanism to shift the head span of a tape head at a wafer level
TW201535659A (zh) 晶粒堆疊設備以及方法
JP6137715B2 (ja) 収集用カードを生産する方法および装置
CN100570491C (zh) 步进式曝光机的图案影像设定及倍率误差补偿方法
JP2005300322A (ja) 位置検出装置
CN104550046A (zh) 电路板的分堆装置和电路板的分堆方法
JP2011227364A (ja) フォトマスクと基材との位置合わせ方法および配線回路基板の製造方法
Yamada et al. The solutions for 3D-NAND processes with Canon's latest KrF scanner
JP2006330512A (ja) 座標特定方法
JP6381180B2 (ja) 露光装置、情報管理装置、露光システムおよびデバイス製造方法
KR20170136443A (ko) 리소그래피 방법, 결정 방법, 정보 처리 장치, 기억 매체, 및 물품의 제조 방법
CN110347015B (zh) 曝光装置和制造物品的方法
JP2009258682A (ja) 露光装置、及び露光方法
JP5958212B2 (ja) パターンマッチング方法、マスクパターンの生成方法、及び、ライブラリの構築方法
JP2016039359A (ja) フォーカス補正装置、フォーカス補正方法およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221228

R151 Written notification of patent or utility model registration

Ref document number: 7204537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151