CN111656329A - 不可校正ecc - Google Patents

不可校正ecc Download PDF

Info

Publication number
CN111656329A
CN111656329A CN201780098243.5A CN201780098243A CN111656329A CN 111656329 A CN111656329 A CN 111656329A CN 201780098243 A CN201780098243 A CN 201780098243A CN 111656329 A CN111656329 A CN 111656329A
Authority
CN
China
Prior art keywords
block
value
memory
nand
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780098243.5A
Other languages
English (en)
Inventor
H·桑吉迪
J·黄
K·坦派罗
约翰·张
罗贤钢
何德平
罗婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111656329A publication Critical patent/CN111656329A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/886—Masking faults in memories by using spares or by reconfiguring with partially good memories combining plural defective memory devices to provide a contiguous address range, e.g. one device supplies working blocks to replace defective blocks in another device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Memory System (AREA)

Abstract

本发明公开应用智能算法以通过利用过多的过量配置来处理ECC错误的NAND装置、固件、系统、方法及装置。在一些实例中，当过量配置块的量超过预定阈值时，可实施第一ECC块错误处理模式，并且当所述过量配置块等于或小于所述预定阈值时，可利用第二ECC块错误处理模式。

Description

不可校正ECC
背景技术
通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。
易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。
非易失性存储器可在未被供电时保持所存储数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或3D XPointTM存储器等等。
快闪存储器用作广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性及低功耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。
两种常见类型的快闪存储器阵列架构包含NAND及NOR架构，所述架构以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的行中的每个浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极以源极到漏极方式一起串联耦合在源极线与位线之间。
NOR及NAND架构半导体存储器阵列均通过解码器来存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，选定存储器单元便将其数据值置于位线上，从而根据特定单元经编程的状态而使不同电流流动。在NAND架构半导体存储器阵列中，将高偏置电压施加于漏极侧选择栅极(SGD)线。以指定传递电压(例如，Vpass)驱动耦合到每一群组的未选定存储器单元的栅极的字线，以使每一群组的未选定存储器单元作为传递晶体管操作(例如，以不受其所存储数据值限制的方式传递电流)。电流随后从源极线通过每个串联耦合的群组流动到位线，仅受每个群组中的选定存储器单元限制，从而使选定存储器单元的当前编码数据值置于位线上。
NOR或NAND架构半导体存储器阵列中的每个快闪存储器单元可以被单独地或共同地编程到一或多个编程状态。举例来说，单层级单元(SLC)可表示两个编程状态(例如，1或0)中的一个，从而表示一个数据位。
然而，快闪存储器单元还可表示多于两个经编程状态中的一个，从而允许在不增加存储器单元数目的情况下制造较高密度的存储器，因为每个单元可表示多于一个二进制数字(例如，多于一个位)。此类单元可被称为多状态存储器单元、多数字单元或多层级单元(MLC)。在某些实例中，MLC可指每单元可存储两个数据位(例如，四个编程状态中的一个)的存储器单元，三层级单元(TLC)可指每单元可存储三个数据位(例如，八个编程状态中的一个)的存储器单元，且四层级单元(QLC)可每单元存储四个数据位。MLC在本文中以其较广泛情形使用，可指每单元可存储多于一个数据位(即，可表示多于两个编程状态)的任何存储器单元。
传统存储器阵列是布置于半导体衬底的表面上的二维(2D)结构。为了增加给定区域的存储器容量且降低成本，已减小个别存储器单元的大小。然而，个别存储器单元大小的减小存在技术限制，因此2D存储器阵列的存储器密度也存在技术限制。作为响应，正开发三维(3D)存储器结构，例如3D NAND架构半导体存储器装置，以进一步增加存储器密度且降低存储器成本。
此类3D NAND装置通常包含存储单元串，其串联(例如，以漏极到源极方式)耦合于接近源极的一或多个源极侧选择栅极(SGS)与接近位线的一或多个漏极侧选择栅极(SGD)之间。在实例中，SGS或SGD可包含一或多个场效应晶体管(FET)或金属氧化物半导体(MOS)结构装置等。在一些实例中，所述串将竖直延伸通过含有相应字线的多个竖直间隔开的层。半导体结构(例如，多晶硅结构)可邻近于存储单元串延伸以形成用于所述串的存储单元的通道。在竖直串的实例中，多晶硅结构可呈竖直延伸柱的形式。在一些实例中，串可“折叠”，且因此相对于U形柱而布置。在其它实例中，多个竖直结构可堆叠于彼此上以形成存储单元串的堆叠阵列。
存储器阵列或装置可组合在一起以形成存储器系统的存储容量，例如固态驱动器(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。SSD尤其可用作计算机的主要存储装置，关于例如性能、大小、重量、坚固性、工作温度范围及功耗具有优于带有移动部分的传统硬盘驱动器的优点。举例来说，SSD可具有减少的寻道时间、时延或与磁盘驱动器相关联的其它延迟(例如，机电等)。SSD使用例如快闪存储器单元的非易失性存储器单元来避免内部电池电源要求，因此允许驱动器更为多功能且紧凑。
SSD可包含多个存储器装置，包含多个裸片或逻辑单元(例如，逻辑单元数字或LUN)，且可包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。此类SSD可包含一或多个快闪存储器裸片，其上包含多个存储器阵列及外围电路系统。快闪存储器阵列可包含组织成多个物理页的多个存储器单元块。在多个实例中，SSD还会包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可结合存储器操作从主机接收命令，例如，用于在存储器装置与主机之间传送数据(例如，用户数据及相关联的完整性数据，例如错误数据及地址数据等)的读取或写入操作，或用于从存储器装置擦除数据的擦除操作。
附图说明
在不一定按比例绘制的附图中，相似标号可在不同视图中描述相似组件。具有不同的字母后缀的相似标号可表示类似组件的不同例子。图式借助于实例而非限制性地总体上说明本文档中所论述的各种实施例。
图1说明包含存储器装置的环境的实例。
图2到3说明3D NAND架构半导体存储器阵列的实例的示意图。
图4说明存储器模块的实例框图。
图5说明根据本公开的一些实例的读取NAND的方法的流程图。
图6说明根据本公开的一些实例的第一错误处理模式的方法的流程图。
图7说明根据本公开的一些实例的存储器控制器。
图8是说明其上可实施一或多个实施例的机器的实例的框图。
具体实施方式
例如移动电子装置(例如，智能电话、平板计算机等)、用于汽车应用的电子装置(例如，汽车传感器、控制单元、驾驶员辅助系统、乘客安全或舒适系统等)及因特网连接的电器或装置(例如，物联网(IoT)装置等)的电子装置尤其取决于电子装置的类型、使用环境、性能期望等而具有变化的存储需求。
电子装置可分解为若干主要组件：处理器(例如，中央处理单元(CPU)或其它主处理器)；存储器(例如，一或多个易失性或非易失性随机存取存储器(RAM)存储器装置，例如动态RAM(DRAM)、移动或低功率双数据速率同步DRAM(DDR SDRAM)等)；及存储装置(例如，非易失性存储器(NVM)装置，例如快闪存储器、只读存储器(ROM)、SSD、MMC，或其它存储卡结构或组合件等)。在某些实例中，电子装置可包含用户接口(例如，显示器、触摸屏、键盘、一或多个按钮等)、图形处理单元(GPU)、电源管理电路、基带处理器或者一或多个收发器电路等。
图1说明包含经配置以通过通信接口通信的主机装置105及存储器装置110的环境100的实例。主机装置105或存储器装置110可包含在多种产品150，例如物联网(IoT)装置(例如，电冰箱或其它电器、传感器、电机或致动器、移动通信装置、汽车、无人机等)中，以支持产品150的处理、通信或控制。
存储器装置110包含存储器控制器115及存储器阵列120，所述存储器阵列包含例如多个个别存储器裸片(例如，三维(3D)NAND裸片的堆叠)。在3D架构半导体存储器技术中，堆叠竖直结构，从而增加层数、物理页且相应地增加存储器装置(例如，存储装置)的密度。在实例中，存储器装置110可为主机装置105的离散存储器或存储装置组件。在其它实例中，存储器装置110可为与主机装置105的一或多个其它组件堆叠或以其它方式包含主机装置105的一或多个其它组件的集成电路(例如，芯片上系统(SOC)等)的一部分。
可使用一或多个通信接口在存储器装置110与主机装置105的一或多个其它组件之间传送数据，例如串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMCTM接口，或一或多个其它连接器或接口。主机装置105可包含主机系统、电子装置、处理器、存储卡读卡器，或在存储器装置110外部的一或多个其它电子装置。在一些实例中，主机105可为具有参考图8的机器800所论述的组件的某一部分或全部的机器。
存储器控制器115可从主机105接收指令，并且可与存储器阵列通信，以便将数据传送到存储器阵列的存储器单元、平面、子块、块或页中的一或多者(例如，写入或擦除)或从存储器阵列的存储器单元、平面、子块、块或页中的一或多者传送数据(例如，读取)。存储器控制器115尤其可包含电路系统或固件，包含一或多个组件或集成电路。举例来说，存储器控制器115可包含一或多个存储器控制单元、电路或组件，其经配置以控制跨越存储器阵列120的存取且提供主机105与存储器装置110之间的转换层。存储器控制器115可包含一或多个输入/输出(I/O)电路、线或接口以将数据传送到存储器阵列120或从存储器阵列120传送数据。存储器控制器115可包含存储器管理器125及阵列控制器135。
存储器管理器125尤其可包含电路系统或固件，例如与各种存储器管理功能相关联的多个组件或集成电路。出于当前描述的目的，将在NAND存储器的情形下描述实例存储器操作及管理功能。本领域的技术人员将认识到，其它形式的非易失性存储器可具有类似的存储器操作或管理功能。这种NAND管理功能包含损耗均衡(例如，垃圾收集或回收)、错误检测或校正、块引退或一或多个其它存储器管理功能。存储器管理器125可将主机命令(例如，从主机接收到的命令)解析或格式化为装置命令(例如，与存储器阵列的操作相关联的命令等)，或者产生用于阵列控制器135或存储器装置110的一或多个其它组件的装置命令(例如，以实现各种存储器管理功能)。
存储器管理器125可包含一组管理表130，其经配置以保持与存储器装置110的一或多个组件相关联的各种信息(例如，与耦合到存储器控制器115的存储器阵列或一或多个存储器单元相关联的各种信息)。举例来说，管理表130可包含耦合到存储器控制器115的一或多个存储器单元块的关于块年龄、块擦除计数、错误历史或一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果所述错误计数中的一或多者的检测到错误的数目高于阈值，则位错误可称为不可校正的位错误。管理表130尤其可保持可校正或不可校正位错误的计数。
阵列控制器135尤其可包含经配置以控制存储器操作的电路系统或组件，所述存储器操作与将数据写入到耦合到存储器控制器115的存储器装置110的一或多个存储器单元、从所述一或多个存储器单元读取数据或者擦除所述一或多个存储器单元相关联。所述存储器操作可基于例如从主机105接收的主机命令，或在内部由存储器管理器125产生(例如，与耗损均衡、错误检测或校正等结合)。
阵列控制器135可包含错误校正码(ECC)组件140，ECC尤其可包含ECC引擎或其它电路系统，所述ECC引擎或其它电路系统经配置以检测或校正与将数据写入到耦合到存储器控制器115的存储器装置110的一或多个存储器单元或从所述一或多个存储器单元读取数据相关联的错误。存储器控制器115可经配置以主动地检测与各种操作或数据存储相关联的错误发生(例如，位错误、操作错误等)且从其恢复，同时维持主机105与存储器装置110之间传送的数据的完整性，或维持所存储数据的完整性(例如，使用冗余RAID存储等)，且可移除(例如，退出)发生故障的存储器资源(例如，存储器单元、存储器阵列、页、块等)以防止未来错误。
存储器阵列120可包含布置在例如多个装置、平面、子块、块或页中的若干存储器单元。作为一个实例，48 GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548个块，及每装置4个或更多个平面。作为另一实例，32 GB MLC存储器装置(每单元存储两个数据位(即，4个可编程状态))可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1024页、每平面548个块，及每装置4个平面，但与对应TLC存储器装置相比，所需写入时间减半，且编程/擦除(P/E)循环增倍。其它实例可包含其它数目或布置。在一些实例中，存储器装置或其部分可在SLC模式中或在所需MLC模式(例如TLC、QLC等)中选择性操作。
在操作中，数据通常以页写入到NAND存储器装置110或从其读取，且以块擦除。然而，可视需要对存储器单元的更大或更小群组执行一或多个存储器操作(例如，读取、写入、擦除等)。NAND存储器装置110的数据传送大小通常被称为页，而主机的数据传送大小通常被称为扇区。
虽然数据页可包含多个字节的用户数据(例如，包含多个数据扇区的数据有效负载)及其对应的元数据，但页的大小经常仅指代用于存储用户数据的字节的数目。作为一实例，具有4KB的页大小的数据页可包含4KB的用户数据(例如，假定512B的扇区大小的8个扇区)以及对应于用户数据的多个字节(例如32B、54B、224B等)的元数据，例如完整性数据(例如，错误检测或校正代码数据)、地址数据(例如，逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元或存储器阵列120可提供不同的页大小，或可需要与其相关联的不同量的元数据。举例来说，不同存储器装置类型可具有不同位错误率，其可导致需要不同量的元数据来确保数据页的完整性(例如，与具有较低位错误率的存储器装置相比，具有较高位错误率的存储器装置可需要更多字节的错误校正码数据)。作为实例，多层级单元(MLC)NAND快闪装置可具有与对应的单层级单元(SLC)NAND快闪装置相比更高的位错误率。因此，与对应SLC装置相比，MLC装置可需要用于错误数据的更多元数据字节。
图2说明包含多个存储器单元串(例如，第一A0存储器串205A0到第三A0存储器串207A0、第一An存储器串205An到第三An存储器串207An，第一B0存储器串205B0到第三B0存储器串207B0，第一Bn存储器串205Bn到第三Bn存储器串207Bn等)的3D NAND架构半导体存储器阵列200的实例示意图，所述存储器单元串组织成块(例如，块A 201A、块B 201B等)及子块(例如，子块A0 201A0、子块An 201An、子块B0 201B0、子块Bn 201Bn等)。存储器阵列200表示在存储器装置的块、装置或其它单元中通常将找到的较大数目的类似结构的一部分。
每个存储器单元串包含多层电荷存储晶体管(例如，浮动栅极晶体管、电荷捕集结构等)，所述电荷存储晶体管在Z方向上以源极到漏极方式堆叠于源极线(SRC)235或源极侧选择栅极(SGS)(例如，第一A0SGS 231A0到第三A0SGS 233A0、第一An SGS 231An到第三AnSGS 233An、第一B0SGS 231B0到第三B0SGS 233B0、第一Bn SGS 231Bn到第三Bn SGS 233Bn等)与漏极侧选择栅极(SGD)(例如，第一A0SGD 226A0到第三A0SGD 228A0、第一An SGD 226An到第三An SGD 228An、第一B0SGD 226B0到第三B0SGD 228B0、第一Bn SGD 226Bn到第三Bn SGD228Bn等)之间。3D存储器阵列中的每个存储器单元串可沿着X方向布置为数据线(例如，位线(BL)BL0 220到BL2 222)，且沿着Y方向布置为物理页。
在物理页内，每一层表示存储器单元行，且每个存储器单元串表示列。子块可包含一或多个物理页。块可包含多个子块(或物理页)(例如，128个、256个、384个等)。尽管本文中说明为具有两个块，每一块具有两个子块，每一子块具有单个物理页，每一物理页具有三个存储器单元串，且每一串具有8层存储器单元，但在其它实例中，存储器阵列200可包含更多或更少的块、子块、物理页、存储器单元串、存储器单元或层次。举例来说，每个存储器单元串按需要可包含更多或更少层(例如，16、32、64、128等)，以及电荷存储晶体管(例如，选择栅极、数据线等)上方或下方的半导体材料的一或多个额外层。作为实例，48 GB TLCNAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548个块，及每装置4个或更多个平面。
存储器阵列200中的每个存储器单元包含耦合到(例如，以电气方式或另外以操作方式连接到)存取线(例如，字线(WL)WL00 210A到WL70 217A、WL01 210B到WL71 217B等)的控制栅极(CG)，所述存取线按需要跨越特定层次或层次的一部分共同地耦合控制栅极(CG)。可使用相应存取线来存取或控制3D存储器阵列中的具体层次且因此存取或控制串中的具体存储器单元。可以使用各种选择线来存取选择栅极的群组。举例来说，可使用A0SGD线SGDA0 225A0存取第一A0SGD 226A0到第三A0SGD 228A0，可使用An SGD线SGDAn 225An存取第一An SGD 226An到第三An SGD 228An，可使用B0SGD线SGDB0 225B0存取第一B0SGD 226B0到第三B0SGD 228B0，且可使用Bn SGD线SGDBn 225Bn存取第一Bn SGD 226Bn到第三Bn SGD228Bn。可使用栅极选择线SGS0 230A来存取第一A0SGS 231A0到第三A0SGS 233A0及第一AnSGS 231An到第三An SGS 233An，且可使用栅极选择线SGS1 230B来存取第一B0SGS 231B0到第三B0SGS 233B0及第一Bn SGS 231Bn到第三Bn SGS 233Bn。
在实例中，存储器阵列200可包含多个层级的半导体材料(例如，多晶硅等)，其经配置以耦合阵列的相应层次的每一存储器单元的控制栅极(CG)或选择栅极(或CG或选择栅极的一部分)。可使用位线(BL)及选择栅极等的组合来存取、选择或控制阵列中的特定存储器单元串，且可使用一或多个存取线(例如，字线)来存取、选择或控制特定串中的一或多个层次处的特定存储器单元。
图3说明NAND架构半导体存储器阵列300的一部分的实例示意图，所述NAND架构半导体存储器阵列包含布置于串(例如第一串305到第三串307)及层次(例如，说明为相应字线(WL)WL0 310到WL7 317、漏极侧选择栅极(SGD)线325、源极侧选择栅极(SGS)线330等)的二维阵列中的多个存储单元302，及感测放大器或装置360。举例来说，存储器阵列300可说明例如图2中所说明的3D NAND架构半导体存储器装置的存储器单元的一个物理页的一部分的实例示意图。
每个存储器单元串使用相应源极侧选择栅极(SGS)(例如，第一SGS 331到第三SGS333)耦合到源极线(SRC)，且使用相应漏极侧选择栅极(SGD)(例如，第一SGD 326到第三SGD328)耦合到相应数据线(例如，第一位线(BL)BL0 320到第三位线(BL)BL2 322)。虽然在图3的实例中说明为具有8个层次(例如，使用字线(WL)WL0 310到WL7 317)及三个数据线(BL0326至BL2 328)，但其它实例按需要可包含具有更多或更少层次或数据线的存储器单元串。
在例如实例存储器阵列300的NAND架构半导体存储器阵列中，可通过感测与含有选定存储器单元的特定数据线相关联的电流或电压变化来存取选定存储器单元302的状态。可使用一或多个驱动器(例如，由控制电路、一或多个处理器、数字逻辑等)存取存储器阵列300。在实例中，取决于将对特定存储器单元或存储器单元组执行的所需操作的类型，一或多个驱动器可通过将特定电势驱动到一或多个数据线(例如，位线BL0到BL2)、存取线(例如，字线WL0到WL7)或选择栅极来激活特定存储器单元或存储器单元组。
为了将数据编程或写入到存储器单元，可将编程电压(Vpgm)(例如，一或多个编程脉冲等)施加到选定字线(例如，WL4)，且因此施加到耦合到选定字线的每一存储器单元的控制栅极(例如，耦合到WL4的存储器单元的第一控制栅极(CG)341到第三控制栅极(CG)343)。举例来说，编程脉冲可在15V处或附近开始，并且在某些实例中，可在每个编程脉冲施加期间在量值上增加。在将编程电压施加于选定字线时，可将例如接地电势(例如，Vss)的电势施加到以编程为目标的存储器单元的数据线(例如，位线)及衬底(且因此源极与漏极之间的通道)，从而导致从通道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或佛勒-诺德海姆(FN)隧穿等)。
相反，可将传递电压(Vpass)施加到具有并不以编程为目标的存储器单元的一或多个字线，或可将抑制电压(例如，Vcc)施加到具有并不以编程为目标的存储器单元的数据线(例如，位线)，以例如阻止电荷从通道转移到此类非目标存储器单元的浮动栅极。传递电压可例如取决于施加的传递电压与以编程为目标的字线的接近度而变化。抑制电压可包含供电电压(Vcc)，例如相对于接地电势(例如，Vss)来自外部源或电源(例如，电池、AC到DC转换器等)的电压。
作为实例，如果将编程电压(例如，15V或更高)施加到特定字线，例如WL4，则可将10V的传递电压施加到一或多个其它字线，例如WL3、WL5等，以阻止非目标存储器单元的编程，或保留存储在并不以编程为目标的此类存储器单元上的值。随着所施加编程电压与非目标存储器单元之间的距离增加，避免对非目标存储器单元进行编程所需的传递电压可减小。举例来说，在将15V的编程电压施加于WL4的情况下，可将10V的传递电压施加到WL3及WL5，可将8V的传递电压施加到WL2及WL6，可将7V的传递电压施加到WL1及WL7等。在其它实例中，传递电压或字线的数目等可更高或更低，或更多或更少。
耦合到数据线(例如，第一、第二或第三位线(BL0到BL2)320到322)中的一或多者的感测放大器360可通过感测特定数据线上的电压或电流而检测相应数据线中的每一存储器单元的状态。
在一或多个编程脉冲(例如，Vpgm)的施加之间，可执行验证操作以确定选定存储器单元是否已到达其预期编程状态。如果选定存储器单元已达到其预期的编程状态，则可阻止其进一步编程。如果选定存储器单元尚未达到其预期编程状态，则可施加额外编程脉冲。如果选定存储器单元在特定数目的编程脉冲(例如，最大数目)之后尚未达到其预期编程状态，则可将选定存储器单元或与此种选定存储器单元相关联的串、块或页标记为有缺陷的。
为了擦除存储器单元或存储器单元群组(例如，擦除通常以块或子块执行)，可(例如，使用一或多个位线、选择栅极等)将擦除电压(Vers)(例如，通常Vpgm)施加到以擦除为目标的存储器单元的衬底(及因此源极与漏极之间的通道)，同时目标存储器单元的字线保持在例如接地电势(例如，Vss)的电势处，从而导致从目标存储器单元的浮动栅极到通道的电荷转移(例如，直接注入或佛勒-诺德海姆(FN)隧穿等)。
图4说明存储器装置400的实例框图，所述存储器装置包含具有多个存储器单元404的存储器阵列402，及用于提供与存储器阵列402的通信或对所述存储器阵列执行一或多个存储器操作的一或多个电路或组件。存储器装置400可包含行解码器412、列解码器414、感测放大器420、页缓冲器422、选择器424、输入/输出(I/O)电路426，及存储器控制单元430。
存储器阵列402的存储器单元404可布置于块，例如第一块402A及第二块402B中。每个块可包含子块。举例来说，第一块402A可包含第一子块402A0及第二子块402An，且第二块402B可包含第一子块402B0及第二子块402Bn。每一子块可包含多个物理页，每一页包含多个存储器单元404。虽然本文中说明为具有两个块，每一块具有两个子块，且每一子块具有多个存储器单元404，但在其它实例中，存储器阵列402可包含更多或更少的块、子块、存储器单元等。在其它实例中，存储器单元404可布置于多个行、列、页、子块、块等中，且使用例如存取线406、第一数据线410或一或多个选择栅极、源极线等来存取。
存储器控制单元430可根据控制线432上接收到的一或多个信号或指令控制存储器装置400的存储器操作，所述一或多个信号或指令包含例如指示所需操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号，或一或多个地址线416上接收到的地址信号(A0-AX)。在存储器装置400外部的一或多个装置可控制控制线432上的控制信号或地址线416上的地址信号的值。在存储器装置400外部的装置的实例可包含但不限于主机、存储器控制器、处理器，或图4中未说明的一或多个电路或组件。
存储器装置400可使用存取线406及第一数据线410来将数据传送到存储器单元404中的一或多者(例如，写入或擦除)或从存储器单元404中的一或多者传送数据(例如，读取)。行解码器412及列解码器414可从地址线416接收且解码地址信号(A0-AX)，可确定将存取存储器单元404中的哪些，且可提供信号到例如上文描述的存取线406(例如，多个字线(WL0-WLm)中的一或多者)或第一数据线410(例如，多个位线(BL0-BLn)中的一或多者)中的一或多者。
存储器装置400可包含感测电路系统，例如感测放大器420，其经配置以使用第一数据线410确定存储器单元404上的数据的值(例如，读取)，或确定将写入到存储器单元404的数据的值。举例来说，在存储器单元404的选定串中，感测放大器420中的一或多者可响应于读取电流在存储器阵列402中流过选定串到达数据线410而读取选定存储器单元404中的逻辑电平。
在存储器装置400外部的一或多个装置可使用I/O线(DQ0-DQN)408、地址线416(A0-AX)或控制线432与存储器装置400通信。输入/输出(I/O)电路426可根据例如控制线432及地址线416，使用I/O线408将数据的值传送进出存储器装置400，例如进出页缓冲器422或存储器阵列402。页缓冲器422可存储从在存储器装置400外部的一或多个装置接收的数据，然后将所述数据编程到存储器阵列402的相关部分中，或者可存储从存储器阵列402读取的数据，然后将所述数据传输到在存储器装置400外部的一或多个装置。
列解码器414可接收地址信号(A0-AX)并且将所述地址信号解码为一或多个列选择信号(CSEL1到CSELn)。选择器424(例如，选择电路)可接收列选择信号(CSEL1到CSELn)且选择页缓冲器422中表示将从存储器单元404读取或将编程到存储器单元404中的数据值的数据。可使用第二数据线418在页缓冲器422与I/O电路426之间传送选定数据。
存储器控制单元430可从外部源或电源(例如，内部或外部电池、AC到DC转换器等)接收正及负电源信号，例如供电电压(Vcc)434及负电源(Vss)436(例如，接地电势)。在某些实例中，存储器控制单元430可包含调节器428以内部地提供正或负电源信号。
当制造NAND装置时，制造NAND装置的物理块多于其所设计的存储大小所需的物理块。这些额外块称为过量配置并且用于提供性能及用于垃圾收集。由于制造过程工作的方式，一些物理块将在制造期间存在缺陷并且此错误率可变。为了确保足够的块用于广告的存储大小及所需过量配置，NAND制造商实际上可包含额外块以补偿预期的缺陷。添加的额外块的数目可基于预期制造缺陷率。取决于裸片，这些额外块有时不具有缺陷且实际可用。作为NAND装置的质量控制的一部分，通常测试块。然而，由于NAND的设计，这些块可能无法使用，因为这些块超出要求。这些NAND块可表示浪费的存储器存储空间。
如前文所述，当将值写入到NAND时，数学公式应用于待写入的值并且除了所述值之外，所述公式的结果可存储于NAND中。当从NAND读取值时，数学公式随后应用于读取的值并且与在写入时间公式应用于所述值时产生的所存储结果相比较。如果使用从NAND读取的值计算出的数学公式的结果与在最初写入NAND时计算出的所存储结果匹配，则从NAND读取的值被认为可信。如果不匹配，则存储器单元遭受错误(例如，读取-干扰错误等)。
此类技术被称为错误校正码(ECC)。实例算法包含汉明码、博斯-乔赫里-霍克文黑姆(BCH)码等。除了确定正确地存储及读取块之外，ECC码可允许在发现错误时进行校正。可校正的位错误量取决于ECC的类型及所存储ECC位的数目。举例来说，对于每512字节的数据进行1位校正，需要24个ECC位。在改变大量位的情况下，这些错误可能不可校正。不可校正的ECC错误通常是制造缺陷或极端操作条件的征兆。
处理具有不可校正的ECC错误的页的方法通常包含擦除页、随后尝试页等。在NAND装置的使用寿命的第一部分中发生的ECC错误通常由缺陷块引起。随后的错误可能由于NAND磨损或极端操作温度引起。这些方法非常耗时，因为这些方法占用可另外用于服务主机命令的时钟循环。在移动NAND解决方案的情况下，这些例程需要产生的额外功率使情况复杂。
在一些实例中公开应用智能算法以通过利用过多的过量配置来处理ECC错误的NAND装置、固件、系统、方法及装置。在一些实例中，当过量配置块的量超过预定阈值时，可实施第一ECC块错误处理模式，并且当过量配置块等于或小于预定阈值时，可利用第二ECC块错误处理模式。与可能更稳固的第二错误处理模式相比，第一错误处理模式可能更简单及更快。在一些实例中，第一处理模式使未通过ECC检查的块失效并且在使用时用来自过多的过量配置的块来替代所述块。也就是说，在此模式下，不再使用未通过ECC检查的块并且所述块在超级块或其它NAND单元内用过量配置块替代。作为从ECC错误恢复的简单方法，这是非常有益的，因为所述方法高效且节约电力。
通常，在整个NAND使用寿命中的ECC错误的数目预期小于额外的过量配置块的数目。如果不是这种情况并且不良ECC块的数目超过阈值(例如，过量配置小于或等于阈值)，则可利用尝试恢复块以致力于保持NAND容量及过量配置的第二错误处理模式。举例来说，在对块执行额外有效性检查时，可暂时地退出所述块。在其它实例中，可擦除及重写块。在另外其它实例中，可取决于块未通过ECC检查的次数来获取步骤的组合，每个步骤可比下一步骤逐渐更多地参与。此方法仅在需要保持NAND容量时才允许使用不可校正ECC校正的高级方法。
图5说明根据本公开的一些实例的读取NAND的方法500的流程图。在操作510处，控制器可从NAND读取数据单元。举例来说，页、块、超级块等。这可对用于一或多个逻辑地址处的数据的来自主机的命令作出响应。这些逻辑地址转换(例如，通过快闪转换层)成一或多个物理地址(例如，一或多个页)。控制器可将读取电压施加到存储器单元(例如，页、块等)及测量所得电压以确定存储于存储器单元中的值。在操作515处，控制器可对从存储器单元读取的值执行ECC检查。举例来说，当最初写入数据时，数据可能已经受在数据上执行的数学运算(例如，汉明或BCH运算)并且结果可能已存储于特定位置中。可读出特定位置，并且特定位置可与应用于所读出数据的数学公式的结果进行比较。
如果不存在ECC错误，或如果ECC错误可校正，则在操作525处，系统可继续读取操作。如果ECC错误可校正，则可进行校正。控制器可将值复制到输出存储器位置，以将值提供到主机。如果存在不可校正的ECC错误，则在操作530处，进行检查以确定过量配置块的数目是否大于阈值(或等效地完全可用块的数目是否大于阈值，其中设定阈值以便包含所需最小过量配置的量)。如果可用过量配置大于阈值，则控制器在操作540处执行第一错误处理方法，否则控制器可在操作535处执行第二错误处理模式。
图6说明根据本公开的一些实例的第一错误处理模式的方法545的流程图。在操作615处，控制器可将块标记为不良的。也就是说，控制器可标记数据结构中的块以指示不将数据写入到块或从块中读取数据。块可以被标记为永久不可用。在操作620处，控制器可用过量配置块替代所述块。举例来说，在NAND的整个使用寿命中，过量配置块可替代超级块中的不良块(未通过ECC检查的块)等。在操作625处，控制器可递减过量配置计数以指示另一过量配置块的损耗。
第二错误处理模式的实例(例如，操作535)可包含退出策略。举例来说，第二错误处理模式可具有计数器以指示块已遇到多少误差。一旦错误数目超过所确定阈值，就可将块中的数据复制到另一存储器块(假设可校正数据)并且可从服务中暂时地移除存储器块。然后通过编程及连续多次读取存储器块，及确定读取的值与编程的值匹配多少次来测试存储器块。如果读取的值与编程的值匹配阈值次数，则块可恢复服务。否则，块可永久退出。其它实例第二错误处理模式可包含改变第一存储器块的一或多个存储器单元的读取电压(例如，控制栅极(CG)电压)、多次重试读取操作等以恢复数据。
图7说明根据本公开的一些实例的存储器控制器715。存储器控制器715可为图1的存储器控制器115的一个实例实施方案。存储器管理器725可为存储器管理器125的实例，表730为表130的实例，控制器735可为控制器135的实例，且ECC 740可为ECC 140的实例。ECC740可对读取的块执行ECC检查，并且可确定块何时未通过ECC检查。举例来说，当读取的数据的奇偶校验与存储于NAND上的奇偶校验数据不匹配时。ECC可校正可校正ECC错误及处理不可校正ECC错误。ECC 740可确定多少过量配置块可用，并且取决于阈值，可针对遭受不可校正ECC错误的存储器单元(例如，块)实施第一或第二ECC故障处理模式。如果可用的过量配置块的数目大于阈值，则可利用第一ECC故障处理模式，由此故障块标记为不良的且永久地停止所述块的使用。过量配置空间中的块可取代未通过ECC检查的块。如所提及，如果可用的过量配置块的数目小于块的阈值数目，则可利用第二ECC故障处理模式。在一些实例中，第二处理模式尝试通过测试或其它方式重新使用块，以区分块何时真正不良或块何时由于某一瞬态条件(例如，温度)未通过ECC检查。
图8说明其上可执行本文所论述的技术(例如，方法)中的任一或多者的实例机器800的框图。在替代实施例中，机器800可操作为独立装置或可连接(例如，联网)到其它机器。在联网部署中，机器800可在服务器-客户端网络环境中以服务器机器、客户机或两者的能力操作。在实例中，机器800可充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器800可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT装置、汽车系统，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单个机器，但术语“机器”也应被视为包含个别地或共同地执行指令集(或多个集合)以执行本文中所论述的方法中的任一或多者(例如，云计算、软件即服务(SaaS)、其它计算机集群配置)的任何机器集合。
如本文所描述，实例可包含逻辑、组件、装置、封装或机构，或者可通过逻辑、组件、装置、封装或机构操作。电路系统是在包含硬件(例如，简单电路、门、逻辑等)的有形实体中实施的电路集合(例如，组)。电路系统成员可随时间及基础硬件可变性而变得灵活。电路系统包含当操作时可单独或组合地执行特定任务的构件。在实例中，电路系统的硬件可被永恒地设计成执行特定操作(例如，硬接线)。在实例中，电路系统的硬件可包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包含以物理方式修改(例如，不变集中式粒子的磁性、电气可移动放置等)以对特定操作的指令进行编码的计算机可读媒体。在连接物理组件时，硬件构成的基础电特性例如从绝缘体改变成导体或反之亦然。指令使得参与的硬件(例如，执行单元或加载机构)能够经由可变连接产生硬件中的电路系统构件以在操作时实行特定任务的部分。因此，当装置操作时计算机可读媒体以通信方式耦合到电路系统的其它组件。在实例中，物理组件中的任一者可用于多于一个电路系统中的多于一个构件中。举例来说，在操作中，执行单元可在一个时间点处用于第一电路系统的第一电路中，且在不同时间处由第一电路系统中的第二电路或由第二电路系统中的第三电路重新使用。
机器(例如，计算机系统)800(例如，主机装置105、存储器装置110等)可包含硬件处理器802(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合，例如存储器控制器115等)、主存储器804及静态存储器806，其中的一些或全部可通过互连件(例如，总线)808彼此通信。机器800可进一步包含显示单元810、字母数字输入装置812(例如，键盘)及用户接口(UI)导航装置814(例如，鼠标)。在实例中，显示单元810、输入装置812及UI导航装置814可为触摸屏显示器。机器800可另外包含存储装置(例如，驱动单元)816、信号产生装置818(例如，扬声器)、网络接口装置820，及一或多个传感器816，例如，全球定位系统(GPS)传感器、指南针、加速计或其它传感器。机器800可包含输出控制器828，例如，串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接以与一或多个外围装置(例如，打印机、读卡器等)通信或控制所述一或多个外围装置。
存储装置816可包含其上存储体现本文中所描述的技术或功能中的任一或多者或由本文中所描述的技术或功能中的任一或多者利用的一或多组数据结构或指令824(例如，软件)的机器可读媒体822。指令824还可在其由机器800执行期间完全或至少部分地驻存在主存储器804内、静态存储器806内或硬件处理器802内。在实例中，硬件处理器802、主存储器804、静态存储器806或存储装置816中的一个或任何组合可构成机器可读媒体822。
虽然机器可读媒体822被说明为单个媒体，但术语“机器可读媒体”可包含经配置以存储一或多个指令824的单个媒体或多个媒体(例如，集中式或分布式数据库，或相关联缓存及服务器)。
术语“机器可读媒体”可包含能够存储、编码或载送用于由机器800执行且使机器800执行本公开的技术中的任一或多者的指令，或能够存储、编码或载送由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器，及光学及磁性媒体。在实例中，集中式机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量。因此，集中式机器可读媒体是非暂时性传播信号。集中式机器可读媒体的具体实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))及快闪存储器装置；磁盘，例如内部硬盘及可移动盘；磁光盘；及CD-ROM及DVD-ROM盘。
指令824(例如，软件、程序、操作系统(OS)等)或其它数据存储在存储装置821上，可由存储器804存取以供处理器802使用。存储器804(例如，DRAM)通常为快速但易失性的，且因此是与适于长期存储(包含在处于“关断”条件中时)的存储装置821(例如，SSD)不同类型的存储装置。在由用户或机器800使用中的指令824或数据通常加载于存储器804中供处理器802使用。当存储器804装满时，可分配来自存储装置821的虚拟空间以补充存储器804；然而，因为存储821装置通常比存储器804慢，且写入速度通常比读取速度慢至少两倍，所以虚拟存储器的使用由于存储装置时延(与存储器804相比，例如DRAM)可极大地降低用户体验。此外，用于虚拟存储器的存储装置821的使用可极大地减少存储装置821的可用使用寿命。
与虚拟存储器相比，虚拟存储器压缩(例如，
Figure BDA0002609277400000151
内核特征“ZRAM”)使用存储器的部分作为经压缩块存储以避免对存储装置821的分页。分页在经压缩块中发生直到必须将这些数据写入到存储装置821为止。虚拟存储器压缩增加存储器804的可用大小，同时减少存储装置821上的磨损。
针对移动电子装置优化的存储装置或移动存储装置传统上包含MMC固态存储装置(例如，微安全数字(microSDTM)卡等)。MMC装置包含与主机装置的多个并行接口(例如，8位并行接口)，且经常是从主机装置可移除和分离的组件。相反，eMMCTM装置附接到电路板且视为主机装置的组件，其读取速度比得上基于串行ATATM(串行高级技术(AT)附件，或SATA)的SSD装置。然而，对移动装置性能的需求持续增加，以便完全实现虚拟或增强现实装置、利用增加的网络速度等。响应于这种需求，存储装置已从并行转换到串行通信接口。包含控制器及固件的通用快闪存储(UFS)装置使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机装置通信，从而进一步推进了更高的读取/写入速度。
可进一步利用多个传送协议中的任一者(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置820使用传输媒体在通信网络826上传输或接收指令824。实例通信网络可包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、简易老式电话(POTS)网络，及无线数据网络(例如，称为
Figure BDA0002609277400000161
的电气电子工程师学会(IEEE)802.11系列标准、称为
Figure BDA0002609277400000162
的IEEE 802.16系列标准)、IEEE 802.15.4系列标准、对等(P2P)网络等等。在实例中，网络接口装置820可包含一或多个物理插口(例如，以太网、共轴或手机插口)或一或多个天线以连接到通信网络826。在实例中，网络接口装置820可包含多个天线以使用单收多发(SIMO)、多入多出(MIMO)或多入单出(MISO)技术中的至少一者无线地通信。术语“传输媒体”应被视为包含能够存储、编码或载送用于由机器800执行的指令的任何无形媒体，且包含数字或模拟通信信号或用于促进此软件的通信的其它无形媒体。
以上详细描述包含对附图的参考，所述附图形成详细描述的一部分。附图借助于图示展示可实践本发明的具体实施例。这些实施例在本文中也被称为“实例”。此类实例可包含除了所展示或所描述的那些元件之外的元件。然而，本发明人还预期其中仅提供所展示或所描述的那些元件的实例。此外，本发明人还预期使用相对于具体实例(或其一或多个方面)或相对于本文所展示或所描述的其它实例(或其一或多个方面)而展示或描述的那些元件的任何组合或排列的实例(或其一或多个方面)。
在此文档中，如专利文档中所常见而使用术语“一(a)”或“一个(an)”以包含一个或多于一个，这与“至少一个”或“一或多个”的任何其它例子或使用无关。在此文档中，除非另外指示，否则术语“或”用于指非排他性的，或因此“A或B”可包含“A但不包含B”，“B但不包含A”以及“A及B”。在所附权利要求书中，术语“包含(including)”及“其中(in which)”用作相应术语“包括(comprising)”及“其中(wherein)”的简洁英文等效术语。而且，在所附权利要求书中，术语“包含”及“包括”是开放的，即，包含除了权利要求书中列在此种术语后的那些要素之外的要素的系统、装置、物品或过程仍被认为处于所述权利要求书的范围内。此外，在以下权利要求书中，术语“第一”、“第二”及“第三”等仅用作标签，且并不意图对其对象施加数字要求。
在各种实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表格尤其可包含存储于物理装置上的物理电路系统或固件。如本文中所使用，“处理器”表示任何类型的计算电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路，包含处理器或多核心装置的群组。
如在本文档中所使用的术语“水平”被定义为平行于衬底的常规平面或表面的平面，例如在晶片或裸片下方的常规平面或表面，而不管在任何时间点所述衬底的实际定向如何。术语“竖直”指代垂直于如上文所定义的水平的方向。例如“在……上”、“在……上方”及“在……下方”等介词是关于常规平面或表面在衬底的顶部或暴露表面上而定义，而无论衬底的定向如何；且同时“在……上”预期表明一个结构相对于所述结构位于其“上”的另一结构的直接接触(在未明确指示相反情况时)；术语“在……上方”及“在……下方”明确地预期识别结构(或层、特征等)的相对放置，其明确地包含--但不限于--所识别结构之间的直接接触，除非特定地如此指示。类似地，术语“在……上方”及“在……下方”并不限于水平定向，因为如果一结构在某个时间点是所论述构造的最外部分，则即使此类结构相对于参考结构竖直地延伸而不是在水平定向上延伸，此结构也可在参考结构“上方”。
术语“晶片”及“衬底”在本文中用于大体上指代集成电路形成于其上的任何结构，并且还指代在集成电路制造的各个阶段期间的此类结构。因此，以下详细描述不应以限制性意义来理解，并且各种实施例的范围仅由所附权利要求书连同所述权利要求书授权的等效物的完整范围定义。
根据本公开且在本文中描述的各种实施例包含利用存储器单元的竖直结构(例如，存储器单元的NAND串)的存储器。如本文中所使用，将采用相对于其上形成有存储器单元的衬底的表面的方向性形容词(即，垂直结构将视为远离衬底表面延伸，垂直结构的底端将视为最接近衬底表面的端部，且垂直结构的顶端将视为最远离衬底表面的端部)。
如本文中所使用，例如水平、竖直、正交、平行、垂直等方向性形容词可指相对定向，并且除非另外指出，否则并不意欲需要严格遵守特定几何性质。举例来说，如本文中所使用，竖直结构无需精确地垂直于衬底的表面，而是可替代地大体上垂直于衬底的表面，并且可与衬底的表面形成锐角(例如，在60度与120度之间等)。
在本文中所描述的一些实施例中，可将不同掺杂配置应用于源极侧选择栅极(SGS)、控制栅极(CG)及漏极侧选择栅极(SGD)，其中的每一者在此实例中可由多晶硅形成或至少包含多晶硅，结果使得这些层次(例如，多晶硅等)可在暴露于蚀刻溶液时具有不同蚀刻速率。举例来说，在3D半导体装置中形成单体柱的过程中，SGS及CG可形成凹陷，而SGD可保持较少凹陷或甚至不凹陷。这些掺杂配置可因此通过使用蚀刻溶液(例如，四甲基铵氢氧化物(TMCH))来实现选择性蚀刻到3D半导体装置中的不同层次(例如，SGS、CG及SGD)中。
如本文所使用，操作存储器单元包含从存储器单元读取、写入到存储器单元或擦除存储器单元。将存储器单元置于预期状态中的操作在本文中被称为“编程”，且可包含写入到存储器单元或从存储器单元擦除(例如，存储器单元可经编程为擦除状态)。
根据本公开的一或多个实施例，位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设定、调整、计算、改变、清除、传送、调适、导出、限定、利用、修改、施加等)一定数量的磨损循环或磨损状态(例如，记录磨损循环、在存储器装置的操作发生时对存储器装置的操作进行计数、跟踪其起始的存储器装置的操作、评估对应于损耗状态的存储器装置特性等)。
根据本公开的一或多个实施例，存储器存取装置可经配置以通过每一存储器操作向存储器装置提供磨损循环信息。存储器装置控制电路系统(例如，控制逻辑)可经编程以补偿对应于磨损循环信息的存储器装置性能变化。存储器装置可接收磨损循环信息并且响应于磨损循环信息而确定一或多个操作参数(例如，值、特性)。
将理解，当一元件被称为“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件直接连接或耦合或可存在中介元件。相反，当一元件被称为“直接在另一元件上”、“直接连接到另一元件”或“与另一元件直接耦合”时，不存在中介元件或层。如果两个元件在附图中展示为被线连接，则除非另外指明，否则所述两个元件可耦合或直接耦合。
本文中所描述的方法实例可至少部分地由机器或计算机实施。一些实例可包含编码有可用于配置电子装置以执行如在以上实例中描述的方法的指令的计算机可读媒体或机器可读媒体。此类方法的实施方案可包含代码，例如微码、汇编语言代码、高级语言代码等等。此代码可包含用于执行各种方法的计算机可读指令。所述代码可形成计算机程序产品的部分。此外，代码可例如在执行期间或在其它时间有形地存储在一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含但不限于：硬盘、可移动磁盘、可移动光盘(例如，压缩光盘及数字视频光盘)、盒式磁带、存储器卡或棒、随机存取存储器(RAM)、只读存储器(ROM)、固态驱动器(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置等。
以上描述预期为说明性的而非限制性的。举例来说，上述实例(或其一或多个方面)可彼此组合使用。例如一般技术人员在查阅以上描述后可使用其它实施例。所述摘要在遵守以下理解的情况下提交：其将不会用于解释或限制权利要求的范围或含义。此外，在以上具体实施方式中，可将各种特征分组在一起以简化本公开。不应将此情况解释为期望未主张的公开特征对任何权利要求来说是必需的。相反，本发明主题可在于比特定所公开实施例的所有特征要少。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求作为单独实施例而独立存在，且预期此类实施例可以各种组合或排列彼此组合。本发明的范围应该通过参考所附权利要求书以及此类权利要求书所授予的等效物的完整范围来确定。
其它注释及实例
实例1是NAND存储器装置，包括：NAND存储器单元的阵列；控制器，其经配置以执行包括以下项的操作：从NAND存储器单元的所述阵列读取值；对所述值执行错误校正码(ECC)检查；确定所述ECC检查失败；将所述阵列中的其余过量配置块的数目的值与所确定阈值相比较；及基于所述比较，如果所述其余过量配置块的数目大于所述所确定阈值，则执行第一错误处理模式，及如果所述其余过量配置块的数目小于或等于所述所确定阈值，则执行第二错误处理模式。
在实例2中，根据实例1所述的主题任选地包含其中执行所述第一错误处理模式的操作包括：将所述NAND存储器单元中存储所述值的第一块标记为不良的；用所述阵列中的第二块替代所述第一块，所述第二块是作为表示为过量配置的块池的一部分的块；及递减所述其余过量配置块的数目的所述值。
在实例3中，根据实例2所述的主题任选地包含其中在给定所述NAND存储器装置的存储容量的情况下，在制造期间将所述所确定阈值设定成所需过量配置块的数目。
在实例4中，根据实例2到3中任一或多者所述的主题任选地包含其中所述第一块用所述NAND的超级块中的所述第二块替代。
在实例5中，根据实例1到4中任一或多者所述的主题任选地包含其中执行所述第二错误处理模式的操作包括：为所述NAND存储器单元中存储所述值的块递增故障计数器；确定所述块的所述故障计数器超过阈值；及响应于确定所述故障计数器超过所述阈值，测试所述块；及如果测试成功，则使所述块恢复服务。
在实例6中，根据实例1到5中任一或多者所述的主题任选地包含其中基于所述NAND装置的大小计算所述所确定阈值。
在实例7中，根据实例1到6中任一或多者所述的主题任选地包含其中对所述值执行所述错误校正码(ECC)检查的操作包括：将对所述值的数学运算的输出与所存储值相比较，并且其中确定所述ECC检查失败的操作包括确定对所述值的所述数学运算的所述输出与所述所存储值不匹配。
在实例8中，根据实例1到7中任一或多者所述的主题任选地包含其中所述NAND存储器装置是三维NAND存储器装置。
实例9是机器可读媒体，包括：在由机器执行时使所述机器执行操作的指令，所述操作包括：从NAND存储器单元的阵列读取值；对所述值执行错误校正码(ECC)检查；确定所述ECC检查失败；将所述阵列中的其余过量配置块的数目的值与所确定阈值相比较；及基于所述比较，如果所述其余过量配置块的数目大于所述所确定阈值，则执行第一错误处理模式，及如果所述其余过量配置块的数目小于或等于所述所确定阈值，则执行第二错误处理模式。
在实例10中，根据实例9所述的主题任选地包含：其中执行所述第一错误处理模式的操作包括：将所述NAND存储器单元中存储所述值的第一块标记为不良的；用所述阵列中的第二块替代所述第一块，所述第二块是作为表示为过量配置的块池的一部分的块；及递减所述其余过量配置块的数目的所述值。
在实例11中，根据实例10所述的主题任选地包含其中在给定所述NAND存储器装置的存储容量的情况下，在制造期间将所述所确定阈值设定成所需过量配置块的数目。
在实例12中，根据实例10到11中任一或多者所述的主题任选地包含其中所述第一块用所述NAND的超级块中的所述第二块替代。
在实例13中，根据实例9到12中任一或多者所述的主题任选地包含其中执行所述第二错误处理模式的操作包括：为所述NAND存储器单元中存储所述值的块递增故障计数器；确定所述块的所述故障计数器超过阈值；及响应于确定所述故障计数器超过所述阈值，测试所述块；及如果测试成功，则使所述块恢复服务。
在实例14中，根据实例9到13中任一或多者所述的主题任选地包含其中基于所述NAND装置的大小计算所述所确定阈值。
在实例15中，根据实例9到14中任一或多者所述的主题任选地包含其中对所述值执行所述错误校正码(ECC)检查的操作包括：将对所述值的数学运算的输出与所存储值相比较，并且其中确定所述ECC检查失败的操作包括确定对所述值的所述数学运算的所述输出与所述所存储值不匹配。
在实例16中，根据实例9到15中任一或多者所述的主题任选地包含其中所述NAND存储器装置是三维NAND存储器装置。
实例17是NAND存储器管理方法，包括：从NAND存储器单元的阵列读取值；对所述值执行错误校正码(ECC)检查；确定所述ECC检查失败；将所述阵列中的其余过量配置块的数目的值与所确定阈值相比较；及基于所述比较，如果所述其余过量配置块的数目大于所述所确定阈值，则执行第一错误处理模式，及如果所述其余过量配置块的数目小于或等于所述所确定阈值，则执行第二错误处理模式。
在实例18中，根据实例17所述的主题任选地包含：其中执行所述第一错误处理模式的操作包括：将所述NAND存储器单元中存储所述值的第一块标记为不良的；用所述阵列中的第二块替代所述第一块，所述第二块是作为表示为过量配置的块池的一部分的块；及递减所述其余过量配置块的数目的所述值。
在实例19中，根据实例18所述的主题任选地包含其中在给定所述NAND存储器装置的存储容量的情况下，在制造期间将所述所确定阈值设定成所需过量配置块的数目。
在实例20中，根据实例18到19中任一或多者所述的主题任选地包含其中所述第一块用所述NAND的超级块中的所述第二块替代。
在实例21中，根据实例17到20中任一或多者所述的主题任选地包含其中执行所述第二错误处理模式的操作包括：为所述NAND存储器单元中存储所述值的块递增故障计数器；确定所述块的所述故障计数器超过阈值；及响应于确定所述故障计数器超过所述阈值，测试所述块；及如果测试成功，则使所述块恢复服务。
在实例22中，根据实例17到21中任一或多者所述的主题任选地包含其中基于所述NAND装置的大小计算所述所确定阈值。
在实例23中，根据实例17到22中任一或多者所述的主题任选地包含其中对所述值执行所述错误校正码(ECC)检查的操作包括：将对所述值的数学运算的输出与所存储值相比较，并且其中确定所述ECC检查失败的操作包括确定对所述值的所述数学运算的所述输出与所述所存储值不匹配。
在实例24中，根据实例17到23中任一或多者所述的主题任选地包含其中所述NAND存储器装置是三维NAND存储器装置。
实例25是NAND存储器装置，包括：NAND存储器单元的阵列；用于从NAND存储器单元的阵列读取值的装置；用于对所述值执行错误校正码(ECC)检查的装置；用于确定所述ECC检查失败的装置；用于将所述阵列中的其余过量配置块的数目的值与所确定阈值相比较的装置；及用于在所述其余过量配置块的数目大于所述所确定阈值的情况下执行第一错误处理模式，及在所述其余过量配置块的数目小于或等于所述所确定阈值的情况下执行第二错误处理模式的装置。
在实例26中，根据实例25所述的主题任选地包含其中用于执行所述第一错误处理模式的所述装置包括：用于将所述NAND存储器单元中存储所述值的第一块标记为不良的装置；用于用所述阵列中的第二块替代所述第一块的装置，所述第二块是作为表示为过量配置的块池的一部分的块；及用于递减所述其余过量配置块的数目的所述值的装置。
在实例27中，根据实例26所述的主题任选地包含其中在给定所述NAND存储器装置的存储容量的情况下，在制造期间将所述所确定阈值设定成所需过量配置块的数目。
在实例28中，根据实例26到27中任一或多者所述的主题任选地包含其中所述第一块用所述NAND的超级块中的所述第二块替代。
在实例29中，根据实例25到28中任一或多者所述的主题任选地包含其中用于执行所述第二错误处理模式的所述装置包括：用于为所述NAND存储器单元中存储所述值的块递增故障计数器的装置；用于确定所述块的所述故障计数器超过阈值的装置；及响应于确定所述故障计数器超过所述阈值，用于测试所述块的装置；及用于在测试成功的情况下使所述块恢复服务的装置。
在实例30中，根据实例25到29中任一或多者所述的主题任选地包含其中基于所述NAND装置的大小计算所述所确定阈值。
在实例31中，根据实例25到30中任一或多者所述的主题任选地包含其中用于对所述值执行所述错误校正码(ECC)检查的所述装置包括：用于将对所述值的数学运算的输出与所存储值相比较的装置，并且其中确定所述ECC检查失败的操作包括用于确定对所述值的所述数学运算的所述输出与所述所存储值不匹配的装置。
在实例32中，根据实例25到31中任一或多者所述的主题任选地包含其中所述NAND存储器装置是三维NAND存储器装置。

Claims (24)

1.一种NAND存储器装置，包括：
NAND存储器单元的阵列；
控制器，其经配置以执行包括以下项的操作：
从NAND存储器单元的所述阵列读取值；
对所述值执行错误校正码ECC检查；
确定所述ECC检查失败；
将所述阵列中的其余过量配置块的数目的值与所确定阈值相比较；及
基于所述比较，如果所述其余过量配置块的数目大于所述所确定阈值，则执行第一错误处理模式，及如果所述其余过量配置块的数目小于或等于所述所确定阈值，则执行第二错误处理模式。
2.根据权利要求1所述的存储器装置，其中执行所述第一错误处理模式的操作包括：
将所述NAND存储器单元中存储所述值的第一块标记为不良的；
用所述阵列中的第二块替代所述第一块，所述第二块是作为表示为过量配置的块池的一部分的块；及
递减所述其余过量配置块的数目的所述值。
3.根据权利要求2所述的存储器装置，其中在给定所述NAND存储器装置的存储容量的情况下，在制造期间将所述所确定阈值设定成所需过量配置块的数目。
4.根据权利要求2所述的存储器装置，其中所述第一块用所述NAND的超级块中的所述第二块替代。
5.根据权利要求1所述的存储器装置，其中执行所述第二错误处理模式的操作包括：
为所述NAND存储器单元中存储所述值的块递增故障计数器；
确定所述块的所述故障计数器超过阈值；及
响应于确定所述故障计数器超过所述阈值，测试所述块；及
如果测试成功，则使所述块恢复服务。
6.根据权利要求1所述的存储器装置，其中基于所述NAND装置的大小计算所述所确定阈值。
7.根据权利要求1所述的存储器装置，其中对所述值执行所述错误校正码ECC检查的操作包括：
将对所述值的数学运算的输出与所存储值相比较，并且其中确定所述ECC检查失败的操作包括确定对所述值的所述数学运算的所述输出与所述所存储值不匹配。
8.根据权利要求1所述的存储器装置，其中所述NAND存储器装置是三维NAND存储器装置。
9.一种机器可读媒体，所述机器可读媒体包括在由机器执行时使所述机器执行包括以下项的操作的指令：
从NAND存储器单元的阵列读取值；
对所述值执行错误校正码ECC检查；
确定所述ECC检查失败；
将所述阵列中的其余过量配置块的数目的值与所确定阈值相比较；及
基于所述比较，如果所述其余过量配置块的数目大于所述所确定阈值，则执行第一错误处理模式，及如果所述其余过量配置块的数目小于或等于所述所确定阈值，则执行第二错误处理模式。
10.根据权利要求9所述的机器可读媒体，其中执行所述第一错误处理模式的操作包括：
将所述NAND存储器单元中存储所述值的第一块标记为不良的；
用所述阵列中的第二块替代所述第一块，所述第二块是作为表示为过量配置的块池的一部分的块；及
递减所述其余过量配置块的数目的所述值。
11.根据权利要求10所述的机器可读媒体，其中在给定所述NAND存储器装置的存储容量的情况下，在制造期间将所述所确定阈值设定成所需过量配置块的数目。
12.根据权利要求10所述的机器可读媒体，其中所述第一块用所述NAND的超级块中的所述第二块替代。
13.根据权利要求9所述的机器可读媒体，其中执行所述第二错误处理模式的操作包括：
为所述NAND存储器单元中存储所述值的块递增故障计数器；
确定所述块的所述故障计数器超过阈值；及
响应于确定所述故障计数器超过所述阈值，测试所述块；及
如果测试成功，则使所述块恢复服务。
14.根据权利要求9所述的机器可读媒体，其中基于所述NAND装置的大小计算所述所确定阈值。
15.根据权利要求9所述的机器可读媒体，其中对所述值执行所述错误校正码ECC检查的操作包括：
将对所述值的数学运算的输出与所存储值相比较，并且其中确定所述ECC检查失败的操作包括确定对所述值的所述数学运算的所述输出与所述所存储值不匹配。
16.根据权利要求9所述的机器可读媒体，其中所述NAND存储器装置是三维NAND存储器装置。
17.一种NAND存储器管理方法，包括：
从NAND存储器单元的阵列读取值；
对所述值执行错误校正码ECC检查；
确定所述ECC检查失败；
将所述阵列中的其余过量配置块的数目的值与所确定阈值相比较；及
基于所述比较，如果所述其余过量配置块的数目大于所述所确定阈值，则执行第一错误处理模式，及如果所述其余过量配置块的数目小于或等于所述所确定阈值，则执行第二错误处理模式。
18.根据权利要求17所述的方法，其中执行所述第一错误处理模式的操作包括：
将所述NAND存储器单元中存储所述值的第一块标记为不良的；
用所述阵列中的第二块替代所述第一块，所述第二块是作为表示为过量配置的块池的一部分的块；及
递减所述其余过量配置块的数目的所述值。
19.根据权利要求18所述的方法，其中在给定所述NAND存储器装置的存储容量的情况下，在制造期间将所述所确定阈值设定成所需过量配置块的数目。
20.根据权利要求18所述的方法，其中所述第一块用所述NAND的超级块中的所述第二块替代。
21.根据权利要求17所述的方法，其中执行所述第二错误处理模式的操作包括：
为所述NAND存储器单元中存储所述值的块递增故障计数器；
确定所述块的所述故障计数器超过阈值；及
响应于确定所述故障计数器超过所述阈值，测试所述块；及
如果测试成功，则使所述块恢复服务。
22.根据权利要求17所述的方法，其中基于所述NAND装置的大小计算所述所确定阈值。
23.根据权利要求17所述的方法，其中对所述值执行所述错误校正码ECC检查的操作包括：
将对所述值的数学运算的输出与所存储值相比较，并且其中确定所述ECC检查失败的操作包括确定对所述值的所述数学运算的所述输出与所述所存储值不匹配。
24.根据权利要求17所述的方法，其中所述NAND存储器装置是三维NAND存储器装置。
CN201780098243.5A 2017-12-29 2017-12-29 不可校正ecc Pending CN111656329A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/119790 WO2019127350A1 (en) 2017-12-29 2017-12-29 Uncorrectable ecc

Publications (1)

Publication Number Publication Date
CN111656329A true CN111656329A (zh) 2020-09-11

Family

ID=67064470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780098243.5A Pending CN111656329A (zh) 2017-12-29 2017-12-29 不可校正ecc

Country Status (5)

Country Link
US (2) US11074989B2 (zh)
JP (2) JP7167164B2 (zh)
KR (3) KR20220103205A (zh)
CN (1) CN111656329A (zh)
WO (1) WO2019127350A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11074989B2 (en) 2017-12-29 2021-07-27 Micron Technology, Inc. Uncorrectable ECC

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069417B2 (en) * 2019-08-27 2021-07-20 Samsung Electronics Co., Ltd. Memory system and method of operating the same
KR20210025249A (ko) 2019-08-27 2021-03-09 삼성전자주식회사 메모리 시스템 및 그 동작 방법
US10915400B1 (en) * 2019-11-08 2021-02-09 Micron Technology, Inc. Dynamic over provisioning allocation for purposed blocks
CN115206359A (zh) * 2021-04-13 2022-10-18 长鑫存储技术有限公司 数据传输电路、方法及存储装置
US11901028B2 (en) 2021-04-13 2024-02-13 Changxin Memory Technologies, Inc. Data transmission circuit, data transmission method, and storage apparatus
US11810637B2 (en) 2021-04-13 2023-11-07 Changxin Memory Technologies, Inc. Data transmission circuit, data transmission method, and storage apparatus with read-write conversion circuit
CN115454710B (zh) * 2022-11-10 2023-03-24 珠海妙存科技有限公司 闪存数据读取方法及其装置、电子设备、存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102272731A (zh) * 2008-11-10 2011-12-07 弗森-艾奥公司 用于预测固态存储装置中的故障的设备、系统和方法
CN105843699A (zh) * 2015-02-02 2016-08-10 国际商业机器公司 用于错误监视与校正的动态随机存取存储器设备与方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3730423B2 (ja) * 1998-11-24 2006-01-05 富士通株式会社 半導体記憶装置
US7171536B2 (en) * 2002-10-28 2007-01-30 Sandisk Corporation Unusable block management within a non-volatile memory system
JP4570891B2 (ja) * 2004-03-30 2010-10-27 ルネサスエレクトロニクス株式会社 記憶装置
KR100681429B1 (ko) * 2005-10-24 2007-02-15 삼성전자주식회사 반도체 메모리 장치 및 그것의 비트 에러 검출 방법
JP2007179257A (ja) * 2005-12-27 2007-07-12 Toshiba Corp 情報機器およびメモリ領域管理方法
US20080052446A1 (en) 2006-08-28 2008-02-28 Sandisk Il Ltd. Logical super block mapping for NAND flash memory
JP5306745B2 (ja) * 2008-09-05 2013-10-02 ハギワラソリューションズ株式会社 フラッシュメモリの管理方法及びフラッシュメモリデバイス
JP2010086404A (ja) * 2008-10-01 2010-04-15 Hagiwara Sys-Com:Kk メモリの管理方法及びフラッシュメモリデバイス
CN101727397B (zh) 2008-10-20 2012-06-27 群联电子股份有限公司 区块管理与更换方法、闪存储存系统及其控制器
US8151137B2 (en) * 2009-05-28 2012-04-03 Lsi Corporation Systems and methods for governing the life cycle of a solid state drive
US8341498B2 (en) * 2010-10-01 2012-12-25 Sandisk Technologies Inc. System and method of data encoding
JP2013122793A (ja) * 2011-12-09 2013-06-20 Toshiba Corp 不揮発性半導体記憶装置
KR101962786B1 (ko) * 2012-03-23 2019-03-27 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 그것의 프로그램 방법
US8891303B1 (en) * 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device
US10078546B2 (en) 2014-10-24 2018-09-18 Micron Technology, Inc. Temperature related error management
KR101653999B1 (ko) 2015-04-02 2016-09-09 서울시립대학교 산학협력단 낸드 플래시 기반의 스토리지 시스템 및 데이터 보존 강화 방법
CN107037976B (zh) * 2016-02-03 2020-03-20 株式会社东芝 存储装置及其工作方法
US10156999B2 (en) * 2016-03-28 2018-12-18 Seagate Technology Llc Dynamic bandwidth reporting for solid-state drives
US10248501B2 (en) * 2016-10-18 2019-04-02 SK Hynix Inc. Data storage apparatus and operation method thereof
CN106910528B (zh) 2017-02-27 2020-05-29 郑州云海信息技术有限公司 一种固态硬盘数据巡检的优化方法及装置
US10346232B2 (en) * 2017-08-16 2019-07-09 Western Digital Technologies, Inc. Non-volatile storage with failure prediction
KR20220103205A (ko) 2017-12-29 2022-07-21 마이크론 테크놀로지, 인크. 정정 불가능 ecc
US10878920B2 (en) * 2018-03-21 2020-12-29 SK Hynix Inc. Memory controller and memory system having the same
KR20200087487A (ko) * 2019-01-11 2020-07-21 에스케이하이닉스 주식회사 메모리 시스템에서의 유효 데이터 체크 방법 및 장치
KR20210079555A (ko) * 2019-12-20 2021-06-30 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
JP2022146585A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 メモリシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102272731A (zh) * 2008-11-10 2011-12-07 弗森-艾奥公司 用于预测固态存储装置中的故障的设备、系统和方法
CN105843699A (zh) * 2015-02-02 2016-08-10 国际商业机器公司 用于错误监视与校正的动态随机存取存储器设备与方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11074989B2 (en) 2017-12-29 2021-07-27 Micron Technology, Inc. Uncorrectable ECC
US11694760B2 (en) 2017-12-29 2023-07-04 Micron Technology, Inc. Uncorrectable ECC

Also Published As

Publication number Publication date
US20210350871A1 (en) 2021-11-11
KR20200100167A (ko) 2020-08-25
JP2021508140A (ja) 2021-02-25
KR20220103205A (ko) 2022-07-21
US11694760B2 (en) 2023-07-04
WO2019127350A1 (en) 2019-07-04
JP2023011721A (ja) 2023-01-24
KR102362767B1 (ko) 2022-02-15
KR20220025189A (ko) 2022-03-03
JP7167164B2 (ja) 2022-11-08
US20210012851A1 (en) 2021-01-14
US11074989B2 (en) 2021-07-27
KR102420955B1 (ko) 2022-07-15

Similar Documents

Publication Publication Date Title
CN111108499B (zh) Nand存储器装置、相关方法及机器可读媒体
US10529434B2 (en) Detecting power loss in NAND memory devices
US20190065331A1 (en) Flash memory block retirement policy
CN111383683B (zh) 通过堆叠多个可靠性规范进行扫描优化
US11238939B2 (en) Secure erase for data corruption
US11694760B2 (en) Uncorrectable ECC
US11604695B2 (en) Copy-back operations in a memory device
CN112424865B (zh) Nand温度感知操作
CN112400206B (zh) 温度敏感性nand编程
CN111213208B (zh) 擦除页面检查
CN112074908B (zh) Nand数据放置模式
US10579307B2 (en) Correcting power loss in NAND memory devices
CN111133410B (zh) 快闪存储器及其管理方法
CN114115716B (zh) 使用半良块的存储器装置虚拟块
CN111381778A (zh) 从异步功率损耗中恢复存储器
CN112074816A (zh) Nand数据放置模式的集群奇偶校验
CN112997254A (zh) 用于筛选容易出现缺陷的存储器块的基于度量的反应性读取

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200911

WD01 Invention patent application deemed withdrawn after publication