CN111653577B - 显示基板和显示装置 - Google Patents
显示基板和显示装置 Download PDFInfo
- Publication number
- CN111653577B CN111653577B CN202010550083.7A CN202010550083A CN111653577B CN 111653577 B CN111653577 B CN 111653577B CN 202010550083 A CN202010550083 A CN 202010550083A CN 111653577 B CN111653577 B CN 111653577B
- Authority
- CN
- China
- Prior art keywords
- electrode
- insulating
- layer
- conductive
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 199
- 239000003990 capacitor Substances 0.000 claims abstract description 206
- 239000010410 layer Substances 0.000 claims description 494
- 239000002184 metal Substances 0.000 claims description 82
- 230000000149 penetrating effect Effects 0.000 claims description 31
- 239000011229 interlayer Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 10
- 238000012360 testing method Methods 0.000 description 10
- 238000009413 insulation Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
Abstract
本发明提供一种显示基板和显示装置。显示基板包括设置于衬底基板上的像素电路,所述像素电路包括发光元件、驱动单元和电容单元,其中,所述驱动单元用于驱动发光元件发光;所述电容单元的第一端与所述驱动单元的控制端电连接,所述电容单元的第二端与数据写入节点电连接;所述电容单元包括至少两个相互并联的电容。所述的显示基板和显示装置在现有的时钟频率下增加自举电容容值,提升所述驱动单元的控制端的电压,从而提升驱动单元包括的驱动晶体管的栅源电压,进而提高流过发光元件的驱动电流,提升发光元件的亮度。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示基板和显示装置。
背景技术
Micro LED(微型发光二极管)即LED(二极管)微缩技术,是指将传统LED阵列化、微缩化后定址巨量转移到电路基板上,形成超小间距LED。MicroLED典型结构是一PN结二极管,由直接能隙半导体材料构成,当对Micro LED上下电极施加一正向偏压,致使电流通过时,电子、空穴对于主动区复合,发射出单一色光。Micro LED显示的驱动方式为电流驱动,Micro LED的亮度与流过Micro LED的电流正相关。
在现有技术中,包括微型发光二极管的像素电路在工作时,微型发光二极管的亮度偏低,通过分析发现导致微型发光二极管亮度偏低的一个因素:是由于驱动微型发光二极管发光的驱动晶体管的栅源电压较低,导致驱动晶体管的开启程度不足,驱动晶体管的漏源电流Ids未达到最大值导致,而驱动晶体管的栅源电压较低可能是存储电容(所述存储电容与驱动晶体管的栅极电连接)自举升压不足导致,需要通过增加存储电容的电容值来提升驱动晶体管的栅源电压。
发明内容
本发明的主要目的在于提供一种显示基板和显示装置,解决现有技术中不能提升充分自举拉升像素电路中的驱动晶体管的栅极的电位,从而提高流过发光元件的驱动电流,不能提升发光元件的亮度的问题。
为了达到上述目的,本发明提供了一种显示基板,包括设置于衬底基板上的像素电路,所述像素电路包括发光元件、驱动单元和电容单元,其中,
所述驱动单元用于驱动发光元件发光;
所述电容单元的第一端与所述驱动单元的控制端电连接,所述电容单元的第二端与数据写入节点电连接;
所述电容单元包括至少两个相互并联的电容。
可选的,所述显示基板包括依次设置于所述衬底基板上的第一导电层、第一绝缘层、第二导电层、第二绝缘层和第三导电层;所述电容单元包括第一电极、第二电极、第三电极、第一绝缘部、第二绝缘部和第三绝缘部;
所述第一电极利用所述第一导电层形成,所述第二电极利用所述第二导电层形成,所述第三电极利用所述第三导电层形成,所述第一绝缘部利用所述第一绝缘层形成,所述第二绝缘部和所述第三绝缘部利用所述第二绝缘层形成;
所述第一电极、所述第一绝缘部和所述第二电极组成所述电容单元包括的第一电容,所述第二电极、所述第二绝缘部和所述第三电极组成所述电容单元包括的第二电容;
所述第一电极在所述衬底基板上的正投影、所述第一绝缘部在所述衬底基板上的正投影和所述第二电极在所述衬底基板上的正投影至少部分交叠;所述第二电极在所述衬底基板上的正投影、所述第二绝缘部在所述衬底基板上的正投影和所述第三电极在所述衬底基板上的正投影至少部分交叠;
所述第一电极通过第一导电连接部与所述第三电极电连接,所述第一导电连接部设置于贯穿所述第一绝缘层、所述第二导电层和所述第二绝缘层的第一过孔中,所述第一导电连接部与所述第二电极之间存在所述第三绝缘部。
可选的,所述显示基板包括依次设置于所述衬底基板上的第一导电层、第一绝缘层、第二导电层、第二绝缘层和第三导电层;所述电容单元包括第一电极、第二电极、第三电极、第一绝缘部、第二绝缘部、第三绝缘部和第四绝缘部;
所述第一电极利用所述第一导电层形成,所述第二电极利用所述第二导电层形成,所述第三电极利用所述第三导电层形成,所述第一绝缘部利用所述第一绝缘层形成,所述第二绝缘部、所述第三绝缘部和所述第四绝缘部利用所述第二绝缘层形成;
所述第一电极、所述第一绝缘部和所述第二电极组成所述电容单元包括的第一电容,所述第二电极、所述第二绝缘部和所述第三电极组成所述电容单元包括的第二电容;
所述第一电极在所述衬底基板上的正投影、所述第一绝缘部在所述衬底基板上的正投影和所述第二电极在所述衬底基板上的正投影至少部分交叠;所述第二电极在所述衬底基板上的正投影、所述第二绝缘部在所述衬底基板上的正投影和所述第三电极在所述衬底基板上的正投影至少部分交叠;
所述第一电极通过第一导电连接部与所述第三电极电连接,所述第一导电连接部设置于贯穿所述第一绝缘层、所述第二导电层和所述第二绝缘层的第一过孔中,所述第一导电连接部与所述第二电极之间存在所述第三绝缘部;
所述第一电极还通过第二导电连接部与所述第三电极电连接,所述第二导电连接部设置于贯穿所述第一绝缘层、所述第二导电层和所述第二绝缘层的第二过孔中,所述第二导电连接部与所述第二电极之间存在所述第四绝缘部。
可选的,所述第一导电连接部设置于所述第二电极的第一侧,所述第二导电连接部设置于所述第二电极的第二侧;
所述第一侧与所述第二侧为相对的两侧。
可选的,所述第一导电层为第一栅金属层、所述第二导电层为第二栅金属层,所述第三导电层为源漏金属层,所述第一绝缘层为第二栅绝缘层,所述第二绝缘层为层间介质层;或者,
所述第一导电层为有源层的被导体化的部分,所述第二导电层为第一栅金属层,所述第三导电层为第二栅金属层,所述第一绝缘层为第一栅绝缘层,所述第二绝缘层为第二栅绝缘层。
可选的,所述显示基板包括依次设置于所述衬底基板上的第一导电层、第一绝缘层、第二导电层、第二绝缘层、第三导电层、第三绝缘层和第四导电层;
所述电容单元包括第一电极、第二电极、第三电极、第四电极、第一绝缘部、第二绝缘部、第三绝缘部、第四绝缘部和第五绝缘部;
所述第一电极利用所述第一导电层形成,所述第二电极利用所述第二导电层形成、所述第三电极利用所述第三导电层形成,所述第四电极利用第四导电层形成;
所述第一绝缘部利用第一绝缘层形成,所述第二绝缘部利用所述第二绝缘部形成,所述第三绝缘部利用所述第三绝缘层形成,所述第四绝缘部利用所述第三绝缘层形成,所述第五绝缘部利用第二绝缘层形成;
所述第一电极、所述第一绝缘部和所述第二电极组成所述电容单元包括的第一电容,所述第二电极、所述第二绝缘部和所述第三电极组成所述电容单元包括的第二电容,所述第三电极、所述第三绝缘部和所述第四电极组成所述电容单元包括的第三电容;
所述第一电极在所述衬底基板上的正投影、所述第一绝缘部在所述衬底基板上的正投影和所述第二电极在所述衬底基板上的正投影至少部分交叠;所述第二电极在所述衬底基板上的正投影、所述第二绝缘部在所述衬底基板上的正投影和所述第三电极在所述衬底基板上的正投影至少部分交叠;所述第三电极在所述衬底基板上的正投影、所述第三绝缘部在所述衬底基板上的正投影和所述第四电极在所述衬底基板上的正投影至少部分交叠;
所述第一电极通过第三导电连接部与所述第三电极电连接,所述第三导电连接部设置于贯穿所述第一绝缘层、所述第二导电层和所述第二绝缘层的第三过孔中;所述第三导电连接部与所述第二电极之间存在所述第五绝缘部;
所述第二电极通过第四导电连接部与所述第四电极电连接,所述第四导电连接部设置于贯穿所述第二绝缘层、所述第三导电层和所述第三绝缘层的第四过孔中,所述第四导电连接部与所述第三电极之间存在所述第四绝缘部。
可选的,所述第三导电连接部设置于所述第二电极和所述第三电极的第一侧,所述第四导电连接部设置于所述第二电极和所述第三电极的第二侧,所述第一侧和所述第二侧为相对的两侧。
可选的,所述显示基板包括依次设置于所述衬底基板上的第一导电层、第一绝缘层、第二导电层、第二绝缘层、第三导电层、第三绝缘层和第四导电层;
所述电容单元包括第一电极、第二电极、第三电极、第四电极、第一绝缘部、第二绝缘部、第三绝缘部、第四绝缘部、第五绝缘部和第六绝缘部;
所述第二电极与所述第三电极电连接;
所述第一电极利用所述第一导电层形成,所述第二电极利用所述第二导电层形成,所述第三电极利用所述第三导电层形成,所述第四电极利用所述第四导电层形成;
所述第一绝缘部利用所述第一绝缘层形成,所述第二绝缘部利用所述第三绝缘层形成,所述第三绝缘部和所述第五绝缘部利用所述第二绝缘层形成,所述第四绝缘部和所述第六绝缘部利用所述第三绝缘层形成;
所述第一电极、所述第一绝缘部和所述第二电极组成所述电容单元包括的第一电容,所述第三电极、所述第二绝缘部和所述第四电极组成所述电容单元包括的第二电容;
所述第一电极在所述衬底基板上的正投影、所述第一绝缘部在所述衬底基板上的正投影和所述第二电极在所述衬底基板上的正投影至少部分交叠;所述第三电极在所述衬底基板上的正投影、所述第二绝缘部在所述衬底基板上的正投影和所述第四电极在所述衬底基板上的正投影至少部分交叠;
所述第一电极通过第五导电连接部与所述第四电极电连接,所述第五导电连接部设置于贯穿所述第一绝缘层、所述第二导电层、所述第二绝缘层、所述第三导电层和所述第三绝缘层的第五过孔中;所述第五导电连接部与所述第二电极之间存在所述第三绝缘部,所述第五导电连接部与所述第三电极之间存在所述第四绝缘部;
所述第一电极还通过第六导电连接部与所述第四电极电连接,所述第六导电连接部设置于贯穿所述第一绝缘层、所述第二导电层、所述第二绝缘层、所述第三导电层和所述第三绝缘层的第六过孔中;所述第六导电连接部与所述第二电极之间存在所述第五绝缘部,所述第六导电连接部与所述第三电极之间存在所述第六绝缘部。
可选的,所述第五导电连接部设置于所述第二电极和所述第三电极的第一侧,所述第六导电连接部设置于所述第二电极和所述第三电极的第二侧,所述第一侧和所述第二侧为相对的两侧。
可选的,所述第一导电层为有源层的被导体化的部分,所述第二导电层为第一栅金属层,所述第三导电层为第二栅金属层,所述第四导电层为源漏金属层;
所述第一绝缘层为第一栅绝缘层,所述第二绝缘层为第二栅绝缘层,所述第三绝缘层为层间介质层。
本发明还提供了一种显示装置,包括上述的显示基板。
根据电容的计算公式,虽然还可以通过降低第二栅绝缘层的厚度与将第二栅绝缘层的材料改为介电常数较大的材料以增加电容单元的电容值,但是如上两种方法实现难度较大;相比之下,本发明所述的显示基板和显示装置可以方便的在现有的时钟频率下增加电容单元的电容值,提升所述驱动单元的控制端的电压,从而提升驱动单元包括的驱动晶体管的栅源电压,进而提高流过发光元件的驱动电流,提升发光元件的亮度。
附图说明
图1是本发明实施例所述的显示基板中的像素电路的结构图;
图2是所述像素电路的一实施例的结构框图;
图3是所述像素电路的一具体实施例的电路图;
图4是自举电压Uc与时间常数t之间的关系示意图;
图5是本发明实施例所述的显示基板中的电容单元的第一具体实施例的结构图;
图6是本发明实施例所述的显示基板中的电容单元的第二具体实施例的结构图;
图7是本发明实施例所述的显示基板中的电容单元的第三具体实施例的结构图;
图8是本发明实施例所述的显示基板中的电容单元的第四具体实施例的结构图;
图9是本发明实施例所述的显示基板中的电容单元的第五具体实施例的结构图;
图10是本发明实施例所述的显示基板中的电容单元的第六具体实施例的结构图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中,为区分晶体管除控制极之外的两极,将其中一极称为第一极,另一极称为第二极。
在实际操作时,当所述晶体管为三极管时,所述控制极可以为基极,所述第一极可以为集电极,所述第二极可以发射极;或者,所述控制极可以为基极,所述第一极可以为发射极,所述第二极可以集电极。
在实际操作时,当所述晶体管为薄膜晶体管或场效应管时,所述控制极可以为栅极,所述第一极可以为漏极,所述第二极可以为源极;或者,所述控制极可以为栅极,所述第一极可以为源极,所述第二极可以为漏极。
本发明实施例所述的显示基板包括设置于衬底基板上的像素电路,如图1所示,所述像素电路包括发光元件EL、驱动单元11和电容单元12,其中,
所述驱动单元11与所述发光元件EL电连接,用于驱动发光元件EL发光;
所述电容单元12的第一端与所述驱动单元11的控制端电连接,所述电容单元12的第二端与数据写入节点N1电连接;
所述电容单元12包括至少两个相互并联的电容。
在本发明实施例所述的显示基板中,所述电容单元12包括至少两个相互并联的电容,以在现有的时钟频率下增加电容单元的电容值,提升所述驱动单元11的控制端的电压,从而提升驱动单元11包括的驱动晶体管的栅源电压,进而提高流过发光元件EL的驱动电流,提升发光元件EL的亮度。
在本发明实施例中,所述发光元件EL可以为Micro LED(微型发光二极管),但不以此为限。
在实际操作时,所述发光元件EL还可以为有机发光二极管或迷你发光二极管,但不以此为限。
在具体实施时,如图2所示,在图1所示的像素电路的实施例的基础上,所述像素电路还可以包括补偿单元10、数据写入单元13、发光控制单元14、初始化单元15和测试单元16;
所述驱动单元11的第一端接入电源电压VDD;
所述数据写入单元13分别与栅线G1、数据线和所述数据写入节点N1电连接,用于在所述栅线G1提供的栅极驱动信号的控制下,将数据线上的数据电压Vdata写入所述数据写入节点N1;
所述发光控制单元14分别与发光控制线EM、所述驱动单元11的第二端和所述发光元件EL的第一极、所述数据写入节点N1和参考电压输入端电连接,用于在所述发光控制线EM提供的发光控制信号的控制下,控制所述驱动单元11的第二端与所述发光元件EL的第一极之间连通,并将参考电压Vref写入所述数据写入节点N1;所述参考电压输入端用于输入参考电压Vref;
所述发光元件EL的第二极接入低电压VSS;
所述初始化单元15分别与复位端Reset、所述参考电压输入端、初始化电压端、所述数据写入节点N1和所述驱动单元11的第二端电连接,用于在所述复位端Reset提供的复位控制信号的控制下,将所述参考电压Vref写入所述数据写入节点N1,并将初始化电压Vint写入所述驱动单元11的控制端;所述初始化电压端用于提供初始化电压Vint;
所述补偿单元10分别与所述栅线G1、所述驱动单元11的控制端和所述驱动单元11的第二端电连接,用于在所述栅极驱动信号的控制下,控制所述驱动单元11的控制端与所述驱动单元11的第二端之间连通;
所述测试单元16与测试控制端Test、所述发光元件EL的第一极和所述发光元件EL的第二极电连接,用于在所述测试控制端Test提供的测试控制信号的控制下,控制所述发光元件EL的第一极和所述发光元件EL的第二极之间连通。
在图2所示的实施例中,控制节点N2与所述驱动单元11的控制端电连接。
在本发明实施例中,所述发光元件EL的第一极可以为阳极,所述发光元件EL的第二极可以为阴极,但不以此为限。
如图3所示,在图2所示的像素电路的实施例的基础上,在所述像素电路的一具体实施例中,所述驱动单元可以包括驱动晶体管T3,所述电容单元12可以包括相互并联的第一电容C1和第二电容C2;所述数据写入单元可以包括数据写入晶体管T4;所述发光控制单元可以包括第一发光控制晶体管T6和第二发光控制晶体管T5;所述初始化单元可以包括复位晶体管T7和初始化晶体管T1;所述补偿单元可以包括补偿晶体管T2;所述测试单元可以包括测试晶体管T8;所述发光元件可以为微型发光二极管Mled;
C1的第一端与C2的第一端电连接,C1的第二端与C2的第二端电连接;
C1的第一端与控制节点N2电连接,C2的第二端与数据写入节点N1电连接;
T3的栅极与N2电连接,T3的源极接入VDD,T3的漏极与T6的源极电连接;
T4的栅极与G1电连接,T4的源极接入Vdata,T4的漏极与N1电连接;
T6的栅极与EM电连接,T6的漏极与Mled的阳极电连接;
T5的栅极与EM电连接,T5的源极接入Vref,T5的漏极与N1电连接;
T7的栅极与Reset电连接,T7的源极接入Vref,T7的漏极与N1电连接;
T1的栅极与Reset电连接,T1的源极接入Vint,T1的漏极与N2电连接;
T2的栅极与G1电连接,T2的源极与N2电连接,T2的漏极与T3的漏极电连接;
T8的栅极与Test电连接,T8的源极与Mled的阳极电连接,T8的漏极与Mled的阴极电连接;
Mled的阴极接入低电压VSS。
如图3所示的像素电路的具体实施例在工作时,流过Mled的驱动电流I可以等于A(Vgs-Vth)2;其中,Vth为T3的阈值电压,Vgs为T3的栅源电压,A为T3的电流参数,可知,驱动电流I受T3的栅源电压的影响。
在图3中,标号为Cgs的为驱动晶体管T3的栅源寄生电容。
在具体实施时,所述电容单元可以不仅包括两个相互并联的电容,可以包括更多的相互并联的电容。
在本发明实施例中,所述电容单元包括至少两个相互并联的电容,进而能够增加电容单元的电容值,时间常数也会增加,因此N2的自举电压会相应的升高,进而能够提高流过Mled的电流,提升Mled的发光亮度。
如图4所示,横轴是时间常数t,纵轴是电容单元的自举电压Uc,当时间常数由τ变为2τ时,由图4可知,相应的自举电压升高。
在具体实施时,电容的自举效应是指利用电容两端电压不能突变的特性,当电容两端保持有一定电压时,提高电容的第二端的电压,电容的第一端的电压仍保持与电容的第一端的原始压差,相当于电容的第一端的电压被负端举起来了。
在本发明实施例中,电容单元的电容值的设计与显示产品的分辨率、刷新率以及TFT(薄膜晶体管)特性有关,在满足充电率的情况下,所述电容单元的电容值越大,对驱动晶体管的栅极电压的保持特性越好,驱动电流越稳定。在对驱动电流要求高的电路设计中,还要考虑驱动晶体管的栅源寄生电容Cgs的影响,为保证N2的电压稳定,要求电容单元12的电容值与所述栅源寄生电容Cgs之间的比值大于预定比值,由于现有工艺路线下构成显示图形的各个膜层厚度和结构已确定,因此本发明通过增加电容包括的电极之间的正对面积来提升电容单元的电容值。
电容的电容值的计算公式如下:C=εS/(4πkd),其中,ε为极板间介质的介电常数,S为电容包括的电极之间的正对面积,d为电容包括的两个电极之间的距离,k是玻尔兹曼常量。由该计算公式可知,可以通过增加电容包括的电极之间的正对面积以提升电容的电容值。
根据一种具体实施方式,所述显示基板可以包括依次设置于所述衬底基板上的第一导电层、第一绝缘层、第二导电层、第二绝缘层和第三导电层;所述电容单元包括第一电极、第二电极、第三电极、第一绝缘部、第二绝缘部和第三绝缘部;
所述第一电极利用所述第一导电层形成,所述第二电极利用所述第二导电层形成,所述第三电极利用所述第三导电层形成,所述第一绝缘部利用所述第一绝缘层形成,所述第二绝缘部和所述第三绝缘部利用所述第二绝缘层形成;
所述第一电极、所述第一绝缘部和所述第二电极组成所述电容单元包括的第一电容,所述第二电极、所述第二绝缘部和所述第三电极组成所述电容单元包括的第二电容;
所述第一电极在所述衬底基板上的正投影、所述第一绝缘部在所述衬底基板上的正投影和所述第二电极在所述衬底基板上的正投影至少部分交叠;所述第二电极在所述衬底基板上的正投影、所述第二绝缘部在所述衬底基板上的正投影和所述第三电极在所述衬底基板上的正投影至少部分交叠;
所述第一电极通过第一导电连接部与所述第三电极电连接,所述第一导电连接部设置于贯穿所述第一绝缘层、所述第二导电层和所述第二绝缘层的第一过孔中,所述第一导电连接部与所述第二电极之间存在所述第三绝缘部。
在具体实施时,所述电容单元可以包括相互并联的第一电容和第二电容,所述电容单元包括第一电极、第二电极、第三电极、第一绝缘部、第二绝缘部和第三绝缘部,并且需要保证所述第一电极在所述衬底基板上的正投影、所述第一绝缘部在所述衬底基板上的正投影和所述第二电极在所述衬底基板上的正投影至少部分交叠,并需要保证所述第二电极在所述衬底基板上的正投影、所述第二绝缘部在所述衬底基板上的正投影和所述第三电极在所述衬底基板上的正投影至少部分交叠,以使得所述第一电极、所述第一绝缘部和所述第二电极组成所述电容单元包括的第一电容,并使得所述第二电极、所述第二绝缘部和所述第三电极组成所述电容单元包括的第二电容。
并且,在本发明实施例中,所述第一电极通过第一导电连接部与所述第三电极电连接,所述第一导电连接部设置于贯穿所述第一绝缘层、所述第二导电层和所述第二绝缘层的第一过孔中,所述第一导电连接部与所述第二电极之间存在所述第三绝缘部,这样,第一电极与第二电极之间存在第一正对面积,第二电极与第三电极之间存在第二正对面积,第一导电连接部与所述第二电极之间也存在第三正对面积,能够提升电容单元的电容值。
根据另一种具体实施方式,所述显示基板可以包括依次设置于所述衬底基板上的第一导电层、第一绝缘层、第二导电层、第二绝缘层和第三导电层;所述电容单元包括第一电极、第二电极、第三电极、第一绝缘部、第二绝缘部、第三绝缘部和第四绝缘部;
所述第一电极利用所述第一导电层形成,所述第二电极利用所述第二导电层形成,所述第三电极利用所述第三导电层形成,所述第一绝缘部利用所述第一绝缘层形成,所述第二绝缘部、所述第三绝缘部和所述第四绝缘部利用所述第二绝缘层形成;
所述第一电极、所述第一绝缘部和所述第二电极组成所述电容单元包括的第一电容,所述第二电极、所述第二绝缘部和所述第三电极组成所述电容单元包括的第二电容;
所述第一电极在所述衬底基板上的正投影、所述第一绝缘部在所述衬底基板上的正投影和所述第二电极在所述衬底基板上的正投影至少部分交叠;所述第二电极在所述衬底基板上的正投影、所述第二绝缘部在所述衬底基板上的正投影和所述第三电极在所述衬底基板上的正投影至少部分交叠;
所述第一电极通过第一导电连接部与所述第三电极电连接,所述第一导电连接部设置于贯穿所述第一绝缘层、所述第二导电层和所述第二绝缘层的第一过孔中,所述第一导电连接部与所述第二电极之间存在所述第三绝缘部;
所述第一电极还通过第二导电连接部与所述第三电极电连接,所述第二导电连接部设置于贯穿所述第一绝缘层、所述第二导电层和所述第二绝缘层的第二过孔中,所述第二导电连接部与所述第二电极之间存在所述第四绝缘部。
在具体实施时,所述电容单元可以包括相互并联的第一电容和第二电容,所述电容单元包括第一电极、第二电极、第三电极、第一绝缘部、第二绝缘部、第三绝缘部和第四绝缘部,并且需要保证所述第一电极在所述衬底基板上的正投影、所述第一绝缘部在所述衬底基板上的正投影和所述第二电极在所述衬底基板上的正投影至少部分交叠,需要保证所述第二电极在所述衬底基板上的正投影、所述第二绝缘部在所述衬底基板上的正投影和所述第三电极在所述衬底基板上的正投影至少部分交叠,以使得所述第一电极、所述第一绝缘部和所述第二电极组成所述电容单元包括的第一电容,所述第二电极、所述第二绝缘部和所述第三电极组成所述电容单元包括的第二电容。
并且,在本发明实施例中,所述第一电极通过第一导电连接部与所述第三电极电连接,所述第一电极还通过第二导电连接部与所述第三电极电连接,所述第一导电连接部与所述第二电极之间存在所述第三绝缘部,所述第二导电连接部与所述第二电极之间存在所述第四绝缘部,这样,第一电极与第二电极之间存在第一正对面积,第二电极与第三电极之间存在第二正对面积,第一导电连接部与所述第二电极之间也存在第三正对面积,第二导电部与第二电极之间也存在第四正对面积,能够提升电容单元的电容值。
在具体实施时,所述第一导电连接部可以设置于所述第二电极的第一侧,所述第二导电连接部可以设置于所述第二电极的第二侧,所述第一侧与所述第二侧为相对的两侧,但不以此为限。
例如,所述第一导电连接部可以设置于所述第二电极的左侧,所述第二导电连接部可以设置于所述第二电极的右侧,但不以此为限。
在本发明实施例中,所述第一导电层为第一栅金属层、所述第二导电层为第二栅金属层,所述第三导电层为源漏金属层,所述第一绝缘层为第二栅绝缘层,所述第二绝缘层为层间介质层;或者,
所述第一导电层为有源层的被导体化的部分,所述第二导电层为第一栅金属层,所述第三导电层为第二栅金属层,所述第一绝缘层为第一栅绝缘层,所述第二绝缘层为第二栅绝缘层。
下面通过具体实施例来说明本发明所述的显示基板中的电容单元的结构。
如图5所示,所述显示基板可以包括依次设置于所述衬底基板50上的第一栅金属层、第二栅绝缘层、第二栅金属层、层间介质层和源漏金属层;
所述电容单元的第一具体实施例可以包括第一电极P1、第二电极P2、第三电极P3、第一绝缘部I1、第二绝缘部I2和第三绝缘部I3;
所述第一电极P1利用所述第一栅金属层形成,所述第二电极P2利用所述第二栅金属层形成,所述第三电极P3利用所述源漏金属层形成,所述第一绝缘部I1利用所述第二栅绝缘层形成,所述第二绝缘部I2和所述第三绝缘部I3利用所述层间介质层形成;
所述第一电极P1、所述第一绝缘部I1和所述第二电极P2组成所述电容单元包括的第一电容,所述第二电极P2、所述第二绝缘部I2和所述第三电极P3组成所述电容单元包括的第二电容;
所述第一电极P1在所述衬底基板50上的正投影、所述第一绝缘部I1在所述衬底基板50上的正投影和所述第二电极P2在所述衬底基板50上的正投影至少部分交叠;所述第二电极P2在所述衬底基板50上的正投影、所述第二绝缘部I2在所述衬底基板50上的正投影和所述第三电极P2在所述衬底基板50上的正投影至少部分交叠;
所述第一电极P1通过第一导电连接部L1与所述第三电极P3电连接,所述第一导电连接部L1设置于贯穿所述第二栅绝缘层层、所述第二栅金属层和所述层间介质层的第一过孔中,所述第一导电连接部L1与所述第二电极P2之间存在所述第三绝缘部I3。
如图5所示,所述电容单元包括相互并联的第一电容和第二电容,第一电极P1与第二电极P2之间存在第一正对面积S1,第二电极P2与第三电极P3之间存在第二正对面积S2,第一导电连接部L1与所述第二电极P2之间也存在第三正对面积S3,能够提升电容单元的电容值。
在图5所示的实施例中,所述电容单元的结构为三明治式电容结构。
在图5所示的实施例中,第一导电层为第一栅金属层,第二导电层为第二栅金属层,第三导电层为源漏金属层,第一绝缘层为第二栅绝缘层,第二绝缘层为层间介质层。
如图6所示,所述显示基板可以包括依次设置于衬底基板50上的第一栅金属层、第二栅绝缘层、第二栅金属层、层间介质层和源漏金属层;
所述电容单元的第二具体实施例可以包括第一电极P1、第二电极P2、第三电极P3、第一绝缘部I1、第二绝缘部I2、第三绝缘部I3和第四绝缘部I4;
所述第一电极P1利用所述第一栅金属层形成,所述第二电极P2利用所述第二栅金属层形成,所述第三电极P利用所述源漏金属层形成,所述第一绝缘部I1利用所述第二栅绝缘层形成,所述第二绝缘部I2、所述第三绝缘部I3和所述第四绝缘部I4利用所述层间介质层形成;
所述第一电极P1、所述第一绝缘部I1和所述第二电极P2组成所述电容单元包括的第一电容,所述第二电极P2、所述第二绝缘部I2和所述第三电极P2组成所述电容单元包括的第二电容;
所述第一电极P1在所述衬底基板50上的正投影、所述第一绝缘部I1在所述衬底基板50上的正投影和所述第二电极P2在所述衬底基板50上的正投影至少部分交叠;所述第二电极P2在所述衬底基板50上的正投影、所述第二绝缘部I2在所述衬底基板50上的正投影和所述第三电极P3在所述衬底基板50上的正投影至少部分交叠;
所述第一电极P1通过第一导电连接部L1与所述第三电极P3电连接,所述第一导电连接部L1设置于贯穿所述第二栅绝缘层、所述第二栅金属层和所述层间介质层的第一过孔中,所述第一导电连接部L1与所述第二电极P2之间存在所述第三绝缘部I3;
所述第一电极P1还通过第二导电连接部L2与所述第三电极P3电连接,所述第二导电连接部L2设置于贯穿所述第一绝缘层、所述第二导电层和所述第二绝缘层的第二过孔中,所述第二导电连接部L2与所述第二电极P2之间存在所述第四绝缘部I2。
如图6所示,所述电容单元包括相互并联的第一电容和第二电容,第一电极P1与第二电极P2之间存在第一正对面积S1,第二电极P2与第三电极P3之间存在第二正对面积S2,第一导电连接部L1与所述第二电极P2之间也存在第三正对面积S3,第二导电连接部L2与所述第二电极P2之间也存在第四正对面积S4,能够提升电容单元的电容值。
在图6所示的实施例中,所述电容单元的结构为环绕式电容结构。
在图6所示的实施例中,第一导电层为第一栅金属层,第二导电层为第二栅金属层,第三导电层为源漏金属层,第一绝缘层为第二栅绝缘层,第二绝缘层为层间介质层。
在图5和图6中,所述衬底基板10与所述第一栅金属层之间还可以设置有源层和第一栅绝缘层。
如图7所示,所述显示基板可以包括依次设置于所述衬底基板50上的有源层、第一栅绝缘层、第一栅金属层、第二栅绝缘层和第二栅金属层;
所述电容单元的第一具体实施例可以包括第一电极P1、第二电极P2、第三电极P3、第一绝缘部I1、第二绝缘部I2和第三绝缘部I3;
所述第一电极P1利用所述有源层的被导体化的部分形成,所述第二电极P2利用所述第一栅金属层形成,所述第三电极P3利用所述第二栅金属层形成,所述第一绝缘部I1利用所述第一栅绝缘层形成,所述第二绝缘部I2和所述第三绝缘部I3利用所述第二栅绝缘层形成;
所述第一电极P1、所述第一绝缘部I1和所述第二电极P2组成所述电容单元包括的第一电容,所述第二电极P2、所述第二绝缘部I2和所述第三电极P3组成所述电容单元包括的第二电容;
所述第一电极P1在所述衬底基板50上的正投影、所述第一绝缘部I1在所述衬底基板50上的正投影和所述第二电极P2在所述衬底基板50上的正投影至少部分交叠;所述第二电极P2在所述衬底基板50上的正投影、所述第二绝缘部I2在所述衬底基板50上的正投影和所述第三电极P2在所述衬底基板50上的正投影至少部分交叠;
所述第一电极P1通过第一导电连接部L1与所述第三电极P3电连接,所述第一导电连接部L1设置于贯穿所述第一栅绝缘层、所述第一栅金属层和所述第二栅绝缘层的第一过孔中,所述第一导电连接部L1与所述第二电极P2之间存在所述第三绝缘部I3。
如图7所示,所述电容单元包括相互并联的第一电容和第二电容,第一电极P1与第二电极P2之间存在第一正对面积S1,第二电极P2与第三电极P3之间存在第二正对面积S2,第一导电连接部L1与所述第二电极P2之间也存在第三正对面积S3,能够提升电容单元的电容值。
在图7所示的实施例中,所述电容单元的结构为三明治式电容结构。
在图7所示的实施例中,第一导电层为有源层的被导体化的部分,第一导电层为第一栅金属层,第二导电层为第二栅金属层,第一绝缘层为第一栅绝缘层,第二绝缘层为第二栅介质层。
在图7所示的实施例中,由于第一栅绝缘层的厚度和第二栅绝缘层的厚度较小,因此可以使得电容单元的电容值更大。
如图8所示,所述显示基板可以包括依次设置于衬底基板50上的有源层、第一栅绝缘层、第一栅金属层、第二栅绝缘层和第二栅金属层;
所述电容单元的第二具体实施例可以包括第一电极P1、第二电极P2、第三电极P3、第一绝缘部I1、第二绝缘部I2、第三绝缘部I3和第四绝缘部I4;
所述第一电极P1利用所述有源层的被导体化的部分形成,所述第二电极P2利用所述第一栅金属层形成,所述第三电极P3利用所述第二栅金属层形成,所述第一绝缘部I1利用所述第一栅绝缘层形成,所述第二绝缘部I2、所述第三绝缘部I3和所述第四绝缘部I4利用所述第二栅绝缘层形成;
所述第一电极P1、所述第一绝缘部I1和所述第二电极P2组成所述电容单元包括的第一电容,所述第二电极P2、所述第二绝缘部I2和所述第三电极P2组成所述电容单元包括的第二电容;
所述第一电极P1在所述衬底基板50上的正投影、所述第一绝缘部I1在所述衬底基板50上的正投影和所述第二电极P2在所述衬底基板50上的正投影至少部分交叠;所述第二电极P2在所述衬底基板50上的正投影、所述第二绝缘部I2在所述衬底基板50上的正投影和所述第三电极P3在所述衬底基板50上的正投影至少部分交叠;
所述第一电极P1通过第一导电连接部L1与所述第三电极P3电连接,所述第一导电连接部L1设置于贯穿所述第一栅绝缘层、所述第一山金属层和所述第二栅绝缘层的第一过孔中,所述第一导电连接部L1与所述第二电极P2之间存在所述第三绝缘部I3;
所述第一电极P1还通过第二导电连接部L2与所述第三电极P3电连接,所述第二导电连接部L2设置于贯穿所述第一绝缘层、所述第二导电层和所述第二绝缘层的第二过孔中,所述第二导电连接部L2与所述第二电极P2之间存在所述第四绝缘部I2。
如图8所示,所述电容单元包括相互并联的第一电容和第二电容,第一电极P1与第二电极P2之间存在第一正对面积S1,第二电极P2与第三电极P3之间存在第二正对面积S2,第一导电连接部L1与所述第二电极P2之间也存在第三正对面积S3,第二导电连接部L2与所述第二电极P2之间也存在第四正对面积S4,能够提升电容单元的电容值。
在图8所示的实施例中,所述电容单元的结构为环绕式电容结构。
在图8所示的实施例中,第一导电层为有源层的被导体化的部分,第一导电层为第一栅金属层,第二导电层为第二栅金属层,第一绝缘层为第一栅绝缘层,第二绝缘层为第二栅介质层。
根据又一种具体实施方式,所述显示基板包括依次设置于所述衬底基板上的第一导电层、第一绝缘层、第二导电层、第二绝缘层、第三导电层、第三绝缘层和第四导电层;
所述电容单元包括第一电极、第二电极、第三电极、第四电极、第一绝缘部、第二绝缘部、第三绝缘部、第四绝缘部和第五绝缘部;
所述第一电极利用所述第一导电层形成,所述第二电极利用所述第二导电层形成,所述第三电极利用所述第三导电层形成,所述第四电极利用第四导电层形成;
所述第一绝缘部利用第一绝缘层形成,所述第二绝缘部利用所述第二绝缘部形成,所述第三绝缘部利用所述第三绝缘层形成,所述第四绝缘部利用所述第三绝缘层形成,所述第五绝缘部利用第二绝缘层形成;
所述第一电极、所述第一绝缘部和所述第二电极组成所述电容单元包括的第一电容,所述第二电极、所述第二绝缘部和所述第三电极组成所述电容单元包括的第二电容,所述第三电极、所述第三绝缘部和所述第四电极组成所述电容单元包括的第三电容;
所述第一电极在所述衬底基板上的正投影、所述第一绝缘部在所述衬底基板上的正投影和所述第二电极在所述衬底基板上的正投影至少部分交叠;所述第二电极在所述衬底基板上的正投影、所述第二绝缘部在所述衬底基板上的正投影和所述第三电极在所述衬底基板上的正投影至少部分交叠;所述第三电极在所述衬底基板上的正投影、所述第三绝缘部在所述衬底基板上的正投影和所述第四电极在所述衬底基板上的正投影至少部分交叠;
所述第一电极通过第三导电连接部与所述第三电极电连接,所述第三导电连接部设置于贯穿所述第一栅绝缘层、所述第一栅金属层和所述第二栅绝缘层的第三过孔中;所述第三导电连接部与所述第二电极之间存在所述第五绝缘部;
所述第二电极通过第四导电连接部与所述第四电极电连接,所述第四导电连接部设置于贯穿所述第二栅绝缘层、所述第二栅金属层和所述层间介质层的第四过孔中,所述第四导电连接部与所述第三电极之间存在所述第四绝缘部。
在具体实施时,所述电容单元可以包括相互并联的第一电容、第二电容和第三电容,所述电容单元包括第一电极、第二电极、第三电极、第四电极、第一绝缘部、第二绝缘部、第三绝缘部、第四绝缘部和第五绝缘部,并且需要保证所述第一电极在所述衬底基板上的正投影、所述第一绝缘部在所述衬底基板上的正投影和所述第二电极在所述衬底基板上的正投影至少部分交叠,并需要保证所述第二电极在所述衬底基板上的正投影、所述第二绝缘部在所述衬底基板上的正投影和所述第三电极在所述衬底基板上的正投影至少部分交叠,需要保证所述第三电极在所述衬底基板上的正投影、所述第三绝缘部在所述衬底基板上的正投影和所述第四电极在所述衬底基板上的正投影至少部分交叠,以使得所述第一电极、所述第一绝缘部和所述第二电极组成所述电容单元包括的第一电容,所述第二电极、所述第二绝缘部和所述第三电极组成所述电容单元包括的第二电容,所述第三电极、所述第三绝缘部和所述第四电极组成所述电容单元包括的第三电容。
并且,在本发明实施例中,所述第一电极通过第三导电连接部与所述第三电极电连接,所述第二电极通过第四导电连接部与所述第四电极电连接,第一电极与第二电极之间存在第一正对面积,第二电极与第三电极之间存在第二正对面积,第三电极与第四电极之间存在第三正对面积,第三导电连接部与所述第二电极之间也存在第四正对面积,第四导电连接部与所述第二电极之间也存在第五正对面积,能够提升电容单元的电容值。
可选的,所述第三导电连接部可以设置于所述第二电极和所述第三电极的第一侧,所述第四导电连接部可以设置于所述第二电极和所述第三电极的第二侧,所述第一侧和所述第二侧为相对的两侧。
例如,所述第三导电连接部可以设置于所述第二电极和所述第三电极的左侧,所述第四导电连接部可以设置于所述第二电极和所述第三电极的右侧,但不以此为限。
在本发明实施例中,所述第一导电层为有源层的被导体化的部分,所述第二导电层为第一栅金属层,所述第三导电层为第二栅金属层,所述第四导电层为源漏金属层;所述第一绝缘层为第一栅绝缘层,所述第二绝缘层为第二栅绝缘层,所述第三绝缘层为层间介质层,但不以此为限。
图9所示,所述显示基板可以包括依次设置于所述衬底基板50上的有源层、第一栅绝缘层、第一栅金属层、第二栅绝缘层、第二栅金属层、层间介质层和源漏金属层;
所述电容单元的第五具体实施例可以包括第一电极P1、第二电极P2、第三电极P3、第四电极P4、第一绝缘部I1、第二绝缘部I2、第三绝缘部I3、第四绝缘部I4和第五绝缘部I5;
所述第一电极P1利用所述有源层的被导体化的部分形成,所述第二电极P2利用所述第一栅金属层形成,所述第三电极P3利用所述第二栅金属层形成,所述第四电极P4利用所述源漏金属层形成;
所述第一绝缘部I1利用第一栅绝缘层形成,所述第二绝缘部I2利用所述第二栅绝缘层形成,所述第三绝缘部I2利用所述层间介质层形成,所述第四绝缘部I4利用所述层间介质层形成,所述第五绝缘部I5利用第二栅绝缘层形成;
所述第一电极P1、所述第一绝缘部I1和所述第二电极P2组成所述电容单元包括的第一电容,所述第二电极P2、所述第二绝缘部I2和所述第三电极P3组成所述电容单元包括的第二电容,所述第三电极P3、所述第三绝缘部I3和所述第四电极P4组成所述电容单元包括的第三电容;
所述第一电极P1在所述衬底基板50上的正投影、所述第一绝缘部I1在所述衬底基板50上的正投影和所述第二电极P2在所述衬底基板50上的正投影至少部分交叠;所述第二电极P2在所述衬底基板50上的正投影、所述第二绝缘部I2在所述衬底基板50上的正投影和所述第三电极P3在所述衬底基板50上的正投影至少部分交叠;所述第三电极P3在所述衬底基板50上的正投影、所述第三绝缘部I3在所述衬底基板50上的正投影和所述第四电极P4在所述衬底基板50上的正投影至少部分交叠;
所述第一电极P1通过第三导电连接部L3与所述第三电极P3电连接,所述第三导电连接部L3设置于贯穿所述第一绝缘层I1、所述第二导电层P2和所述第二绝缘层I3的第三过孔中;所述第三导电连接部L3与所述第二电极P2之间存在所述第五绝缘部I5;
所述第二电极P2通过第四导电连接部L4与所述第四电极P4电连接,所述第四导电连接部L4设置于贯穿所述第二绝缘层、所述第三导电层和所述第三绝缘层的第四过孔中,所述第四导电连接部L4与所述第三电极P3之间存在所述第四绝缘部I4。
如图9所示,所述电容单元包括相互并联的第一电容、第二电容和第三电容,第一电极P1与第二电极P2之间存在第一正对面积S1,第二电极P2与第三电极P3之间存在第二正对面积S2,第三电极P3与第四电极P4之间存在第三正对面积S3,第三导电连接部L3与所述第二电极P2之间也存在第四正对面积S4,第四导电连接部L4与所述第三电极P3之间也存在第五正对面积S5,能够提升电容单元的电容值。
在图9所示的实施例中,所述电容单元的结构为交叉式四电极电容结构。
在图9所示的实施例中,所述第一导电层为有源层的被导体化的部分,所述第二导电层为第一栅金属层,所述第三导电层为第二栅金属层,所述第四导电层为源漏金属层;所述第一绝缘层为第一栅绝缘层,所述第二绝缘层为第二栅绝缘层,所述第三绝缘层为层间介质层。
根据再一种具体实施方式,所述显示基板包括依次设置于所述衬底基板上的第一导电层、第一绝缘层、第二导电层、第二绝缘层、第三导电层、第三绝缘层和第四导电层;
所述电容单元包括第一电极、第二电极、第三电极、第四电极、第一绝缘部、第二绝缘部、第三绝缘部、第四绝缘部、第五绝缘部和第六绝缘部;
所述第二电极与所述第三电极电连接;
所述第一电极利用所述第一导电层形成,所述第二电极利用所述第二导电层形成,所述第三电极利用所述第三导电层形成,所述第四电极利用所述第四导电层形成;
所述第一绝缘部利用所述第一绝缘层形成,所述第二绝缘部利用所述第三绝缘层形成,所述第三绝缘部和所述第五绝缘部利用所述第二绝缘层形成,所述第四绝缘部和所述第六绝缘部利用所述第三绝缘层形成;
所述第一电极、所述第一绝缘部和所述第二电极组成所述电容单元包括的第一电容,所述第三电极、所述第二绝缘部和所述第四电极组成所述电容单元包括的第二电容;
所述第一电极在所述衬底基板上的正投影、所述第一绝缘部在所述衬底基板上的正投影和所述第二电极在所述衬底基板上的正投影至少部分交叠;所述第三电极在所述衬底基板上的正投影、所述第二绝缘部在所述衬底基板上的正投影和所述第四电极在所述衬底基板上的正投影至少部分交叠;
所述第一电极通过第五导电连接部与所述第四电极电连接,所述第五导电连接部设置于贯穿所述第一绝缘层、所述第二导电层、所述第二绝缘层、所述第三导电层和所述第三绝缘层的第五过孔中;所述第五导电连接部与所述第二电极之间存在所述第三绝缘部,所述第五导电连接部与所述第三电极之间存在所述第四绝缘部;
所述第一电极还通过第六导电连接部与所述第四电极电连接,所述第六导电连接部设置于贯穿所述第一绝缘层、所述第二导电层、所述第二绝缘层、所述第三导电层和所述第三绝缘层的第六过孔中;所述第六导电连接部与所述第二电极之间存在所述第五绝缘部,所述第六导电连接部与所述第三电极之间存在所述第六绝缘部。
在具体实施时,所述电容单元可以包括相互并联的第一电容和第二电容,所述电容单元包括第一电极、第二电极、第三电极、第四电极、第一绝缘部、第二绝缘部、第三绝缘部、第四绝缘部、第五绝缘部和第六绝缘部,并且需要保证所述第一电极在所述衬底基板上的正投影、所述第一绝缘部在所述衬底基板上的正投影和所述第二电极在所述衬底基板上的正投影至少部分交叠,并需要保证所述第三电极在所述衬底基板上的正投影、所述第二绝缘部在所述衬底基板上的正投影和所述第四电极在所述衬底基板上的正投影至少部分交叠,以使得所述第一电极、所述第一绝缘部和所述第二电极组成所述电容单元包括的第一电容,所述第三电极、所述第二绝缘部和所述第四电极组成所述电容单元包括的第二电容。
并且,在本发明实施例中,所述第一电极通过第五导电连接部与所述第四电极电连接,所述第一电极还通过第六导电连接部与所述第四电极电连接,
第一电极与第二电极之间存在第一正对面积,第三电极与第四电极之间存在第二正对面积,第五导电连接部与所述第二电极之间存在第三正对面积,第五导电连接部与所述第三电极之间存在第四正对面积,第六导电连接部与所述第二电极之间也存在第五正对面积,第六导电连接部与所述第三电极之间也存在第六正对面积,能够提升电容单元的电容值。
可选的,所述第五导电连接部设置于所述第二电极和所述第三电极的第一侧,所述第六导电连接部设置于所述第二电极和所述第三电极的第二侧,所述第一侧和所述第二侧为相对的两侧。
例如,所述第五导电连接部可以设置于所述第二电极和所述第三电极的左侧,所述第六导电连接部可以设置于所述第二电极和所述第三电极的右侧,但不以此为限。
在本发明实施例中,所述第一导电层为有源层的被导体化的部分,所述第二导电层为第一栅金属层,所述第三导电层为第二栅金属层,所述第四导电层为源漏金属层;所述第一绝缘层为第一栅绝缘层,所述第二绝缘层为第二栅绝缘层,所述第三绝缘层为层间介质层,但不以此为限。
图10所示,所述显示基板可以包括依次设置于所述衬底基板50上的有源层、第一栅绝缘层、第一栅金属层、第二栅绝缘层100、第二栅金属层、层间介质层和源漏金属层;
所述电容单元的第六具体实施例可以包括第一电极P1、第二电极P2、第三电极P3、第四电极P4、第一绝缘部I1、第二绝缘部I2、第三绝缘部I3、第四绝缘部I4、第五绝缘部I5和第六绝缘层I6;
所述第一电极P1利用所述有源层的被导体化的部分形成,所述第二电极P2利用所述第一栅金属层形成、所述第三电极P3利用所述第二栅金属层形成,所述第四电极P4利用所述源漏金属层形成;
所述第一绝缘部I1利用所述第一栅绝缘层形成,所述第二绝缘部I2利用所述层间介质层形成,所述第三绝缘部I3和所述第五绝缘部I5利用所述第二栅绝缘层100形成,所述第四绝缘部I4和所述第六绝缘部I6利用所述层间介质层形成;
所述第一电极P1、所述第一绝缘部I1和所述第二电极P2组成所述电容单元包括的第一电容,所述第三电极P3、所述第二绝缘部I2和所述第四电极P4组成所述电容单元包括的第二电容;
所述第一电极P1在所述衬底基板50上的正投影、所述第一绝缘部I1在所述衬底基板50上的正投影和所述第二电极P2在所述衬底基板50上的正投影至少部分交叠;所述第三电极P3在所述衬底基板50上的正投影、所述第二绝缘部I2在所述衬底基板50上的正投影和所述第四电极P4在所述衬底基板50上的正投影至少部分交叠;
所述第一电极P1通过第五导电连接部L5与所述第四电极P4电连接,所述第五导电连接部L5设置于贯穿所述第一绝缘层、所述第二导电层、所述第二绝缘层、所述第三导电层和所述第三绝缘层的第五过孔中;所述第五导电连接部L5与所述第二电极P2之间存在所述第三绝缘部I3,所述第五导电连接部L5与所述第三电极P3之间存在所述第四绝缘部I4;
所述第一电极P1还通过第六导电连接部L6与所述第四电极P4电连接,所述第六导电连接部L6设置于贯穿所述第一绝缘层、所述第二导电层、所述第二绝缘层、所述第三导电层和所述第三绝缘层的第六过孔中;所述第六导电连接部L6与所述第二电极P2之间存在所述第五绝缘部I5,所述第六导电连接部L6与所述第三电极P3之间存在所述第六绝缘部I6;
所述第二电极P2通过第七导电连接部L7和第八导电连接部L8与所述第三电极P3电连接;所述第七导电连接部L7设置于贯穿所述第二栅绝缘层100的第七过孔中,所述第八导电连接部L8设置于贯穿所述第二栅绝缘层100的第八过孔中。
如图10所示,所述电容单元包括相互并联的第一电容和第二电容,第一电极P1与第二电极P2之间存在第一正对面积,第三电极P3与第四电极P4之间存在第二正对面积,第五导电连接部L5与所述第二电极P2之间存在第三正对面积,第五导电连接部L5与所述第三电极P3之间存在第四正对面积,第六导电连接部L6与所述第二电极P2之间也存在第五正对面积,第六导电连接部L6与所述第三电极P3之间也存在第六正对面积,能够提升电容单元的电容值。
在图10所示的实施例中,所述电容单元的结构为回字形四电极式电容结构。
在图10所示的实施例中,所述第一导电层为有源层的被导体化的部分,所述第二导电层为第一栅金属层,所述第三导电层为第二栅金属层,所述第四导电层为源漏金属层;所述第一绝缘层为第一栅绝缘层,所述第二绝缘层为第二栅绝缘层,所述第三绝缘层为层间介质层。
本发明实施例所述的显示装置包括上述的显示基板。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种显示基板,其特征在于,包括设置于衬底基板上的像素电路,所述像素电路包括发光元件、驱动单元和电容单元,其中,
所述驱动单元用于驱动发光元件发光;
所述电容单元的第一端与所述驱动单元的控制端电连接,所述电容单元的第二端与数据写入节点电连接;
所述电容单元包括至少两个相互并联的电容;
所述显示基板包括依次设置于所述衬底基板上的第一导电层、第一绝缘层、第二导电层、第二绝缘层和第三导电层;所述电容单元包括第一电极、第二电极、第三电极、第一绝缘部、第二绝缘部、第三绝缘部和第四绝缘部;
所述第一电极利用所述第一导电层形成,所述第二电极利用所述第二导电层形成,所述第三电极利用所述第三导电层形成,所述第一绝缘部利用所述第一绝缘层形成,所述第二绝缘部、所述第三绝缘部和所述第四绝缘部利用所述第二绝缘层形成;
所述第一电极、所述第一绝缘部和所述第二电极组成所述电容单元包括的第一电容,所述第二电极、所述第二绝缘部和所述第三电极组成所述电容单元包括的第二电容;
所述第一电极在所述衬底基板上的正投影、所述第一绝缘部在所述衬底基板上的正投影和所述第二电极在所述衬底基板上的正投影至少部分交叠;所述第二电极在所述衬底基板上的正投影、所述第二绝缘部在所述衬底基板上的正投影和所述第三电极在所述衬底基板上的正投影至少部分交叠;
所述第一电极通过第一导电连接部与所述第三电极电连接,所述第一导电连接部设置于贯穿所述第一绝缘层、所述第二导电层和所述第二绝缘层的第一过孔中,所述第一导电连接部与所述第二电极之间存在所述第三绝缘部;
所述第一电极还通过第二导电连接部与所述第三电极电连接,所述第二导电连接部设置于贯穿所述第一绝缘层、所述第二导电层和所述第二绝缘层的第二过孔中,所述第二导电连接部与所述第二电极之间存在所述第四绝缘部。
2.如权利要求1所述的显示基板,其特征在于,所述第一导电连接部设置于所述第二电极的第一侧,所述第二导电连接部设置于所述第二电极的第二侧;
所述第一侧与所述第二侧为相对的两侧。
3.如权利要求1或2所述的显示基板,其特征在于,所述第一导电层为第一栅金属层、所述第二导电层为第二栅金属层,所述第三导电层为源漏金属层,所述第一绝缘层为第二栅绝缘层,所述第二绝缘层为层间介质层;或者,
所述第一导电层为有源层的被导体化的部分,所述第二导电层为第一栅金属层,所述第三导电层为第二栅金属层,所述第一绝缘层为第一栅绝缘层,所述第二绝缘层为第二栅绝缘层。
4.一种显示基板,其特征在于,包括设置于衬底基板上的像素电路,所述像素电路包括发光元件、驱动单元和电容单元,其中,
所述驱动单元用于驱动发光元件发光;
所述电容单元的第一端与所述驱动单元的控制端电连接,所述电容单元的第二端与数据写入节点电连接;
所述电容单元包括至少两个相互并联的电容;
所述显示基板包括依次设置于所述衬底基板上的第一导电层、第一绝缘层、第二导电层、第二绝缘层、第三导电层、第三绝缘层和第四导电层;
所述电容单元包括第一电极、第二电极、第三电极、第四电极、第一绝缘部、第二绝缘部、第三绝缘部、第四绝缘部、第五绝缘部和第六绝缘部;
所述第二电极与所述第三电极电连接;
所述第一电极利用所述第一导电层形成,所述第二电极利用所述第二导电层形成,所述第三电极利用所述第三导电层形成,所述第四电极利用所述第四导电层形成;
所述第一绝缘部利用所述第一绝缘层形成,所述第二绝缘部利用所述第三绝缘层形成,所述第三绝缘部和所述第五绝缘部利用所述第二绝缘层形成,所述第四绝缘部和所述第六绝缘部利用所述第三绝缘层形成;
所述第一电极、所述第一绝缘部和所述第二电极组成所述电容单元包括的第一电容,所述第三电极、所述第二绝缘部和所述第四电极组成所述电容单元包括的第二电容;
所述第一电极在所述衬底基板上的正投影、所述第一绝缘部在所述衬底基板上的正投影和所述第二电极在所述衬底基板上的正投影至少部分交叠;所述第三电极在所述衬底基板上的正投影、所述第二绝缘部在所述衬底基板上的正投影和所述第四电极在所述衬底基板上的正投影至少部分交叠;
所述第一电极通过第五导电连接部与所述第四电极电连接,所述第五导电连接部设置于贯穿所述第一绝缘层、所述第二导电层、所述第二绝缘层、所述第三导电层和所述第三绝缘层的第五过孔中;所述第五导电连接部与所述第二电极之间存在所述第三绝缘部,所述第五导电连接部与所述第三电极之间存在所述第四绝缘部;
所述第一电极还通过第六导电连接部与所述第四电极电连接,所述第六导电连接部设置于贯穿所述第一绝缘层、所述第二导电层、所述第二绝缘层、所述第三导电层和所述第三绝缘层的第六过孔中;所述第六导电连接部与所述第二电极之间存在所述第五绝缘部,所述第六导电连接部与所述第三电极之间存在所述第六绝缘部。
5.如权利要求4所述的显示基板,其特征在于,所述第五导电连接部设置于所述第二电极和所述第三电极的第一侧,所述第六导电连接部设置于所述第二电极和所述第三电极的第二侧,所述第一侧和所述第二侧为相对的两侧。
6.如权利要求4或5所述的显示基板,其特征在于,所述第一导电层为有源层的被导体化的部分,所述第二导电层为第一栅金属层,所述第三导电层为第二栅金属层,所述第四导电层为源漏金属层;
所述第一绝缘层为第一栅绝缘层,所述第二绝缘层为第二栅绝缘层,所述第三绝缘层为层间介质层。
7.一种显示装置,其特征在于,包括如权利要求1至6中任一权利要求所述的显示基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010550083.7A CN111653577B (zh) | 2020-06-16 | 2020-06-16 | 显示基板和显示装置 |
PCT/CN2021/095016 WO2021254088A1 (zh) | 2020-06-16 | 2021-05-21 | 显示基板和显示装置 |
US17/769,937 US20230111185A1 (en) | 2020-06-16 | 2021-05-21 | Display substrate and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010550083.7A CN111653577B (zh) | 2020-06-16 | 2020-06-16 | 显示基板和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111653577A CN111653577A (zh) | 2020-09-11 |
CN111653577B true CN111653577B (zh) | 2023-10-27 |
Family
ID=72346018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010550083.7A Active CN111653577B (zh) | 2020-06-16 | 2020-06-16 | 显示基板和显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230111185A1 (zh) |
CN (1) | CN111653577B (zh) |
WO (1) | WO2021254088A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111653577B (zh) * | 2020-06-16 | 2023-10-27 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203085136U (zh) * | 2013-02-04 | 2013-07-24 | 四川虹视显示技术有限公司 | 有机发光显示屏薄膜晶体管像素驱动电路 |
CN103730450A (zh) * | 2013-11-22 | 2014-04-16 | 上海和辉光电有限公司 | 有机电激发光二极体储存电容结构及其制备方法 |
CN106469745A (zh) * | 2015-08-19 | 2017-03-01 | 三星显示有限公司 | 有机发光二极管显示器及其制造方法 |
CN108010945A (zh) * | 2017-11-28 | 2018-05-08 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
CN109308872A (zh) * | 2017-07-27 | 2019-02-05 | 京东方科技集团股份有限公司 | 像素电路、显示基板 |
CN110610684A (zh) * | 2019-10-29 | 2019-12-24 | 厦门天马微电子有限公司 | 一种有机电致发光显示面板及显示装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5842264B2 (ja) * | 2011-06-08 | 2016-01-13 | 株式会社Joled | 表示装置、及び、電子機器 |
CN111653577B (zh) * | 2020-06-16 | 2023-10-27 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
-
2020
- 2020-06-16 CN CN202010550083.7A patent/CN111653577B/zh active Active
-
2021
- 2021-05-21 WO PCT/CN2021/095016 patent/WO2021254088A1/zh active Application Filing
- 2021-05-21 US US17/769,937 patent/US20230111185A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203085136U (zh) * | 2013-02-04 | 2013-07-24 | 四川虹视显示技术有限公司 | 有机发光显示屏薄膜晶体管像素驱动电路 |
CN103730450A (zh) * | 2013-11-22 | 2014-04-16 | 上海和辉光电有限公司 | 有机电激发光二极体储存电容结构及其制备方法 |
CN106469745A (zh) * | 2015-08-19 | 2017-03-01 | 三星显示有限公司 | 有机发光二极管显示器及其制造方法 |
CN109308872A (zh) * | 2017-07-27 | 2019-02-05 | 京东方科技集团股份有限公司 | 像素电路、显示基板 |
CN108010945A (zh) * | 2017-11-28 | 2018-05-08 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
CN110610684A (zh) * | 2019-10-29 | 2019-12-24 | 厦门天马微电子有限公司 | 一种有机电致发光显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2021254088A1 (zh) | 2021-12-23 |
CN111653577A (zh) | 2020-09-11 |
US20230111185A1 (en) | 2023-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2020211688A1 (zh) | 像素驱动电路及方法、显示面板 | |
CN108039149B (zh) | 一种oled像素电路及其驱动方法、显示装置 | |
US11393397B2 (en) | Pixel driving circuit, pixel unit and driving method, array substrate, and display device | |
KR102084464B1 (ko) | 픽셀 회로, 디스플레이 기판 및 디스플레이 디바이스 | |
WO2017031909A1 (zh) | 像素电路及其驱动方法、阵列基板、显示面板及显示装置 | |
WO2018157613A1 (zh) | 一种oled像素电路及其驱动方法、显示装置 | |
US20140118328A1 (en) | Pixel driving circuit of an active-matrix organic light-emitting diode and a method of driving the same | |
CN105679236A (zh) | 像素电路及其驱动方法、阵列基板、显示面板和显示装置 | |
KR20130108631A (ko) | 픽셀 회로 및 그 구동 방법 | |
US11656721B2 (en) | Pixel circuit, array substrate, display panel and method of driving the same, and display device | |
CN109064975B (zh) | 像素电路及其驱动方法、显示面板、显示装置 | |
WO2021057611A1 (zh) | 像素电路、驱动方法及显示装置 | |
CN109712568B (zh) | 一种像素驱动电路及其驱动方法、显示面板、显示装置 | |
US10930221B2 (en) | Light emitting unit, driving method thereof, and display device | |
US20170372663A1 (en) | Pixel Compensation Circuit, Method And Flat Display Device | |
WO2019184916A1 (zh) | 像素电路及其驱动方法、显示装置 | |
WO2024021465A1 (zh) | 像素驱动电路和显示面板 | |
CN113744683A (zh) | 像素电路、驱动方法和显示装置 | |
WO2019120069A1 (zh) | 一种配置为驱动发光元件的像素电路及其驱动方法、显示基板 | |
CN108269534A (zh) | Amoled显示装置及其驱动方法 | |
CN109524447B (zh) | 有机发光显示面板和显示装置 | |
KR20190025812A (ko) | 픽셀 회로 및 구동 방법, 디스플레이 패널, 디스플레이 디바이스 | |
CN108231858A (zh) | 共栅晶体管、集成电路及电子装置 | |
CN111653577B (zh) | 显示基板和显示装置 | |
CN114664253A (zh) | 像素电路、像素驱动方法及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |