CN111627932A - 一种Demux电路结构及显示面板 - Google Patents

一种Demux电路结构及显示面板 Download PDF

Info

Publication number
CN111627932A
CN111627932A CN202010475624.4A CN202010475624A CN111627932A CN 111627932 A CN111627932 A CN 111627932A CN 202010475624 A CN202010475624 A CN 202010475624A CN 111627932 A CN111627932 A CN 111627932A
Authority
CN
China
Prior art keywords
metal
thin film
demux
source
film transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010475624.4A
Other languages
English (en)
Inventor
刘振东
阮桑桑
刘汉龙
郭智宇
郑聪秀
钟慧萍
王强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN202010475624.4A priority Critical patent/CN111627932A/zh
Publication of CN111627932A publication Critical patent/CN111627932A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种Demux电路结构及显示面板，其中Demux电路结构包括Demux连接线与多组薄膜晶体管，每一组薄膜晶体管包含有两个以上的薄膜晶体管；所述薄膜晶体管包括栅极金属、绝缘层、半导体层、源极金属和漏极金属，绝缘层设置在栅极金属和Demux连接线上，半导体层设置在绝缘层上，并位于栅极的区域；Demux连接线与薄膜晶体管的栅极金属连接；多组薄膜晶体管按行列排布，每一组内的不同薄膜晶体管处在不同行，且相邻组之间处于同一行的薄膜晶体管的栅极金属通过一条Demux连接线相连接，源极金属和漏极金属的连接线跨过Demux连接线连接到Demux电路结构的外侧。上述技术方案提高了屏幕的屏占比，降低Demux电路上的Cgd寄生电容。

Description

一种Demux电路结构及显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种Demux电路结构及显示面板。
背景技术
对于显示面板来说，由于显示面板的周边电路与走线的存在，必然会在其周边存在一定宽度的边框。如何减小周边边框的大小，提高屏幕的屏占比是一个热门的话题。在解决这类问题时，主要有两种的方案：第一种方法是采用柔性的OLED屏幕，将面板四周的边框通过折叠到屏幕后，使得手机模组达到一个外观上看起来是100％的一个屏占比的现象。这种方法只是将四周边框隐藏在背后，没有实际将面板四周边框做小。第二种方法通过改变周边电路和走线的设计方案，从而在一定程度上提高屏幕的屏占比，这种方法的优点就是生产成本较低，产品的良率也较高，技术难度也较小，适用范围宽。
在第二种方法中，通常在左右边框是采用GIP电路来代替IC的设计方式，从而减小左右边框宽度的大小。而在为了缩减Border的宽度，以目前的技术的主要是采用Demux电路技术，该技术的显示面板构成图为Demux电路的高度、Fanout的高度、IC的高度、IC与FPC的距离、FPC的高度和FPC到切割边的距离，结构如图1所示。
采用Demux电路技术能够有效地减少信号线的数目，减少屏幕下边框的布线数目，从而达到缩减下边框宽度的目的，提高屏幕的屏占比。但是Denux电路上的寄生电容Cgd影响着Demux的对Data信号的充电率，进而影响着对像素的充电率，并降低显示面板的显示效果。同时Demux的高度也会影响对显示面板的边框宽度进行缩减，阻碍着屏幕的高屏占比。
根据图2至图4的内容来进一步解释现有技术“一个薄膜晶体管具有两个半导体层沟道”。根据图4的尺寸图可得，X＝3(3b+2c+2d)，其中b为源极或者漏极的宽度，c为相邻的源极与漏极之间的距离，d为处于最外侧的漏极与栅极金属之间的距离。由于像素的大小是66，一般的光罩b最小为3，c最小3，d最小为1，则X最小为51。并且各个Demux间也必须存在间距，即一个薄膜晶体管最多只能与两个沟道组成TFT。并且Y＝a+2(e+f)+g，其中a为半导体层的长度，e为位于同一侧的栅极金属与半导体层之间的距离，g为Demux与栅极金属之间的距离。则根据平行板电容器的电容公式C＝(ε0εS)/D，其中ε0为真空介电常数，ε为平行板电容器中间材料的介电常数，S为平行板电容器的重叠面积，D为平行板电容器的间距。所以该Demux电路中的C1＝Cgd＝(ε0ε2ab)/D。
发明内容
为此，需要提供一种Demux电路结构及显示面板，解决显示面板的屏占比不足的问题。
为实现上述目的，发明人提供了一种Demux电路结构，包括Demux连接线与多组薄膜晶体管，每一组薄膜晶体管包含有两个以上的薄膜晶体管；
所述薄膜晶体管包括栅极金属、绝缘层、半导体层、源极金属和漏极金属，绝缘层设置在栅极金属和Demux连接线上，半导体层设置在绝缘层上，并位于栅极的区域，所述源极金属和漏极金属位于半导体层上；
Demux连接线与薄膜晶体管的栅极金属连接；
多组薄膜晶体管按行列排布，每一组内的不同薄膜晶体管处在不同行，且相邻组之间处于同一行的薄膜晶体管的栅极金属通过一条Demux连接线相连接，源极金属和漏极金属的连接线跨过Demux连接线连接到Demux电路结构的外侧。
进一步地，所述源极金属和漏极金属的连接线包括多条源极信号线和多条像素信号线；
每一条的像素信号线分别连接一个薄膜晶体管的源极金属或者漏极金属；
每一条的源极信号线连接一组薄膜晶体管的所有漏极金属或者源极金属。
进一步地，每一组内的薄膜晶体管在行方向上间隔设置，且在列方向上为部分重叠。
进一步地，每一组内的包括三个薄膜晶体管，三个薄膜晶体管在列方向上依次位于左、中、右侧。
进一步地，源极金属和漏极金属交替设置，且源极金属为多条，漏极金属为多条。
进一步地，源极金属为五条，漏极金属为四条；或者：源极金属为四条，漏极金属为五条。
进一步地，所述薄膜晶体管为长方形，且长边方向与行方向相同。
发明人提供一种显示面板，包括Demux电路结构，所述Demux电路结构由上述任意一项实施例所述的一种Demux电路结构。
区别于现有技术，上述技术方案通过将Demux连接线直接与薄膜晶体管的栅极金属连接(Demux连接线与栅极金属同个制程)，让Demux连接线处于多个薄膜晶体之间，省去现有技术中独立的Demux空间，提高了屏幕的屏占比。还能够有效地降低Demux电路上的Cgd寄生电容对显示面板的影响与屏幕的功耗，使得屏幕的显示效果更佳。
附图说明
图1为背景技术所述显示面板边框的结构示意图；
图2为背景技术所述Demux电路的结构示意图；
图3为背景技术所述Demux电路的剖面结构示意图；
图4为本实施例所述Demux电路结构尺寸图；
图5为本实施例所述Demux电路的结构示意图；
图6为本实施例所述Demux电路的剖面结构示意图；
图7为本实施例所述Demux电路结构尺寸图。
附图标记说明：
1、基板；
2、薄膜晶体管；
21、栅极金属；
22、Demux连接线；
23、绝缘层；
24、半导体层；
25、源漏金属；
251、源极；
252、漏极金属；
253、源极信号线；
254、像素信号线；
26、薄膜晶体管单元。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图5至图7，本实施例提供一种Demux电路结构，包括Demux连接线22与多组薄膜晶体管(Thin Film Transistor,TFT)2，每一组薄膜晶体管包含有两个以上的薄膜晶体管，并作为一个薄膜晶体管单元26。所述薄膜晶体管2包括栅极金属21、绝缘层23、半导体层24、源极金属251和漏极金属251。绝缘层23设置在栅极金属21和Demux连接线22上，绝缘层23可以对Demux连接线22与栅极金属21进行保护。半导体层24设置在绝缘层23上，并位于栅极21的区域。所述源极金属251和漏极金属252位于半导体层24上。在一个薄膜晶体管中，Demux连接线22与薄膜晶体管的栅极金属21连接，而不是现有技术中Demux连接线与薄膜晶体管通过数据线进行连接。多组薄膜晶体管(薄膜晶体管单元26)按行列排布，每一组内的不同薄膜晶体管处在不同行，且相邻组之间处于同一行的薄膜晶体管的栅极金属通过一条Demux连接线相连接，源极金属和漏极金属的连接线跨过Demux连接线22连接到Demux电路结构的外侧。上述技术方案通过将Demux连接线直接与薄膜晶体管的栅极金属连接(Demux连接线与栅极金属同个制程)，让Demux连接线处于多个薄膜晶体之间，省去现有技术中独立的Demux空间，提高了屏幕的屏占比。还能够有效地降低Demux电路上的Cgd寄生电容对显示面板的影响与屏幕的功耗，使得屏幕的显示效果更佳。
源漏金属25的主要作用是作为薄膜晶体管(Thin Film Transistor,TFT)的源极金属251和漏极金属252。其中多条源极金属251相互连接，多条漏极金属252也相互连接，位于半导体层区域的源极金属和漏极金属为交替设置(栅极金属-漏极金属-栅极金属-漏极金属……)，并平行于列方向。
在本实施例中，为了解决源漏金属25(源极金属或者漏极金属)只能对应两个半导体层的沟道，本申请通过调整薄膜晶体管单元中薄膜晶体管的排列方式，使得源极金属或者漏极金属最多能够对应八个半导体层的沟道。每一组内的薄膜晶体管在行方向上间隔设置，且在列方向上为部分重叠。即一个薄膜晶体管单元26中的多个薄膜晶体管为斜向排列(类似于将阶梯排列)，结构如图4和图5所示。设计源漏金属25包括4条源极金属251和5条漏极金属252，4条源极金属251阵列排布在半导体层24的上表面，5条漏极金属252也阵列排布在半导体层24的上表面。这4条源极金属和5条漏极金属，使该薄膜晶体管具有八个半导体层的沟道。要说明的是，源极金属和漏极金属的排列是可以相互更换调整的。进一步地，所述薄膜晶体管为长方形，且长边方向与行方向相同，这样使得薄膜晶体管面积较大。
现有技术中，通过对薄膜晶体管进行并排排列导致一个像素的宽度只能对应两个半导体层的沟道，而本申请通过调整一组的薄膜晶体管的排布，使原本并排排列的薄膜晶体管变成斜向排列，可以在不影响像素的宽度节省源极信号线(或者像素信号线)的数目。
具体的，在第一组的薄膜晶体管单元26中，第一行薄膜晶体管的右侧与第二行薄膜晶体管的左侧在列方向上重叠，第二行薄膜晶体管的右侧与第三行的薄膜晶体管的左侧在列方向上重叠，即薄膜晶体管的走向为自左上角向右下角的方向。或者，在某些实施例中，薄膜晶体管的走向可以为右上角至左下角的方向，即第一行薄膜晶体管的左侧与第二行薄膜晶体管的右侧在列方向上重叠，第二行薄膜晶体管的左侧与第三行的薄膜晶体管的右侧在列方向上重叠。在本实施例中。要说明的是，重叠部分为一个薄膜晶体管与相邻行的一个薄膜晶体管之间重叠的部分，非重叠部分为两个薄膜晶体管在列方向上不重合的部分。
在本实施例中，为了让TFT的源极金属、漏极金属与显示面板的部分器件连接，设置源极信号线253与像素信号线254作为所述源极金属和漏极金属的连接线，起到连接源极金属、漏极金属与显示面板的作用。在一个薄膜晶体管中，所述源极信号线253位于半导体层的一侧(图5所示为下侧)，每一条的源极信号线253连接一组薄膜晶体管的多条源极金属251(或者多条漏极金属252)连接，源极信号线主要是用于连接驱动IC；所述像素信号线254位于半导体层的另一侧(图5所示为上侧)，每一条的像素信号线分别连接一个薄膜晶体管的漏极金属252(或者漏极金属252)，主要是将薄膜晶体管与Demux的子像素进行连接。同时，源极信号线与像素信号线分别位于半导体层的左、右两侧上，可以更好地优化薄膜晶体管的走线布局，使走线更加简洁。
在本实施例中，一个薄膜晶体管中至少一条源极金属或者漏极金属在列方向上位于该薄膜晶体管的重叠部分外，而后让源极信号线与该条源极金属(位于薄膜晶体管的重叠部分外)处于同一直线上，或者让像素信号线与该条漏极金属(位于薄膜晶体管的重叠部分外)处于同一直线上。这样的结构可以源极信号线与像素信号线呈行列排布，大大优化了走线的布局，使走线更加简洁。
根据图7所展示的Demux电路结构尺寸图，可以得出一个像素单元(也对应一组薄膜晶体管)的宽度X1＝9b1+8c1+2d1，其中b1为源极金属或者漏极金属的宽度，c1为相邻的源极金属与漏极金属之间的距离，d1为处于最外侧的漏极金属与栅极金属之间的距离。由于像素的大小是66，一般的光罩b1最小为3，c1最小3，d1最小为1，则按照该尺寸可以大大地提高TFT的沟道数目，从而在单位长度内增大了TFT中W的大小。
一个薄膜晶体管单元的长度Y1＝3(a1+2e1+2f1)+2g1，其中a1为半导体层的长度，e1为位于同一侧的栅极金属与半导体层之间的距离，g1为相邻两个薄膜晶体管之间的距离。根据平行板电容器的电容公式C＝(ε0ε1S)/D，其中ε0为真空介电常数，ε1为平行板电容器中间材料的介电常数，S为平行板电容器的重叠面积，D为平行板电容器的间距，所以该Demux电路中的C2＝Cgd＝(ε0ε15a1b1)/D1。
由于两个Demux的W是相同的，一般Demux设计的W由两个沟道构成，而本申请提出的W有8个沟道构成，故a＝4a1。且e＝e1，f＝f1(同制程条件设计对位相同)，所以Y–Y1＝[a+2(e+f)+g]-[3(a1+2e1+2f1)+2g1]＝a1+g-(4e1+4f1+2g1)。由于g≥4e1+4f1+2g1(受制程和Demux连接线阻值的影响)，故Y>Y1。假设Demux的W为400，则a＝200，a1＝50。一般设计中e＝e1＝d＝d1＝1，f＝f1＝4，g1＝4，Demux信号线宽度为12，Demux信号线间距为4，接触洞为12，则Y＝200+2*(1+4)+(12*4+4*4)＝274，Y1＝3*(50+2*1+2*4)+2*4＝188，则Y1/Y＝188/274。所以Demux缩减了31.4％的空间，使得Demux电路的长度会小于一般的设计方式，进一步缩减下Border的目的，提高了屏幕的屏占比。
又因为b＝b1(同制程条件设计宽度相同)，该Demux电路中的TFT中的绝缘层性质与厚度是相同的，所以ε＝ε1，D＝D1。所以，C2/C1＝5/8＝0.625，故采用该设计方式的寄生电容会叫原来的降低37.5％。从而提高了Demux电路的充电率。
在本些实施例中，一个薄膜晶体管可以包括5条源极金属和4条漏极金属。或者，一个薄膜晶体管包括4条源极金属和5条漏极金属。或者，一个薄膜晶体管包括4条源极金属和3条漏极金属。或者，一个薄膜晶体管包括3条源极金属和4条漏极金属。或者，一个薄膜晶体管包括3条源极金属和2条漏极金属。或者，一个薄膜晶体管包括2条源极金属和3条漏极金属。或者，一个薄膜晶体管包括2条源极金属和1条漏极金属。或者，一个薄膜晶体管包括1条源极金属和2条漏极金属。优选的，源极金属为五条，漏极金属为四条；或者：源极金属为四条，漏极金属为五条。其余的排列在本实施例的基础上保持相应的调整即可。
在某些实施例中，处于同一列的薄膜晶体管在行方向上无需间隔设置，即处于同一列的薄膜晶体管为直线排列。在这种的情况下，源极信号线需要弯折地与处于下面几行的薄膜晶体管连接。
采用本申请的Demux电路设计，能够降低Demux线上的Cgd寄生电容，也在一定程度上缩小的Demux的高度。有效地减少源极信号线与像素信号线的数目，即减少屏幕下边框的布线数目。不仅使得屏幕的显示效果更佳，还达到缩减显示面板边框的目的，提高屏幕的屏占比。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (8)

1.一种Demux电路结构，其特征在于，包括Demux连接线与多组薄膜晶体管，每一组薄膜晶体管包含有两个以上的薄膜晶体管；
所述薄膜晶体管包括栅极金属、绝缘层、半导体层、源极金属和漏极金属，绝缘层设置在栅极金属和Demux连接线上，半导体层设置在绝缘层上，并位于栅极的区域，所述源极金属和漏极金属位于半导体层上；
Demux连接线与薄膜晶体管的栅极金属连接；
多组薄膜晶体管按行列排布，每一组内的不同薄膜晶体管处在不同行，且相邻组之间处于同一行的薄膜晶体管的栅极金属通过一条Demux连接线相连接，源极金属和漏极金属的连接线跨过Demux连接线连接到Demux电路结构的外侧。
2.根据权利要求1所述的一种Demux电路结构，其特征在于，所述源极金属和漏极金属的连接线包括多条源极信号线和多条像素信号线；
每一条的像素信号线分别连接一个薄膜晶体管的源极金属或者漏极金属；
每一条的源极信号线连接一组薄膜晶体管的所有漏极金属或者源极金属。
3.根据权利要求1或2所述的一种Demux电路结构，其特征在于，每一组内的薄膜晶体管在行方向上间隔设置，且在列方向上为部分重叠。
4.根据权利要求3所述的一种Demux电路结构，其特征在于，每一组内的包括三个薄膜晶体管，三个薄膜晶体管在列方向上依次位于左、中、右侧。
5.根据权利要求1所述的一种Demux电路结构，其特征在于，源极金属和漏极金属交替设置，且源极金属为多条，漏极金属为多条。
6.根据权利要求5所述的一种Demux电路结构，其特征在于，源极金属为五条，漏极金属为四条；或者：源极金属为四条，漏极金属为五条。
7.根据权利要求1所述的一种Demux电路结构，其特征在于，所述薄膜晶体管为长方形，且长边方向与行方向相同。
8.一种显示面板，其特征在于，包括Demux电路结构，所述Demux电路结构为权利要求1至7任意一项所述的一种Demux电路结构。
CN202010475624.4A 2020-05-29 2020-05-29 一种Demux电路结构及显示面板 Pending CN111627932A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010475624.4A CN111627932A (zh) 2020-05-29 2020-05-29 一种Demux电路结构及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010475624.4A CN111627932A (zh) 2020-05-29 2020-05-29 一种Demux电路结构及显示面板

Publications (1)

Publication Number Publication Date
CN111627932A true CN111627932A (zh) 2020-09-04

Family

ID=72260303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010475624.4A Pending CN111627932A (zh) 2020-05-29 2020-05-29 一种Demux电路结构及显示面板

Country Status (1)

Country Link
CN (1) CN111627932A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113205773A (zh) * 2021-04-28 2021-08-03 京东方科技集团股份有限公司 显示面板及显示装置
CN116632004A (zh) * 2023-07-21 2023-08-22 上海韬润半导体有限公司 一种并联mos管、差分对、布图方法及集成电路
US11989367B2 (en) 2021-02-09 2024-05-21 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002131783A (ja) * 2000-08-09 2002-05-09 Hitachi Ltd アクティブマトリクス型表示装置
CN106252418A (zh) * 2016-09-22 2016-12-21 南京华东电子信息科技股份有限公司 一种薄膜晶体管
CN208062051U (zh) * 2018-05-04 2018-11-06 京东方科技集团股份有限公司 阵列基板及显示装置
CN208706659U (zh) * 2018-10-26 2019-04-05 信利半导体有限公司 薄膜晶体管、液晶显示屏及电子设备
CN212587511U (zh) * 2020-05-29 2021-02-23 福建华佳彩有限公司 一种Demux电路结构及显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002131783A (ja) * 2000-08-09 2002-05-09 Hitachi Ltd アクティブマトリクス型表示装置
CN106252418A (zh) * 2016-09-22 2016-12-21 南京华东电子信息科技股份有限公司 一种薄膜晶体管
CN208062051U (zh) * 2018-05-04 2018-11-06 京东方科技集团股份有限公司 阵列基板及显示装置
CN208706659U (zh) * 2018-10-26 2019-04-05 信利半导体有限公司 薄膜晶体管、液晶显示屏及电子设备
CN212587511U (zh) * 2020-05-29 2021-02-23 福建华佳彩有限公司 一种Demux电路结构及显示面板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11989367B2 (en) 2021-02-09 2024-05-21 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display apparatus
CN113205773A (zh) * 2021-04-28 2021-08-03 京东方科技集团股份有限公司 显示面板及显示装置
CN113205773B (zh) * 2021-04-28 2023-08-08 京东方科技集团股份有限公司 显示面板及显示装置
CN116632004A (zh) * 2023-07-21 2023-08-22 上海韬润半导体有限公司 一种并联mos管、差分对、布图方法及集成电路
CN116632004B (zh) * 2023-07-21 2023-10-10 上海韬润半导体有限公司 一种差分对及集成电路布图方法

Similar Documents

Publication Publication Date Title
US10817095B2 (en) Electronic device, touch display panel and touch display substrate
US10599277B2 (en) Touch panel and display device
CN111627932A (zh) 一种Demux电路结构及显示面板
US11126050B2 (en) Pixel array substrate
CN106950772B (zh) 阵列基板、显示面板和显示装置
CN209055780U (zh) 阵列基板及显示面板
CN104423110B (zh) 液晶显示器的阵列基板
US11296123B2 (en) Array substrate and manufacturing method thereof, display panel and display device
CN215526310U (zh) 阵列基板及显示面板
JP2014056237A (ja) アレイ基板およびその製造方法、表示装置
CN112147825B (zh) 像素结构、阵列基板及显示面板
CN113097254B (zh) 显示面板及显示装置
CN105405865A (zh) Amoled显示屏及像素排列方法
US20100296016A1 (en) Array substrate, liquid crystal display panel and method for manufacturing the same
CN113851485A (zh) 一种薄膜晶体管、栅极行驱动电路及阵列基板
CN212587511U (zh) 一种Demux电路结构及显示面板
CN102004361A (zh) 画素阵列
US11347095B2 (en) Array substrate and display apparatus
CN111584510B (zh) 显示面板及显示装置
US20230091187A1 (en) Display panel and display apparatus
US20230155088A1 (en) Display Substrate and Display Device
US20240078945A1 (en) Array substrate and display device
US20240045538A1 (en) Display panel and mobile terminal
JP5034434B2 (ja) 電気光学装置
TWI406077B (zh) 薄膜電晶體陣列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination