CN111584510B - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN111584510B
CN111584510B CN202010405843.5A CN202010405843A CN111584510B CN 111584510 B CN111584510 B CN 111584510B CN 202010405843 A CN202010405843 A CN 202010405843A CN 111584510 B CN111584510 B CN 111584510B
Authority
CN
China
Prior art keywords
electrode
display panel
gate
esd
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010405843.5A
Other languages
English (en)
Other versions
CN111584510A (zh
Inventor
罗丽莎
彭邦银
金一坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010405843.5A priority Critical patent/CN111584510B/zh
Publication of CN111584510A publication Critical patent/CN111584510A/zh
Application granted granted Critical
Publication of CN111584510B publication Critical patent/CN111584510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提出了一种显示面板及显示装置，所述显示面板通过将所述ESD单元内第一栅极与所述第二栅极在第一方向上相对设置，且所述第一方向与所述显示区靠近所述GOA单元的一侧相平行，使得所述第一栅极与所述第二栅极在显示面板边框的长度方向相对设置，相对于现有两栅极在显示面板边框的宽度方向相对设置，提高了所述第一栅极与所述第二栅极的间距，降低了所述第一栅极与所述第二栅极炸伤的风险，整体上，也避免了各所述ESD单元在所述显示面板边框的宽度方向上受限于空间太窄而排布过密，导致ESD单元产生炸伤，同时，也便于实现显示面板的极窄边框。

Description

显示面板及显示装置
技术领域
本申请涉及显示领域，特别涉及一种显示面板及显示装置。
背景技术
目前，为防止显示面板边框处的GOA(gate on array，集成栅极驱动电路)走线产生大量电流，一般会在GOA走线的尾端连接ESD(Electro-static discharge，防静电环)进行过流保护，现有的ESD一般包括两TFT(Thin Film Transistor,薄膜晶体管)，两TFT中两栅极在显示面板边框的宽度方向上相对设置。但随着显示技术的发展，对于显示面板高分辨率和窄边框的要求越来越高，特别的是，在诸如频率120Hz和8K像素等高刷新率和高分辨率的显示面板中，随着显示面板分辨率的提高，导致显示面板中的GOA走线和ESD的数量大幅增加，同时，对于极窄边框的产品要求，进一步压缩了GOA末端ESD的空间，增大了线路之间炸伤的风险，尤其是减小了在显示面板边框的宽度方向上相对设置的两栅极之间的间距，极大的增加了在高分辨率显示面板中两栅极之间炸伤的风险。
发明内容
本申请提供一种显示面板及显示装置，以解决现有高分辨率和窄边框的显示面板中，ESD内两栅极在显示面板边框的宽度方向上相对设置间距较窄容易造成炸伤的技术问题。
为解决上述问题，本申请提供的技术方案如下：
本申请提供了一种显示面板，包括显示区和与所述显示区相邻的非显示区；所述显示面板包括衬底基板、及设于所述衬底基板上的GOA单元和接地电极，所述GOA单元至少包括三条信号走线，每一所述信号走线对应有一ESD单元，所述ESD单元两端分别与所述接地电极和所对应的所述信号走线连接，所述GOA单元和所述ESD单元均位于所述非显示区内；
所述ESD单元包括第一TFT和第二TFT，所述第一TFT包括第一栅极，所述第二TFT包括第二栅极，所述第一栅极与所述第二栅极在第一方向上相对设置，所述第一方向与所述显示区靠近所述GOA单元的一侧相平行。
在本申请所提供的显示面板中，所述第一TFT还包括第一源极和第一漏极，所述第二TFT还包括第二源极和第二漏极；
所述第一栅极与所述信号走线连接，所述第一源极和第一漏极中其一与所述信号走线连接，另一与所述接地电极连接；
所述第二栅极与所述接地电极连接，所述第二源极和第二漏极中其一与所述信号走线连接，另一与所述接地电极连接。
在本申请所提供的显示面板中，所述第一栅极和所述第二栅极设置于所述衬底基板上，所述衬底基板、第一栅极和所述第二栅极上设有覆盖所述第一栅极和所述第二栅极的栅极绝缘层，所述栅极绝缘层上设有第一有源层和第二有源层，所述第一有源层两端分别与所述第一源极和所述第一漏极连接，所述第二有源层两端分别与所述第二源极和所述第二漏极连接，所述栅极绝缘层、第一源极、第一漏极、第二源极和所述第二漏极上设有覆盖所述第一源极、第一漏极、第二源极和所述第二漏极的钝化保护层。
在本申请所提供的显示面板中，各所述ESD单元均沿所述第一方向平行设置。
在本申请所提供的显示面板中，相邻两所述ESD单元中，两所述第一TFT或两所述第二TFT在第二方向上相对设置，所述第二方向垂直于所述第一方向。
在本申请所提供的显示面板中，所述非显示区包括与所述显示区相邻的虚拟显示区，所述接地电极设置于所述虚拟显示区内。
在本申请所提供的显示面板中，所述显示面板包括位于所述虚拟显示区内的第一金属层、位于所述第一金属层上的所述第一绝缘层、位于所述第一绝缘层上的第二金属层、及位于所述第二金属层上的第二绝缘层，所述接地电极为所述第一金属层或所述第二金属层。
在本申请所提供的显示面板中，所述第一金属层、所述第一栅极和所述第二栅极为一体成型结构，所述第二金属层、第一源极、第一漏极、第二源极和所述第二漏极为一体成型结构。
在本申请所提供的显示面板中，所述第一栅极与所述第二栅极的间距大于或等于25um。
本申请还提供一种显示装置，所述显示装置包括背光模组、及位于所述背光模组上如前所述的显示面板。
本申请的有益效果：本申请通过将所述ESD单元内第一栅极与所述第二栅极在第一方向上相对设置，且所述第一方向与所述显示区靠近所述GOA单元的一侧相平行，使得所述第一栅极与所述第二栅极在显示面板边框的长度方向相对设置，相对于现有两栅极在显示面板边框的宽度方向相对设置，提高了所述第一栅极与所述第二栅极的间距，降低了所述第一栅极与所述第二栅极炸伤的风险，整体上，也避免了各所述ESD单元在所述显示面板边框的宽度方向上受限于空间太窄而排布过密，导致ESD单元产生炸伤，同时，也便于实现显示面板的极窄边框。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例中显示面板的结构示意图；
图2为图1中A处的剖面结构示意图；
图3为本申请实施例中显示面板内ESD单元的电路原理图；
图4为图2中C-C方向上的剖面结构示意图；
图5为图2中D-D方向上的剖面结构示意图；
图6为图1中B-B方向上的剖面结构示意图；及
图7为本申请实施例中显示装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
现结合具体实施例对本申请的技术方案进行描述。
本申请提供了一种显示面板1，如图1至图2所示，包括显示区100和与所述显示区100相邻的非显示区200；所述显示面板1包括衬底基板10、及设于所述衬底基板10上的GOA单元20和接地电极30，所述GOA单元20至少包括三条信号走线21，每一所述信号走线21对应有一ESD单元40，所述ESD单元40两端分别与所述接地电极30和所对应的所述信号走线21连接，所述GOA单元20和所述ESD单元40均位于所述非显示区200内；
所述ESD单元40包括第一TFT41和第二TFT42，所述第一TFT41包括第一栅极411，所述第二TFT42包括第二栅极421，所述第一栅极411与所述第二栅极421在第一方向300上相对设置，所述第一方向300与所述显示区100靠近所述GOA单元20的一侧相平行。
可以理解的是，现有的ESD一般包括两TFT(Thin Film Transistor,薄膜晶体管)，两TFT中两栅极在显示面板边框的宽度方向上相对设置。但随着显示技术的发展，对于显示面板高分辨率和窄边框的要求越来越高，特别的是，在诸如频率120Hz和8K像素等高刷新率和高分辨率的显示面板中，随着显示面板分辨率的提高，导致显示面板中的GOA走线和ESD的数量大幅增加，同时，对于极窄边框的产品要求，进一步压缩了GOA末端ESD的空间，增大了线路之间炸伤的风险，尤其是减小了在显示面板边框的宽度方向上相对设置的两栅极之间的间距，在一实际应用中将两栅极之间的间距减小至10.25um，极大的增加了在高分辨率显示面板中两栅极之间炸伤的风险。本实施例中，通过将所述ESD单元40内第一栅极411与所述第二栅极421在第一方向300上相对设置，且所述第一方向300与所述显示区100靠近所述GOA单元20的一侧相平行，使得所述第一栅极411与所述第二栅极421在显示面板1边框的长度方向相对设置，相对于现有两栅极在显示面板1边框的宽度方向相对设置，提高了所述第一栅极411与所述第二栅极421的间距，降低了所述第一栅极411与所述第二栅极421炸伤的风险，整体上，也避免了各所述ESD单元40在所述显示面板1边框的宽度方向上受限于空间太窄而排布过密，导致ESD单元40产生炸伤，同时，也便于实现显示面板1的极窄边框；本实施例中，将所述第一栅极411与所述第二栅极421的间距增大至大于或等于25um，极大的降低了所述第一栅极411与所述第二栅极421炸伤的风险。
在一实施例中，如图2至图3所示，所述第一TFT41还包括第一源极412和第一漏极413，所述第二TFT42还包括第二源极422和第二漏极423；
所述第一栅极411与所述信号走线21连接，所述第一源极412和第一漏极413中其一与所述信号走线21连接，另一与所述接地电极30连接；
所述第二栅极421与所述接地电极30连接，所述第二源极422和第二漏极423中其一与所述信号走线21连接，另一与所述接地电极30连接。
可以理解的是，所述第一源极412和第一漏极413中，即可以是所述第一源极412与所述信号走线21连接且所述第一漏极413与所述接地电极30连接，也可以是所述第一漏极413与所述信号走线21连接且所述第一源极412与所述接地电极30连接，在此不做限制，同理可应用于所述第二源极422和第二漏极423的连接方式，在此不再赘述。如图2所示，为所述ESD单元40的等效电路图，显然，所述第一TFT41和所述第二TFT42可以实现将所述GOA单元20和所述接地电极30上的正负电荷进行双向导走，从而降低所述ESD单元40炸伤的风险。
在一实施例中，所述第一TFT41和所述第二TFT42可以为顶栅或底栅等多种结构，在此不做限制，本实施例中，以所述第一TFT41和所述第二TFT42均为底栅结构为例，如图4至图5所示，所述第一栅极411和所述第二栅极421设置于所述衬底基板10上，所述衬底基板10、第一栅极411和所述第二栅极421上设有覆盖所述第一栅极411和所述第二栅极421的栅极绝缘层50，所述栅极绝缘层50上设有第一有源层414和第二有源层424，所述第一有源层414两端分别与所述第一源极412和所述第一漏极413连接，所述第二有源层424两端分别与所述第二源极422和所述第二漏极423连接，所述栅极绝缘层50、第一源极412、第一漏极413、第二源极422和所述第二漏极423上设有覆盖所述第一源极412、第一漏极413、第二源极422和所述第二漏极423的钝化保护层60；具体的，所述第一有源层414和第二有源层424上均设有一层间绝缘层70，所述第一源极412和所述第一漏极413均设置所述层间绝缘层70接所述栅极绝缘层50上，且所述第一源极412和所述第一漏极413分别与所述第一有源层414连接，所述第二源极422和所述第二漏极423均设置所述层间绝缘层70接所述栅极绝缘层50上，且所述第二源极422和所述第二漏极423分别与所述第二有源层424连接。
在一实施例中，如图1至图2所示，各所述ESD单元40均沿所述第一方向300平行设置，可以理解的是，将各所述ESD单元40沿所述第一方向300上平行并列设置，结合前述所述第一栅极411与所述第二栅极421在第一方向300上相对设置，便于增加相邻两ESD单元40之间的间距，此外，在窄边框显示面板1中，即便采用与现有ESD之间间距相同的条件下，也可增加在显示面板1中ESD单元40的数量，便于适应如频率120Hz和8K像素等高刷新率和高分辨率的显示面板1中ESD单元40数量增加后的排布。本实施例中，相邻两所述ESD单元40中，两所述第一TFT41或两所述第二TFT42在第二方向400上相对设置，所述第二方向400垂直于所述第一方向300；显然，将所述第一栅极411与所述第二栅极421在第一方向300上相对设置后，便于相邻两所述ESD单元40并列设置，增加了相邻两所述ESD单元40中两所述第一TFT41或两所述第二TFT42之间的间距，降低相邻两所述ESD单元40之间炸伤的风险，也使得所述ESD单元40走线更为简洁。
在一实施例中，如图1所示，所述非显示区200包括与所述显示区100相邻的dummy区(虚拟显示区210)，所述接地电极30设置于所述虚拟显示区210内；可以理解的是，所述虚拟显示区210一般设置有与所述显示区100内相同膜层的像素结构，在实际应用中，会有部分位于所述虚拟显示区210内的结构无实际用途，本实施例中，所述接地电极30即可以是额外设置于所述虚拟显示区210的金属层，也可以是原有设置于所述虚拟显示区210内的金属结构，具体的，如图6所示，所述显示面板1包括位于所述虚拟显示区210内的第一金属层11、位于所述第一金属层11上的所述第一绝缘层12、位于所述第一绝缘层12上的第二金属层13、及位于所述第二金属层13上的第二绝缘层14，所述接地电极30为所述第一金属层11或所述第二金属层13。
在本申请所提供的显示面板1中，如图5至图6所示，所述第一金属层11、所述第一栅极411和所述第二栅极421为一体成型结构，所述第二金属层13、第一源极412、第一漏极413、第二源极422和所述第二漏极423为一体成型结构。值得注意的是，所述第一金属层11可以与所述第一栅极411和所述第二栅极421同层设置且为一体成型结构，所述第二金属层13可以与所述第一源极412、第一漏极413、第二源极422和所述第二漏极423同层设置且为一体成型结构，此外，所述第一绝缘层12可以与所述栅极绝缘层50材料相同且为一体成型结构，所述第二绝缘层14可以是与所述钝化保护层60材料相同且为一体成型结构。
本申请还提供一种显示装置，如图7所示，所述显示装置包括背光模组2、及位于所述背光模组2上如前实施例所述的显示面板1；本实施例中的所述显示装置的工作原理与上述显示面板1的工作原理相同或相似，此处不再赘述。
综上所述，本申请通过将所述ESD单元40内第一栅极411与所述第二栅极421在第一方向300上相对设置，且所述第一方向300与所述显示区100靠近所述GOA单元20的一侧相平行，使得所述第一栅极411与所述第二栅极421在显示面板1边框的长度方向相对设置，相对于现有两栅极在显示面板1边框的宽度方向相对设置，提高了所述第一栅极411与所述第二栅极421的间距，降低了所述第一栅极411与所述第二栅极421炸伤的风险，整体上，也避免了各所述ESD单元40在所述显示面板1边框的宽度方向上受限于空间太窄而排布过密，导致ESD单元40产生炸伤，同时，也便于实现显示面板1的极窄边框。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (8)

1.一种显示面板，其特征在于，包括显示区和与所述显示区相邻的非显示区；所述显示面板包括衬底基板、及设于所述衬底基板上的GOA单元和接地电极，所述GOA单元至少包括三条信号走线，每一所述信号走线对应有一ESD单元，所述ESD单元两端分别与所述接地电极和所对应的所述信号走线连接，所述GOA单元和所述ESD单元均位于所述非显示区内，所述ESD单元包括：
第一TFT，包括第一栅极、第一源极和第一漏极，所述第一栅极与所述信号走线连接，所述第一源极和第一漏极中一者与所述信号走线连接，所述第一源极和第一漏极中另一者与所述接地电极连接；
第二TFT，包括第二栅极、第二源极和第二漏极，所述第二栅极与所述接地电极连接，所述第二源极和第二漏极中一者与所述信号走线连接，所述第二源极和第二漏极中另一者与所述接地电极连接；
其中，所述第一栅极与所述第二栅极在第一方向上相对设置，所述第一方向与所述显示区靠近所述GOA单元的一侧相平行，所述非显示区包括与所述显示区相邻的虚拟显示区，所述接地电极设置于所述虚拟显示区内；
其中，所述GOA单元和所述ESD单元设置于所述显示区的同一侧，以及所述GOA单元和所述ESD单元设置沿所述第一方向相对设置。
2.根据权利要求1所述的显示面板，其特征在于，所述第一栅极和所述第二栅极设置于所述衬底基板上，所述衬底基板、第一栅极和所述第二栅极上设有覆盖所述第一栅极和所述第二栅极的栅极绝缘层，所述栅极绝缘层上设有第一有源层和第二有源层，所述第一有源层两端分别与所述第一源极和所述第一漏极连接，所述第二有源层两端分别与所述第二源极和所述第二漏极连接，所述栅极绝缘层、第一源极、第一漏极、第二源极和所述第二漏极上设有覆盖所述第一源极、第一漏极、第二源极和所述第二漏极的钝化保护层。
3.根据权利要求1所述的显示面板，其特征在于，各所述ESD单元均沿所述第一方向平行设置。
4.根据权利要求3所述的显示面板，其特征在于，相邻两所述ESD单元中，两所述第一TFT或两所述第二TFT在第二方向上相对设置，所述第二方向垂直于所述第一方向。
5.根据权利要求4所述的显示面板，其特征在于，所述显示面板包括位于所述虚拟显示区内的第一金属层、位于所述第一金属层上的所述第一绝缘层、位于所述第一绝缘层上的第二金属层、及位于所述第二金属层上的第二绝缘层，所述接地电极为所述第一金属层或所述第二金属层。
6.根据权利要求5所述的显示面板，其特征在于，所述第一金属层、所述第一栅极和所述第二栅极为一体成型结构，所述第二金属层、第一源极、第一漏极、第二源极和所述第二漏极为一体成型结构。
7.根据权利要求1所述的显示面板，其特征在于，所述第一栅极与所述第二栅极的间距大于或等于25um。
8.一种显示装置，其特征在于，所述显示装置包括背光模组、及位于所述背光模组上如权利要求1~7任一项所述的显示面板。
CN202010405843.5A 2020-05-14 2020-05-14 显示面板及显示装置 Active CN111584510B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010405843.5A CN111584510B (zh) 2020-05-14 2020-05-14 显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010405843.5A CN111584510B (zh) 2020-05-14 2020-05-14 显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN111584510A CN111584510A (zh) 2020-08-25
CN111584510B true CN111584510B (zh) 2023-05-02

Family

ID=72113567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010405843.5A Active CN111584510B (zh) 2020-05-14 2020-05-14 显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN111584510B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247533A (ja) * 2003-02-14 2004-09-02 Casio Comput Co Ltd アクティブマトリックスパネル
CN203085140U (zh) * 2013-02-26 2013-07-24 合肥京东方光电科技有限公司 一种栅线集成驱动电路、阵列基板及显示装置
CN207424484U (zh) * 2017-11-27 2018-05-29 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN109920935A (zh) * 2019-03-18 2019-06-21 上海天马有机发光显示技术有限公司 显示面板及显示装置
CN110032012A (zh) * 2019-04-25 2019-07-19 深圳市华星光电技术有限公司 显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247533A (ja) * 2003-02-14 2004-09-02 Casio Comput Co Ltd アクティブマトリックスパネル
CN203085140U (zh) * 2013-02-26 2013-07-24 合肥京东方光电科技有限公司 一种栅线集成驱动电路、阵列基板及显示装置
CN207424484U (zh) * 2017-11-27 2018-05-29 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN109920935A (zh) * 2019-03-18 2019-06-21 上海天马有机发光显示技术有限公司 显示面板及显示装置
CN110032012A (zh) * 2019-04-25 2019-07-19 深圳市华星光电技术有限公司 显示装置

Also Published As

Publication number Publication date
CN111584510A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
US10120253B2 (en) Display device
WO2019101019A1 (zh) 阵列基板及显示装置
CN111798755B (zh) 显示面板
US11378853B2 (en) Liquid crystal display panel and display device
CN112147825B (zh) 像素结构、阵列基板及显示面板
CN114497151A (zh) 一种显示面板
WO2022052242A1 (zh) 一种阵列基板、显示面板
CN102231028B (zh) 引线结构以及具有此引线结构的显示面板
CN215526310U (zh) 阵列基板及显示面板
US10658394B2 (en) Array substrate and manufacturing method thereof, display panel and display device
CN112071206B (zh) 显示面板及显示装置
CN111627932B (zh) 一种Demux电路结构及显示面板
CN113851485A (zh) 一种薄膜晶体管、栅极行驱动电路及阵列基板
KR20000050877A (ko) 정전기 보호 회로를 가지는 액정 표시 장치
KR20120050147A (ko) 박막 트랜지스터 표시판
CN111474790A (zh) 阵列基板和液晶显示面板
WO2022105510A1 (zh) 触控面板、显示面板以及显示装置
CN213694255U (zh) 一种显示面板的支撑膜、显示面板和显示装置
CN111584510B (zh) 显示面板及显示装置
CN212587511U (zh) 一种Demux电路结构及显示面板
CN113437094B (zh) 显示面板及显示装置
CN114387936B (zh) 一种像素结构及显示面板
CN114690493B (zh) 显示面板
CN218630456U (zh) 一种电子纸显示器阵列基板的配线结构
KR102663378B1 (ko) 디스플레이 패널

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant