CN111627873A - 具高导热能力的钻石薄膜导电层结构及其制造方法 - Google Patents

具高导热能力的钻石薄膜导电层结构及其制造方法 Download PDF

Info

Publication number
CN111627873A
CN111627873A CN202010304475.5A CN202010304475A CN111627873A CN 111627873 A CN111627873 A CN 111627873A CN 202010304475 A CN202010304475 A CN 202010304475A CN 111627873 A CN111627873 A CN 111627873A
Authority
CN
China
Prior art keywords
epitaxial layer
layer
semiconductor epitaxial
diamond
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010304475.5A
Other languages
English (en)
Inventor
柯文政
廖家钰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202010304475.5A priority Critical patent/CN111627873A/zh
Publication of CN111627873A publication Critical patent/CN111627873A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明主要公开一种具高导热能力的钻石薄膜导电层结构，包括半导体磊晶层、形成于半导体磊晶层之上的多个凹型槽孔、以及覆于半导体磊晶层的表面上的散热导电层。在令多个凹型槽孔于半导体磊晶层的表面上具有大于或等于1×105个/cm‑2的槽孔分布密度的情况下，能在半导体磊晶层的表面上成长钻石薄膜以作为散热导电层，且散热导电层包含填入多个凹型槽孔之中的多个槽孔填入部以及覆于半导体磊晶层的表面上的表面覆层。由于散热导电层具有大于或等于200Ω‑1cm‑1的导电率、大于或等于85％的光穿透率、和至少16.6W/m·K的热传导率，因此本发明的具高导热能力的钻石薄膜导电层结构能够取代公知的氮化物发光二极体之中的氧化锌铝、氧化锌镓铟或氧化铟锡等透明导电层。

Description

具高导热能力的钻石薄膜导电层结构及其制造方法
技术领域
本发明是涉及半导体元件的技术领域，尤指用以协助氮化物发光二极体及/或高电子迁移率电晶体有效能地散热的一种具高导热能力的钻石薄膜导电层结构。
背景技术
发光二极体(Light-Emitting Diode,LED)为目前广泛应用的发光元件，由于其具有体积小、使用寿命长等优点，因而被广泛地应用于灯具及/或显示器之中。一般发光二极体的晶粒对角线长度介于200微米至300微米之间。在晶粒尺寸微缩化之后，晶粒对角线长度介于100微米至60微米之间的发光二极体被称为次毫米发光二极体(Mini LED)，而晶粒的对角线长度小于50微米的发光二极体则被称作微发光二极体(Micro LED,μLED)。
随着晶粒尺寸不断微缩，为维持发光二极体的整体亮度，必然需要令发光二极体在高电流下操作；然而，晶粒面积的缩小加上高电流操作，使得发光二极体的电流密度相对提高，产生的废热也之增加。更进一步地说明，一个高密度(Full High Density,FHD)的LED显示器具有1920行×1080列大约200万个画素，其中每一个画素皆包含为红、绿、蓝三个次素画(Sub pixel)，故此，一个FHD的LED显示器共包含约600万个发光二极体晶粒(Die)。应可理解，对于LED显示器而言，无法顺利自发光二极体的元件结构层有效排除的废热会导致发光二极体发生色温偏移现象，从而严重地影响LED显示器的显示色彩。
熟悉氮化物发光二极体的设计与制造的元件工程师必然知道，氮化物发光二极体的基础结构包括：蓝宝石基板、未掺杂氮化镓层、N型氮化镓层、多重量子井结构、P型氮化镓层、形成于所述P型氮化镓层之上的一透明导电层、形成于所述N型氮化镓层的一第一电极层、以及形成于所述透明导电层之上的一第二电极层。目前，氧化铟锡(Indium Tin Oxide,ITO)为所述透明导电层的主要制造材料，其热传导率约10W/(m·K)，而氮化镓材料的热传导率则为130W/(m·K)。因此，透明导电层与蓝宝石基板为氮化物发光二极体的两个主要高热阻区块。基于前述理由，如何在氮化物发光二极体的透明导电层及/或蓝宝石基板导入或使用高热传导率材料，于是成为本领域技术人员的主要课题。
值得说明的是，钻石薄膜已被发现具有高能隙、高热传导率、高硬度、高化学稳定性等优异性质。在由美国材料研究协会主办的2019Materials Research Society SpringMeeting(MRS)的研讨会中，日本富士电子发表了使用钻石薄膜提升5G产业使用的以GaN为主要制造材料的高电子迁移率电晶体(High Electron Mobility Transistor,HEMT)的散热效率。图1A与图1B显示公知的包含钻石薄膜的HEMT元件的侧剖视图。如图1A所示，日本富士电子发表内容指出，将钻石薄膜11’覆于HEMT元件1’的表面后，可以将HEMT元件1’的散热能力提升40％。如图1B所示，进一步地同时在HEMT元件1’的表面和底面皆覆上钻石薄膜11’，则可以将HEMT元件1’的散热能力提升77％。
由前述说明可知，钻石薄膜具有作为高热传导率材料而后被进一步导入氮化物发光二极体的透明导电层及/或蓝宝石基板的潜力。实际上，可使用公式Ψ＝T10/RS计算一特定材料的评估性能指数(Figure of Merit,FOM)，从而判断其作为透明导电材料的应用潜力。其中，T为穿透率(transmittance)，且RS为表面电阻。下表(1)整理了不同型态的钻石薄膜的材料特性参数。
表(1)
Figure BDA0002455239510000021
于上表(1)中，MCD为微米晶钻石薄膜(microcrystalline diamond)，NCD为奈米晶钻石薄膜(nanocrystalline diamond)，且UNCD为超奈米晶钻石薄膜(ultrananocrystalline diamond)。研究发现，通过掺杂可调控钻石薄膜的电传导率。举例而言，UNCD的电传导率可被调控至表面电阻RS30Ω/square为基础，因此可计算出在波长为450nm下具穿透率80％的UNCD薄膜其评估性能指数Ψ的数值为4×10-3。值得说明的是，公用的ITO透明导电材料的Ψ值为1×10-2，且穿透率≧90％。换句话说，UNCD薄膜在作为透明导电材料的性质表现上已经相当接近现有的ITO材料。
在钻石薄膜发展初期，是选择单晶钻石(single crystallinediamond)作为基板，从而利用同质成核(Homogeneous nucleation)机制在单晶钻石基板上成长钻石薄膜。然而，受限于单晶钻石基板的价格过于昂贵且考量产品的工业应用的广泛度，采用异质成核(heterogeneous nucleation)机制在非钻石基板上成长钻石薄膜成为相对普遍接受的制程方式，例如：SiO2基板。然而，肇因于钻石的表面能(surface energy)皆高于工业习用的各种基板，钻石薄膜于成长初期时在基板上的成核密度非常低，且附着性不佳，从而难以在基板上形成连续、均匀的钻石薄膜。下表(2)整理了各种基板与钻石薄膜的表面能特性参数。
表(2)
Figure BDA0002455239510000031
为了提升钻石薄膜在异质成核过程中的成核密度，学术界及/或产业界陆续发展出几项基板前处理方式，包括：刮痕处理法、超音波震荡法、离子布植法、金属界面层法、偏压辅助成核法等方式。下表(3)整理了各种基板前处理方式及其对应的成核密度的统计数据。
表(3)
Figure BDA0002455239510000032
Figure BDA0002455239510000041
由表(3)可知，学术界及/或产业界所提出的基板前处理方式的确有助于提升钻石薄膜在异质成核过程中的成核密度；可惜的是，实务经验显示，现阶段在GaN基板上成长钻石薄膜仍须面临以下几个问题：热膨胀系数差异问题以及氢蚀刻问题。通过上表(2)的资料可知UNCD和GaN的热膨胀系数分别为3.5×10-6与5.6×10-6。在GaN基板上成长UNCD薄膜，两者的热膨胀系数差异会导致UNCD薄膜在后续的降温过程中发生脱膜及/或龟裂现象。另一方面，公知技术通常利用微波电浆化学气相沉积(MPCVD)来成长钻石薄膜，然而，在MPCVD设备的腔体温度达800℃的情况下，GaN基板便会与腔体内的氢反应而发生基板表面蚀刻现象。图2显示受到氢蚀刻破坏后的GaN基板的扫描式电子显微镜(Scanning ElectronMicroscope,SEM)的影像图。由SEM影像图中可看到GaN基板的表面被氢蚀刻破坏，形成不平整的表面。同时，也可以在GaN基板的表面上观察到蚀刻后所残留的镓金属液滴小球(Gadroplet)，这些镓金属液滴小球会导致钻石薄膜不易沉积在GaN基板上。
Paul.W.May等人在2006年发表了通过在电浆中掺入氮气的方式降低GaN基板表面与腔体内氢的反应速度。这样的方式虽成功抑制前述的基板表面的氢蚀刻现象，但是成长在GaN基板表面的钻石薄膜最终却具有附着度不佳的问题。进一步地，Y.S.Zou等人在2008年发表了利用厚度120nm的氮化硅(Si3N4)作为缓冲层，避免腔体内的氢直接与GaN基板表面接触并反应。然而，实务经验显示，氮化硅缓冲层并无法完全隔绝H2对于GaN基板表面的反应蚀刻。之后，其他学者陆续提出不同的缓冲层材料，包括：氮化铝(AlN)、硅(Si)、氧化硅(SiO2)、金属薄膜等。然而，应用在氮化物发光二极体的制作时，必须同时考虑材料的透光性质与导电率，造成前述各种缓冲层材料的使用受到限制。
由前述说明可知，如何在不使用缓冲层材料的情况下在GaN(半导体磊晶层)之上完成具优秀热传导性质、高透光率、良好附着性的高品质UNCD导电薄膜，于是成为学术界及/或产业界努力的目标。因此，本案的发明人极力加以研究发明，而终于研发完成本发明的一种具高导热能力的钻石薄膜导电层结构及其制造方法。
发明内容
本发明的主要目的在于提供一种具高导热能力的钻石薄膜导电层结构，其包括一半导体磊晶层、形成于所述半导体磊晶层之上的多个凹型槽孔、以及覆于所述半导体磊晶层的表面上的一散热导电层。特别地，在令所述多个凹型槽孔于所述半导体磊晶层的表面上具有大于或等于1×105个/cm-2的一槽孔分布密度的情况下，可成功地在所述半导体磊晶层的表面上成长一超奈米晶钻石薄膜以作为所述散热导电层，且所述散热导电层包含填入所述多个凹型槽孔之中的多个槽孔填入部以及覆于所述半导体磊晶层的表面上的一表面覆层。由于所述散热导电层具有大于或等于200Ω-1cm-1的导电率、大于或等于85％的光穿透率、和至少16.6W/m·K的热传导率，因此本发明的具高导热能力的钻石薄膜导电层结构具有潜力能够取代公知的氮化物发光二极体之中的形成于P型氮化镓层之上的ZnO、AZO、IGZO或ITO透明导电层。当然，本发明的具高导热能力的钻石薄膜导电层结构也可以应用在现有的HEMT之中，从而提升HEMT元件的散热效能。
为达成上述目的，本发明提出所述具高导热能力的钻石薄膜导电层结构的一实施例，包括：
一半导体磊晶层；
多个凹型槽孔，是形成于所述半导体磊晶层之上，并于所述半导体磊晶层的表面上显示出一凹槽图案；其中，所述凹槽图案于所述半导体磊晶层的表面上具有一槽孔分布密度，且所述槽孔分布密度大于或等于1×105个/cm-2；以及
一散热导电层，是为一钻石薄膜，且包含填入所述多个凹型槽孔之中的多个槽孔填入部以及覆于所述半导体磊晶层的表面上的一表面覆层。
并且，为达成上述目的，本发明同时提出所述具高导热能力的钻石薄膜导电层结构的一制造方法，其包括以下步骤：
(1)提供一半导体磊晶层；
(2)于所述半导体磊晶层之上制作出多个凹型槽孔，令所述半导体磊晶层的表面上显示出一凹槽图案；其中，所述凹槽图案于所述半导体磊晶层的表面上具有一槽孔分布密度，且所述槽孔分布密度大于或等于1×105个/cm-2；以及
(3)将所述半导体磊晶层送入一薄膜成长设备中，从而在所述半导体磊晶层上成长一钻石薄膜以作为一散热导电层；其中，所述散热导电层包含填入所述多个凹型槽孔之中的多个槽孔填入部以及覆于所述半导体磊晶层的表面上的一表面覆层；
在前述具高导热能力的钻石薄膜导电层结构的制造方法的一可行实施例中，所述凹型槽孔的直径在5nm至100μm之间，深宽比是介于0.1至100之间，且所述钻石薄膜为下列任一者：单晶钻石薄膜、微米晶钻石薄膜、奈米晶钻石薄膜或超奈米晶钻石薄膜。
在前述具高导热能力的钻石薄膜导电层结构的制造方法的一可行实施例中，前述的超奈米晶钻石薄膜为一未掺杂超奈米晶钻石薄膜、一N型超奈米晶钻石薄膜或一P型超奈米晶钻石薄膜。
在前述具高导热能力的钻石薄膜导电层结构的制造方法的一可行实施例中，所述半导体磊晶层为下列任一者：砷化镓磊晶层、磷化镓磊晶层、磷化铟磊晶层、氮化镓磊晶层、氮化铝磊晶层、硅磊晶层、或碳化硅磊晶层。
在前述具高导热能力的钻石薄膜导电层结构的制造方法的一可行实施例中，所述散热导电层具有大于或等于200Ω-1cm-1的导电率、大于或等于85％的光穿透率、和至少16.6W/m·K的热传导率。
附图说明
图1A显示公知的包含钻石薄膜的HEMT元件的侧剖视图；
图1B显示公知的包含钻石薄膜的HEMT元件的侧剖视图；
图2显示受到氢蚀刻破坏后的GaN半导体磊晶层的扫描式电子显微影像图；
图3显示本发明的一种具高导热能力的钻石薄膜导电层结构的第一侧剖视图；
图4显示本发明的具高导热能力的钻石薄膜导电层结构的第二侧剖视图；
图5A至图5F显示本发明的具高导热能力的钻石薄膜导电层结构的示意性制造流程图；
图6显示本发明的一种具高导热能力的钻石薄膜导电层结构的制造方法的流程图；
图7显示超奈米晶钻石薄膜直接成长在不具凹型槽孔氮化镓磊晶层的扫描式电子显微影像图；
图8显示本发明的具高导热能力的钻石薄膜导电层结构的具有多个凹型槽孔的一半导体磊晶层的扫描式电子显微影像图；
图9显示超奈米晶钻石薄膜成长在具有多个凹型槽孔的一半导体磊晶层的扫描式电子显微影像图；
图10显示应用在氮化物发光二极体之中的本发明的具高导热能力的钻石薄膜导电层结构的两张穿透式电子显微影像图；
图11显示应用在氮化物发光二极体之中的本发明的具高导热能力的钻石薄膜导电层结构的拉曼光谱图；以及
图12显示具有本发明的具高导热能力的钻石薄膜导电层结构的氮化物发光二极体的电致发光(Electroluminescence,EL)光谱图。
图例说明：
1:具高导热能力的钻石薄膜导电层结构
10:半导体磊晶层
101:凹型槽孔
11:散热导电层
111:槽孔填入部
112:表面覆层
S1-S5:步骤
1A:附着层
1B:铝层
1T:穿孔
AM:阳极氧化铝遮罩
<公知>
1’:HEMT元件
11’:钻石薄膜
具体实施方式
为了能够更清楚地描述本发明所提出的一种具高导热能力的钻石薄膜导电层结构及其制造方法，以下将配合附图，详尽说明本发明的较佳实施例。
具高导热能力的钻石薄膜导电层结构
图3显示本发明的一种具高导热能力的钻石薄膜导电层结构的第一侧剖视图。如图3所示，本发明的具高导热能力的钻石薄膜导电层结构1主要包括一半导体磊晶层10与一散热导电层11。图4显示所述具高导热能力的钻石薄膜导电层结构的第二侧剖视图。于图4中，特别地令所述半导体磊晶层10与所述散热导电层11彼此分开，从而显示所述半导体磊晶层10及/或所述散热导电层11的细部特征结构。依据本发明的设计，多个凹型槽孔10是形成于所述半导体磊晶层10之上，各所述凹型槽孔101具有范围介于0.1至100之间的一深宽比，槽孔直径5nm至100μm，使得所述多个凹型槽孔10于所述半导体磊晶层10的表面上显示出一凹槽图案。其中，所述凹槽图案于所述半导体磊晶层10的表面上具有一槽孔分布密度，且所述槽孔分布密度大于或等于1×105个/cm-2。值得加以说明的是，本发明是以一钻石薄膜作为所述散热导电层11，且所述散热导电层11包含填入所述多个凹型槽孔101之中的多个槽孔填入部111以及覆于所述半导体磊晶层10的表面上的一表面覆层(Surfacecoverage layer)112。
在可行的实施例中，所述钻石薄膜为下列任一者：单晶钻石薄膜、微米晶钻石薄膜、奈米晶钻石薄膜或超奈米晶钻石薄膜。并且，所述半导体磊晶层10为下列任一者：砷化镓磊晶层、磷化镓磊晶层、磷化铟磊晶层、氮化镓磊晶层、氮化铝磊晶层、硅磊晶层、或碳化硅磊晶层。举例而言，可使用一未掺杂超奈米晶钻石薄膜、一N型超奈米晶钻石薄膜或一P型超奈米晶钻石薄膜作为所述散热导电层11。在实务操作上，可通过硼原子掺杂的方式获得所谓的P型超奈米晶钻石薄膜，且可通过氮原子或磷原子掺杂的方式获得所谓的N型超奈米晶钻石薄膜。如此，在使用UNCD薄膜作为所述散热导电层11的情况下，所述散热导电层11具有大于或等于200Ω-1cm-1的导电率、大于或等于85％的光穿透率、和至少16.6W/m·K的热传导率，因此本发明的高导热能力的钻石薄膜导电层结构具有潜力能够取代公知的氮化物发光二极体之中的形成于所述P型氮化镓层之上的ZnO,AZO,IGZO或ITO透明导电层。当然，本发明的具高导热能力的钻石薄膜导电层结构1也可以应用在现有的HEMT之中，从而提升HEMT元件的散热效能。
更详细地说明，公知的氮化物发光二极体的基础结构包括：蓝宝石基板、未掺杂氮化镓层、N型氮化镓层、多重量子井结构、P型氮化镓层、形成于所述P型氮化镓层之上的一透明导电层、形成于所述N型氮化镓层的一第一电极层、以及形成于所述透明导电层之上的一第二电极层。因此，本发明的具高导热能力的钻石薄膜导电层结构1有机会取代公知的氮化物发光二极体之中的形成于所述P型氮化镓层之上的ZnO,AZO,IGZO或ITO透明导电层。当然，本发明的具高导热能力的钻石薄膜导电层结构1也可以应用在现有的HEMT之中，从而提升HEMT元件的散热效能。
具高导热能力的钻石薄膜导电层结构的制造方法
图5A至图5F显示所述具高导热能力的钻石薄膜导电层结构的示意性制造流程图，且图6显示本发明的一种具高导热能力的钻石薄膜导电层结构的制造方法的流程图。如图5A、图5B与图6所示，本发明的具高导热能力的钻石薄膜导电层结构的制造方法首先执行步骤S1和步骤S2：提供一半导体磊晶层10，且于所述半导体磊晶层10之上制作出多个凹型槽孔101，令所述半导体磊晶层10的表面上显示出一凹槽图案；其中，所述凹槽图案于所述半导体磊晶层10的表面上具有一槽孔分布密度，且所述槽孔分布密度大于或等于1×105个/cm-2。
在可行的实施例中，步骤S2可利用奈米压印技术或微影蚀刻技术予以完成。或者，在其它可行的实施例中，也可以在搭配使用一阳极氧化铝遮罩(Mask of Anodic AluminumOxide,AAO mask)的情况下，在所述半导体磊晶层10之上制作出所述多个凹型槽孔101。首先，在所述半导体磊晶层10上依序形成一附着层1A及一铝层1B，接着利用阳极氧化铝处理于所述铝层1B上制作出多个穿孔1T，从而于所述半导体磊晶层10的表面形成一阳极氧化铝遮罩AM。在可行的实施例中，所述半导体磊晶层10为下列任一者：砷化镓磊晶层、磷化镓磊晶层、磷化铟磊晶层、氮化镓磊晶层、氮化铝磊晶层、硅磊晶层、或碳化硅磊晶层。
以氮化镓磊晶层为例，使用一电子束蒸镀机(E-beam)于所述半导体磊晶层10上形成一钛薄膜以作为所述附着层1A，接着在所述附着层1A之上形成所述铝层1B。继续地，将具有所述附着层1A和所述铝层1B的所述半导体磊晶层10置于一酸性电解液中加上偏压至少1分钟，以利用所述酸性电解液于所述铝层1B上制作出所述多个穿孔1T。再将所述半导体磊晶层10置入一扩孔液之中，利用所述扩孔液调整各所述穿孔1T的一孔径大小，而后在所述半导体磊晶层10的表面形成所述阳极氧化铝遮罩AM。举例而言，可采用6vol％的磷酸作为所述扩孔液，使所述多个穿孔1T具有均匀化的孔径大小及密度。下表(4)记录了阳极氧化处理的制程条件与所述多个穿孔1T的孔径密度的关系。
表(4)
Figure BDA0002455239510000091
继续地，如图5C与图6所示，将覆有所述阳极氧化铝遮罩AM的所述半导体磊晶层10送入一蚀刻设备中，接着在所述阳极氧化铝遮罩AM的遮蔽之下对所述附着层1A与所述半导体磊晶层10进行蚀刻，从而在所述半导体磊晶层10上制作出多个凹型槽孔101。在可行的实施例中，所述蚀刻设备为一干式蚀刻设备。举例而言，可使用一感应耦合式电浆蚀刻系统(Inductively Coupled Plasma–Reactive Ion Etching,ICP-RIE)完成。其中，ICP-RIE的系统设定参数为：20sccm Cl3、20sccm BCl3、偏压300W、RF功率400W、蚀刻时间150秒。补充说明的是，蚀刻后的GaN的半导体磊晶层10的表面仍有钛金属与阳极氧化铝遮罩AM的残余物，因此必须将半导体磊晶层10置入一钛蚀刻液中以去除所述残余物，接着依序使用6％的氢氧化钠(NaOH)去除所述钛蚀刻液，最后以甲醇及去离子水清洗半导体磊晶层10，而后使用氮气风枪将半导体磊晶层10进行风干。
如图5D与图6所示，制造流程是接着移除所述阳极氧化铝遮罩AM，并接着使用一奈米钻石溶液对所述半导体磊晶层10进行一超音波震荡处理。更详细地说明，先将50mg的钛金属粉末与奈米钻石粉末50mg的加入20mL的甲醇中，获得所述奈米钻石溶液。并且，使用超音波震荡机可使钛金属粉末与奈米钻石粉末均匀分布于甲醇中。接着，使用丙酮、异丙醇、去离子水依序对具有所述多个凹型槽孔101的所述半导体磊晶层10进行所述超音波震荡处理。最终，使用所述奈米钻石溶液对具有所述多个凹型槽孔101的所述半导体磊晶层10进行所述超音波震荡处理。
如图4、图5E、图5F与图6所示，制造方法是接着执行步骤S3：将所述半导体磊晶层10送入一薄膜成长设备中，从而在所述半导体磊晶层10上成长一超奈米晶钻石薄膜以作为一散热导电层11；其中，散热导电层11包含填入所述多个凹型槽孔101之中的多个槽孔填入部111以及覆于所述半导体磊晶层10的表面上的一表面覆层112。在可行的实施例中，所述薄膜成长设备为下列任一者：微波电浆化学气相沉积(Microwave Plasma Chemical VaporDeposition,MPCVD)设备、电浆辅助化学气相沉积系统(Plasma-Enhanced Chemical VaporDeposition,PECVD)设备、高密度电浆化学气相沉积HDPCVD(High-Density PlasmaChemical Vapor Deposition,HDP-CVD)设备。
以MPCVD设备为例，完成超音波震荡处理后，将表面附着有钻石粉末与钛粉末的半导体磊晶层10置于MPCVD设备的载台上，并利用真空帮浦将MPCVD设备的腔体压力维持在10-3torr，接着通入100sccm氩气、氮气与甲烷。之后，将腔体压力设定为2torr，且将微波产生器的功率设定为800W，此时可以看到腔体内生成粉紫色的反应电浆。待电浆状态趋于稳定后，阶段式将功率与压力稳定提升至1400W与30torr，此时腔体内的反应电浆呈现紫色。最后。将腔体压力提升至65torr之后，便开始实现在所述半导体磊晶层10上成长UNCD薄膜。
图7显示一超奈米晶钻石薄膜直接成长在不具凹型槽孔氮化镓LED磊晶层的SEM影像图。补充说明的是，利用MPCVD设备在一GaN磊晶层的表面上成长一UNCD薄膜之后即获得一对照组样品，且图7即为此对照组样品的SEM影像图。在图7的SEM影像图之中，可清楚看到所成长出来的UNCD薄膜为岛状不连续薄膜，且所述膜层于LED结构上会产生严重龟裂与膜层剥离现象。
图8显示具有多个凹型槽孔101的(GaN)半导体磊晶层10的SEM影像图。由图5D和图6的方法流程可知，移除所谓的阳极氧化铝遮罩AM之后，本发明的具高导热能力的钻石薄膜导电层结构1的半导体磊晶层10上已经被制作出多个凹型槽孔101，所述多个凹型槽孔101于所述半导体磊晶层10的表面上显示出一凹槽图案，且所述凹槽图案于所述半导体磊晶层10的表面上具有一槽孔分布密度。实际量测数据指出，图8显示的凹槽图案的所述槽孔分布密度约为6×109个/cm-2。通过实验发现，将所述凹槽图案的所述槽孔分布密度提升大于或等于1×1010个/cm-2之后，可将UNCD薄膜的成长初期的成核密度提升至大于或等于2×1010cm-2。在此情况下，只要适当降低UNCD薄膜的厚度，便可使得本发明的具高导热能力的钻石薄膜导电层结构1的散热导电层11具有大于或等于85％的(可见光)光穿透率。
图9显示利用MPCVD设备所制成的UNCD薄膜的SEM影像图，且图10显示前述UNCD薄膜的穿透式电子显微镜影像图(侧视图)。于图9中，SEM影像图(a)显示出UNCD薄膜的成长初期的成核密度相当的高(≧6×109cm-2)。并且，图9的SEM影像图(b)以及图10的TEM影像图(侧视图)皆显示出，在经过一段制程时间后，成长在具有多个凹型槽孔101的(GaN)半导体磊晶层10之上的UNCD薄膜，其除了显示出良好的连续性与致密性外，未出现脱膜及/或龟裂现象。
图10中的TEM影像图(a)显示一氮化物发光二极体的侧剖面，包括：图案化蓝宝石基板(Patterned Sapphire Substrates,PSS)、N型氮化镓层(n-GaN)以及成长在所述N型氮化镓层(n-GaN)之上的其它基础构层。图10中的TEM影像图(b)显示所述其它基础构层包括：多重量子井(Multi-Quantum Wells,MQWs)、P型氮化镓层(p-GaN)、形成于所述P型氮化镓层之中的多个凹型槽孔(concaves)、以及覆于所述P型氮化镓层之上的N型超奈米晶钻石薄膜(n-UNCD)。应可理解，图10的TEM影像图(b)所示的具有多个凹型槽孔的P型氮化镓层以及覆于所述P型氮化镓层之上的N型超奈米晶钻石薄膜即为本发明的具高导热能力的钻石薄膜导电层结构1(如图3所示)。
进一步地，图11显示应用在氮化物发光二极体之中的本发明的具高导热能力的钻石薄膜导电层结构的拉曼光谱图，且图12显示具有本发明的具高导热能力的钻石薄膜导电层结构的氮化物发光二极体的电致发光(Electroluminescence,EL)光谱图。雷射拉曼光谱为钻石薄膜的主要量测技术，原因在于拉曼光谱对于不同的碳原子结构会有不同频率的拉曼散射信号。另一方面，图12的EL光谱图的数据证实，以本发明的具高导热能力的钻石薄膜导电层结构取代氮化物发光二极体之中的形成于所述P型氮化镓层之上的ITO透明导电层之后，所述蓝光氮化物发光二极体在增加注入电流的情况下，发光强度亦随之增加。
因此，实验数据显示，在(GaN)半导体磊晶层10之上制作多个凹型槽孔101以及适当地控制所述多个凹型槽孔101的槽孔分布密度的情况下，可利用MPCVD设备在所述半导体磊晶层10的表面上形成一超奈米晶钻石(UNCD)薄膜以作为一散热导电层11。并且，通过控制制程条件及/或参数，可令所述散热导电层11具有大于或等于200Ω-1cm-1的导电率、大于或等于85％的光穿透率、和至少16.6W/m·K的热传导率。因此本发明的具高导热能力的钻石薄膜导电层结构1具有潜力能够取代公知的氮化物发光二极体之中的形成于P型氮化镓层之上的ZnO,AZO,IGZO或ITO透明导电层。当然，本发明的具高导热能力的钻石薄膜导电层结构1也可以应用在现有的HEMT元件之中，从而提升HEMT元件的散热效能。
如此，上述是已完整且清楚地说明由本发明提出的一种具高导热能力的钻石薄膜导电层结构的所有实施例及其特征，同时也清楚说明所述具高导热能力的钻石薄膜导电层结构的制造方法及其应用。必须加以强调的是，前述本案所公开者乃为较佳实施例，举凡局部的变更或修饰而源于本案的技术思想而为熟习所述项技艺之人所易于推知者，俱不脱本案的专利权范畴。

Claims (15)

1.一种具高导热能力的钻石薄膜导电层结构，其特征在于，包括：
一半导体磊晶层；
多个凹型槽孔，是形成于所述半导体磊晶层之上，并于所述半导体磊晶层的表面上显示出一凹槽图案；其中，所述凹槽图案于所述半导体磊晶层的表面上具有一槽孔分布密度，且所述槽孔分布密度大于或等于1×105个/cm-2；以及
一散热导电层，是为一钻石薄膜，且包含填入所述多个凹型槽孔之中的多个槽孔填入部以及覆于所述半导体磊晶层的表面上的一表面覆层。
2.根据权利要求1所述的具高导热能力的钻石薄膜导电层结构，其特征在于，所述凹型槽孔的深宽比是介于0.1至100之间，直径为5nm至100μm之间。
3.根据权利要求1所述的具高导热能力的钻石薄膜导电层结构，其特征在于，所述钻石薄膜为下列任一者：单晶钻石薄膜(Single crystalline diamond)、微米晶钻石(Microcrystalline diamond,MCD)薄膜、奈米晶钻石(Nanocrystalline diamond,NCD)薄膜或超奈米晶钻石(Ultrananocrystalline diamond,UNCD)薄膜。
4.根据权利要求1所述的具高导热能力的钻石薄膜导电层结构，其特征在于，所述半导体磊晶层为下列任一者：砷化镓磊晶层、磷化镓磊晶层、磷化铟磊晶层、氮化镓磊晶层、氮化铝磊晶层、硅磊晶层、或碳化硅磊晶层。
5.根据权利要求1所述的具高导热能力的钻石薄膜导电层结构，其特征在于，所述散热导电层具有大于或等于200Ω-1cm-1的导电率、大于或等于85％的光穿透率、和至少16.6W/m·K的热传导率。
6.根据权利要求3所述的具高导热能力的钻石薄膜导电层结构，其特征在于，所述超奈米晶钻石薄膜为一未掺杂超奈米晶钻石薄膜、一N型超奈米晶钻石薄膜或一P型超奈米晶钻石薄膜。
7.根据权利要求1所述的具高导热能力的钻石薄膜导电层结构，其特征在于，所述半导体磊晶层包含于一半导体元件之中，且所述半导体元件为下列任一者：氮化物发光二极体(Nitride Light-Emitting Diode)或高电子迁移率电晶体(High electron mobilitytransistor,HEMT)。
8.一种具高导热能力的钻石薄膜导电层结构的制造方法，其特征在于，包括以下步骤：
(1)提供一半导体磊晶层；
(2)于所述半导体磊晶层之上制作出多个凹型槽孔，令所述半导体磊晶层的表面上显示出一凹槽图案；其中，所述凹槽图案于所述半导体磊晶层的表面上具有一槽孔分布密度，且所述槽孔分布密度大于或等于1×105个/cm-2；以及
(3)将所述半导体磊晶层送入一薄膜成长设备中，从而在所述半导体磊晶层上成长一钻石薄膜以作为一散热导电层；其中，所述散热导电层包含填入所述多个凹型槽孔之中的多个槽孔填入部以及覆于所述半导体磊晶层的表面上的一表面覆层。
9.根据权利要求8所述的具高导热能力的钻石薄膜导电层结构的制造方法，其特征在于，所述凹型槽孔的深宽比是介于0.1至100之间，直径为5nm至100μm之间。
10.根据权利要求8所述的具高导热能力的钻石薄膜导电层结构的制造方法，其特征在于，所述钻石薄膜为下列任一者：单晶钻石薄膜、微米晶钻石薄膜、奈米晶钻石薄膜或超奈米晶钻石薄膜。
11.根据权利要求8所述的具高导热能力的钻石薄膜导电层结构的制造方法，其特征在于，所述半导体磊晶层为下列任一者：砷化镓磊晶层、磷化镓磊晶层、磷化铟磊晶层、氮化镓磊晶层、氮化铝磊晶层、硅磊晶层、或碳化硅磊晶层。
12.根据权利要求8所述的具高导热能力的钻石薄膜导电层结构的制造方法，其特征在于，所述散热导电层具有大于或等于200Ω-1cm-1的导电率、大于或等于85％的光穿透率、和至少16.6W/m·K的热传导率。
13.根据权利要求10所述的具高导热能力的钻石薄膜导电层结构的制造方法，其特征在于，所述超奈米晶钻石薄膜为一未掺杂超奈米晶钻石薄膜、一N型超奈米晶钻石薄膜或一P型超奈米晶钻石薄膜。
14.根据权利要求8所述的具高导热能力的钻石薄膜导电层结构的制造方法，其特征在于，所述步骤(2)是下利用奈米压印技术或微影蚀刻技术完成。
15.根据权利要求8所述的具高导热能力的钻石薄膜导电层结构的制造方法，其特征在于，所述半导体磊晶层包含于一半导体元件之中，且所述半导体元件为下列任一者：氮化物发光二极体或高电子迁移率电晶体。
CN202010304475.5A 2020-04-17 2020-04-17 具高导热能力的钻石薄膜导电层结构及其制造方法 Pending CN111627873A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010304475.5A CN111627873A (zh) 2020-04-17 2020-04-17 具高导热能力的钻石薄膜导电层结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010304475.5A CN111627873A (zh) 2020-04-17 2020-04-17 具高导热能力的钻石薄膜导电层结构及其制造方法

Publications (1)

Publication Number Publication Date
CN111627873A true CN111627873A (zh) 2020-09-04

Family

ID=72260642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010304475.5A Pending CN111627873A (zh) 2020-04-17 2020-04-17 具高导热能力的钻石薄膜导电层结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111627873A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466942A (zh) * 2020-12-01 2021-03-09 西安电子科技大学 具有插指型金刚石散热层的GaN HEMT及制备方法
CN113257974A (zh) * 2021-04-30 2021-08-13 武汉大学 具有超纳米晶金刚石导电层的发光二极管芯片及制备方法
CN114093940A (zh) * 2021-11-19 2022-02-25 西安电子科技大学 GaN复合衬底及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213202A (ja) * 1996-02-02 1997-08-15 Toshiba Corp 電界放出型冷陰極装置及びその製造方法
CN1772947A (zh) * 2004-11-12 2006-05-17 中国科学院物理研究所 一种金刚石锥尖及其制作方法
CN1957116A (zh) * 2004-05-27 2007-05-02 凸版印刷株式会社 纳米晶体金刚石薄膜、其制造方法及使用纳米晶体金刚石薄膜的装置
US20080154380A1 (en) * 2000-01-30 2008-06-26 Dixon Richard H Articulating diamond-surfaced spinal implants
JP2012144778A (ja) * 2011-01-12 2012-08-02 Kobe Steel Ltd 電解用電極及びその電解用電極を用いたオゾン生成装置
CN102864482A (zh) * 2012-10-24 2013-01-09 天津理工大学 抑制多孔钛基掺硼金刚石薄膜电极中碳化钛生成的方法
CN103643219A (zh) * 2013-11-29 2014-03-19 吉林大学 一种以多孔钛为基体的掺硼金刚石薄膜电极的制备方法
CN104465917A (zh) * 2013-04-01 2015-03-25 中国砂轮企业股份有限公司 图案化光电基板及其制作方法
CN105274488A (zh) * 2014-05-29 2016-01-27 埃维克技术有限公司 金刚石电极及其制造方法
CN105401150A (zh) * 2015-11-09 2016-03-16 郑州大学 一种TiO2纳米束/掺硼金刚石薄膜复合光电催化电极、制备方法及应用
US9331163B2 (en) * 2013-08-30 2016-05-03 The United States Of America, As Represented By The Secretary Of The Navy Transistor with diamond gate
CN207646292U (zh) * 2017-11-07 2018-07-24 深圳先进技术研究院 一种硼掺杂金刚石电极

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213202A (ja) * 1996-02-02 1997-08-15 Toshiba Corp 電界放出型冷陰極装置及びその製造方法
US20080154380A1 (en) * 2000-01-30 2008-06-26 Dixon Richard H Articulating diamond-surfaced spinal implants
CN1957116A (zh) * 2004-05-27 2007-05-02 凸版印刷株式会社 纳米晶体金刚石薄膜、其制造方法及使用纳米晶体金刚石薄膜的装置
CN1772947A (zh) * 2004-11-12 2006-05-17 中国科学院物理研究所 一种金刚石锥尖及其制作方法
JP2012144778A (ja) * 2011-01-12 2012-08-02 Kobe Steel Ltd 電解用電極及びその電解用電極を用いたオゾン生成装置
CN102864482A (zh) * 2012-10-24 2013-01-09 天津理工大学 抑制多孔钛基掺硼金刚石薄膜电极中碳化钛生成的方法
CN104465917A (zh) * 2013-04-01 2015-03-25 中国砂轮企业股份有限公司 图案化光电基板及其制作方法
US9331163B2 (en) * 2013-08-30 2016-05-03 The United States Of America, As Represented By The Secretary Of The Navy Transistor with diamond gate
CN103643219A (zh) * 2013-11-29 2014-03-19 吉林大学 一种以多孔钛为基体的掺硼金刚石薄膜电极的制备方法
CN105274488A (zh) * 2014-05-29 2016-01-27 埃维克技术有限公司 金刚石电极及其制造方法
CN105401150A (zh) * 2015-11-09 2016-03-16 郑州大学 一种TiO2纳米束/掺硼金刚石薄膜复合光电催化电极、制备方法及应用
CN207646292U (zh) * 2017-11-07 2018-07-24 深圳先进技术研究院 一种硼掺杂金刚石电极

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
FENGNAN LI, JINGWEN ZHANG, XIAOLIANGWANG, MINGHUI ZHANG AND HONG: ""Fabrication of Low Dislocation Density,Single-Crystalline Diamond via Two-Step Epitaxial Lateral Overgrowth"", 《CRYSTALS》 *
HIROFUMI YAMAMOTO,YOSHIKI NAOI, YOSHIHIRO SHINTANI: ""Growth of diamond films on grooved Si substrates"", 《JOURNAL OF CRYSTAL GROWTH》 *
M. KASU，M. KUBOVIC，: ""Influence of epitaxy on the surface conduction of diamond film"", 《DIAMOND AND RELATED MATERIALS》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466942A (zh) * 2020-12-01 2021-03-09 西安电子科技大学 具有插指型金刚石散热层的GaN HEMT及制备方法
CN112466942B (zh) * 2020-12-01 2022-06-07 西安电子科技大学 具有插指型金刚石散热层的GaN HEMT及制备方法
CN113257974A (zh) * 2021-04-30 2021-08-13 武汉大学 具有超纳米晶金刚石导电层的发光二极管芯片及制备方法
CN114093940A (zh) * 2021-11-19 2022-02-25 西安电子科技大学 GaN复合衬底及其制备方法
CN114093940B (zh) * 2021-11-19 2023-08-11 西安电子科技大学 GaN复合衬底及其制备方法

Similar Documents

Publication Publication Date Title
US20230028392A1 (en) Nitride semiconductor component and process for its production
CN111627873A (zh) 具高导热能力的钻石薄膜导电层结构及其制造方法
TWI405257B (zh) 分離基板與半導體層的方法
CN103872201B (zh) 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法
EP2615628B1 (en) Method of growing nitride semiconductor layer
JP2003249453A (ja) 窒化ガリウム基板の製造方法
US9711352B2 (en) Large-area, laterally-grown epitaxial semiconductor layers
JPWO2003015143A1 (ja) Ｉｉｉ族窒化物半導体膜およびその製造方法
KR101178505B1 (ko) 반도체 기판과 이의 제조 방법
US11139167B2 (en) Method making it possible to obtain on a crystalline substrate a semi-polar layer of nitride obtained with at least one of the following materials: gallium (Ga), indium (In) and aluminium (Al)
TW202249079A (zh) 半導體基板與其製造方法及製造裝置、模片基板
CN107195536B (zh) 自支撑氮化镓层及其制备方法
KR20070100852A (ko) 호모에피택셜 기판 및 발광 다층구조체 성장용 템플렛을 이용한 그룹 3족 질화물계 반도체 수직구조의 발광소자 제작
US11220743B2 (en) Composite substrate and manufacturing method thereof
TW202141716A (zh) 具高導熱能力之鑽石薄膜導電層結構及其製造方法
TWI824432B (zh) 具有氮化銦鎵材料及反光層的半導體結構，及其形成的方法
TW202030891A (zh) 凹槽型圖案化基板結構、具高散熱能力的半導體元件、及利用該凹槽型圖案化基板結構製作該具高散熱能力的半導體元件之方法
Shields et al. Nanopendeo coalescence overgrowth of GaN on etched nanorod array
Yu et al. Semi‐polar (11‐22) GaN grown on patterned (113) Si substrate
US20220259766A1 (en) Indium-gallium-nitride light emitting diodes with increased quantum efficiency
Kane et al. Gallium nitride (GaN) on silicon substrates for LEDs
KR20070104715A (ko) 패턴이 형성된 기판 제조 방법 및 그 방법으로 제조된 기판
US20220293821A1 (en) Indium-gallium-nitride light emitting diodes with increased red-light quantum efficiency
CN114038965A (zh) 外延基板及其制作方法
KR101039122B1 (ko) 질화물 반도체의 이종 단결정 성장용 사파이어 기판 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200904