CN111584514B - 阵列基板及其制备方法 - Google Patents

阵列基板及其制备方法 Download PDF

Info

Publication number
CN111584514B
CN111584514B CN202010407841.XA CN202010407841A CN111584514B CN 111584514 B CN111584514 B CN 111584514B CN 202010407841 A CN202010407841 A CN 202010407841A CN 111584514 B CN111584514 B CN 111584514B
Authority
CN
China
Prior art keywords
data line
dummy
pixel electrode
distance
virtual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010407841.XA
Other languages
English (en)
Other versions
CN111584514A (zh
Inventor
梅学东
彭邦银
金一坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010407841.XA priority Critical patent/CN111584514B/zh
Priority to US16/963,203 priority patent/US20230143328A1/en
Priority to PCT/CN2020/094146 priority patent/WO2021227149A1/zh
Publication of CN111584514A publication Critical patent/CN111584514A/zh
Application granted granted Critical
Publication of CN111584514B publication Critical patent/CN111584514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes

Abstract

本申请提供一种阵列基板及其制备方法，在阵列基板中，像素电极设置在层间介电层上，像素电极于器件基底所在平面的正投影与数据线于器件基底所在平面的正投影交替设置；与像素电极电性连接的第一数据线到像素电极的水平距离为第一水平距离x1，与像素电极绝缘设置的第二数据线到像素电极的水平距离为第二水平距离x2，第一水平距离x1大于第二水平距离x2。本申请通过在单元中将第一水平距离x1设定大于第二水平距离x2，以使第一数据线与像素电极的耦合电容等于第二数据线与该像素电极的耦合电容，进而降低垂直串扰的概率。

Description

阵列基板及其制备方法
技术领域
本申请涉及一种显示技术领域，特别涉及一种阵列基板及其制备方法。
背景技术
目前8K(分辨率为7680*4320)液晶显示器的阵列基板由于像素尺寸小，线路密度大，数据信号线与像素电极的耦合电容使得液晶显示器点亮时会有明显的垂直串扰现象，严重影响8K液晶显示器的画面品质。
现有解决垂直串扰的手段，如增大存储电容，降低驱动电压等，但上述手段都会牺牲8K产品的穿透率。
发明内容
本申请实施例提供一种阵列基板及其制备方法，以解决现有的显示面板牺牲产品的穿透率以解决垂直串扰的技术问题。
本申请实施例提供一种阵列基板，其包括：
器件基底；
源漏金属层，所述源漏金属层设置在所述器件基底上，所述源漏金属层包括多条数据线，所述数据线间隔排列设置在所述器件基底上；
层间介电层，所述层间介电层覆盖在所述数据线上；以及
多个像素电极，所述像素电极设置在所述层间介电层上，所述像素电极于所述器件基底所在平面的正投影与所述数据线于所述器件基底所在平面的正投影交替设置；
所述数据线包括第一数据线和第二数据线，与所述像素电极电性连接的第一数据线到所述像素电极的水平距离为第一水平距离x1，与所述像素电极绝缘设置的第二数据线到所述像素电极的水平距离为第二水平距离x2，所述第一水平距离x1大于所述第二水平距离x2。
在本申请实施例的阵列基板中，接入所述第一数据线的信号极性与接入所述第二数据线的信号极性相反。
在本申请实施例的阵列基板中，所述第一数据线具有第一宽度d1，所述第二数据线具有第二宽度d2；
所述第一水平距离x1＝D+Δx1，第二水平距离x2＝D-Δx2，D为正数，0＜Δx1＜d1/2，0＜Δx2＜d2/2，Δx1＝Δx2。
在本申请实施例的阵列基板中，所述第一宽度d1等于所述第二宽度d2。
在本申请实施例的阵列基板中，所述源漏金属层还包括源极和漏极，所述源极和所述漏极中的一者电性连接于所述数据线，所述源极和所述漏极中的另一者电性连接于所述像素电极。
在本申请实施例的阵列基板中，所述器件基底包括依次设置的基底、有源层、第一绝缘层、栅极金属层和第二绝缘层。
本申请还涉及一种阵列基板的制备方法，其包括以下步骤：
形成一器件基底；
在所述器件基底形成源漏金属层，所述源漏金属层包括多条数据线，所述数据线间隔排列设置在所述器件基底上，多条所述数据线包括第一数据线和第二数据线；
在所述源漏金属层上形成层间介电层；
根据第一水平距离x1和第二水平距离x2，在所述层间介电层上形成像素电极，与所述像素电极电性连接的所述第一数据线到所述像素电极的水平距离为所述第一水平距离x1，与所述像素电极绝缘设置的所述第二数据线到所述像素电极的水平距离为所述第二水平距离x2，所述第一水平距离x1大于所述第二水平距离x2。
在本申请实施例所述的阵列基板的制备方法中，所述阵列基板的制备方法还包括：
获取所述第一水平距离x1和所述第二水平距离x2，该步骤包括：
运用仿真软件虚构一阵列基板模型，所述阵列基板模型包括对应于所述第一数据线的第一虚拟数据线、对应于所述第二数据线的第二虚拟数据线和对应于所述像素电极的虚拟像素电极，所述第一虚拟数据线与所述虚拟像素电极具有第一虚设距离，所述第二虚拟数据线与所述虚拟像素电极具有第二虚设距离；
根据所述第一虚设距离和所述第二虚设距离，获取第一虚拟耦合电容和第二虚拟耦合电容，所述第一虚拟耦合电容为所述第一虚拟数据线与所述虚拟像素电极之间的耦合电容，所述第二虚拟耦合电容为所述第二虚拟数据线与所述虚拟像素电极之间的耦合电容；
若第一虚拟耦合电容不等于所述第二虚拟耦合电容，则平移所述第一虚设数据线和所述第二虚设数据线，以调整所述第一虚设距离和所述第二虚设距离；
当所述第一虚拟耦合电容等于所述第二虚拟耦合电容时，获取所述第一虚设距离和所述第二虚设距离，并以当前的所述第一虚设距离作为所述第一水平距离x1，以当前的所述第二虚设距离作为所述第二水平距离x2。
在本申请实施例所述的阵列基板的制备方法中，所述第一虚拟数据线具有第一虚设宽度，所述第二虚拟数据线具有第二虚设宽度；
所述若第一虚拟耦合电容不等于所述第二虚拟耦合电容，则平移所述第一虚设数据线和所述第二虚设数据线，以调整所述第一虚设距离和所述第二虚设距离的步骤，包括：
若第一虚拟耦合电容大于所述第二虚拟耦合电容，则维持所述第一虚设宽度和所述第二虚设宽度之和不变，增大所述第一虚设距离，减小所述第二虚设距离，所述第一虚设距离的增大量Δx1等于所述第二虚设距离的减小量Δx2。
在本申请实施例所述的阵列基板的制备方法中，接入所述第一数据线的信号极性与接入所述第二数据线的信号极性相反。
本申请的阵列基板及其制备方法通过在单元中将所述第一水平距离x1设定大于所述第二水平距离x2，以使第一数据线与像素电极的耦合电容等于第二数据线与该像素电极的耦合电容，进而降低垂直串扰的概率；进一步的，当第一数据线和第二数据线各自接入的信号极性相反时，二者对同一像素电极的耦合作用便会相互抵消，进而解决了垂直串扰的问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本申请的部分实施例，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。
图1为本申请实施例的阵列基板的剖视结构示意图；
图2为本申请实施例的阵列基板的俯视结构示意图；
图3为本申请实施例的阵列基板的单元的结构示意图；
图4为本申请实施例的阵列基板的制备方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参照图1和图2，图1为本申请实施例的阵列基板的剖视结构示意图；图2为本申请实施例的阵列基板的俯视结构示意图。
本申请实施例提供一种阵列基板100，其包括器件基底11、源漏金属层12、层间介电层13和多个像素电极14。
所述器件基底11包括依次设置的基底、有源层、第一绝缘层、栅极金属层和第二绝缘层。在一些实施例中，器件基板11也可以是有源层设置在栅极金属层之上，也即阵列基板100的薄膜晶体管可以是顶栅架构。
源漏金属层12设置在器件基底11上。源漏金属层12包括多条数据线121、源极122和漏极123。所述数据线121间隔排列设置在所述器件基底11上。所述源极122和所述漏极123中的一者电性连接于所述数据线121，所述源极122和所述漏极123中的另一者电性连接于所述像素电极14。在本实施例中，源极122电性连接数据线121，漏极123电性连接像素电极14。
所述层间介电层13覆盖在所述数据线121上。
所述像素电极14设置在所述层间介电层13上。像素电极14于所述器件基底11所在平面的正投影与所述数据线121于所述器件基底11所在平面的正投影交替设置。
所述阵列基板100包括多个单元10a。请参照图3，一个所述像素电极14和与其相邻的两条所述数据线121形成一个所述单元10a。数据线121包括第一数据线12a和第二数据线12b。
在每一所述单元10a中，与所述像素电极14电性连接的所述第一数据线12a到所述像素电极14的水平距离为第一水平距离x1，与所述像素电极14绝缘设置的所述第二数据线12b到所述像素电极14的水平距离为第二水平距离x2，所述第一水平距离x1大于所述第二水平距离x2。
本申请的阵列基板100通过在单元10a中将所述第一水平距离x1设定大于所述第二水平距离x2，以使第一数据线12a与像素电极14的耦合电容等于第二数据线12b与该像素电极14的耦合电容，进而降低发生垂直串扰的概率。
具体的，在现有技术中，以一个像素电极和与其相邻的两条数据线为例，由于像素电极到与其相邻的数据线的距离是相等，且与该像素电极电性连接的数据线除了竖直段还有从竖直段连接源极的导线段，进而促使该数据线面向该像素电极的一面的面积大于另一数据线面向该像素电极一面的面积，从而在接入信号后，便会该像素电极与其电性连接的数据线的耦合电容大于该像素电极与其绝缘设置的数据线的耦合电容，进而发生垂直串扰。而现有的解决手段是增大存储电容或降低驱动电压，但是上述手段牺牲了产品的穿透率。
因此，在本实施例的阵列基板100中，仅通过调节第一水平距离x1和第二水平距离x2，并在不改变第一数据线12a和第二数据线12b的宽度，以及不降低接入数据线12的驱动电压和不增大存储电容的情况下，降低了垂直串扰发生的几率，也就是说，当本实施例用于组成显示面板时，本实施例的解决手段可避免牺牲显示面板的穿透率。
进一步的，当接入所述第一数据线12a的信号极性与接入所述第二数据线12b的信号极性相反时，二者对同一像素电极14的耦合作用便会相互抵消，进而解决了垂直串扰的问题。比如，在本实施例的阵列基板100中，奇数列的数据线121接入正极性信号时，偶数列的数据线121接入负极性信号；反之亦然。
在本实施例的阵列基板100中，第一数据线12a具有第一宽度d1，所述第二数据线12b具有第二宽度d2。
所述第一水平距离x1＝D+Δx1，第二水平距离x2＝D-Δx2，D为正数，0＜Δx1＜d1/2，0＜Δx2＜d2/2，Δx1＝Δx2。
具体的，在单元10a中，第一水平距离x1和第二水平距离x2的确定过程是：维持像素电极14的位置不变，通过同时沿着一个方向平移第一数据线12a和第二数据线12b来调整第一水平距离x1和第二水平距离x2。而且，第一数据线12a的平移量Δx1等于第二数据线12b的平移量Δx2，也即，第一数据线12a的平移量Δx1等同于第一水平距离x1相较于原始状态时的增大量，第二数据线12b的平移量Δx2等同于第二水平距离x2相较于原始状态时的减小量。
本实施例采用平移相同距离的方式，便于阵列基板100可进行单元10a的重复性制备，而不必调整每个单元10a中的第一水平距离x1和第二水平距离x2，大大提高了前期的制备效率。
另外，0＜Δx1＜d1/2和0＜Δx2＜d2/2的设置避免了数据线121与其他走线的距离过近影响彼此的布局，进而避免了给制程增加难度。
另外，所述第一宽度d1等于所述第二宽度d2的设置以确保Δx1和Δx2的可选择范围一致，便于选择相同的平移量，也是单元10a可进行复制性制备的基础。
本实施例的阵列基板100的制备方法为下文实施例的阵列基板的制备方法，具体制备过程请参照下文实施例的阵列基板的制备方法，此处不再赘述。
请参照图4并结合图1和图2，本申请还涉及一种阵列基板100的制备方法，其包括以下步骤：
步骤S1：形成一器件基底11；
步骤S2：在所述器件基底11形成源漏金属层12，所述源漏金属层12包括多条数据线121，所述数据线121间隔排列设置在所述器件基底11上，所述数据线包括第一数据线和第二数据线；
步骤S3：在所述源漏金属层12上形成层间介电层13；
步骤S4：获取第一水平距离x1和第二水平距离x2；
步骤S5：根据所述第一水平距离x1和所述第二水平距离x2，在所述层间介电层上形成像素电极14，与所述像素电极14电性连接的所述第一数据线12a到所述像素电极14的水平距离为所述第一水平距离x1，与所述像素电极14绝缘设置的所述第二数据线12b到所述像素电极14的水平距离为所述第二水平距离x2，所述第一水平距离x1大于所述第二水平距离x2。
本申请的阵列基板的制备方法通过在所述单元中将所述第一水平距离x1设定大于所述第二水平距离x2，以使第一数据线与像素电极14的耦合电容等于第二数据线与该像素电极14的耦合电容，进而降低发生垂直串扰的概率。
下文是对本实施例的阵列基板的制备方法进行阐述。
步骤S1：形成一器件基底11。所述器件基底11包括依次设置的基底、有源层、第一绝缘层、栅极金属层和第二绝缘层。在一些实施例中，器件基板11也可以是有源层设置在栅极金属层之上，也即阵列基板100的薄膜晶体管可以是顶栅架构。
随后转入步骤S2。
步骤S2：在所述器件基底11形成源漏金属层12，所述源漏金属层12包括多条数据线121，所述数据线121间隔排列设置在所述器件基底11上，所述数据线包括第一数据线和第二数据线。
第一数据线12a具有第一宽度d1，所述第二数据线12b具有第二宽度d2。可选的，所述第一宽度d1等于所述第二宽度d2。
另外，所述源漏金属层12还包括源极122和漏极123。所述源极122和所述漏极123中的一者电性连接于所述数据线121，所述源极122和所述漏极123中的另一者电性连接于所述像素电极14。在本实施例中，源极122电性连接数据线121，漏极123电性连接像素电极14。
随后转入步骤S3。
步骤S3：在所述源漏金属层12上形成层间介电层13。随后转入步骤S4。
步骤S4：获取第一水平距离x1和第二水平距离x2，所述第一水平距离x1大于所述第二水平距离x2。需要说明的是，步骤S4只要在步骤S5之前即可，也就是说，步骤S4可以在步骤S1之前，或在步骤S1和步骤S2之间，等等。
具体的，步骤S4包括以下步骤：
步骤S41：运用仿真软件虚构一阵列基板模型。所述阵列基板模型包括对应于所述第一数据线的第一虚拟数据线、对应于所述第二数据线的第二虚拟数据线和对应于所述像素电极的虚拟像素电极，所述第一虚拟数据线具有第一虚设宽度，所述第二虚拟数据线具有第二虚设宽度，所述第一虚拟数据线与所述虚拟像素电极具有第一虚设距离，所述第二虚拟数据线与所述虚拟像素电极具有第二虚设距离；
步骤S42：根据所述第一虚设距离和所述第二虚设距离，获取第一虚拟耦合电容和第二虚拟耦合电容，所述第一虚拟耦合电容为所述第一虚拟数据线与所述虚拟像素电极之间的耦合电容，所述第二虚拟耦合电容为所述第二虚拟数据线与所述虚拟像素电极之间的耦合电容；
步骤S43：若第一虚拟耦合电容不等于所述第二虚拟耦合电容，则平移所述第一虚设数据线和所述第二虚设数据线，以调整所述第一虚设距离和所述第二虚设距离；
步骤S44：当所述第一虚拟耦合电容等于所述第二虚拟耦合电容时，获取所述第一虚设距离和所述第二虚设距离，并以当前的所述第一虚设距离作为所述第一水平距离x1，以当前的所述第二虚设距离作为所述第二水平距离x2。
其中，在步骤S41中，所述阵列基板模型的架构和所述阵列基板的架构一致，是指所述阵列基板模型除了可变因素跟阵列基板可不同之外，其他的结构和器件的相对位置均相同。而在本实施例的阵列基板的制备方法中，所述阵列基板模型的可变因素是第一虚设距离和第二虚设距离。
在步骤S42中，假设所述第一虚设距离和所述第二虚设距离的距离相等，根据上述条件，获取此时的第一虚拟耦合电容和第二虚拟耦合电容。
在步骤S43中，判断此时的第一虚拟耦合电容和第二虚拟耦合电容的大小，若第一虚拟耦合电容大于所述第二虚拟耦合电容，则维持所述第一虚设宽度和所述第二虚设宽度之和不变，增大所述第一虚设距离，减小所述第二虚设距离，且所述第一虚设距离的增大量Δx1等于所述第二虚设距离的减小量Δx2。
另外，0＜Δx1＜d1/2和0＜Δx2＜d2/2的设置避免了后续制备的数据线121与其他走线的距离过近影响彼此的布局，进而避免了给制程增加难度。
在步骤S44中，调整第一虚设距离和第二虚设距离，以使第一虚拟耦合电容和第二虚拟耦合电容相等。而当第一虚拟耦合电容等于第二虚拟耦合电容时，获取此时的第一虚设距离和第二虚设距离，并对应地将此时的第一虚设距离和第二虚设距离作为第一水平距离x1和第二水平距离x2。
随后转入步骤S5。
步骤S5：根据所述第一水平距离x1和所述第二水平距离x2，在所述层间介电层13上形成像素电极14。
其中，以一个所述像素电极14和与其相邻的两条所述数据线121形成一个单元10a，在每一所述单元10a中，与所述像素电极14电性连接的所述第一数据线12a到所述像素电极14的水平距离为所述第一水平距离x1，与所述像素电极14绝缘设置的所述第二数据线12b到所述像素电极14的水平距离为所述第二水平距离x2。所述第一水平距离x1大于所述第二水平距离x2。
在本实施例的阵列基板100的制备方法中，仅通过调节第一水平距离x1和第二水平距离x2，并在不改变第一数据线12a和第二数据线12b的宽度，以及不降低接入数据线12的驱动电压和不增大存储电容的情况下，降低了垂直串扰发生的几率，也就是说，当本实施例用于组成显示面板时，本实施例的解决手段可避免牺牲显示面板的穿透率。
进一步的，当接入所述第一数据线12a的信号极性与接入所述第二数据线12b的信号极性相反时，二者对同一像素电极14的耦合作用便会相互抵消，进而解决了垂直串扰的问题。比如，在本实施例的阵列基板100中，奇数列的数据线121接入正极性信号时，偶数列的数据线121接入负极性信号；反之亦然。
这样便完成了本实施例的阵列基板的制备方法的过程。其中该阵列基板的结构与上述实施例的阵列基板100的结构一致。具体可参照上述实施例的阵列基板100的阐述内容。
本申请的阵列基板及其制备方法通过在单元中将所述第一水平距离x1设定大于所述第二水平距离x2，以使第一数据线与像素电极的耦合电容等于第二数据线与该像素电极的耦合电容，进而降低发生垂直串扰的概率；进一步的，当第一数据线和第二数据线各自接入的信号极性相反时，二者对同一像素电极的耦合作用便会相互抵消，进而解决了垂直串扰的问题。
以上对本申请实施例所提供的一种阵列基板及其制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括：
器件基底；
源漏金属层，所述源漏金属层设置在所述器件基底上，所述源漏金属层包括多条数据线，所述数据线间隔排列设置在所述器件基底上；
层间介电层，所述层间介电层覆盖在所述数据线上；以及
多个像素电极，所述像素电极设置在所述层间介电层上，所述像素电极于所述器件基底所在平面的正投影与所述数据线于所述器件基底所在平面的正投影交替设置；
所述数据线包括第一数据线和第二数据线，与所述像素电极电性连接的所述第一数据线到所述像素电极的水平距离为第一水平距离x1，与所述像素电极绝缘设置的所述第二数据线到所述像素电极的水平距离为第二水平距离x2；
所述第一数据线包括竖直段和连接于所述竖直段的导线段，所述导线段连接于源极；
所述第一水平距离x1大于所述第二水平距离x2，所述第一数据线与所述像素电极的耦合电容等于所述第二数据线与所述像素电极的耦合电容。
2.根据权利要求1所述的阵列基板，其特征在于，接入所述第一数据线的信号极性与接入所述第二数据线的信号极性相反。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一数据线具有第一宽度d1，所述第二数据线具有第二宽度d2；
所述第一水平距离x1=D +Δx1，第二水平距离x2=D -Δx2；D为原始设定距离，D为正数；Δx1为所述第一数据线的平移量，Δx2为所述第二数据线的平移量，0＜Δx1＜d1/2，0＜Δx2＜d2/2，Δx1=Δx2。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一宽度d1等于所述第二宽度d2。
5.根据权利要求1所述的阵列基板，其特征在于，所述源漏金属层还包括源极和漏极，所述源极和所述漏极中的一者电性连接于所述数据线，所述源极和所述漏极中的另一者电性连接于所述像素电极。
6.根据权利要求1所述的阵列基板，其特征在于，所述器件基底包括依次设置的基底、有源层、第一绝缘层、栅极金属层和第二绝缘层。
7.一种阵列基板的制备方法，其特征在于，包括以下步骤：
形成一器件基底；
在所述器件基底形成源漏金属层，所述源漏金属层包括多条数据线，所述数据线间隔排列设置在所述器件基底上，多条所述数据线包括第一数据线和第二数据线；所述第一数据线包括竖直段和连接于所述竖直段的导线段，所述导线段连接于源极；
在所述源漏金属层上形成层间介电层；
根据第一水平距离x1和第二水平距离x2，在所述层间介电层上形成像素电极，与所述像素电极电性连接的所述第一数据线到所述像素电极的水平距离为所述第一水平距离x1，与所述像素电极绝缘设置的所述第二数据线到所述像素电极的水平距离为所述第二水平距离x2，所述第一水平距离x1大于所述第二水平距离x2，以使所述第一数据线与所述像素电极的耦合电容等于所述第二数据线与所述像素电极的耦合电容。
8.根据权利要求7所述的阵列基板的制备方法，其特征在于，所述阵列基板的制备方法还包括：
获取所述第一水平距离x1和所述第二水平距离x2，该步骤包括：
运用仿真软件虚构一阵列基板模型，所述阵列基板模型包括对应于所述第一数据线的第一虚拟数据线、对应于所述第二数据线的第二虚拟数据线和对应于所述像素电极的虚拟像素电极，所述第一虚拟数据线与所述虚拟像素电极具有第一虚设距离，所述第二虚拟数据线与所述虚拟像素电极具有第二虚设距离；
根据所述第一虚设距离和所述第二虚设距离，获取第一虚拟耦合电容和第二虚拟耦合电容，所述第一虚拟耦合电容为所述第一虚拟数据线与所述虚拟像素电极之间的耦合电容，所述第二虚拟耦合电容为所述第二虚拟数据线与所述虚拟像素电极之间的耦合电容；
若第一虚拟耦合电容不等于所述第二虚拟耦合电容，则平移所述第一虚拟 数据线和所述第二虚拟 数据线，以调整所述第一虚设距离和所述第二虚设距离；
当所述第一虚拟耦合电容等于所述第二虚拟耦合电容时，获取所述第一虚设距离和所述第二虚设距离，并以当前的所述第一虚设距离作为所述第一水平距离x1，以当前的所述第二虚设距离作为所述第二水平距离x2。
9.根据权利要求8所述的阵列基板的制备方法，其特征在于，所述第一虚拟数据线具有第一虚设宽度，所述第二虚拟数据线具有第二虚设宽度；
所述若第一虚拟耦合电容不等于所述第二虚拟耦合电容，则平移所述第一虚拟 数据线和所述第二虚拟 数据线，以调整所述第一虚设距离和所述第二虚设距离的步骤，包括：
若第一虚拟耦合电容大于所述第二虚拟耦合电容，则维持所述第一虚设宽度和所述第二虚设宽度之和不变，增大所述第一虚设距离，减小所述第二虚设距离，所述第一虚设距离的增大量Δx1等于所述第二虚设距离的减小量Δx2。
10.根据权利要求7所述的阵列基板的制备方法，其特征在于，接入所述第一数据线的信号极性与接入所述第二数据线的信号极性相反。
CN202010407841.XA 2020-05-14 2020-05-14 阵列基板及其制备方法 Active CN111584514B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010407841.XA CN111584514B (zh) 2020-05-14 2020-05-14 阵列基板及其制备方法
US16/963,203 US20230143328A1 (en) 2020-05-14 2020-06-03 Array substrate and manufacturing method thereof
PCT/CN2020/094146 WO2021227149A1 (zh) 2020-05-14 2020-06-03 阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010407841.XA CN111584514B (zh) 2020-05-14 2020-05-14 阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN111584514A CN111584514A (zh) 2020-08-25
CN111584514B true CN111584514B (zh) 2022-09-09

Family

ID=72112322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010407841.XA Active CN111584514B (zh) 2020-05-14 2020-05-14 阵列基板及其制备方法

Country Status (3)

Country Link
US (1) US20230143328A1 (zh)
CN (1) CN111584514B (zh)
WO (1) WO2021227149A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114546144B (zh) * 2020-11-20 2024-04-12 北京京东方显示技术有限公司 阵列基板、触控显示面板和触控显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338007B1 (ko) * 1997-09-30 2002-10-11 삼성전자 주식회사 액정 표시 장치 및 그의 구동 방법
JP4453434B2 (ja) * 2004-03-30 2010-04-21 セイコーエプソン株式会社 液晶装置及び電子機器
KR101212146B1 (ko) * 2005-12-14 2012-12-14 엘지디스플레이 주식회사 액정표시소자
KR20070100035A (ko) * 2006-04-06 2007-10-10 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 어레이 기판 및 그 제조방법
KR101308164B1 (ko) * 2008-09-23 2013-09-12 엘지디스플레이 주식회사 액정패널 및 이를 구비한 액정표시장치
TW201216235A (en) * 2010-10-05 2012-04-16 Au Optronics Corp Pixel structure, pixel array and display panel
US9557619B2 (en) * 2011-09-26 2017-01-31 Apple Inc. Data line-to-pixel decoupling
KR102059167B1 (ko) * 2013-07-30 2020-02-07 엘지디스플레이 주식회사 플렉서블 유기전계 발광소자 및 그 제조 방법
KR102443832B1 (ko) * 2015-12-31 2022-09-19 엘지디스플레이 주식회사 유기발광표시패널 및 이를 포함하는 유기발광표시장치
CN106855674B (zh) * 2017-03-23 2020-01-07 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN108020970A (zh) * 2017-11-30 2018-05-11 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN111090204A (zh) * 2020-03-22 2020-05-01 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
US20230143328A1 (en) 2023-05-11
CN111584514A (zh) 2020-08-25
WO2021227149A1 (zh) 2021-11-18

Similar Documents

Publication Publication Date Title
CN107742481B (zh) 一种异形显示面板及显示装置
US10168593B2 (en) Liquid crystal display panel having dual capacitors connected in parallel to shift register unit and array substrate thereof
CN104423110A (zh) 液晶显示器的阵列基板
CN102236222A (zh) 阵列基板及其制造方法和液晶显示器
CN104280951A (zh) 阵列基板及其制造方法、显示装置
CN110727149B (zh) 显示基板、制备方法及显示装置
WO2015070461A1 (zh) 像素结构及其制作方法
CN103676373A (zh) 一种阵列基板及其制备方法、显示装置
CN111584514B (zh) 阵列基板及其制备方法
CN111474790A (zh) 阵列基板和液晶显示面板
CN101924122B (zh) 一种有源矩阵有机发光显示器及其制造方法
CN101369077A (zh) 液晶显示器阵列基板及其制造方法
CN103268046A (zh) 薄膜晶体管液晶显示器、阵列基板及其制作方法
CN207181908U (zh) 一种阵列基板、显示面板及显示装置
WO2018120995A1 (zh) 像素结构
CN108899329A (zh) 像素阵列及其制备方法、显示面板、显示装置
CN103996657B (zh) 一种薄膜晶体管基板及其制作方法和液晶显示器
WO2014183394A1 (zh) 液晶显示面板及其驱动方法
CN103064225B (zh) 阵列基板及其制造方法、显示装置
CN105742295A (zh) 阵列基板及其制作方法、显示装置
CN105242435A (zh) 阵列基板及制作方法、液晶显示面板
CN111505877A (zh) 一种阵列基板、显示面板及电子设备
CN113724595B (zh) 显示面板
CN104142591A (zh) 一种阵列基板及制作方法、一种显示装置
WO2022266860A1 (zh) 显示基板以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant