CN111557124A - 具有耦合到电磁吸收材料的桩部的印刷电路板（pcb） - Google Patents

具有耦合到电磁吸收材料的桩部的印刷电路板（pcb） Download PDF

Info

Publication number
CN111557124A
CN111557124A CN201880085071.2A CN201880085071A CN111557124A CN 111557124 A CN111557124 A CN 111557124A CN 201880085071 A CN201880085071 A CN 201880085071A CN 111557124 A CN111557124 A CN 111557124A
Authority
CN
China
Prior art keywords
metallization layer
absorbing material
pcb
electromagnetic absorbing
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880085071.2A
Other languages
English (en)
Other versions
CN111557124B (zh
Inventor
张宇
D·B·怀特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN111557124A publication Critical patent/CN111557124A/zh
Application granted granted Critical
Publication of CN111557124B publication Critical patent/CN111557124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0234—Resistors or by disposing resistive or lossy substances in or near power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

印刷电路板(PCB)(600)包括由成组的堆叠电绝缘层分隔开的成组的堆叠金属化层，其中该组堆叠金属化层包括顶部金属化层(M10)、底部金属化层(M0)和中间金属化层(M5)；电耦合到顶部金属化层(M10)、中间金属化层(M5)和底部金属化层(M0)的过孔(610)，其中，顶部金属化层(M10)、过孔(610)在顶部金属化层(M10)与中间金属化层(M5)之间的一部分、以及中间金属化层(M5)被配置为在信号输入与信号输出之间路由数据信号；以及电磁吸收材料(620)，其被配置为减少由于数据信号沿着过孔(610)的桩部(612)向下传播并反射离开底部金属化层(M0)而产生的反射信号的强度。电磁吸收材料(620)可以被附接到PCB的底部和/或同轴地被附接到桩部。

Description

具有耦合到电磁吸收材料的桩部的印刷电路板(PCB)
相关申请的交叉引用
本申请要求于2018年12月10日在美国专利局提交的非临时申请序列号16/214,745和于2018年1月2日在美国专利局提交的临时申请序列号为62/612,949的优先权和权益，这些申请的全部内容通过引用并入本文，如同在下文中以其整体并出于所有适用的目的进行了阐述。
技术领域
本公开的方面通常涉及印刷电路板(PCB)，并且特别地涉及具有桩部(stub)的PCB，该桩部耦合到电磁吸收材料以用于减少谐振效应，该谐振效应可能不利地影响数据信号通过PCB的传输。
背景技术
印刷电路板(PCB)在许多应用中用于在两个或以上的设备之间路由信号。通常的PCB包括分别由成组的堆叠的水平电介质(电绝缘)层分隔开的成组的堆叠的水平金属化层。为了制造的目的，PCB还可以包括成组的垂直金属化过孔或简单的过孔(也称为镀过孔)，该过孔将顶部或上金属化层电连接至底部或下金属化层。
通常，高速数据信号(例如，在每秒千兆比特(Gbps)的范围中)被路由通过从发送设到接收设备的各种金属化层和过孔。作为示例，数据信号可以被路由通过顶部金属化层、金属化过孔和中间(例如，从顶部起的第三)金属化层。这种构造的结果是，过孔在中间金属化层下方的部分(被限定为过孔的桩部或非信号路径部分)实际上并不是路由信号所必需的，并且经常会产生不利地影响数据信号的谐振。
因此，本文描述了若干种PCB实施方式，其减少了由于这种桩部造成的对数据信号的不利影响。
发明内容
以下呈现了一个或多个实施例的简化概述，以便提供对这样的实施例的基本理解。该概述不是所有预期实施例的详尽概述，并且既不旨在标识所有实施例的关键或重要元素，也不旨在描绘任何或所有实施例的范围。其唯一目的是以简化的形式呈现一个或多个实施例的某些概念，作为稍后呈现的更详细描述的序言。
本公开的一方面涉及一种印刷电路板(PCB)，其包括：分别由成组的堆叠电绝缘层分隔开的成组的堆叠金属化层，其中，该组堆叠金属化层包括上金属化层、下金属化层和中间金属化层；电连接到上金属化层、中间金属化层和下金属化层的过孔；以及耦合到过孔的电磁吸收材料。
本公开的另一方面涉及一种制造印刷电路板(PCB)的方法，包括：形成分别由成组的堆叠电绝缘层分隔开的成组的堆叠金属化层，其中，该组堆叠金属化层包括上金属化层、下金属化层和中间金属化层；形成电耦合到上金属化层、中间金属化层和下金属化层的过孔，其中上金属化层、过孔的在上金属化层与中间金属化层之间的一部分以及中间金属化层被配置为在信号输入与信号输出之间路由数据信号；形成电磁吸收材料，该电磁吸收材料被配置为减少由于数据信号沿着过孔的桩部向下传播并反射离开下金属化层而产生的反射信号的强度。
本公开的另一方面涉及一种装置，该装置包括被配置为生成数据信号的第一设备；被配置为接收数据信号的第二设备；以及印刷电路板(PCB)，其包括分别由成组的堆叠电绝缘层分隔开的成组的堆叠金属化层，其中该组堆叠金属化层包括上金属化层、下金属化层和中间金属化层，电连接到上金属化层、中间金属化层和下金属化层的过孔，其中上金属化层、过孔的在上金属化层与中间金属化层之间的一部分以及中间金属化层被配置为将数据信号从第一设备路由到第二设备，以及电磁吸收材料，该电磁吸收材料被配置为减少由于数据信号沿过孔的桩部向下传播并反射离开下金属化层而产生的反射信号的强度。
为了完成前述和相关目的，一个或多个实施例包括下文中完整描述并且在权利要求中特别指出的特征。以下描述和附图详细阐述了一个或多个实施例的某些说明性方面。然而，这些方面仅指示可以采用各种实施例的原理的各种方式中的一些，并且描述实施例旨在包括所有这些方面及其等同物。
附图说明
图1图示了根据本公开的一方面的示例性数据通信系统的框图。
图2图示了根据本公开的另一方面的示例性印刷电路板(PCB)的截面图。
图3图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)的截面图。
图4图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)的截面图。
图5图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)的截面图。
图6图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)的截面图。
图7图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)的截面图。
图8图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)的截面图。
图9图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)的截面图。
图10图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)的截面图。
图11图示了针对根据本公开的另一方面的具有未端接和端接的桩部的印刷电路板(PCB)的插入损耗随频率的曲线图。
图12图示了针对根据本公开的另一方面的印刷电路板(PCB)的介电和电磁吸收材料的材料损耗因子和材料介电常数随频率变化的相应曲线图。
图13A图示了根据本公开的另一方面的示例性差分传输线的透视图。
图13B图示了根据本公开的另一方面的图13A的差分传输线的示例性仿真和测量到的频率响应的曲线图。
图14图示了根据本公开的另一方面的示例性印刷电路板(PCB)的侧视截面图。
图15图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)的侧视截面图。
图16图示了根据本公开的另一方面的印刷电路板(PCB)的制造的示例性方法的流程图。
具体实施方式
结合附图，以下阐述的详细描述旨在作为各种配置的描述，而非旨在表示可以实践本文所描述的概念的唯一配置。为了提供对各种概念的透彻理解的目的，详细描述包括具体细节。然而，对于本领域技术人员将明显的是，可以在没有这些具体细节的情况下实践这些概念。在某些情况下，公知的结构和组件被以框图的形式示出，以便避免模糊这些概念。
图1图示了根据本公开的一方面的示例性数据通信系统100的框图。作为示例，数据通信系统100可以涉及外围组件快速互连(PCI-e)、双倍数据速率(DDR)4存储器接口、或其他类型的数据传输系统。在该示例中，数据通信系统100包括第一设备110、第二设备130、以及将第一设备110耦合到第二设备130的数据通信介质120。
在该示例中，数据通信介质120包括具有成组的数据通信通道124-1至124-n的印刷电路板(PCB)122。作为示例，如果数据通信通道124-1至124-n中的每个数据通信通道都是根据PCI-e格式被配置的，则每个数据通信通道都包括第一对电气导体和第二对电气导体，该第一对电气导体用于将差分串行数据信号从第一设备110路由到第二设备130，该第二对电气导体用于将差分串行数据信号从第二设备130路由到第一设备110。应当理解，取决于数据通信系统，数据通信通道可以被不同地配置，诸如被配置用于单向数据通信、经由单端信号的数据通信、或并行数据通信。
图2图示了根据本公开的另一方面的示例性印刷电路板(PCB)200的截面图。PCB200可以是数据通信系统100的PCB 122的示例性的详细实施方式。
PCB 200包括分别由成组的电介质(电绝缘)层彼此分隔开的成组的堆叠的水平金属化层M0至M10。金属化层M0位于PCB 200的底部，并且金属化层M10位于PCB 200的顶部。剩余的金属化层M1至M9是从底部金属化层M0朝着顶部金属化层M10按顺序垂直地堆叠的中间金属化层。尽管在该示例中PCB 200具有11个金属化层M0至M10，但是应当理解，PCB 200可以具有不同数目的金属化层。
PCB 200还包括成组的垂直的金属化过孔210(为易于说明而示出了一个)，其将顶部金属化层M10电连接到底部金属化层M0。通常，金属化层和过孔用于将数据信号从始发设备(例如，第一设备110)路由到目的地设备(例如，第二设备130)。在图示出的示例中，数据信号“s”从顶部金属化层M10的信号输入区域经由过孔210的上部分被路由到中间金属化层之一(例如，层M8)的信号输出区域。在许多情况下，可能期望经由上金属化层(例如，所图示的金属化层M10和M8)路由数据信号。
顶部金属化层M10下方和中间金属化层M8上方的中间金属化层M9的至少一部分用作接地平面，以将从信号输入到信号输出的信号路由路径基本上配置为微带。应当理解，沿着PCB 200的信号路由路径可以以其他方式来配置，诸如带状线、共面微带线、悬置微带线以及其他方式。作为示例，如果被配置为带状线，则数据信号中间金属化层位于两个接地平面中间金属化层的上方和下方。共面微带在数据信号金属化迹线的任一侧上都有两个接地平面，两个接地平面都形成在同一金属化层上。悬置微带具有可以是在数据信号金属化迹线的下方或上方的若干层的接地层。
在该配置中，中间金属化层M8下方的过孔210的一部分212(在本文中称为桩部)不服务于信号路由的目的，并且实际上可能对被路由的数据信号“s”产生不利的谐振效应。例如，如果中间金属化层M8与底部金属化层M0之间的桩部212的长度在落入数据信号“s”的频谱内的频率处是四分之一波长(λ/4)，则数据信号“s”在这种特定的频率处显示出陷波(notch)。
图11图示了针对PCB 200的信号路由配置的从信号输入到信号输出的插入损耗随频率的曲线图。y轴或垂直轴表示范围从曲线图的顶部处的0分贝(dB)到底部处的-25dB的插入损耗。x轴或水平轴表示从0千兆赫(GHz)到50千兆赫(GHz)的数据信号的频率。如图所示，在此示例中，中间金属化层M8与底部金属化层M0之间的桩部212的四分之一波长(λ/4)长度与约15GHz的频率相对应，这产生了信号输入与信号输出之间的超过“20dB”的标记为“m4”的插入损耗陷波。
实际上，数据信号“s”的一部分继续沿桩部212向下，然后反射离开底部金属化层M0以生成反射信号“r”。反射信号“r”与数据信号“s”在中间金属化层M8和过孔210的接合点处相消组合，以产生插入损耗陷波“m4”。陷波“m4”具有减少或甚至关闭数据信号“s”的数据眼的其他负面结果。
图3图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)300的截面图。PCB 300可以是垂直地沿着过孔210并且从信号输出朝着过孔210看的角度观察到的PCB200的截面图。在此示例中，PCB 300包括从PCB 300的顶部金属化层M10延伸到底部金属化层M0的成对过孔310-1和310-2。
成对信号“s1”和“s2”从顶部金属化层M10经由过孔310-1至310-2的上部分被路由到层M8处的成对的单独金属化迹线(被表示为其中带有点的正方形)。成对信号“s1”和“s2”可以是单独的单端信号，或者是差分信号的正分量和负分量，或者是第一差分信号的分量和第二差分信号的分量。这样，信号“s1”和“s2”可以以某种方式相关，以使得过孔310-1和310-2的位置相对地彼此接近。
如图所示，信号“s1”和“s2”的部分沿着过孔310-1和310-2的桩部312-1和312-2向下传播，并反射离开单独的底部金属化层焊盘M0以分别产生反射信号“r1”和“r2”。如图所示，反射信号“r1”和“r2”产生(如由反射信号“r1”和“r2”周围的椭圆所表示的)电磁场。由于桩部312-1和312-2在反射上彼此靠近，所以由反射信号“r1”和“r2”产生的电磁场彼此干扰。因此，除了对信号“s1”和“s2”的插入损耗和数据眼的不利影响之外，由于互相干扰的电磁场，桩部312-1和312-2的另一缺点是信号“s1”与“s2”之间所增加的串扰。
图4图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)400的截面图。用于减少与这种桩部相关联的负面影响的一种解决方案是通过反向钻孔来缩短桩部。反向钻孔是通过从PCB的底部钻入到桩部中以去除所限定长度的桩部来缩短桩部的工艺。PCB400是已经经历反向钻孔的PCB的一个示例。
如图所示，PCB 400包括具有桩部412的过孔410，该桩部412已经通过反向钻孔而被缩短。在该示例中，桩部412从中间金属化层M8延伸到中间金属化层M8下方的预定距离。在该示例中，桩部412延伸到与中间金属化层M6大致相同的水平。作为反向钻孔的结果，腔或钻孔420在桩部412下方被形成，并延伸到PCB 400的底部。因此，由于反向钻孔而被大幅缩短的桩部412的四分之一波长(λ/4)与高得多的频率相关联。因此，桩部412的反向钻孔导致将所得到的插入损耗陷波推至高于数据信号“s”的频谱的频率。
然而，这种反向钻孔使得PCB 400的制造复杂、费时且昂贵。附加地，由于过孔410可以被定位为彼此接近以有效地使用PCB的空间，所以反向钻孔可能是不可能的，因为孔将彼此相遇并且/或者它们将违反PCB制造可靠性规则。
图5图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)500的截面图。用于减少PCB的桩部的不利影响的另一方法是向PCB的底部处的桩部的末端添加端接电阻器，以便为沿桩部传向下传播的信号“s”提供负载。这减少了反射信号的强度，从而减少了由于反射信号引起的对数据信号的不利影响。PCB 500是已经通过此方法被配置的PCB的一个示例。
特别地，PCB 500包括从顶部金属化层M10延伸到底部金属化层M0的过孔510。如图所示，数据信号“s”从信号输入经由顶部金属化层M10、过孔510的上部分和中间金属化层M8传播到信号输出。还如图所示，数据信号“s”的一部分沿着过孔510的桩部部分512朝着底部金属化层M0向下传播。
在这种情况下，PCB 500还包括芯片电阻器520，芯片电阻器520的第一端子在底部金属化层M0的焊盘处电耦合到桩部512的下端，而第二端子则在底部金属化层M0的另一焊盘处耦合到接地端子。芯片电阻器520用作终端负载，以吸收沿中间金属化层M8下方的桩部512向下传播的数据信号“s”的一部分。这减少或消除了反射信号，以防止对朝着信号输出传播的数据信号“s”的不利影响。
端接电阻器方法的缺点是PCB 500可能包括大量的桩部。这将导致需要在PCB 500上安装的大量的芯片电阻器。类似于先前的方法，这将导致针对PCB 500的复杂、耗时且成本高昂的制造过程。附加地，由于邻近桩部之间的间隔以及每个芯片电阻器的大小，可能没有充足的PCB封装来可靠地或可能地安装所需的芯片电阻器。
图6图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)600的截面图。为了消除或减少从过孔610的底端离开的反射信号的强度，PCB 600包括电磁吸收材料620，电磁吸收材料620被附接到PCB的底部；并且特别地在过孔610的桩部612的正下方。正如在先前的实施方式中，数据信号“s”从信号输入经由顶部金属化层M10、过孔610的上部分、以及中间金属化层M8传播到信号输出。应当理解，数据信号“s”可以沿相反的方向传播，在这种情况下，信号输入是信号输出，信号输出是信号输入。在任一种情况下，数据信号“s”的一部分沿着桩部612向下朝着底部金属化层M0传播。
在这种情况下，电磁吸收材料620吸收(例如，转换成热)沿着桩部612向下传播到底部金属化层M0的数据信号“s”的一部分，从而消除或大幅减少反射信号的强度。因此，反射信号的强度的消除或减少产生了对朝着信号输出传播的数据信号“s”的较小的负面影响。特别地，由于电磁吸收材料620所致，先前与未补偿的PCB 200相关联的插入损耗陷波被大幅减少。
这在图11中示出，其中在信号输入与信号输出之间的数据信号“s”的插入损耗包括标记为“m5”的插入损耗陷波，与约-21dB处的插入损耗陷波“m4”相比，该插入损耗陷波在约15GHz处约为-11dB。这是插入损耗的大幅改进，并且还导致了更大的数据眼以及邻近桩部之间的串扰的减少。作为示例，电磁吸收材料620可以由聚苯乙烯电磁吸收材料(诸如由荷兰微波吸收器解决方案(DMAS)制造的材料MT-26或MT-24)制成。应当理解，其他类型的材料可以用于电磁吸收材料620。
图12图示了针对PCB 600的电磁吸收材料620和电介质(电绝缘)层的材料损耗因子和材料介电常数随频率变化的成对曲线图。在该示例中，电磁吸收材料620是由DMAS制造的MT-26材料并且PCB 600的电介质(电绝缘)材料是FR-4，FR-4是由编织的玻璃纤维布和阻燃的环氧树脂粘合剂组成的复合材料。应该理解的是，PCB600的电介质(电绝缘)层可以包括其他类型的电绝缘材料。
材料损耗因子曲线图具有表示范围从底部处的接近零(例如0.018)到顶部处的四(4)的电磁损耗的y轴或垂直轴。x轴或水平轴表示从0Hz到25GHz的频率。具有菱形形状点的曲线图表示针对PCB 600的FR-4电介质(电绝缘)材料的材料损耗因子。具有圆形点的曲线图表示针对MT-26电磁吸收材料620的材料损耗因子。
如图所示，在从0Hz到20GHz的频率范围内，FT-4材料的材料损耗因子基本上是平坦的，处于0.014，或者基本上非常低。这是期望的，因为期望PCB 600的电介质(电绝缘)层具有非常低的信号损耗性质，以在数据信号传播通过PCB 600时最小化数据信号的损耗。另一方面，MT-26材料的材料损耗因子在约3GHz-4GHz具有3-3.5的损耗因子(比FR4衰减约250倍)，并在约18GHz逐渐减小到约1(比FR4衰减约70倍)。MT-26材料的更高损耗是被期望的，以便吸收沿着桩部612向下传播到底部金属化层M0的数据信号“s”的部分，以防止或减少反射信号，该反射信号可能导致对从信号输入传播到信号输出的数据信号“s”的不利影响。
材料介电常数曲线图具有y轴或垂直轴，其表示范围从底部处的0到顶部处的七(7)的介电常数。x轴或水平轴表示从0Hz到25GHz的频率。具有正方形点的曲线图表示针对PCB 600的FR-4电介质(电绝缘)材料的介电常数。具有圆形点的曲线图表示针对MT-26电磁吸收材料620的介电常数。
如图所示，在从约0Hz至20GHz的频率范围内，FR-4材料的介电常数基本上恒定在约3.5。在从约2GHz至6GHz的频率范围内，MT-26材料的介电常数从近7急剧减小到约2，并且在从6GHz至18GHz的频率范围内基本上保持恒定在约2。为了减少所生成的反射信号，优选的是，电磁吸收材料620的介电常数尽可能地接近PCB600的电介质(电绝缘)层的介电常数。在此，在感兴趣的频率范围中差异约为1.5，这在许多应用中是可以接受的。
电磁吸收材料620可以被配置为材料片，该材料片被附接到在成组的桩部612的正下方的底部金属化层M0(尽管为了便于说明而示出了单个桩部612)。作为示例，电磁吸收材料620可以具有约0.5毫米(mm)的厚度，这导致插入损耗提高9.2dB并且数据眼宽度提高11％。应当理解，电磁吸收材料620的厚度和形状可以被调整用于与插入损耗、数据眼和/或串扰相关联的所期望的或最佳性能。
再次参考图6，中间金属化层M9处的接地平面可以具有将接地平面电连接到底部接地金属化层M0的接地过孔或桩部614和616。因此，电磁吸收材料也可以被附接到在桩部614和616的正下方的底部金属化层M0。
图7图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)700的截面图。PCB 700是PCB 600的变型。特别地，PCB 700包括成对的堆叠层720和730，成对的堆叠层720和730被附接到PCB 700的底部；特别地被附接到包括桩部712的过孔710的正下方的区域(尽管在更实际的应用中，堆叠层720和730在水平方向上连续延伸，以使得堆叠层720和730被直接放置在成组的桩部712的正下方，诸如接地过孔或电连接到中间金属化层M9和底部金属化层M0上的接地平面的桩部714和716)。
堆叠层的上层720用于产生在桩部712的沿PCB 700的电介质(电绝缘)材料的有效阻抗与下堆叠层730之间的过渡阻抗。类似于以上讨论的电磁吸收层620，下层730为电磁吸收材料。为了获得过渡阻抗，上层720可以被配置为具有在PCB 700的电介质(电绝缘)层的介电常数与电磁吸收材料730的介电常数之间的介电常数。作为示例，如果PCB 700的电介质(电绝缘)层是FR-4(其介电常数约为3.5)，并且电磁吸收材料730是MT-26(其介电常数约为2)，则上层720可以被配置为具有约为2.8的介电常数。
上层720的过渡阻抗函数产生桩部712的有效阻抗与电磁吸收材料730的有效阻抗之间更平滑的阻抗过渡。这导致沿桩部712被产生的反射信号的强度进一步降低。因此，反射信号(如果有的话)对从信号输入经由顶部金属化层M10、过孔710和中间金属化层M8传播到信号输出的数据信号“s”具有更少的不利影响。
图8图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)800的截面图。在该示例性实施方式中，PCB 800包括电磁吸收材料820，其同轴地围绕并附接到过孔810的在中间金属化层M8下方的一部分桩部812。电磁吸收材料820可以被配置为类似于本文描述的其他电磁吸收材料620和730。作为示例，电磁吸收材料820可以由诸如由DMAS制造的材料MT-26或MT-24之类的聚苯乙烯电磁吸收材料制成。
电磁吸收材料820吸收数据信号“s”的、沿着中间金属化层M8下方的桩部812向下传播的一部分。因此，电磁吸收材料820吸收(例如，转换成热量)数据信号“s”的、经由中间金属化层M8下方的桩部812传播的一部分，以减少或消除任何反射信号，如果数据信号“s”将不减弱地传播到底部金属化层M0，则将导致产生该反射信号。作为示例，电磁吸收材料820的厚度可以是20微米(μm)并且具有1.4mm的长度。应当理解，电磁吸收材料820的长度和厚度可以被调整用于所期望的或最佳的涉及插入损耗、数据眼和/或串扰的性能。
同样，这具有减少数据信号“s”从信号输入经由顶部金属化层M10、过孔810的上部分以及中间金属化层M8传播到信号输出时的插入损耗的益处。同样，如所讨论的，附加的益处包括更宽的数据眼和更少的邻近桩部之间的串扰。尽管在该示例中，仅示出了同轴地围绕桩部812的一部分的单个电磁吸收材料820，但是应当理解，PCB 800可以包括相似配置中的具有相应的电磁吸收材料820的其他桩部。
图9图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)900的截面图。PCB 900是PCB 600和PCB 800的先前实施例的组合。也就是说，PCB 900包括同轴地围绕并附接到过孔910的在中间金属化层M8下方的桩部912的一部分的电磁吸收材料920。附加地，PCB 900包括电磁吸收材料930，电磁吸收材料930被附接到PCB 900的底部；特别地，电磁吸收材料930在桩部912以及其他桩部的正下方，其他桩部包括接地过孔或电连接到中间金属化层M9和底部金属化层M0处的接地平面的桩部914和916。
电磁吸收材料920和930可以是相同的材料(例如，都由MT-26或MT-24制成)或可以是不同的材料。同样，如果PCB 900包括成组的桩部，则PCB包括分别同轴地附接到该组桩部的部分的成组的电磁吸收材料920。附加地，PCB 900可以包括一个或多个电磁吸收材料930，该电磁吸收材料930被附接在该组桩部正下方的PCB的底部。
图10图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)1000的截面图。PCB 1000是以上所讨论的PCB 700和PCB 800的实施方式的组合。也就是说，PCB 1000包括电磁吸收材料1020，该电磁吸收材料1020同轴地围绕并附接到过孔1010的在中间金属化层M8下方的桩部1012的一部分。附加地，PCB 1000包括附接到PCB 1000的底部的成组的堆叠层1030和1040；并且特别地，堆叠层1030和1040在桩部1012以及其他桩部的正下方，其他桩部包括接地过孔或电连接到中间金属化层M9和底部金属化层M0处的接地平面的桩部1014和1016。堆叠层包括阻抗过渡电介质层1030和电磁吸收层1040。阻抗过渡层1030可以具有在PCB 1000的电介质(电绝缘)层的介电常数与电磁吸收层1040的介电常数之间的介电常数。
电磁吸收材料1020和1040可以是相同的材料(例如，都由MT-26或MT-24制成)或可以是不同的材料。同样，如果PCB 1000包括成组的桩部，则成组的电磁吸收材料1020分别同轴地围绕该组桩部的部分。附加地，PCB 1000可以包括一个或多个堆叠层1030和1040，其在该组桩部的正下方被附接到PCB的底部。
图13A图示了根据本公开的另一方面的示例性差分传输线1300的立体图。差分传输线1300用于验证具有过孔桩部的差分传输线的仿真频率响应，该过孔桩部尚未通过引入电磁吸收材料而被补偿。
特别地，差分传输线1300包括分别在第一对差分传输线1310+和1310-的相应的第一端处形成的正差分信号输入Si+和负差分信号输入Si-。第一对传输线1310+和1310-可以形成在印刷电路板(PCB)的顶部或上金属化层上。第一(发送)差分设备(未示出)可以分别耦合到第一对差分传输线1310+和1310-的差分信号输入Si+和Si-。
差分传输线1300还包括分别电连接到第一对差分传输线1310+和1310-的第二端的第一对差分金属化过孔1320+和1320-。金属化过孔1320+和1320-向下延伸并与PCB的底部或下金属化层电接触。
差分传输线1300还分别包括第二对差分传输线1330+和1330-。第二对传输线1330+和1330-可以被形成在PCB的中间金属化层上，即顶部或上金属化层与底部或下金属化层之间的金属化层上。第二对传输线1330+和1330-包括分别电连接到第一对差分金属化过孔1320+和1320-的第一端。
差分传输线1300还包括第二对差分金属化过孔1340+和1340-，其从顶部或上金属化层延伸至底部或下金属化层。第二对差分传输线1330+和1330-包括分别电连接到第二对差分金属化过孔1340+和1340-的第二端。
差分传输线1300还分别包括第三对差分传输线1350+和1350-。第三对传输线1350+和1350-可以被形成在PCB的顶部或上金属化层上。第三对传输线1350+和1350-包括分别电连接到第二对差分金属化过孔1340+和1340-的第一端。第三对差分传输线1350+和1350-包括第二端，第二端可以分别用作差分信号输出So+和So-。第二(接收)差分设备(未示出)可以分别耦合到差分信号输出So+和So-。
由于差分传输线1300不包括耦合到金属化过孔1320+/1320-和1340+/1340-的桩部的电磁吸收材料，因此差分信号从差分输入Si+/Si-到差分输出So+/So-的传输导致差分传输线1300的频率响应中的陷波。
图13B图示了根据本公开的另一方面的差分传输线1300的示例性仿真和测量到的频率响应的曲线图。y轴或垂直轴表示从刻度的顶部处的0dB到底部处的-35dB的插入损耗。x轴或水平轴表示从左边远处的0Hz到右边远处的20GHz的频率。
该曲线图图示了差分传输线300的经仿真的频率响应与其经测量的频率响应基本上相同。因此，差分传输线300具有基本上平坦的频率响应，在0GHz至9GHz之间具有大约0dB至2.5dB的插入损耗。在9GHz到18GHz之间，差分传输线300的频率响应显示出陷波，该陷波具有在约13GHz处的峰值插入损耗。
如所讨论的，该陷波是由于传输线1330+和1330-附接到到过孔1320+/1320-和1340+/1340-下方的桩部引起的；其产生离开桩部的底部的反射差分信号，该信号沿桩部向上传播，并与从信号输入Si+/Si-传播到信号输出So+/So-的差分信号相消组合。如所讨论的，使用耦合到差分传输线300的桩部的电磁吸收材料将大幅减小陷波的深度，以使得传输线300的频率响应将不会显著影响差分信号从信号输入Si+/Si-到信号输出So+/So-的传输。
图14图示了根据本公开的另一方面的示例性印刷电路板(PCB)1400的侧视截面图。在该示例中，如所讨论的，PCB 1400正在经历沿过孔桩部的底部形成电磁吸收材料的过程。
PCB 1400包括插入在成组的电绝缘层之间的成组的金属化层，为了便于描述，其集体地被表示为1410。PCB 1400还包括向下延伸至金属化焊盘1430的桩部1420，金属化焊盘1430可以在PCB 1400的最低金属化层(例如，M0)上。附加地，PCB 1400包括一个或多个接地的金属化焊盘1440，其也可以在PCB 1400的最低金属化层(例如，M0)上。
为了形成耦合到桩部1420的电磁吸收材料1460，可以在接地焊盘1440之上沉积并图案化掩模层1450。然后，在金属化焊盘1430之上以及掩模层1450之上形成电磁吸收材料1460。作为示例，电磁吸收材料1460可以被喷涂在PCB 1400的底部之上，以在金属化焊盘1430和掩模层1450之上形成电磁吸收材料。例如，这种可喷涂的电磁吸收材料包括氨基甲酸酯、硅树脂或环氧树脂。掩模层1450之上的电磁吸收材料1460随后可以被去除，仅留下耦合至桩部1420的金属化焊盘1430之上的电磁吸收材料1460。
图15图示了根据本公开的另一方面的另一示例性印刷电路板(PCB)1500的侧视截面图。类似地，在该示例中，如所讨论的，PCB 1500正在经历沿过孔桩部的底部形成电磁吸收材料的过程。
PCB 1500包括插入在成组的电绝缘层之间的成组的金属化层，为了便于描述，其集体地被表示为1510。PCB 1500还包括向下延伸到金属化焊盘1530的桩部1520，金属化焊盘1530可以在PCB 1500的最低金属化层(例如，M0)上。附加地，PCB 1500包括一个或多个接地的金属化焊盘1540，其也可以在PCB 1500的最低金属化层(例如，M0)上。
然后，电磁吸收材料1550被形成在金属化焊盘1430之上以及接地的金属化焊盘1540之上。类似地，电磁吸收材料1550可以被喷涂在PCB 1500的底部之上以形成金属化焊盘1530和1540之上的电磁吸收材料。例如，这种可喷涂的电磁吸收材料包括氨基甲酸酯、硅树脂或环氧树脂。
图16图示了根据本公开的另一方面的制造印刷电路板(PCB)的示例性方法1600的流程图。
方法1600包括形成分别由成组的堆叠电绝缘层分隔开的成组的堆叠金属化层，其中该组堆叠金属化层包括上金属化层、下金属化层和中间金属化层(框1610)。
方法1600还包括形成电耦合到上金属化层、中间金属化层和下金属化层的过孔，其中上金属化层、过孔的在上金属化层与中间金属化之间的一部分以及中间金属化层被配置为在信号输入和信号输出之间路由数据信号(框1620)。
附加地，方法1600包括形成电磁吸收材料，该电磁吸收材料被配置为减少由数据信号沿着过孔的桩部向下传播并反射离开下金属化层而产生的反射信号的强度(框1630)。
提供了本公开的先前描述以使能本领域的任何技术人员制造或使用本公开。对本公开的各种修改对于本领域技术人员而言将是明显的，并且在不脱离本公开的精神或范围的情况下，本文所限定的一般原理可以被应用于其他变型。因此，本公开不旨在限于本文所描述的示例，而符合与本文所公开的原理和新颖特征相一致的最宽范围。

Claims (25)

1.一种印刷电路板(PCB)，包括：
成组的堆叠金属化层，分别由成组的堆叠电绝缘层分隔开，其中，所述成组的堆叠金属化层包括上金属化层、下金属化层和中间金属化层；
过孔，电耦合到所述上金属化层、所述中间金属化层和所述下金属化层；以及
电磁吸收材料，耦合到所述过孔。
2.根据权利要求1所述的PCB，其中，所述上金属化层、所述过孔的在所述上金属化层与所述中间金属化层之间的一部分、以及所述中间金属化层被配置为在信号输入和信号输出之间路由数据信号。
3.根据权利要求1所述的PCB，其中，所述电磁吸收材料被配置为减少由所述数据信号沿着所述过孔的桩部向下传播并反射离开所述下金属化层而产生的反射信号的强度。
4.根据权利要求3所述的PCB，其中，所述电磁吸收材料在所述桩部的正下方被附接到所述下金属化层。
5.根据权利要求3所述的PCB，其中，所述电磁吸收材料被附接到位于所述下金属化层与所述桩部正下方的所述电磁吸收材料之间的电介质材料，其中，所述电介质材料的介电常数在所述堆叠电绝缘层的介电常数与所述电磁吸收材料的介电常数之间。
6.根据权利要求3所述的PCB，其中，所述电磁吸收材料在所述桩部的一部分的周围被同轴地附接。
7.根据权利要求6所述的PCB，还包括第二电磁材料，所述第二电磁材料被附接到所述桩部正下方的所述下金属化层。
8.根据权利要求6所述的PCB，还包括第二电磁吸收材料，所述第二电磁吸收材料被附接到位于所述下金属化层与所述桩部正下方的所述第二电磁吸收材料之间的电介质材料，其中，所述电介质材料的介电常数在所述堆叠电绝缘层的介电常数与所述电磁吸收材料的介电常数之间。
9.根据权利要求1所述的PCB，还包括与所述上金属化层和所述中间金属化层相关联的接地平面，其中，所述电磁吸收材料耦合到所述接地平面。
10.根据权利要求1所述的PCB，其中，对于所述数据信号的频谱的至少一部分，所述电磁吸收材料的材料损耗因子大于所述堆叠电绝缘层的材料损耗因子。
11.根据权利要求1所述的PCB，其中，对于所述数据信号的频谱的至少一部分，所述电磁吸收材料的介电常数小于所述堆叠电绝缘层的介电常数。
12.根据权利要求1所述的PCB，其中，所述电磁吸收材料包括聚氨酯、硅树脂或环氧树脂。
13.一种制造印刷电路板(PCB)的方法，包括：
形成分别由成组的堆叠电绝缘层分隔开的成组的堆叠金属化层，其中，所述成组的堆叠金属化层包括上金属化层、下金属化层和中间金属化层；
形成电耦合到所述上金属化层、所述中间金属化层和所述下金属化层的过孔，其中，所述上金属化层、所述过孔的在所述上金属化层与所述中间金属化层之间的一部分、以及所述中间金属化层被配置为在信号输入和信号输出之间路由数据信号；以及
形成电磁吸收材料，所述电磁吸收材料被配置为减少由所述数据信号沿着所述过孔的桩部向下传播并反射离开所述下金属化层而产生的反射信号的强度。
14.根据权利要求13所述的方法，其中，形成所述电磁吸收材料包括将所述电磁吸收材料附接到所述桩部正下方的所述下金属化层。
15.根据权利要求13所述的方法，还包括将电介质材料附接到所述桩部正下方的所述下金属化层，其中，形成所述电磁吸收材料包括将所述电磁吸收材料附接到所述桩部正下方的所述电介质材料，其中，所述电介质材料的介电常数在所述堆叠电绝缘层的介电常数与所述电磁吸收材料的介电常数之间。
16.根据权利要求13所述的方法，其中，形成所述电磁吸收材料包括在所述桩部的一部分的周围同轴地附接所述电磁吸收材料。
17.根据权利要求16所述的方法，还包括将第二电磁材料附接到所述桩部正下方的所述下金属化层。
18.根据权利要求16所述的方法，还包括：
将电介质材料附接到所述桩部正下方的所述下金属化层；以及
将第二电磁吸收材料附接到位于所述桩部正下方的所述电介质材料，其中，所述电介质材料的介电常数在所述堆叠电绝缘层的介电常数与所述电磁吸收材料的介电常数之间。
19.根据权利要求13所述的方法，还包括将所述电磁吸收材料耦合到与所述上金属化层和所述中间金属化层相关联的接地平面。
20.根据权利要求13所述的方法，其中，形成所述电磁吸收材料包括选择如下材料：针对所述数据信号的频谱的至少一部分，该材料的材料损耗因子大于所述堆叠电绝缘层的材料损耗因子。
21.根据权利要求13所述的方法，其中，形成所述电磁吸收材料包括选择如下材料：针对所述数据信号的频谱的至少一部分，该材料的介电常数小于所述堆叠电绝缘层的介电常数。
22.根据权利要求13所述的方法，其中，形成所述电磁吸收材料包括在所述下金属化层之上喷涂电磁吸收材料。
23.根据权利要求13所述的方法，其中，所述电磁吸收材料包括聚氨酯、硅树脂或环氧树脂。
24.一种设备，包括：
第一装置，被配置为生成数据信号；
第二装置，被配置为接收所述数据信号；以及
印刷电路板(PCB)，包括：
成组的堆叠金属化层，分别由成组的堆叠电绝缘层分隔开，其中，所述成组的堆叠金属化层包括上金属化层、下金属化层和中间金属化层；
过孔，电耦合到所述上金属化层、所述中间金属化层和所述下金属化层，其中，所述上金属化层、所述过孔的在所述上金属化层与所述中间金属化层之间的一部分、以及所述中间金属化层被配置为将所述数据信号从所述第一装置路由到所述第二装置；以及
电磁吸收材料，被配置为减少由所述数据信号沿着所述过孔的桩部向下传播并反射离开所述下金属化层而产生的反射信号的强度。
25.根据权利要求24所述的设备，其中，所述电磁吸收材料包括聚苯乙烯材料。
CN201880085071.2A 2018-01-02 2018-12-11 具有耦合到电磁吸收材料的桩部的印刷电路板（pcb） Active CN111557124B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862612949P 2018-01-02 2018-01-02
US62/612,949 2018-01-02
US16/214,745 US10524351B2 (en) 2018-01-02 2018-12-10 Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material
US16/214,745 2018-12-10
PCT/US2018/064870 WO2019135862A1 (en) 2018-01-02 2018-12-11 Printed circuit board (pcb) with stubs coupled to electromagnetic absorbing material

Publications (2)

Publication Number Publication Date
CN111557124A true CN111557124A (zh) 2020-08-18
CN111557124B CN111557124B (zh) 2023-09-26

Family

ID=67057840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880085071.2A Active CN111557124B (zh) 2018-01-02 2018-12-11 具有耦合到电磁吸收材料的桩部的印刷电路板（pcb）

Country Status (7)

Country Link
US (1) US10524351B2 (zh)
EP (1) EP3735806A1 (zh)
KR (1) KR20200104313A (zh)
CN (1) CN111557124B (zh)
SG (1) SG11202004598QA (zh)
TW (2) TWI706696B (zh)
WO (1) WO2019135862A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11300605B2 (en) * 2018-05-22 2022-04-12 International Business Machines Corporation Printed circuit board performance evaluation techniques
WO2020166628A1 (ja) * 2019-02-13 2020-08-20 国立大学法人東京大学 回路基板、アンテナ素子、基板内蔵用ミリ波吸収体、及び、回路基板のノイズ低減方法
JP6744034B1 (ja) * 2019-03-19 2020-08-19 Ｎｅｃプラットフォームズ株式会社 スルーホールビアおよび回路基板
US11705390B2 (en) * 2019-03-27 2023-07-18 Intel Corporation Variable in-plane signal to ground reference configurations
JP7510332B2 (ja) 2020-10-23 2024-07-03 株式会社Subaru 電波吸収体及び航空機のインテークダクト

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5025211A (en) * 1989-12-20 1991-06-18 At&T Bell Laboratories Technique for reducing electromagnetic interference
DE19816230A1 (de) * 1997-04-11 1998-10-22 Advantest Corp Abschirmgehäuse
JP2000223883A (ja) * 1999-01-29 2000-08-11 Kyocera Corp 電波吸収材
CN1336793A (zh) * 2000-04-10 2002-02-20 株式会社日立制作所 电磁波吸收体、其制造方法和使用该电磁波吸收体的器具
JP2005012204A (ja) * 2003-05-28 2005-01-13 Nitta Ind Corp 電磁波吸収体
US20050039950A1 (en) * 2003-01-30 2005-02-24 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
CN1799290A (zh) * 2003-06-02 2006-07-05 日本电气株式会社 印刷电路板用小型转接传输线路及其设计方法
US20060237223A1 (en) * 2005-04-26 2006-10-26 Houfei Chen Absorbing boundary for a multi-layer circuit board structure
US7375290B1 (en) * 2006-10-11 2008-05-20 Young Hoon Kwark Printed circuit board via with radio frequency absorber
US20080121421A1 (en) * 2006-11-24 2008-05-29 Nec Corporation Printed circuit board
US20130252445A1 (en) * 2010-12-15 2013-09-26 3M Innovative Properties Company Electrical Connectors Including Electromagnetic Interference (EMI) Absorbing Material
CN103959927A (zh) * 2011-11-30 2014-07-30 加川清二 复合电磁波吸收片
CN104041200A (zh) * 2011-11-09 2014-09-10 桑米纳公司 具有用于较高带宽传输的嵌入式电光无源元件的印刷电路板
US20150366052A1 (en) * 2014-06-12 2015-12-17 Shaowu HUANG Reflected signal absorption in interconnect

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04150098A (ja) * 1990-10-12 1992-05-22 Nec Corp 電波吸収体
JP3610221B2 (ja) * 1998-01-27 2005-01-12 キヤノン株式会社 多層プリント配線基板
US6603080B2 (en) * 2001-09-27 2003-08-05 Andrew Corporation Circuit board having ferrite powder containing layer
US7204701B1 (en) 2004-03-08 2007-04-17 Sun Microsystems, Inc. Method and apparatus for reducing capacitively coupled radio frequency energy between a semiconductor device and an adjacent metal structure
US7350292B2 (en) * 2004-03-19 2008-04-01 Hewlett-Packard Development Company, L.P. Method for affecting impedance of an electrical apparatus
WO2005101941A1 (ja) * 2004-03-30 2005-10-27 Geltec Co., Ltd. 電磁波吸収体
US7501586B2 (en) * 2004-10-29 2009-03-10 Intel Corporation Apparatus and method for improving printed circuit board signal layer transitions
WO2007046271A1 (ja) * 2005-10-18 2007-04-26 Nec Corporation 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ
US7457132B2 (en) * 2005-10-20 2008-11-25 Sanmina-Sci Corporation Via stub termination structures and methods for making same
JP4930590B2 (ja) * 2006-10-13 2012-05-16 日本電気株式会社 多層基板
DE102007055291A1 (de) * 2006-11-22 2008-06-26 Nec Tokin Corp., Sendai Mehrschichtige gedruckte Leiterplatte
US8158892B2 (en) * 2007-08-13 2012-04-17 Force10 Networks, Inc. High-speed router with backplane using muli-diameter drilled thru-holes and vias
JP5187601B2 (ja) * 2007-12-25 2013-04-24 日本電気株式会社 差動コモンモード共鳴フィルタ
US8389870B2 (en) * 2010-03-09 2013-03-05 International Business Machines Corporation Coreless multi-layer circuit substrate with minimized pad capacitance
KR101926797B1 (ko) * 2012-07-31 2018-12-07 삼성전기주식회사 인쇄회로기판
US8643184B1 (en) * 2012-10-31 2014-02-04 Intel Corporation Crosstalk polarity reversal and cancellation through substrate material tuning
US10342142B2 (en) * 2017-07-28 2019-07-02 International Business Machines Corporation Implementing customized PCB via creation through use of magnetic pads

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5025211A (en) * 1989-12-20 1991-06-18 At&T Bell Laboratories Technique for reducing electromagnetic interference
DE19816230A1 (de) * 1997-04-11 1998-10-22 Advantest Corp Abschirmgehäuse
JP2000223883A (ja) * 1999-01-29 2000-08-11 Kyocera Corp 電波吸収材
CN1336793A (zh) * 2000-04-10 2002-02-20 株式会社日立制作所 电磁波吸收体、其制造方法和使用该电磁波吸收体的器具
US20050039950A1 (en) * 2003-01-30 2005-02-24 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
JP2005012204A (ja) * 2003-05-28 2005-01-13 Nitta Ind Corp 電磁波吸収体
CN1799290A (zh) * 2003-06-02 2006-07-05 日本电气株式会社 印刷电路板用小型转接传输线路及其设计方法
US20060237223A1 (en) * 2005-04-26 2006-10-26 Houfei Chen Absorbing boundary for a multi-layer circuit board structure
US7375290B1 (en) * 2006-10-11 2008-05-20 Young Hoon Kwark Printed circuit board via with radio frequency absorber
US20080121421A1 (en) * 2006-11-24 2008-05-29 Nec Corporation Printed circuit board
US20130252445A1 (en) * 2010-12-15 2013-09-26 3M Innovative Properties Company Electrical Connectors Including Electromagnetic Interference (EMI) Absorbing Material
CN104041200A (zh) * 2011-11-09 2014-09-10 桑米纳公司 具有用于较高带宽传输的嵌入式电光无源元件的印刷电路板
CN103959927A (zh) * 2011-11-30 2014-07-30 加川清二 复合电磁波吸收片
US20150366052A1 (en) * 2014-06-12 2015-12-17 Shaowu HUANG Reflected signal absorption in interconnect

Also Published As

Publication number Publication date
TW201937997A (zh) 2019-09-16
WO2019135862A1 (en) 2019-07-11
TWI706696B (zh) 2020-10-01
EP3735806A1 (en) 2020-11-11
TW202121936A (zh) 2021-06-01
US10524351B2 (en) 2019-12-31
KR20200104313A (ko) 2020-09-03
TWI780512B (zh) 2022-10-11
CN111557124B (zh) 2023-09-26
SG11202004598QA (en) 2020-07-29
US20190208619A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
CN111557124B (zh) 具有耦合到电磁吸收材料的桩部的印刷电路板（pcb）
KR101375938B1 (ko) 저전력, 고속 멀티-채널 유전체 웨이브가이드를 이용한 칩-대-칩 인터페이스
JP4371065B2 (ja) 伝送線路、通信装置及び配線形成方法
KR102000804B1 (ko) 고대역 전송을 위한 내장형 전자 광 수동 소자를 구비한 인쇄 회로 기판
US8044746B2 (en) Flexible interconnect cable with first and second signal traces disposed between first and second ground traces so as to provide different line width and line spacing configurations
US20100182105A1 (en) Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
US20110121922A1 (en) Flexible interconnect cable for an electronic assembly
US6602078B2 (en) Electrical interconnect having a multi-layer circuit board structure and including a conductive spacer for impedance matching
US10904997B2 (en) Printed circuit board, optical module, and optical transmission equipment
KR101693843B1 (ko) 마이크로스트립 회로 및 유전체 웨이브가이드를 이용한 칩-대-칩 인터페이스
CN107205308B (zh) 印刷电路板、光模块、以及传输装置
KR20120105264A (ko) 데이터 통신 선로 구조 및 데이터 통신 선로 설계 방법
JP2020017830A (ja) 積層基板に形成した高速差動伝送線路
JP5950764B2 (ja) プリント配線板
CN108684139A (zh) 一种电路板
JP6177349B2 (ja) 低電力、高速マルチ−チャネル誘電体ウェーブガイドを利用したチップツーチップインタフェース
US11744008B2 (en) Printed board and printed board assembly
JP2016207834A (ja) 印刷配線板
WO2023036320A1 (zh) 一种多层电路板、电路板组件及电子设备
Metz et al. Broadband dual-via architectures for multilayer PCB signal injection and intra-layer transition
KR20150044788A (ko) 저전력, 고속 멀티-채널 유전체 웨이브가이드를 이용한 칩-대-칩 인터페이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant