CN111554339A - 控制暂停模式的存储器控制器和方法 - Google Patents

控制暂停模式的存储器控制器和方法 Download PDF

Info

Publication number
CN111554339A
CN111554339A CN201911363378.7A CN201911363378A CN111554339A CN 111554339 A CN111554339 A CN 111554339A CN 201911363378 A CN201911363378 A CN 201911363378A CN 111554339 A CN111554339 A CN 111554339A
Authority
CN
China
Prior art keywords
suspend
pause
mode
memory device
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911363378.7A
Other languages
English (en)
Inventor
朴陞壎
金仁洙
金钟沅
文相权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111554339A publication Critical patent/CN111554339A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Abstract

公开了一种存储器控制器，被配置为控制存储器器件执行暂停操作。存储器控制器包括：处理器，被配置为当存储器器件正在执行编程/擦除操作时输出操作控制信号；以及暂停操作管理器，被配置为基于操作控制信号和暂停信息来输出暂停模式改变信息，其中，该处理器还被配置为控制存储器控制器，使得存储器控制器基于暂停模式改变信息输出暂停模式改变命令和暂停命令。

Description

控制暂停模式的存储器控制器和方法
相关申请的交叉参考
本申请要求于2019年2月12日在韩国知识产权局提交的韩国专利申请No.10-2019-0016356的权益，其主题通过引用合并于此。
技术领域
本发明构思涉及控制存储器系统中的存储器器件执行暂停模式的方法。这些方法可用于确定暂停操作的适当暂停模式。
背景技术
半导体存储器器件是通过使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)的半导体实现的存储器器件。半导体存储器器件可以大致分为易失性存储器器件和非易失性存储器器件。
非易失性存储器器件是即使在切断电源时也不擦除存储数据的存储器器件。非易失性存储器器件包括只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪存设备，相变随机-存取存储器(PRAM)、磁随机存取存储器(MRAM)、电阻随机存取存储器(ReRAM)、铁电随机存取存储器(FeRAM)等。闪存设备可以大致分为NOR型闪存设备和NAND型闪存设备。
发明内容
本发明构思的实施例提供可以用于控制存储器器件执行暂停操作的存储器控制器和方法。
根据本发明构思的一个方面，提供了一种存储器控制器，被配置为控制存储器器件执行暂停操作，该存储器控制器包括：处理器，被配置为提供操作控制信号和暂停信息；暂停操作管理器，被配置为响应于操作控制信号和暂停信息提供暂停模式改变信息，其中，处理器还被配置为响应于暂停模式改变信息提供暂停模式改变命令以及暂停命令。
根据本发明构思的另一方面，提供了一种由存储器控制器执行的控制方法，以控制存储器器件执行暂停操作。所述控制方法包括：在存储器器件正在执行编程/擦除(P/E)操作的同时从主机接收到读取请求，接收与暂停操作相关联的暂停信息，以及在暂停信息小于阈值时，将第一命令从存储器控制器传送给存储器器件，使得存储器器件使用取消模式执行暂停操作，否则在暂停信息不小于阈值时，将第二命令从存储器控制器传送给存储器器件，使得存储器器件使用进行中模式执行暂停操作。
根据本发明构思的另一方面，提供了一种由存储器控制器执行的控制方法，以控制存储器器件执行暂停操作。所述控制方法包括：从主机接收请求集，响应于读取请求，从主机接收读取请求，响应于暂停信息和请求集中的至少一个，从存储器器件接收与暂停操作相关联的暂停信息，将暂停操作的暂停模式确定为取消模式或进行中模式，并且响应于暂停模式的确定，将暂停命令和暂停模式改变命令中的至少一个传送给存储器器件。
根据本发明构思的另一方面，提供了一种非暂时性计算机可读记录介质，其中存储有用于执行控制方法的程序，该控制方法用于控制存储器器件执行暂停操作。所述控制方法包括：接收来自主机的请求集和读取请求，接收与暂停操作相关联的暂停信息，响应于暂停信息和请求集中的至少一个确定暂停操作的暂停模式，以及响应于确定的暂停模式将暂停模式改变命令传送给存储器器件。
根据本发明构思的另一方面，提供了一种存储器系统，包括：多个存储器芯片和存储器控制器，存储器控制器被配置为控制多个存储器芯片中的至少一个执行暂停操作。所述存储器控制器包括；处理器，被配置为当多个存储器芯片中的至少一个正在执行编程/擦除操作时输出操作控制信号；以及暂停操作管理器，被配置为基于操作控制信号和暂停信息输出暂停模式改变信息。处理器还被配置为控制存储器控制器，使得存储器控制器基于暂停模式改变信息输出暂停模式改变命令和暂停命令。
附图说明
通过阅读以下结合附图的详细描述，可以更清楚地理解本发明构思的实施例，其中：
图1是根据本发明构思的实施例的存储器系统的框图；
图2是进一步在一个实施例中示出根据本发明构思的实施例的图1的存储器控制器100的框图；
图3A和3B是进一步示出根据本发明构思的实施例的图1和2的暂停操作管理器130的框图；
图4是概述根据本发明构思的实施例的存储器器件的控制方法的流程图；
图5A是概述根据本发明构思的实施例的存储器器件的控制方法的流程图，图5B是进一步在一个示例中概述根据本发明构思的实施例的图5A的方法的阈值计算步骤和比较步骤的流程图；
图6A是概述根据本发明构思的实施例的用于存储器器件的控制方法的流程图，图6B和图6C是进一步示出根据本发明构思的实施例的各种暂停操作的相应数据流程图；
图7和图8是概述根据本发明构思的实施例的存储器器件的控制方法的相应流程图；
图9A是概述根据本发明构思的实施例的传送暂停模式改变信号的方法的流程图，图9B是概述根据本发明构思的实施例的设置暂停模式的方法的流程图；
图10是在一个示例中进一步示出根据本发明构思的实施例的存储器系统的操作的序列图；
图11A是根据本发明构思的实施例的存储器器件的框图，图11B是根据本发明构思的实施例的存储器块的电路图，图11C是根据本发明构思的实施例的存储器块的另一示例的电路图，图11D是图11C的存储器块的透视图，图11E是根据本发明构思的实施例的存储器平面和存储器芯片的框图；以及
图12是示出根据本发明构思的实施例的可以并入存储器系统的固态驱动器(SSD)存储系统的框图。
具体实施方式
在下文中，将参考附图以一些附加细节描述本发明构思的实施例。
图1是根据本发明构思的实施例的存储器系统10的框图。
参考图1，存储器系统10包括存储器控制器100、主机200和存储器器件300，其中存储器控制器100包括暂停操作管理器130。存储器控制器100、主机200和存储器器件300中的每一个可以不同地实现为一个或多个半导体芯片、半导体封装和/或半导体模块。例如，存储器控制器100可以实现为与主机200分离或相关联的应用处理器。
主机200可以不同地将数据操作请求REQ和相关联的地址ADDR传送给存储器控制器100。在与某些请求相关联的情况下，可以在存储器控制器100和主机200之间传送数据DTA(例如，读取数据和/或写入数据)。数据操作请求REQ可以包括分别与一个或多个读取操作、编程(或写入)操作和/或擦除操作相关联的读取请求REQ_r、编程(或写入)请求REQ_p和/或擦除请求REQ_e。
因此，存储器控制器100可以用于响应于主机200发出的各种请求来控制对存储器器件300的访问。本领域技术人员将认识到，存储器控制器100可以通过向存储器器件300不同地提供地址ADDR、命令CMD、控制信号等来在存储器器件300上执行读取、编程和/或擦除操作。也就是说，存储器控制器100可以响应于从主机200接收的读取请求REQ_r，控制存储器器件300读取存储器器件300中存储的数据DTA。存储器控制器100可以响应于从主机200接收的编程请求REQ_p，控制存储器器件300将数据DTA编程(或写入)到存储器器件300。并且存储器控制器100可以响应于从主机200接收的擦除请求REQ_e，控制存储器器件300擦除存储器器件300中存储的数据DTA。
存储器控制器100可以用于确定存储器器件300是否执行编程操作或执行擦除操作(以下称为“编程/擦除操作”或“P/E操作”)。例如，存储器控制器100可以在将编程命令CMD_p或擦除命令CMD_e传送给存储器器件300时确定存储器器件300正在执行P/E操作。或者，存储器控制器100可以在从主机200接收到编程请求REQ_p或擦除请求REQ_e时确定存储器器件300正在执行P/E操作。
在某些操作条件下，存储器控制器100可以将暂停命令CMD_sp传送给存储器器件300。例如，在由存储器器件300执行P/E操作期间，存储器控制器100可以在从主机200接收到读取请求REQ_r时将暂停命令CMD_sp传送给存储器器件300。在这方面，存储器控制器100和存储器器件300执行读取请求可以具有比进行中P/E操作的继续执行更高的操作优先级。因此，存储器器件300可以响应于暂停命令CMD_sp而暂停执行P/E操作。
存储器器件300和/或存储器控制器100可以被配置为根据多个暂停模式中的一个暂停模式选择性地执行暂停操作。例如，存储器器件300可以根据第一模式(例如，“取消模式”)或第二模式(例如，“进行中模式”)在存储器控制器的控制下执行暂停操作。因此，假设存储器器件300正在执行P/E操作，并且进一步假设从主机200接收到中断读取操作请求REQ_r，存储器控制器100可以向存储器器件300发出暂停命令CMD_sp。在接收到暂停命令CMD_sp时，存储器器件300可以根据适当选择的模式(例如，取消模式或进行中模式)执行暂停操作。如果选择取消模式，则在暂停执行P/E操作之后立即执行中断读取操作，而不管P/E操作的完成状态如何。相反，如果选择了进行中模式，则在完成P/E操作之后但在下一个操作开始之前执行中断读取操作。
此时应注意，取消模式和进行中模式的示例仅仅是示例性的。存在可以使用的各种不同的暂停模式，并且本发明构思的某些实施例在执行暂停操作时可以使用两种以上的模式。
可以由存储器控制器100控制用于请求的暂停操作的模式选择。在一种模式选择方法中，存储器控制器100可以将暂停模式改变命令CMD_md传送给存储器器件300。也就是说，存储器控制器100可以响应于从主机200接收的各种请求REQ来传送暂停模式改变命令CMD_md，以便暂停存储器器件300的操作。在某些实施例中，存储器器件300可以在从存储器控制器100接收的暂停模式改变命令CMD_md的不同指示不存在的情况下根据默认(或先前设定)模式(例如，第一模式、例如取消模式)执行请求的暂停操作。或者，存储器控制器100对暂停模式改变命令CMD_md的每一提供可以包括用于执行暂停操作的特定模式指定。
一旦暂停操作完成(例如，在已经完成中断读取操作并且请求的读取数据被返回到主机200之后)，存储器控制器100可以向存储器器件300提供恢复命令CMD_rs。响应于恢复命令CMD_rs，存储器器件300可以恢复执行暂停的P/E操作。
在本发明构思的某些实施例中，如图1中所示的一个实施例，暂停操作管理器130可以用于管理存储器系统10执行暂停操作。例如，暂停操作管理器130可以控制暂停模式改变命令CMD_md和/或恢复命令CMD_rs的定义和传输。也就是说，暂停操作管理器130可以基于与要由存储器器件300执行的所请求的暂停操作相关联的暂停信息来生成暂停模式改变信息(例如，图3A和图3B的info_md)，其中特定的暂停模式改变命令CMD_md可以由暂停操作管理器130生成的暂停模式改变信息来定义。暂停操作管理器130还可以用于管理从主机200接收的多个或连续的暂停请求(例如，“请求集”)。
暂停操作管理器130可以以硬件(例如，电路)、固件和/或软件(例如，存储在存储器控制器100中的程序)的各种方式实现。在完全或部分地以软件实现暂停操作管理器130的实施例中，暂停操作管理器130可以被实现为由处理器(例如，图2的120)执行的闪存转换层(FTL)的一部分或与其结合。
利用图1中所示的实施例，考虑到图1并且假设根据取消模式执行暂停操作，存储器器件300可以响应于读取请求REQ_r而快速地将读取数据DTA输出到存储器控制器100，从而保持针对存储器系统10的较高的读取服务质量(QoS)。然而，当存储器器件300在取消模式下重复执行暂停操作时，由于至少部分地执行P/E操作并随后取消，存储器单元(例如，图11A的MC)的可靠性可能随着时间的推移而降低。相反，当存储器器件300在进行中模式下重复执行暂停操作时，由于完成了P/E操作，所以存储器单元的整体可靠性降低得较少。然而，与使用取消模式来执行暂停操作相比，当使用进行中模式执行大量暂停操作时，存储器器件300的整体操作速度降低。
鉴于前述内容，本发明构思的某些实施例提供了一种能够结合一个或多个存储器器件执行暂停操作的存储器控制器，使得可以实现改进的读取QoS、更可靠的存储器系统性能和足够快的数据传输速度。该结果可以通过使用由存储器控制器生成的暂停模式改变命令CMD_md动态地定义暂停操作的操作模态来实现，其中可以根据接收到的请求集和/或适当的暂停模式改变信息来进行暂停模式改变命令CMD_md的定义。
再次参考图1，主机200可以使用一个或多个接口协议(例如通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-快速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小磁盘接口(EDSI)防议、集成驱动电子(IDE)协议、移动行业处理器接口(MIPI)协议、通用闪存(UFS)协议等)与存储器控制器100交换数据。
存储器器件300可以包括一种或多种类型的非易失性存储器，例如闪存、磁RAM(MRAM)、铁电RAM(FeRAM)、相变RAM(PRAM)或电阻RAM(ReRAM)。备选地或另外地，存储器器件300可以包括一种或多种类型的易失性存储器，例如动态RAM(DRAM)，包括双倍数据速率同步DRAM(DDR SDRAM)、低功率DDR SDRAM(LPDDR SDRAM)、图形DDR SDRAM(GDDR SDRAM)、Rambus DRAM(RDRAM)等。在下文中，为了便于描述，将存储器器件300描述为非易失性存储器器件。
图2是进一步在一个示例中示出根据本发明构思的实施例的图1的存储器控制器100的框图。
参考图1和图2，存储器控制器100包括主机接口110、处理器120、暂停操作管理器130、内部存储器140、总线150和存储器接口160。本领域技术人员将理解，存储器控制器100还可以包括各种组件，例如命令生成模块，其可配置为生成用于控制存储器器件300的操作的各种命令CMD。
主机接口110提供存储器控制器100和主机200之间的接口。存储器控制器100和主机200可以使用一个或多个接口协议经由一个或多个接口以各种方式交换数据DTA、地址ADDR、命令CMD和/或请求REQ_。
处理器120可用于控制存储器控制器100的整体操作。处理器120可以包括中央处理单元(CPU)、控制逻辑单元和/或微处理器单元。在某些实施例中，处理器120可以驱动控制存储器控制器100的固件，其中固件可以被加载到内部存储器140。
处理器120可以包括多个CPU或多个核。例如，处理器120可以包括至少一个主机核(HCore)和至少一个FTL核(FCore)，其中HCore可以从主机接口110接收请求集。另外，HCore可以解析请求集并将相应的请求REQ分发给相应的FCore。响应于所接收的请求REQ，FCore可以用于控制存储器器件300执行读取、编程或擦除操作。存储器控制器100可以输出与在FCore的控制下执行的操作相关联的一个或多个命令CMD。例如，存储器控制器100可以响应于由FCore执行的读取操作输出读取命令CMD_r。
暂停操作管理器130可以用于生成控制存储器器件300执行暂停操作的数据和信号。在这方面，暂停操作管理器130可以确定用于定义(或改变)暂停操作的模式的暂停信息。可以根据从主机200接收的请求REQ和与存储器器件300相关联的操作状态信息来进行该确定。例如，如上所述，存储器控制器100可以响应于暂停信息，将暂停模式改变命令CMD_md、暂停命令CMD_sp和/或恢复命令CMD_rs不同地传送给存储器器件300。下面将以一些附加细节描述暂停操作管理器130的示例实施例。
内部存储器140可以用于存储与存储器控制器100的整体操作相关联的各种数据。内部存储器140可以使用高速易失性存储器(例如DRAM或静态RAM(SRAM))实现。
总线150可以用作存储器控制器100的前述组件之间的信号通信信道。如本领域技术人员将理解的，总线150可以根据一个或多个总线协议进行各种配置和操作。
图3A和3B是进一步示出根据本发明构思的实施例的处理器120和暂停操作管理器130之间的示例性操作关系的相应框图。
参考图3A，处理器120可以将队列信息info_que、暂停信息info_sp、命令信息info_CMD和/或操作控制信号sig_op传送(即，传输)给暂停操作管理器130。作为响应，暂停操作管理器130可以基于接收的队列信息info_que、暂停信息info_sp、命令信息info_CMD或操作控制信号sig_op中的至少一个将暂停模式改变信息info_md传送给处理器120。
参考图1、图3A和图3B，队列信息info_que可以用于指示处理器从主机200接收到的请求REQ的排队。处理器120和/或暂停操作管理器130可以响应于排队的请求生成各种命令CMD并将其提供给存储器器件300。在这方面，队列信息info_que可以全部或部分地包括请求集。也就是说，排队的请求可以与请求集对应。因此，队列信息info_que可以定义或指示排队请求的数量、请求的处理顺序、各种请求之间的优先级、和/或存储器器件300响应于请求要执行的各种操作的性质(例如，数据操作的性质，例如读取、编程和擦除操作)。数据操作的定义可以包括与读取/编程/擦除操作相关联的读取/编程数据和/或地址。因此，根据排队请求的性质，队列信息info_que可以包括(1)排队擦除请求相关信息que_e；(2)排队编程请求相关信息que_p；和(3)排队读取请求相关信息que_r。
暂停信息info_sp可以用于确定(或计算)要由存储器器件300执行的暂停操作的性质和定时。这里，暂停操作管理器130可以从处理器120和/或可以经由存储器接口160从存储器器件300接收暂停信息info_sp。参见例如图2。暂停信息info_sp可以包括：与暂停操作关联的地址ADDR；读取时间T_r；和关于暂停操作而分配的暂停维持时间T_sp，以及分配给存储器器件300的最大读取操作时间T_rmx，在最大读取操作时间T_rmx期间可以暂停P/E操作。(在该上下文中，出于解释的目的，假设存储器器件300在暂停P/E操作之后响应于读取请求REQ_r执行读取操作)。
命令信息info_CMD可以定义或指示响应于排队的请求从存储器控制器100传送给存储器器件300的各种命令CMD。
考虑到前述内容，当存储器控制器100传送适当的命令CMD时，暂停操作管理器130可以接收命令信息info_CMD。也就是说，当存储器控制器100将读取命令CMD_r传送给存储器器件300“x”次时，暂停操作管理器130可以接收读取命令相关信息info_CMD_rx次，或者当存储器控制器100将暂停命令CMD_sp传送给存储器器件300“y”次时，暂停操作管理器130可以接收暂停命令相关信息info_CMD_sp y次。
因此，处理器120可以将命令信息info_CMD传送给暂停操作管理器130，命令信息info_CMD包括与每个命令CMD的传输数量有关的信息。也就是说，暂停操作管理器130可以基于命令信息info_CMD标识传送的读取命令CMD_r、编程命令CMD_p、擦除命令CMD_e、暂停命令CMD_sp和/或恢复命令CMD_rs的数量。
操作控制信号sig_op可以用作暂停操作管理器130的使能信号，使得暂停操作管理器130输出暂停模式改变信息info_md。例如，当处理器120可以在从主机200接收到读取请求REQ_r时确定存储器器件300当前正在执行P/E操作。因此，处理器120可以将操作控制信号sig_op传送给暂停操作管理器130，于是暂停操作管理器130可以确定是否响应于操作控制信号sig_op改变由存储器器件300执行的暂停操作的模式，并提供对应的暂停模式改变信息info_md。
参考图3B中所示的发明构思的一个实施例，暂停操作管理器130可以包括计数器131、阈值生成器132和比较器133。
阈值生成器132可以用于基于que信息info_que、暂停信息info_sp和/或命令信息info_CMD来提供阈值“th”。例如，阈值th可以基于表征存储器器件300的读取QoS和写入匮乏(starvation)的性能数据以及存储器器件300中的存储器单元的可靠性。
比较器133可用于提供通过将阈值th与根据que信息info_que和暂停信息info_sp中的至少一个信息计算的值进行比较而生成的暂停模式改变信息info_md。例如，比较器133可以在计算值小于阈值th时提供指示取消模式的暂停模式改变信息info_md，或者当计算值大于或等于阈值th时指示进行中模式的暂停模式改变信息info_md。
在本发明构思的某些实施例中，比较器133可以用于通过将基于暂停信息info_sp计算的值与阈值th进行比较来确定暂停模式。例如，比较器133可以通过将阈值th与在暂停操作期间要由存储器器件300执行的读取操作的读取时间T_r进行比较来确定暂停模式。这里，阈值th可以是在暂停操作期间分配给存储器器件300的最大读取操作时间T_rmx。也就是说，用于读取操作的读取时间T_r可以是用于在暂停操作期间执行的总读取操作的时间T_r1。在这种情况下，比较器133可以通过将时间T_r1与最大读取操作时间T_rmx进行比较来输出指示取消模式或进行中模式的暂停模式改变信息info_md。
作为本发明构思的其他实施例，暂停操作管理器130还可以包括乘法器134，其中乘法器134可以用于提供在暂停操作期间执行的总读取操作所需的时间T_r1。这里，乘法器134可以将存储器控制器100已经传送读取命令CMD_r的次数“ct_r”乘以响应于每个读取命令CMD_r而由存储器器件300执行的读取操作所需的时间段T_r0。然后，乘法器134可以提供时间T_r1作为存储器系统性能的定义特性，并且比较器133可以根据该计算(即比较)出的特性输出指示(例如)取消模式或进行中模式的暂停模式改变信息info_md。
作为本发明构思的另一实施例，比较器133可以基于排队的擦除请求相关信息que_e、排队的编程请求相关信息que_p和排队的读取请求相关信息que_r来获取每个队列中包括的请求REQ的数量。例如，当队列中包括的读取请求与编程请求和擦除请求的比率大于阈值时，比较器133可以输出指示进行中模式的暂停模式改变信息info_md。作为另一示例，当读取请求的数量与队列中占用的请求REQ的数量的比率大于阈值时，比较器133可以输出指示进行中模式的暂停模式改变信息info_md。
作为本发明构思的又一实施例，当暂停命令传送ct_sp的数量大于或等于阈值th时，比较器133可以输出指示进行中模式的暂停模式改变信息info_md。在这种情况下，计数器131可以基于暂停命令相关信息info_CMD_sp输出暂停命令传送ct_sp的数量。这里，暂停命令传送ct_sp的数量可以与传送给存储器器件300的暂停命令CMD_sp的数量相同。
作为本发明构思的又一实施例，在用于执行暂停操作的暂停维持时间T_sp大于或等于阈值时，比较器133可以提供指示进行中模式的暂停模式改变信息info_md。
鉴于前述内容，存储器控制器100可以需要或可以不需要基于暂停模式改变信息info_md来传送暂停命令CMD_sp。例如，假设取消模式被设置为由存储器器件300执行的暂停操作的默认模式，存储器控制器100不需要在默认模式选项有效的条件下传送暂停模式改变命令CMD_md。再次假设仅使用两种模式用于暂停操作(例如，取消和进行中)，当性能条件保证在进行中模式下执行暂停操作时，可以仅要求存储器控制器100传送暂停命令CMD_sp和/或暂停模式改变命令CMD_md。在这方面，处理器120可以控制存储器控制器100，使得存储器控制器100响应于暂停模式改变信息info_md传送暂停命令CMD_sp和暂停模式改变命令CMD_md中的至少一个命令。
图4是概述根据本发明构思的实施例的图1的存储器系统10的存储器器件300的控制方法的流程图。
这里，存储器控制器100可以从主机200接收读取请求REQ_r(S110)，并且存储器控制器100可以确定存储器器件300当前是否正在执行P/E操作(S120)。例如，存储器控制器100可以在将编程命令CMD_p或擦除命令CMD_e传送给存储器器件300时，或者在接收到来自主机200的编程请求REQ_p或擦除请求REQ_e时确定存储器器件300当前是否正在执行P/E操作。当确定存储器器件300当前正在执行P/E操作时，存储器控制器100将模式适当的暂停命令传送给存储器器件300。
为此，存储器控制器100可以计算用于确定暂停模式的阈值th(S130)。如上所述，阈值th可以是用于确定暂停模式的值，其确保高读取QoS和组成存储器单元的持续可靠性。上面已经参考图3B描述了计算阈值th的一种方法。
一旦已经计算出阈值th，存储器控制器100就接收暂停信息info_sp，并将接收到的暂停信息info_sp与阈值th进行比较(S140)。如上所述，暂停信息info_sp和阈值th可以是相关信息(例如，相关时间值)。在本发明构思的某些实施例中，暂停信息info_sp可以包括在暂停操作期间执行读取操作所需的读取时间T_r，并且阈值th可以是分配给执行暂停操作的最大读取操作时间T_rmx。备选地，暂停信息info_sp和阈值th可以是通过对请求(例如，读取请求)的数量或传送的命令(例如，读取、编程和/或擦除命令)的数量进行计数而确定的值。
在确定暂停信息info_sp小于阈值th时(S140＝是)，存储器控制器100可以将命令CMD传送给存储器器件300，使得存储器器件300在取消模式中执行暂停操作(S150)。否则，在确定暂停信息info_sp不小于阈值th时(S140＝否)，存储器控制器100可以将命令CMD传送给存储器器件300，使得存储器器件300在进行中模式中执行暂停操作。
根据本发明构思的某些实施例，在传送用于在进行中模式中执行暂停操作的命令CMD之后，可以传送另一命令CMD以将用于暂停操作的默认模式恢复为(例如)取消模式。
图5A是概述根据本发明构思的实施例的存储器器件300的控制方法的另一流程图。与图4的方法相比较，仅方法步骤S141(代替上述的方法步骤S140)与图5A中的方法不同。
参考图5A，当在暂停操作期间执行读取操作所需的读取时间T_r小于阈值th时，存储器控制器100可以将命令CMD传送给存储器器件300，使得存储器器件300使用取消模式执行暂停操作。
如上所述，在取消模式中的读取QoS可以比在进行中模式中的读取QoS更高，但是在进行中模式中构成的存储器单元的可靠性可以比在取消模式中的可靠性更高。因此，当读取时间T_r相对较短时，执行的取消模式暂停操作的对应数量也可以较小，并且对存储器单元可靠性没有很大的负担。在这些条件下，应该保持高读取QoS，并且存储器控制器100应该控制存储器器件300的操作，使得使用取消模式执行暂停操作(S150)。
然而，当读取时间T_r不小于阈值th时，存储器控制器100将命令CMD传送给存储器器件300，使得存储器器件300使用进行中模式执行暂停操作(S160)。同样，命令CMD可以包括暂停命令CMD_sp和暂停模式改变命令CMD_md。因此，当读取时间T_r相对较长时，执行的取消模式暂停操作的对应数量可以较大。因此，假设正在执行的数据操作是编程操作，那么写入匮乏可能较严重，并且存储器系统10的数据操作的总体速度可能显著降低。另外，存储器单元的可靠性可能降低，因此，当在暂停操作期间执行读取操作所需的读取时间T_r较长时，存储器控制器100可以控制存储器器件300使得存储器器件300使用进行中模式执行暂停操作。
图5B是在一个示例中进一步示出根据本发明构思的实施例的在图4和图5A的方法中计算阈值th(S130)和确定(例如，比较)阈值th与暂停信息(S140)的方法的另一流程图。
参考图5B，存储器控制器100可以获取存储器器件300的最大读取操作时间T_rmx(S130_1)。最大读取操作时间T_rmx可以包括在阈值th中。例如，存储器控制器100可以从存储器器件300接收关于最大读取操作时间T_rmx的信息，并且基于接收的信息获取最大读取操作时间T_rmx。
最大读取操作时间T_rmx可以是存储器器件300可以在暂停编程操作或擦除操作的同时执行读取操作的最大时间。因为存储器器件300必须在暂停操作之后执行恢复操作，所以不能无限地暂停编程操作或擦除操作。因此，存储器器件300可以仅在预定时间内根据读取请求REQ_r执行读取操作。
存储器控制器100可以获取在暂停操作期间的读取命令CMD_r的传输数量(S141_1)。例如，存储器控制器100可以基于传送给存储器器件300的编程命令CMD_p和擦除命令CMD_e来指示存储器器件300执行暂停操作的时间。存储器控制器100可以获取存储器控制器100已经在存储器器件300已经执行暂停操作的时间传送的读取命令CMD_r的数量。
存储器控制器100可以获取已经针对每个读取命令CMD_r执行读取操作的时间(S141_2)。例如，存储器器件300可以将关于数据操作的各种信息传送给存储器控制器100，并且该信息可以包括已经针对每个读取命令CMD_r执行读取操作的时间。
存储器控制器100可以计算由存储器器件300执行的读取时间，并将计算的读取时间与最大读取操作时间T_rmx进行比较(S141_3)。在这种情况下，存储器控制器100可以通过将已经在操作S141_1中获取的暂停操作期间的读取命令CMD_r的传输数量乘以已经针对每个读取命令CMD_r执行读取操作的时间(已经在操作S141_2中获取)来计算由存储器器件300执行的读取时间。
存储器控制器100可以将计算的时间与最大读取操作时间T_rmx进行比较。当计算的时间小于最大读取操作时间T_rmx时，存储器控制器100可以将命令CMD传送给存储器器件300，使得存储器器件300在取消模式下执行暂停操作。否则，当计算的时间大于或等于最大读取操作时间T_rmx时，存储器控制器100可以将命令CMD传送给存储器器件300，使得存储器器件300在进行中模式下执行暂停操作。
图6A是概述根据本发明构思的实施例的图1的存储器系统10的存储器器件300的控制方法的另一流程图。
这里，存储器控制器100可以从主机200接收读取请求REQ_r和请求集(S111)，其中请求集可以包括多个请求REQ。
作为响应，存储器控制器100可以确定存储器器件300当前是否正在执行P/E操作(S120)。当存储器器件300未执行P/E操作时(S120＝否)，存储器控制器100不需要向存储器器件300发出命令以执行暂停操作。
然而，当确定存储器器件300当前正在执行P/E操作时(S120＝是)，存储器控制器100向存储器器件300发出命令以执行暂停操作。为此，存储器控制器100可以分析所接收的请求(S125)。这里，存储器控制器100可以从主机200接收请求集或排队的请求集。队列可以包括编程请求REQ_p、擦除请求REQ_e和/或读取请求REQ_r。作为响应，存储器控制器100可以根据排队的请求REQ的相应优先级将对应的一组命令CMD顺序地传送给存储器器件300。
然后，存储器控制器100可以计算阈值th(S130)。例如，存储器控制器100可以基于排队的请求的总数、队列的数量、存储器控制器100处理每个读取请求REQ_r的速度和/或存储器器件300中包括的各个单元的数量(例如，芯片、存储块、平面、页等的数量)来计算阈值th。
然后，存储器控制器100可以将紧急(或高优先级)接收到的读取请求的数量REQ_r与接收到的擦除请求REQ_e和/或编程请求REQ_p的数量R的比率与阈值th(S142)进行比较。
存储器控制器100可以控制存储器器件300，使得当读取请求REQ_r与擦除请求REQ_e和编程请求REQ_p的比率小于阈值th时(S150），存储器器件300使用取消模式执行暂停操作。否则，存储器控制器100可以控制存储器器件300，使得存储器器件300在进行中模式中执行暂停操作(S160)。
参考上述操作S142、S150和S160，擦除请求REQ_e、编程请求REQ_p和/或读取请求REQ_r可以占用存储器控制器100从主机200接收的队列。这里，当读取请求REQ_r占据队列的相对较小部分时，存储器器件300将执行少量读取操作，因此，降低存储器单元可靠性的风险较小。因此，存储器器件300可以使用取消模式执行暂停操作。
然而，当读取请求REQ_r占据队列的相对较大部分时，降低存储器单元可靠性的风险相对较大，因此，存储器器件300可以使用进行中模式执行暂停操作。
图6B是在一个示例中进一步示出根据本发明构思的实施例的使用取消模式执行的暂停操作的数据流程图。
参考图6B，第一队列QUE1可以包括从主机200接收的请求REQ，请求REQ包括多个编程请求，例如，第一到第五编程请求REQ_p1至REQ_p5、第一擦除请求REQ_e1和第一读取请求REQ_r1。第一读取请求REQ_r1可以具有比多个编程请求REQ_p1至REQ_p5和第一擦除请求REQ_e1更高的优先级。
根据本发明构思的实施例，存储器控制器100可以从主机200顺序地接收第一编程请求REQ_p1、第二编程请求REQ_p2、第一擦除请求REQ_e1、第三编程请求REQ_p3、第四编程请求REQ_p4和第五编程请求REQ_p5。
根据本发明构思的实施例，存储器控制器100可以分别在第一时间t1、第二时间t2和第三时间t3传送第一编程命令CMD_p1、第二编程命令CMD_p2和第一擦除命令CMD_e1。存储器控制器100可以基于第一读取请求REQ_r1在第四时间t4传送暂停命令CMD_sp和第一读取命令CMD_r1。
根据本发明构思的实施例，存储器器件300可以响应于接收的暂停命令CMD_sp而取消正在执行的第一擦除操作OP_e1的全部或一部分，并且可以响应于接收的第一读取命令CMD_r1执行第一读取操作OP_r1。当第一读取操作OP_r1完成时，存储器控制器100可以将恢复命令CMD_rs传送给存储器器件300。响应于接收到的恢复命令CMD_rs，存储器器件300可以恢复整个取消的第一擦除操作OP_e1或第一擦除操作的取消部分OP_e1_1。
作为另一示例，存储器器件300可以取消已经完全执行的第一编程操作OP_p1和第二编程操作OP_p2并且取消正在执行的第一擦除操作OP_e1，以及可以响应于首先接收的读取命令CMD_r1执行第一读取操作OP_r1。当第一读取操作OP_r1完成时，存储器控制器100可以将恢复命令CMD_rs传送给存储器器件300。响应于接收到的恢复命令CMD_rs，存储器器件300可以恢复取消的第一编程操作OP_p1、第二编程操作OP_p2和第一擦除操作OP_e1。
图6C是进一步示出根据本发明构思的实施例的使用进行中模式执行暂停操作的一个示例的数据流程图。
在先前图6B描述中的上下文中参考图6C，第二队列QUE2可以包括从主机200接收的请求REQ、包括多个编程请求的请求REQ(例如，第六到第八编程请求REQ_p6到REQ_p8)、第二擦除请求REQ_e2，以及多个读取请求(例如，第二到第四读取请求REQ_r2到REQ_r4)。多个读取请求REQ_r2至REQ_r4可以具有比多个编程请求REQ_p6至REQ_p8和第二擦除请求REQ_e2更高的优先级。
根据本发明构思的实施例，存储器控制器100可以从主机200顺序地接收第六编程请求REQ_p6、第二擦除请求REQ_e2、第七编程请求REQ_p7和第八编程请求REQ_p8。
根据本发明构思的实施例，存储器控制器100可以在时间t5传送第六编程命令CMD_p6。存储器控制器100可以在时间t6传送第二擦除命令CMD_e2。存储器控制器100可以基于第二至第四读取请求REQ_r2至REQ_r4在时间t7传送暂停命令CMD_sp和第二至第四读取命令CMD_r2至CMD_r4。
根据本发明构思的实施例，响应于接收的暂停命令CMD_sp，存储器器件300可以在完成执行第二擦除操作之后执行第二至第四读取操作OP_r2至OP_r4。也就是说，可以以进行中的方式而不是取消方式来执行暂停操作。此后，当第四读取操作OP_r4完成时，存储器控制器100可以将恢复命令CMD_rs传送给存储器器件300。响应于接收的恢复命令CMD_rs，存储器器件300可以根据其余的请求(例如，第七和第八编程请求REQ_p7和REQ_p8)进行数据操作(例如，第七和第八编程操作OP_p7和OP_p8)。
比较图6B和6C，与第二队列QUE2相比，第一队列QUE1具有编程请求REQ_p和擦除请求REQ_e的数量与读取请求REQ_r的数量的比率更高的比率。当读取请求REQ_r的数量较小时，存储器控制器100可以控制存储器器件300，使得存储器器件300在取消模式中执行暂停操作(如图6B所示)，以提高读取QoS。然而，当读取请求REQ_r的数量较大时，存储器控制器100可以控制存储器器件300，使得存储器器件300在进行中模式中执行暂停操作(如图6C所示)，以通过写入匮乏减少来提高整个系统的读取QoS和存储器单元的可靠性。
图7和8是总结根据本发明构思的实施例的用于图1的存储器系统10的存储器器件300的各种控制方法的相应流程。在以下描述中，将仅着重描述各种方法实施例之间与参考图4描述的实施例的不同之处。
参考图7，假设存储器控制器已获得指示存储器器件300在预定时间段或间隔上已经执行暂停操作的次数的信息(例如，计数的暂停命令的数量)。存储器控制器100还计算阈值th(S130)，其指示存储器器件300可以在预定时间段期间适当地执行暂停操作的最大次数。
确定计数的暂停命令CMD_sp的数量是否小于阈值th(S143)。如果计数的暂停操作的数量小于阈值th(S143＝是)，则存储器控制器100可以将命令CMD传送给存储器器件300，使得存储器器件300使用取消模式执行暂停操作(S150)。在这种情况下，命令CMD可以包括暂停命令CMD_sp。
然而，如果计数的暂停操作的数量不小于阈值th(S143＝否)，则存储器控制器100可以将命令CMD传送给存储器器件300，使得存储器器件300使用进行中模式执行暂停操作(S160)。在这种情况下，命令CMD可以包括暂停命令CMD_sp和暂停模式改变命令CMD_md。
根据本发明构思的实施例，计数的暂停命令ct_sp的数量可以是通过标识存储器控制器100已经传送暂停命令CMD_sp的次数而获得的值，或者是通过标识存储器器件300已经接收的暂停命令CMD_sp的次数而获得的值。
然后，响应于通过操作S150或操作S160传送的暂停命令CMD_sp，存储器控制器100可以增加(或增大)计数的暂停命令ct_sp的数量。换句话说，存储器控制器100可以执行与暂停命令CMD_sp的传送相关联的向上计数操作。
参考图8，存储器控制器100可以从存储器器件300接收关于暂停维持时间的信息(S127)。这里，暂停维持时间可以包括执行暂停操作所需的暂停维持时间T_sp和分配给存储器器件300以在内部执行暂停操作的最大时间。
在此上下文中，存储器控制器100可以计算阈值th，该阈值th标识存储器器件300可以在内部执行暂停操作的最大时间(S130)。
当暂停维持时间T_sp小于阈值th时(S144＝是)，存储器控制器100可以将命令CMD传送给存储器器件300，使得存储器器件300使用取消模式执行暂停操作(S150)。在这种情况下，命令CMD可以包括暂停命令CMD_sp。
然而，当暂停维持时间T_sp不小于阈值th时(S144＝否)，存储器控制器100可以将命令CMD传送给存储器器件300，使得存储器器件300使用进行中模式来执行暂停操作。在这种情况下，命令CMD可以包括暂停命令CMD_sp和暂停模式改变命令CMD_md。
图9A是概述根据本发明构思的实施例的传送暂停模式改变信号的方法的流程图，图9B是概述根据本发明构思的实施例的设置暂停模式的方法的流程图。同样，已经参考一个或多个前述实施例描述了图9A和图9B的方法中包括的一些方法步骤。(例如，参见图4)。
参考图9A，当确定暂停信息info_sp不小于阈值th时(S140＝否)，存储器控制器100可以将暂停模式改变命令CMD_md传送(或发送)给存储器器件300(S161)。这里，暂停模式改变命令CMD_md可以是基于由上述暂停操作管理器130生成的暂停模式改变信息info_md的命令。此后，存储器控制器100可以传送暂停命令CMD_sp。根据本发明构思的实施例，存储器控制器100可以传送暂停命令CMD_sp，然后传送暂停模式改变命令CMD_md。
否则，当确定暂停信息info_sp小于阈值th时(S140＝是)，存储器控制器100可以将暂停命令CMD_sp传送(或发送)给存储器器件300。换言之，当存储器器件300适合使用取消模式执行暂停操作(例如，期望更快的数据访问操作)时，存储器控制器100可以仅传送暂停命令CMD_sp，这是因为取消模式可以在先已经被设置为针对存储器器件300执行暂停操作的默认模式。然而，当存储器器件300适合使用进行中模式执行暂停操作(例如，对组成存储器单元的压力较小)时，存储器控制器100可以将暂停模式改变命令CMD_md与暂停命令CMD_sp一起传送。
记住图9A的实施例，图9B的实施例假设存储器控制器100不能检测针对存储器器件300执行暂停操作的默认模式。因此，当确定暂停信息info_sp小于阈值th时(S140＝是)，存储器控制器100可以传送将暂停模式设置(或重置)为取消模式的命令CMD(S151)。否则，当确定暂停信息info_sp不小于阈值th时(S140＝否)，存储器控制器100可以传送用于将暂停模式设置为进行中模式的命令CMD(S162)。此后，存储器控制器100可以传送暂停命令CMD_sp以控制存储器器件300，使得存储器器件300根据设置的暂停模式执行暂停操作(S165)。
图10是示出根据本发明构思的实施例在图1的存储器系统10内执行的相关操作序列的概念图。
最初，假设主机200将编程请求REQ_p传送给存储器控制器100(S210)。响应于编程请求REQ_p，存储器控制器100将对应的编程命令CMD_p传送给存储器器件300(S220)。这里，作为传送编程命令CMD_p的结果，存储器控制器100可以确定存储器器件300当前正在执行编程操作。因此，当存储器控制器100随后接收到更高优先级读取请求REQ_r时，可以确定需要暂停操作并将对应的命令传送给存储器器件300。
也就是说，在从主机200接收到较高优先级读取请求REQ_r时(S230)，存储器控制器100可以将暂停模式改变命令CMD_md(S240)和暂停命令CMD_sp传送给存储器器件300(S250)。备选地，根据情况，可以省略将暂停模式改变命令CMD_md传送给存储器器件300的步骤。例如，当暂停信息小于计算的阈值th时，存储器控制器100可能不需要传送暂停模式改变命令CMD_md。
响应于前述命令，存储器器件300可以暂停执行编程操作，并执行请求的读取操作(S260)。当存储器器件300完成执行由读取命令CMD_r指示的读取操作时，存储器控制器100可以传送恢复命令CMD_rs和模式初始化命令CMD_md_ini(S270)，其中模式初始化命令CMD_md_ini是用于在暂停模式已被设置为除了默认模式之外的状态时将存储器器件300的暂停模式初始化为默认模式的命令。
根据本发明构思的某些实施例，以上关于图4(包含)至图10(包含)描述的方法可以用于控制存储器器件300的操作。在这方面，可以使用存储器控制器100内部和/或外部的记录介质来存储定义这种方法的一个或多个程序。这种记录介质可以是非暂时性计算机可读记录介质。例如，记录介质可以由存储器控制器100中包括的内部存储器140和暂停操作管理器130中的至少一个来实现。备选地，记录介质可以设置在存储器控制器100的外部。
图11A是根据本发明构思的实施例的存储器器件300的框图，图11B是根据本发明构思的实施例的存储器块的电路图，图11C是根据本发明构思的实施例的存储器块的另一示例的电路图，图11D是图11C的存储器块的透视图，以及图11E是根据本发明构思的实施例的存储器平面和存储器芯片的框图。
参考图11A，存储器器件300可以包括页缓冲器电路310、存储器单元阵列320、行解码器330、控制逻辑器件340和数据输入/输出(I/O)电路350。
控制逻辑器件340可以从存储器控制器100接收命令CMD和地址ADDR，并且命令CMD可以包括上述在本发明构思的实施例中描述的各种命令。例如，命令CMD可以包括暂停命令CMD_sp、暂停模式改变命令CMD_md、暂停模式初始化命令CMD_md_ini，以及数据操作命令(CMD_r、CMD_p和CMD_e)。控制逻辑器件340可以通过基于命令CMD和地址ADDR控制行解码器330和页缓冲器电路310来执行暂停操作。
响应于从存储器控制器100接收的命令CMD，控制逻辑器件340可以对存储器单元阵列320的每个存储器单元执行暂停操作。这里，存储器单元指示包括多个存储器单元MC的配置，并且例如，可以以存储器页(图11B的PAG)、存储器块(图11B、图11C、图11D和图11E的BLK)、存储器平面(图11E的PL)或存储器芯片(图11E的CHP)为单位来执行暂停操作。例如，控制逻辑器件340可以对与接收的命令CMD相对应的某些存储器单元执行暂停操作。作为另一示例，控制逻辑340可以对与接收的命令CMD相对应的某些存储器芯片CHP执行暂停操作。然而，控制逻辑器件340不限于此，并且可以对各种存储器单元执行暂停操作。
图11B到11E描述各种存储器单元。
参考图11B，存储器单元阵列320可以是水平NAND闪存的存储器单元阵列，并且包括多个存储块BLK。每个存储块BLK可以包括多个页PAG，其在与每条位线BL0至BLa-1正交的方向上包括数量a的存储器单元MC。
具有如图11B所示的结构的NAND闪存器件以块为单位执行擦除操作，并且以与每个字线WL0至WL7相对应的页PAG为单位执行编程操作。图11B示出了一个块BLK相对于八个字线WL0至WL7包括八个页PAG的示例。然而，根据本发明构思的实施例的存储器单元阵列320中的存储器块BLK可以包括与图11B中所示的存储器单元MC和页PAG的数量不同的存储器单元MC和页PAG的数量。
参考图11C，存储器单元阵列320可以是垂直NAND闪存的存储器单元阵列，并且包括多个存储器块BLK。每个存储块BLK可以包括多个NAND串NS11至NS33、多个字线(例如，第一至第三字线WL1至WL8)、多个位线(例如，第一至第三位线BL1至BL3)、多个接地选择线GSL1至GSL3、多个串选择线(例如，第一至第三串选择线SSL1至SSL3)，以及公共源极线CSL。这里，根据实施例，可以不同地改变NAND串的数量、字线的数量、位线的数量，接地选择线的数量和串选择线的数量。
NAND串NS11、NS21和NS31设置在第一位线BL1和公共源极线CSL之间，NAND串NS12、NS22和NS32设置在第二位线BL2和公共源极线CSL之间，并且NAND串NS13、NS23和NS33设置在第三位线BL3和公共源极线CSL之间。每个NAND串(例如，NS11)可以包括串选择晶体管SST、多个存储器单元MC1至MC8和接地选择晶体管GST。
共同连接到一个位线的NAND串构成一列。例如，共同连接到第一位线BL1的NAND串NS11、NS21和NS31可以对应于第一列，共同连接到第二位线BL2的NAND串NS12、NS22和NS32可以对应于第二列，并且共同连接到第三位线BL3的NAND串NS13、NS23和NS33可以对应于第三列。
连接到一个串选择线的NAND串构成一行。例如，连接到第一串选择线SSL1的NAND串NS11、NS12和NS13可以对应于第一行，连接到第二串选择线SSL2的NAND串NS21、NS22和NS23可以对应于第二行，并且连接到第三串选择线SSL3的NAND串NS31、NS32和NS33可以对应于第三行。
串选择晶体管SST连接到对应的串选择线，即第一到第三串选择线SSL1至SSL3。多个存储器单元MC1至MC8分别连接到对应的字线，即第一至第三字线WL1至WL8。接地选择晶体管GST连接到对应的接地选择线GSL1到GSL3。串选择晶体管SST连接到对应的位线，即第一到第三位线BL1到BL3，并且接地选择晶体管GST连接到公共源极线CSL。
相同高度的字线(例如，WL1)彼此共同连接，串选择线SSL1至SSL3彼此分离，并且接地选择线GSL1至GSL3也彼此分离。例如，当对连接到第一字线WL1并且属于NAND串NS11、NS12和NS13的存储器单元进行编程时，选择第一字线WL1和第一串选择线SSL1。接地选择线GSL1至GSL3可以共同彼此连接。
参考图11D，存储器单元阵列320中包括的每个存储器块BLK形成在与衬底SUB正交的方向上。虽然图11D示出存储块BLK包括两个选择线GSL和SSL、八个字线WL1至WL8以及三个位线BL1至BL3，但是存储器块BLK实际上可以包括更多或更少数量的选择线、更多或更少数量的字线和更多或更少数量的位线。
衬底SUB具有第一导电类型(例如，p型)，并且在衬底SUB上设置在第一方向(例如，Y方向)上延伸并掺杂有第二导电类型(例如，n型)的杂质的公共源极线CSL。在第一方向上延伸的多个绝缘层IL在第三方向(例如，Z方向)上顺序地设置在每两个相邻的公共源极线CSL之间的衬底SUB的区域上，并且在第三方向上彼此相隔一定距离。例如，多个绝缘层IL可以包括诸如氧化硅的绝缘材料。
在每两个相邻的公共源极线CSL之间的衬底SUB的区域上设置在第一方向上顺序布置并在第三方向上穿透多个绝缘层IL的多个柱体P。例如，多个柱体P可以通过穿透多个绝缘层IL而与衬底SUB接触。详细地，每个柱体P的表面层S可以包括具有第一导电类型的硅材料并且可以用作沟道区。另外，每个柱体P的内层I可以包括诸如氧化硅等绝缘材料或气隙。
沿着每两个相邻的公共源极线CSL之间的区域上的绝缘层IL、柱体P和衬底SUB的暴露表面设置电荷存储层CS。电荷存储层CS可以包括栅极绝缘层(或称为“隧道绝缘层”)、电荷陷阱层和阻挡绝缘层。例如，电荷存储层CS可以包括氧化物-氮化物-氧化物(ONO)结构。另外，在每两个相邻的公共源极线CSL之间的区域上，栅极电极GE(例如选择线GSL和SSL以及字线WL1至WL8)设置在电荷存储层CS的暴露表面上。
漏极或漏极接触DR分别设置在多个柱体P上。例如，漏极或漏极接触DR可以包括掺杂有具有第二导电类型的杂质的硅材料。在漏极DR上设置在第二方向(例如，X方向)上延伸并且通过在第一方向上彼此间隔开一定距离而布置的位线BL1至BL3。
参考图11E，存储器单元阵列320中包括的多个平面PL1、PL2、...、PLx可以包括分别连接到位线BL的多个存储器块BLK11至BLK1n、BLK21至BLK2n、......、BLKx1至BLKxn。多个存储器块BLK11至BLK1n、BLK21至BLK2n，...、BLKx1至BLKxn可以是上面参考图11B至11D描述的存储器块BLK中的一个存储器块。另外，平面PL1、PL2、...、PLx可以包括包含在多个存储块BLK11至BLK1n、BLK21至BLK2n、...、BLKx1至BLKxn中的多个页PAG。例如，页缓冲器电路310可以以平面PL为单位输入或输出数据DTA。存储器芯片CHP可以包括多个平面PL1、PL2、...、PLx。存储器芯片CHP可以是在半导体制造工艺中封装的一个单元。
根据本发明构思的实施例，存储器控制器100可以将第一暂停命令传送给存储器器件300中包括的第一芯片，并且将第二暂停命令传送给存储器器件300中包括的第二芯片。也就是说，存储器控制器100可以将各个暂停命令CMD_sp分别传送给不同的芯片。
图12是示出可以包含根据本发明构思的实施例的存储器系统的固态驱动器(SSD)存储系统1000的框图。
SSD存储系统1000可以包括主机1100和SSD 1200。SSD 1200可以通过信号连接器向主机1100提供信号SGL并从主机1100获取信号SGL，并通过电源连接器从主机1100接收电源PWR。SSD 1200可以包括SSD控制器1210、辅助电源1220和多个存储器器件1230、1240和1250。例如，SSD控制器1210可以被实现为执行控制由存储器器件300执行的暂停操作的方法，这已经在上述参考图1至图11E进行了描述。作为另一示例，SSD控制器1210可以由存储器控制器100实现或者包括存储器控制器100。在这种情况下，SSD控制器1210可以包括暂停操作管理器1213，并且暂停操作管理器1213可以由上述参考图1至图11E描述的暂停操作管理器130来实现。多个存储器器件1230、1240和1250可以是垂直堆叠的NAND闪存设备，并且每个存储设备1230、1240和1250可以封装到一个芯片(图11E的CHP)。在这种情况下，多个存储器器件1230、1240和1250中的至少一个可以由上述参考图1至图11E描述的存储器器件300实现。
根据本发明构思的示例实施例，可以通过命令存储器器件基于从主机接收的排队需求信号的状态指示存储器器件中的暂停操作状态的暂停信息中的至少一个来在不同的暂停模式中的一个暂停模式中执行暂停操作从而提高读取QoS和存储器单元可靠性。
如上所述，参考附图和描述公开了示例实施例。尽管使用特定术语来描述说明书中的实施例，但是这些术语用于描述本发明构思的技术构思，但是不用于限制权利要求中的含义或限制本发明构思的范围。尽管已经参考本发明构思的实施例具体示出和描述了本发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (21)

1.一种存储器控制器，被配置为控制存储器器件执行暂停操作，所述存储器控制器包括：
处理器，被配置为提供操作控制信号和暂停信息；以及
暂停操作管理器，被配置为响应于所述操作控制信号和所述暂停信息来提供暂停模式改变信息，
其中，所述处理器还被配置为响应于所述暂停模式改变信息来提供暂停模式改变命令和暂停命令。
2.如权利要求1所述的存储器控制器，其中，暂停操作管理器包括：
阈值生成器，被配置为生成阈值；以及
比较器，被配置为将所述暂停信息与所述阈值进行比较，并响应于所述暂停信息与所述阈值的比较来提供所述暂停模式改变信息。
3.如权利要求2所述的存储器控制器，其中，当所述暂停信息小于所述阈值时，所述暂停模式改变信息维持所述存储器器件的暂停模式，否则当所述暂停信息不小于所述阈值时，所述暂停模式改变信息改变所述存储器器件的所述暂停模式。
4.如权利要求3所述的存储器控制器，其中，所述阈值生成器响应于在所述暂停操作期间分配给存储器器件的最大读取操作时间来生成所述阈值，以及
所述暂停信息包括在所述暂停操作期间执行的读取操作的读取操作时间。
5.如权利要求3所述的存储器控制器，其中，所述阈值生成器响应于编程/擦除请求或读取请求的数量与请求集中包括的请求的数量的比率来生成所述阈值。
6.一种由存储器控制器执行以控制存储器器件执行暂停操作的控制方法，所述控制方法包括：
当所述存储器器件正在执行编程/擦除P/E操作的同时从主机接收读取请求；
接收与所述暂停操作相关联的暂停信息；以及
当所述暂停信息小于阈值时，将第一命令从所述存储器控制器传送给所述存储器器件，使得所述存储器器件使用取消模式执行所述暂停操作，否则
当所述暂停信息不小于所述阈值时，将第二命令从所述存储器控制器传送给所述存储器器件，使得所述存储器器件使用进行中模式执行所述暂停操作。
7.如权利要求6所述的控制方法，其中，所述暂停信息包括传送的暂停命令的数量，
所述第一命令的传送包括：当传送的暂停命令的数量小于所述阈值时传送所述暂停命令，
所述第二命令的传送包括：当传送的暂停命令的数量不小于所述阈值时传送所述暂停命令和暂停模式改变命令，以及
所述控制方法还包括：在执行所述暂停操作之后增加所述传送的暂停命令的数量。
8.如权利要求6所述的控制方法，其中，所述暂停信息的接收包括从所述存储器器件接收暂停操作维持时间，
所述暂停信息包括所述存储器器件执行所述暂停操作的暂停维持时间，
所述第一命令的传送包括当传送的暂停命令的数量小于所述阈值时传送所述暂停命令，以及
所述第二命令的传送包括：当传送的暂停命令的数量不小于所述阈值时传送所述暂停命令和暂停模式改变命令。
9.如权利要求6所述的控制方法，其中，所述第一命令包括暂停命令，所述第二命令包括所述暂停命令和暂停模式改变命令，以及
所述暂停模式改变命令将所述暂停模式从取消模式改变为进行中模式。
10.如权利要求9所述的控制方法，其中，所述暂停命令包括传送给所述存储器器件的第一芯片的第一暂停命令和传送给所述存储器器件的第二芯片的第二暂停命令。
11.一种由存储器控制器执行以控制存储器器件执行暂停操作的控制方法，所述控制方法包括：
从主机接收请求集；
从主机接收读取请求；
响应于所述读取请求，从所述存储器器件接收与所述暂停操作相关联的暂停信息；
响应于所述暂停信息和所述请求集中的至少一个，将所述暂停操作的暂停模式确定为取消模式或进行中模式；以及
响应于所述暂停模式的确定，将暂停命令和暂停模式改变命令中的至少一个传送给所述存储器器件。
12.如权利要求11所述的控制方法，还包括：
计算阈值，
其中，所述暂停信息包括所述存储器器件执行所述暂停操作期间所花费的读取操作时间，以及
当所述读取操作时间小于所述阈值时，将所述暂停模式确定为取消模式，以及
当所述读取操作时间不小于所述阈值时，将所述暂停模式确定为进行中模式。
13.如权利要求12所述的控制方法，其中，所述阈值包括分配给所述存储器器件的最大读取操作时间，其中在所述最大读取操作时间期间执行所述暂停操作，以及
所述暂停模式的确定包括：
通过将传送的读取命令的数量乘以存储器器件执行每个读取命令的时间来计算所述读取操作时间；以及
将所述读取操作时间与所述最大读取操作时间进行比较。
14.如权利要求11所述的控制方法，其中，请求集包括读取请求和至少一个擦除请求以及编程请求，以及
所述暂停模式的确定包括：当所述读取请求与所述擦除请求和所述编程请求的比率不小于所述阈值时改变所述暂停模式。
15.如权利要求14所述的控制方法，其中，响应于所述暂停模式的确定，将暂停命令和暂停模式改变命令中的至少一个传送给所述存储器器件包括：
当所述读取请求与所述擦除请求和所述编程请求的比率小于所述阈值时，传送所述暂停命令，以及
当读取请求与擦除请求和编程请求的比率不小于所述阈值时，传送所述暂停命令和所述暂停模式改变命令。
16.如权利要求11所述的控制方法，其中，响应于所述暂停模式的确定，将暂停命令和暂停模式改变命令中的至少一个传送给所述存储器器件包括：
如果所述确定的暂停模式是第一模式，则传送所述暂停命令，以及
如果所述确定的暂停模式是第二模式，则传送所述暂停命令和所述暂停模式改变命令。
17.如权利要求16所述的控制方法，其中，所述第一模式是所述取消模式，所述第二模式是所述进行中模式，并且所述暂停模式改变命令将所述暂停模式从所述取消模式改变为所述进行中模式。
18.如权利要求17所述的控制方法，其中，所述取消模式是用于执行暂停操作的默认模式。
19.如权利要求18所述的控制方法，还包括：
当所述存储器器件在所述进行中模式下完成所述暂停操作的执行时，接收完成信号；以及
响应于所述完成信号传送暂停模式初始化命令，所述暂停模式初始化命令将所述暂停模式改变为默认模式。
20.一种非暂时性计算机可读记录介质，其中存储有用于执行控制方法的程序，该控制方法用于控制存储器器件执行暂停操作，所述控制方法包括：
从主机接收请求集和读取请求；
接收与所述暂停操作相关联的暂停信息；
响应于所述暂停信息和所述请求集中的至少一个，确定所述暂停操作的暂停模式；以及
响应于确定的暂停模式，将暂停模式改变命令传送给所述存储器器件。
21.一种存储器系统，包括：
多个存储器芯片；以及
存储器控制器，被配置为控制所述多个存储器芯片中的至少一个存储器芯片执行暂停操作，
其中，存储器控制器包括：
处理器，被配置为当所述多个存储器芯片中的至少一个正在执行编程/擦除操作时输出操作控制信号；以及
暂停操作管理器，被配置为基于操作控制信号和暂停信息输出暂停模式改变信息，以及
处理器还被配置为控制存储器控制器，使得存储器控制器基于暂停模式改变信息输出暂停模式改变命令和暂停命令。
CN201911363378.7A 2019-02-12 2019-12-25 控制暂停模式的存储器控制器和方法 Pending CN111554339A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0016356 2019-02-12
KR1020190016356A KR20200098336A (ko) 2019-02-12 2019-02-12 서스펜드 모드를 제어하는 방법 및 이를 포함하는 메모리 컨트롤러

Publications (1)

Publication Number Publication Date
CN111554339A true CN111554339A (zh) 2020-08-18

Family

ID=69571824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911363378.7A Pending CN111554339A (zh) 2019-02-12 2019-12-25 控制暂停模式的存储器控制器和方法

Country Status (4)

Country Link
US (2) US11036544B2 (zh)
EP (1) EP3696679A1 (zh)
KR (1) KR20200098336A (zh)
CN (1) CN111554339A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11327551B2 (en) 2019-02-14 2022-05-10 Micron Technology, Inc. Methods and apparatus for characterizing memory devices
US10867655B1 (en) * 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11237754B2 (en) * 2019-12-10 2022-02-01 Micron Technology, Inc. Management of erase suspend and resume operations in memory devices
KR20210106119A (ko) * 2020-02-20 2021-08-30 에스케이하이닉스 주식회사 메모리 시스템
US11449255B2 (en) * 2020-11-09 2022-09-20 Netapp, Inc. Systems and methods for scaling volumes using volumes having different modes of operation
KR20220073998A (ko) * 2020-11-27 2022-06-03 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220165563A (ko) * 2021-06-08 2022-12-15 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11948638B2 (en) * 2022-02-15 2024-04-02 Micron Technology, Inc. Techniques for parallel memory cell access

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940861A (en) 1996-09-20 1999-08-17 Intel Corporation Method and apparatus for preempting operations in a nonvolatile memory in order to read code from the nonvolatile memory
US6081870A (en) * 1997-11-06 2000-06-27 Micron Technology, Inc. Method and apparatus to achieve fast suspend in flash memories
JP2001125829A (ja) * 1999-10-28 2001-05-11 Internatl Business Mach Corp <Ibm> コントローラ装置、ディスクコントローラ、補助記憶装置、コンピュータ装置、および補助記憶装置の制御方法
US6930925B2 (en) 2003-10-14 2005-08-16 Atmel Corporation Suspend-resume programming method for flash memory
ITMI20050063A1 (it) * 2005-01-20 2006-07-21 Atmel Corp Metodo e sistema per la gestione di una richiesta di sospensione in una memoria flash
US8072309B2 (en) * 2006-09-14 2011-12-06 Crown Equipment Corporation Systems and methods of remotely controlling a materials handling vehicle
US9632870B2 (en) * 2007-03-29 2017-04-25 Violin Memory, Inc. Memory system with multiple striping of raid groups and method for performing the same
KR101455253B1 (ko) * 2007-11-15 2014-10-28 삼성전자주식회사 메모리 컨트롤러
US8495332B2 (en) 2009-07-24 2013-07-23 Apple Inc. Controller for optimizing throughput of read operations
US9223514B2 (en) 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US8819328B2 (en) 2010-12-30 2014-08-26 Sandisk Technologies Inc. Controller and method for performing background operations
KR102083490B1 (ko) 2012-08-08 2020-03-03 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법
KR102226367B1 (ko) 2014-01-02 2021-03-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 불휘발성 메모리 시스템
US9753653B2 (en) 2015-04-14 2017-09-05 Sandisk Technologies Llc High-priority NAND operations management
US10019174B2 (en) * 2015-10-27 2018-07-10 Sandisk Technologies Llc Read operation delay
US9886214B2 (en) * 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US10203884B2 (en) 2016-03-30 2019-02-12 Intel Corporation Methods and apparatus to perform erase-suspend operations in memory devices
KR102624606B1 (ko) * 2016-07-04 2024-01-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US10514862B2 (en) * 2016-07-21 2019-12-24 Micron Technology, Inc. Memory device including concurrent suspend states for different operations
KR20180050862A (ko) * 2016-11-07 2018-05-16 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
CN108122582B (zh) * 2016-11-29 2023-01-03 三星电子株式会社 非易失性存储器装置的操作方法和存储器控制器
KR102549620B1 (ko) 2017-01-10 2023-06-28 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
US10423508B2 (en) * 2017-08-11 2019-09-24 Alibaba Group Holding Limited Method and system for a high-priority read based on an in-place suspend/resume write
KR102631353B1 (ko) 2017-08-17 2024-01-31 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
US20210357155A1 (en) * 2017-09-20 2021-11-18 SK Hynix Inc. Memory system and operating method thereof
KR20190087072A (ko) * 2018-01-16 2019-07-24 에스케이하이닉스 주식회사 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치
KR20190088734A (ko) * 2018-01-19 2019-07-29 에스케이하이닉스 주식회사 메모리 인터페이스와, 이를 포함하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
TWI684860B (zh) * 2018-10-15 2020-02-11 慧榮科技股份有限公司 用來進行讀取加速之方法以及資料儲存裝置及其控制器
KR102520540B1 (ko) * 2018-10-23 2023-04-12 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US10929056B2 (en) * 2018-12-28 2021-02-23 Micron Technology, Inc. Interruption of program operations at a memory sub-system
US11087847B2 (en) * 2019-02-27 2021-08-10 Intel Corporation Program suspend-resume techniques in non-volatile storage

Also Published As

Publication number Publication date
EP3696679A1 (en) 2020-08-19
KR20200098336A (ko) 2020-08-20
US11036544B2 (en) 2021-06-15
US20210279094A1 (en) 2021-09-09
US20200257552A1 (en) 2020-08-13
US11487576B2 (en) 2022-11-01

Similar Documents

Publication Publication Date Title
CN111554339A (zh) 控制暂停模式的存储器控制器和方法
US11086518B2 (en) Memory system and operating method thereof
KR102226367B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 불휘발성 메모리 시스템
KR102532084B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR102526608B1 (ko) 전자 장치 및 그것의 동작 방법
KR20160008365A (ko) 저장 매체, 메모리 시스템 및 메모리 시스템에서의 저장 영역 관리 방법
KR102254099B1 (ko) 메모리 스와핑 처리 방법과 이를 적용하는 호스트 장치, 스토리지 장치 및 데이터 처리 시스템
KR20170015708A (ko) 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 프로그램 방법
US20190220219A1 (en) Memory device and method of operating the same
US20200174921A1 (en) Data storage device, operation method thereof, and storage system including the same
KR102660399B1 (ko) 메모리 시스템 및 그것의 동작방법
US11340802B2 (en) Semiconductor memory device, controller, memory system and method thereof
US9847136B2 (en) Operating method for host device and memory system including host device and storage device
TWI813669B (zh) 資料儲存裝置及其操作方法
KR20190108788A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180045102A (ko) 메모리 컨트롤러의 동작 방법 및 메모리 컨트롤러를 포함하는 저장 장치의 동작 방법
US11961549B2 (en) Data storage device for refreshing data and operating method thereof
US11586387B2 (en) Memory system
US20230147882A1 (en) Memory controller for controlling allocation ratio of buffer memory, memory system including the same, and method of operating memory controller
KR20210032222A (ko) 메모리 컨트롤러 및 그것의 동작 방법
KR20190102588A (ko) 반도체 메모리 장치 및 그 동작 방법
US20220171561A1 (en) Memory system and operating method thereof
US20240143179A1 (en) Resuming suspended program operations in a memory device
US20220188008A1 (en) Data storage apparatus and operation method thereof
US20230393784A1 (en) Data path sequencing in memory systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination