KR20220165563A - 메모리 컨트롤러 및 그 동작 방법 - Google Patents

메모리 컨트롤러 및 그 동작 방법 Download PDF

Info

Publication number
KR20220165563A
KR20220165563A KR1020210074347A KR20210074347A KR20220165563A KR 20220165563 A KR20220165563 A KR 20220165563A KR 1020210074347 A KR1020210074347 A KR 1020210074347A KR 20210074347 A KR20210074347 A KR 20210074347A KR 20220165563 A KR20220165563 A KR 20220165563A
Authority
KR
South Korea
Prior art keywords
command
read
memory device
suspend
command queue
Prior art date
Application number
KR1020210074347A
Other languages
English (en)
Inventor
이의동
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210074347A priority Critical patent/KR20220165563A/ko
Priority to US17/570,022 priority patent/US11941294B2/en
Priority to CN202210305426.2A priority patent/CN115454325A/zh
Publication of KR20220165563A publication Critical patent/KR20220165563A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은, 큐잉된 리드 커맨드의 수에 따라 서스펜드의 진입 시기를 지연시킴으로써 서스펜드 구간 동안 리드 커맨드가 수행되는 횟수를 증가시키는 메모리 컨트롤러는, 호스트로부터 요청을 수신하고, 상기 요청에 대응되는 커맨드를 생성하는 커맨드 생성부, 생성된 상기 커맨드를 저장하는 커맨드 큐, 상기 커맨드 큐에 저장된 상기 커맨드를 상기 메모리 장치에 출력하도록 상기 커맨드 큐를 제어하는 커맨드 제어부 및 상기 메모리 장치가 동작을 수행하는 동안 상기 호스트로부터 리드 요청이 입력되면, 상기 커맨드 큐에 저장된 리드 커맨드의 개수를 기초로 지연시간을 결정하고, 상기 동작의 수행을 중단할 것을 지시하는 서스펜드 커맨드를 상기 지연시간이 경과한 뒤에 상기 메모리 장치에 제공하는 서스펜드 제어부를 포함한다.

Description

메모리 컨트롤러 및 그 동작 방법{MEMORY CONTROLLER AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 메모리 컨트롤러 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터를 저장하는 장치에 따라, 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치와 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.
저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치에 데이터를 저장하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리와 불휘발성 메모리로 구분될 수 있다. 여기서 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
본 발명의 실시 예는 서스펜드 커맨드가 출력되는 시점을 지연시킴으로써 저장 장치의 성능을 향상 시키는 메모리 컨트롤러 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 컨트롤러는, 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 호스트로부터 요청을 수신하고, 상기 요청에 대응되는 커맨드를 생성하는 커맨드 생성부, 생성된 상기 커맨드를 저장하는 커맨드 큐, 상기 커맨드 큐에 저장된 상기 커맨드를 상기 메모리 장치에 출력하도록 상기 커맨드 큐를 제어하는 커맨드 제어부 및 상기 메모리 장치가 동작을 수행하는 동안 상기 호스트로부터 리드 요청이 입력되면, 상기 커맨드 큐에 저장된 리드 커맨드의 개수를 기초로 지연시간을 결정하고, 상기 동작의 수행을 중단할 것을 지시하는 서스펜드 커맨드를 상기 지연시간이 경과한 뒤에 상기 메모리 장치에 제공하는 서스펜드 제어부를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법은, 메모리 장치가 수행할 커맨드들을 저장하는 커맨드 큐를 포함하는 메모리 컨트롤러의 동작 방법에 있어서, 상기 커맨드 큐에 저장된 상기 커맨드들을 순차적으로 상기 메모리 장치에 제공하는 단계, 상기 메모리 장치가 상기 커맨드들에 대응하는 동작 수행 중에, 호스트로부터 입력된 리드 요청에 응답하여 상기 커맨드 큐에 저장된 리드 커맨드의 개수에 따라 지연시간을 결정하는 단계, 상기 지연시간이 경과한 뒤, 상기 동작을 중단할 것을 지시하는 서스펜드 커맨드를 상기 메모리 장치에 제공하는 단계 및 상기 서스펜드 커맨드를 상기 메모리 장치에 제공한 뒤, 상기 커맨드 큐에 저장된 리드 커맨드를 상기 메모리 장치에 제공하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 저장 장치는, 입력 커맨드에 대응하는 동작을 수행하는 메모리 장치 및 호스트로부터 요청을 수신하고, 상기 요청에 대응되는 커맨드를 생성하고, 생성된 상기 커맨드를 커맨드 큐에 저장하고, 상기 커맨드 큐에 저장된 커맨드들을 순차적으로 상기 메모리 장치에 상기 입력 커맨드로 제공하도록 상기 커맨드 큐를 제어하고, 상기 메모리 장치가 상기 커맨드들에 대응하는 동작을 수행하는 동안 상기 호스트로부터 리드 요청이 입력되면, 상기 커맨드 큐에 저장된 리드 커맨드의 개수를 기초로 지연시간을 결정하고, 상기 동작의 수행을 중단할 것을 지시하는 서스펜드 커맨드를 상기 지연시간이 경과한 뒤에 상기 메모리 장치에 제공하는 메모리 컨트롤러를 포함할 수 있다.
본 기술에 따르면, 서스펜드 커맨드의 출력 전 커맨드 큐에 저장된 리드 커맨드의 수에 따라 서스펜드 커맨드에 대한 출력의 지연시간을 결정함으로써 서스펜드 구간 동안 수행되는 리드 동작의 횟수를 증가시킬 수 있다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 4는 서스펜드 커맨드가 출력되는 과정을 도시한다.
도 5는 도 4의 커맨드 큐에 저장된 커맨드들을 도시한다.
도 6은 메모리 컨트롤러로부터 서스펜드 커맨드가 출력된 이후 메모리 장치의 동작에 따른 레디/비지 신호를 도시한다.
도 7은 서스펜드 커맨드의 출력이 지연되는 과정을 도시한다.
도 8은 서스펜드 커맨드의 출력이 지연되는 시간을 결정하는 방법을 설명하기 위한 도면이다.
도 9는 서스펜드 커맨드의 출력이 지연될 때 레디/비지 신호를 도시한다.
도 10은 서스펜드 커맨드의 출력이 지연되지 않을 때 레디/비지 신호를 도시한다.
도 11은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 13은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 태블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있으며, 복수의 메모리 셀들은 복수의 페이지들을 구성할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 2차원 어레이 구조(two-dimensional array structure) 또는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 이하에서는, 3차원 어레이 구조가 실시 예로써 설명되지만, 본 발명이 3차원 어레이 구조에 제한되는 것은 아니다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
실시 예에서, 메모리 장치(100)는 하나의 메모리 셀에 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC) 방식으로 동작할 수 있다. 또는 메모리 장치(100)는 하나의 메모리 셀에 적어도 두 개의 데이터 비트들을 저장하는 방식으로 동작할 수도 있다. 예를 들면, 메모리 장치(100)는 하나의 메모리 셀에 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트들을 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC) 방식으로 동작할 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 수신된 커맨드에 따라 쓰기 동작 (프로그램 동작), 리드 동작 또는 소거 동작을 수행할 수 있다. 예를 들면, 프로그램 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램할 것이다. 리드 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어할 수 있다.
저장 장치(50)에 전원 전압이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치(100)인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 계층(Flash Translation Layer, FTL)과 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(logical block address, LBA)를 입력 받고, 논리 블록 어드레스(LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있는 펌웨어(firmware; 미도시)를 포함할 수 있다. 또한 메모리 컨트롤러(200)는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 간의 맵핑(mapping) 관계를 구성하는 논리-물리 어드레스 맵핑 테이블(logical-physical address mapping table)을 버퍼 메모리에 저장할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 호스트(300)로부터 프로그램 요청이 수신되면, 메모리 컨트롤러(200)는 프로그램 요청을 프로그램 커맨드로 변경하고, 프로그램 커맨드, 물리 블록 어드레스(physical block address, PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 리드 요청이 수신되면, 메모리 컨트롤러(200)는 리드 요청을 리드 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 리드 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 소거 요청이 수신되면, 메모리 컨트롤러(200)는 소거 요청을 소거 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 커맨드 생성부(210), 커맨드 큐(220), 커맨드 제어부(230) 및 서스펜드 제어부(240)를 포함할 수 있다.
실시 예에서, 커맨드 생성부(210)는 호스트(300)로부터 수신된 요청에 대응하는 커맨드를 생성하여 커맨드 큐(220)에 저장할 수 있다. 커맨드 제어부(230)는 메모리 장치(100) 및 메모리 컨트롤러(200)가 동작 가능한 상태일 때, 커맨드 큐(220)에 저장된 커맨드들이 순차적으로 출력되도록 커맨드 큐(220)를 제어할 수 있다. 커맨드 큐(220)에 저장된 커맨드들은 순차적으로 메모리 장치(100)에 출력되고, 메모리 장치(100)는 수신된 커맨드에 대응하는 동작을 수행할 수 있다.
구체적으로, 호스트(300)로부터 프로그램 요청, 리드 요청 또는 소거 요청을 수신하면, 커맨드 생성부(210)는 프로그램 요청에 대응하는 프로그램 커맨드, 리드 요청에 대응하는 리드 커맨드 또는 소거 요청에 대응하는 소거 커맨드를 커맨드 큐(220)에 저장할 수 있다. 프로그램 커맨드, 리드 커맨드 또는 소거 커맨드가 커맨드 큐(220)에 저장되면, 커맨드 제어부(230)는 커맨드 큐(220)에 저장된 순서대로 커맨드들이 순차적으로 메모리 장치(100)에 출력되도록 커맨드 큐(220)를 제어할 수 있다. 메모리 장치(100)는 커맨드 큐(220)로부터 출력된 커맨드들을 수신하고, 각 커맨드에 대응하는 동작을 수행할 수 있다.
실시 예에서, 메모리 장치(100)가 프로그램 커맨드에 대응하는 프로그램 동작 또는 소거 커맨드에 대응하는 소거 동작 수행 중, 커맨드 생성부(210)는 호스트(300)로부터 리드 요청을 수신할 수 있다. 리드 요청은 호스트(300)가 메모리 장치(100)에 포함된 복수의 페이지들 중 어느 하나의 페이지에 저장된 데이터를 리드할 것을 지시하는 요청일 수 있다.
실시 예에서, 프로그램 동작 또는 소거 동작 시 리드 동작보다 상대적으로 긴 시간이 소모될 수 있다. 따라서, 저장 장치(50)의 성능을 나타내는 레이턴시(latency)를 높이기 위해, 동작 중인 프로그램 동작 또는 소거 동작이 중단되고 리드 동작이 우선적으로 수행될 수 있다.
따라서, 호스트(300)로부터 리드 요청이 수신되면, 커맨드 생성부(210)는 리드 요청에 대응하는 리드 커맨드를 생성하여 커맨드 큐(220)에 저장한 후, 리드 커맨드가 커맨드 큐(220)에 저장되었음을 서스펜드 제어부(240)에 알릴 수 있다. 리드 커맨드가 커맨드 큐(220)에 저장되면, 서스펜드 제어부(240)는 메모리 장치(100)에 수행 중인 동작이 중단되도록, 즉 리드 커맨드에 대응하는 동작이 우선적으로 수행되기 위해, 서스펜드 커맨드를 생성하여 메모리 장치(100)에 출력할 수 있다. 메모리 장치(100)는 서스펜드 커맨드에 응답하여 수행 중인 동작을 중단할 수 있다. 만약, 메모리 장치(100)가 수행 중인 동작이 프로그램 동작인 경우, 프로그램 동작이 중단되면서 프로그램될 데이터가 백업될 수 있다.
실시 예에서, 서스펜드 커맨드에 응답하여 메모리 장치(100)가 동작을 중단한 후, 메모리 장치(100)는 리드 동작을 우선적으로 수행할 수 있다. 그러나, 메모리 장치(100)가 동작을 중단한 이후 수행되는 리드 동작의 횟수가 적으면 이후 일정 시간 내에 수신되는 리드 요청에 의해 서스펜드 제어부(240)는 서스펜드 커맨드를 빈번하게 출력할 수 있다
서스펜드 커맨드가 빈번하게 출력됨에 따라, 레이턴시(latency)가 낮아질 수 있다. 레이턴시(latency)가 낮아짐에 따라, 메모리 장치(100)에 수행되는 동작들 사이의 대기 시간이 증가될 수 있다.
따라서, 본 발명에서, 커맨드 큐(220)에 저장된 리드 커맨드의 수를 기초로 서스펜드 커맨드의 출력 시점을 지연시키는 방법이 제시된다.
실시 예에서, 서스펜드 제어부(240)는 서스펜드 커맨드의 출력의 지연시간을 결정할 수 있다.
구체적으로, 서스펜드 제어부(240)가 커맨드 큐(220)에 리드 커맨드가 저장되었다는 정보를 커맨드 생성부(210)로부터 수신하면, 서스펜드 제어부(240)는 커맨드 큐(220)로부터 커맨드 큐(220)에 저장된 리드 커맨드의 수에 관한 정보를 수신할 수 있다. 서스펜드 제어부(240)는 커맨드 큐(220)로부터 수신된 정보를 기초로 서스펜드 커맨드를 출력할 수 있다. 이 때, 서스펜드 제어부(240)는 커맨드 큐(220)에 저장된 리드 커맨드의 수에 따라 서스펜드 커맨드의 출력의 지연시간을 결정하고, 결정된 지연시간에 따라 서스펜드 커맨드의 출력 시점을 결정할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치들을 인터리빙 방식에 따라 제어할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLn)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 같은 워드 라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 주변 회로(120)는 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124), 입출력 회로(125) 및 센싱 회로(126)를 포함할 수 있다.
로우 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(121)는 제어 로직(130)으로부터 수신된 로우 어드레스(RADD)를 디코딩하도록 구성된다. 로우 디코더(121)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 또한, 로우 디코더(121)는 디코딩된 어드레스에 따라 전압 생성부(122)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 것이다.
실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 로우 디코더(121)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 로우 디코더(121)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다. 전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 구체적으로, 전압 생성부(122)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다.
예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 로우 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(123)은 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)을 포함한다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 각각 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제어 로직(130)의 제어에 응답하여 동작한다. 구체적으로 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 전압이 인가될 때, 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 검증 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 전압 또는 전류를 센싱하여 페이지 데이터를 읽는다.
리드 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 입출력 회로(125)로 출력한다.
소거 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 플로팅(floating) 시키거나 소거 전압을 인가할 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 서브 블록 리드 커맨드 및 어드레스에 응답하여 선택된 메모리 블록의 리드 동작을 제어할 수 있다. 또한, 제어 로직(130)은 서브 블록 소거 커맨드 및 어드레스에 응답하여 선택된 메모리 블록에 포함된 선택된 서브 블록의 소거 동작을 제어할 수 있다. 또한, 제어 로직(130)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 2 및 도 3을 참조하면, 도 3은 도 2의 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz)들 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
메모리 블록(BLKa)에는 서로 평행하게 배열된 제1 셀렉트 라인, 워드 라인들 및 제2 셀렉트 라인이 연결될 수 있다. 예를 들면, 워드 라인들은 제1 및 제2 셀렉트 라인들 사이에서 서로 평행하게 배열될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다.
더욱 구체적으로 설명하면, 메모리 블록(BLKa)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들에 공통으로 연결될 수 있다. 스트링들은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들에 포함된 소스 셀렉트 트랜지스터들의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKa)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들이 포함될 수 있다.
하나의 메모리 셀은 1비트 데이터를 저장할 수 있다. 이를 통상적으로 싱글 레벨 셀(single level cell; SLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 메모리 셀들의 개수만큼의 데이터 비트들을 포함할 수 있다. 또는, 하나의 메모리 셀은 2 비트 이상의 데이터를 저장할 수 있다. 이를 통상적으로 멀티 레벨 셀(multi-level cell; MLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
하나의 메모리 셀에 2 비트 이상의 데이터가 저장되는 메모리 셀을 멀티 레벨 셀(MLC)이라 부르지만, 최근에는 하나의 메모리 셀에 저장되는 데이터의 비트 수가 증가하면서 멀티 레벨 셀(MLC)은 2 비트의 데이터가 저장되는 메모리 셀을 의미하게 되었고, 3 비트 이상의 데이터가 저장되는 메모리 셀은 트리플 레벨 셀(TLC)이라 부르고, 4 비트 이상의 데이터가 저장되는 메모리 셀은 쿼드러플 레벨 셀(QLC)이라 부른다. 이 외에도 다수의 비트들의 데이터가 저장되는 메모리 셀 방식이 개발되고 있으며, 본 실시예는 2 비트 이상의 데이터가 저장되는 메모리 장치(100)에 적용될 수 있다.
다른 실시 예에서, 메모리 블록은 3차원 구조를 가질 수 있다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다.
도 4는 서스펜드 커맨드가 출력되는 과정을 도시한다.
도 4를 참조하면, 도 4는 호스트(300)로부터 리드 요청(READ_REQ)을 수신한 후 서스펜드 커맨드(SUSPEND_CMD)가 메모리 장치(100)로 출력되는 과정을 도시한다.
실시 예에서, 호스트(300)는 프로그램 요청(PGM_REQ), 리드 요청 또는 소거 요청(ERS_REQ)을 메모리 컨트롤러(200)에 출력할 수 있다. 프로그램 요청(PGM_REQ)은 데이터를 메모리 장치(100)에 프로그램할 것을 지시하는 요청이고, 리드 요청은 메모리 장치(100)에 포함된 선택된 메모리 셀들에 저장된 데이터를 리드할 것을 지시하는 요청이고, 소거 요청(ERS_REQ)은 메모리 장치(100)에 포함된 복수의 메모리 블록들 중 어느 하나의 메모리 블록을 소거할 것을 지시하는 요청일 수 있다.
실시 예에서, 커맨드 생성부(210)는 호스트(300)로부터 프로그램 요청(PGM_REQ) 또는 소거 요청(ERS_REQ)을 수신하고, 프로그램 요청(PGM_REQ)에 대응하는 프로그램 커맨드(PGM_CMD) 또는 소거 요청(ERS_REQ)에 대응하는 소거 커맨드(ERS_CMD)를 커맨드 큐(220)에 저장할 수 있다. 이 때, 커맨드 큐(220)에 저장되는 순서는 호스트(300)로부터 수신된 요청 순일 수 있다.
커맨드들이 커맨드 큐(220)에 저장되면, 커맨드 제어부(230)는 메모리 컨트롤러(200) 및 메모리 장치(100)의 상태를 기초로 커맨드 큐(220)에 저장된 커맨드들을 출력할 것을 요청하는 출력 요청(OUTPUT_REQ)을 커맨드 큐(220)에 제공할 수 있다. 예를 들면, 메모리 컨트롤러(200) 및 메모리 장치(100)가 동작 가능한 상태일 때, 커맨드 제어부(230)는 출력 요청(OUTPUT_REQ)을 커맨드 큐(220)에 제공할 수 있다.
커맨드 큐(220)는 커맨드 제어부(230)로부터 수신된 출력 요청(OUTPUT_REQ)에 응답하여, 저장된 커맨드들을 저장된 순서대로 순차적으로 커맨드들을 출력할 수 있다. 즉, 커맨드 큐(220)에 저장된 프로그램 커맨드(PGM_CMD) 또는 소거 커맨드(ERS_CMD)가 저장된 순서대로 순차적으로 출력될 수 있다. 프로그램 커맨드(PGM_CMD) 또는 소거 커맨드(ERS_CMD)가 메모리 장치(100)에 출력되면, 메모리 장치(100)는 프로그램 커맨드(PGM_CMD)에 대응하는 프로그램 동작 또는 소거 커맨드(ERS_CMD)에 대응하는 소거 동작을 수행할 수 있다.
실시 예에서, 메모리 장치(100)가 프로그램 동작 또는 소거 동작 수행 중, 메모리 컨트롤러(200)는 호스트(300)로부터 리드 요청(READ_REQ)을 수신할 수 있다. 그러나, 메모리 장치(100)가 동작을 수행 중이기 때문에, 레이턴시(latency)를 높이기 위해 리드 동작이 우선적으로 수행되도록, 메모리 컨트롤러(200)는 메모리 장치(100)를 제어할 수 있다.
구체적으로, 커맨드 생성부(210)가 호스트(300)로부터 리드 요청(READ_REQ)을 수신하면, 리드 요청(READ_REQ)에 대응하는 리드 커맨드(READ_CMD)를 커맨드 큐(220)에 저장할 수 있다. 이 후, 커맨드 생성부(210)는 커맨드 큐(220)에 리드 커맨드(READ_CMD)가 저장되었음을 알리는 저장 정보(STORE_INF)를 서스펜드 제어부(240)에 출력할 수 있다.
서스펜드 제어부(240)는 커맨드 생성부(210)로부터 수신된 저장 정보(STORE_INF)를 기초로 서스펜드 커맨드(SUSPEND_CMD)를 메모리 장치(100)에 출력할 수 있다. 또, 메모리 장치(100)가 서스펜드 커맨드(SUSPEND_CMD)에 응답하여 동작을 중단하기 위해, 서스펜드 제어부(240)는 커맨드 큐(220)에 저장된 커맨드들이 출력되지 않도록 요청하는 중단 요청(SUSPEND_REQ)을 커맨드 큐(220)에 출력할 수 있다.
실시 예에서, 메모리 장치(100)는 서스펜드 커맨드(SUSPEND_CMD)에 응답하여 동작 중인 프로그램 동작 또는 소거 동작을 중단하고, 중단된 동작에 관한 로그 정보를 저장할 수 있다. 이 때, 메모리 장치(100)가 수행 중인 동작이 프로그램 동작인 경우, 프로그램될 데이터가 백업될 수 있다. 리드 동작이 수행된 후, 중단된 동작은 저장된 로그 정보를 기초로 다시 수행될 수 있다.
결과적으로, 프로그램 동작 또는 소거 동작 시 리드 동작보다 상대적으로 긴 시간이 소모될 수 있기 때문에, 레이턴시(latency)를 높이기 위해, 동작 중인 프로그램 동작 또는 소거 동작이 중단되고 리드 동작이 우선적으로 수행될 수 있다. 즉, 리드 동작이 우선적으로 수행되도록, 메모리 컨트롤러(200)가 서스펜드 커맨드(SUSPEND_CMD)를 메모리 장치(100)에 출력하면, 메모리 장치(100)는 동작을 중단한 후 리드 동작을 우선적으로 수행할 수 있다.
도 5는 도 4의 커맨드 큐에 저장된 커맨드들을 도시한다.
도 4 및 도 5를 참조하면, 도 5는 도 4의 호스트(도 4의 300)로부터 수신된 요청에 대응하는 커맨드가 커맨드 큐(220)에 저장된 후 출력되는 과정을 도시한다.
실시 예에서, 커맨드 생성부(도 4의 210)는 호스트(도 4의 300)로부터 요청을 수신할 수 있다. 커맨드 생성부(도 4의 210)는 호스트(도 4의 300)로부터 수신된 요청에 대응하는 커맨드를 생성하여 커맨드 큐(220)에 저장할 수 있다.
예를 들면, 커맨드 생성부(도 4의 210)는 호스트(도 4의 300)로부터 제1 내지 제4 프로그램 요청(PGM_REQ1~4)을 순차적으로 수신할 수 있다. 커맨드 생성부(도 4의 210)는 수신된 제1 내지 제4 프로그램 요청(PGM_REQ1~4)에 대응하는 제1 내지 제4 프로그램 커맨드(PGM_CMD1~4)를 생성하여 커맨드 큐(220)에 저장할 수 있다.
커맨드 큐(220)에 저장된 커맨드들은 저장된 순서대로 순차적으로 메모리 장치(도 4의 100)에 출력될 수 있다. 메모리 장치(도 4의 100)는 커맨드들을 수신하여 커맨드들에 대응하는 동작을 수행할 수 있다.
도 5를 참조하면, 커맨드 큐(220)에 저장된 제1 내지 제4 프로그램 커맨드(PGM_CMD1~4)는 순차적으로 메모리 장치(도 4의 100)에 출력되고, 메모리 장치(도 4의 100)는 제1 내지 제4 프로그램 커맨드(PGM_CMD1~4)에 대응하는 프로그램 동작을 수행할 수 있다.
실시 예에서, 메모리 장치(도 4의 100)가 제4 프로그램 커맨드(PGM_CMD4)에 대응하는 프로그램 동작 수행 중, 커맨드 생성부(도 4의 210)는 호스트(도 4의 300)로부터 리드 요청을 수신할 수 있다.
호스트(도 4의 300)로부터 리드 요청을 수신하면, 메모리 장치(도 4의 100)가 수행 중인 동작이 중단된 후 리드 동작이 우선적으로 수행되기 위한 동작들이 수행될 수 있다.
구체적으로, 커맨드 생성부(도 4의 210)는 리드 요청에 대응하는 리드 커맨드를 커맨드 큐(도 4의 220)에 저장한 후, 리드 커맨드가 저장되었음을 알리는 저장 정보를 서스펜드 제어부(도 4의 240)에 출력할 수 있다. 서스펜드 제어부(도 4의 240)는 저장 정보를 기초로 서스펜드 커맨드(SUSPEND_CMD)를 메모리 장치(도 4의 100)에 출력할 수 있다.
메모리 장치(도 4의 100)는 서스펜드 커맨드(SUSPEND_CMD)에 응답하여, 제4 프로그램 커맨드(PGM_CMD4)에 대응하는 프로그램 동작을 중단할 수 있다. 중단되는 동작이 프로그램 동작이므로, 메모리 장치(도 4의 100)는 제4 프로그램 커맨드(PGM_CMD4)에 대응하는 프로그램 동작에 관한 로그 정보 및 프로그램 데이터를 저장할 수 있다. 제4 프로그램 커맨드(PGM_CMD4)에 대응하는 프로그램 동작에 관한 로그 정보 및 프로그램 데이터는 리드 동작이 수행된 후 다시 프로그램 동작이 개시될 때 이용될 수 있다.
다른 실시 예에서, 중단되는 동작이 소거 동작인 경우, 메모리 장치(도 4의 100)는 소거 동작에 관한 로그 정보만을 저장한 후, 다시 소거 동작이 개시될 때, 로그 정보가 이용될 수 있다.
실시 예에서, 메모리 장치(도 4의 100)가 제4 프로그램 커맨드(PGM_CMD4)에 대응하는 프로그램 동작을 중단한 후, 호스트(도 4의 300)로부터 수신된 리드 요청에 대응하는 리드 커맨드들이 순차적으로 커맨드 큐(220)에 저장될 수 있다. 예를 들면, 커맨드 큐(220)에 제1 내지 제3 리드 커맨드(READ_CMD1~3)가 순차적으로 저장될 수 있다.
커맨드 큐(220)에 저장된 제1 내지 제3 리드 커맨드(READ_CMD1~3)는 순차적으로 메모리 장치(도 4의 100)에 출력되고, 메모리 장치(도 4의 100)는 제1 내지 제3 리드 커맨드(READ_CMD1~3)에 각각 대응하는 리드 동작을 수행할 수 있다.
실시 예에서, 메모리 장치(도 4의 100)가 서스펜드 커맨드(SUSPEND_CMD)에 응답하여 동작을 중단한 후 수행되는 리드 동작의 횟수가 적으면, 중단된 동작에 관한 로그 정보를 저장하고 다시 로그 정보를 리드하여 중단된 동작을 개시하는데 긴 시간이 소모될 수 있다. 즉, 메모리 장치(도 4의 100)가 동작을 중단한 이후 수행되는 리드 동작의 횟수가 적으면, 메모리 장치(도 4의 100)가 수행 중인 동작이 빈번하게 중단됨에 따라 저장 장치의 성능이 감소될 수 있다.
따라서, 본 발명에서, 메모리 장치(도 4의 100)가 동작을 중단한 후 수행되는 리드 동작의 횟수를 증가시키는 방법이 제시된다.
도 6은 메모리 컨트롤러로부터 서스펜드 커맨드가 출력된 이후 메모리 장치의 동작에 따른 레디/비지 신호를 도시한다.
도 4 및 도 6을 참조하면, 도 6은 도 4의 메모리 컨트롤러(도 4의 200)로부터 서스펜드 커맨드(SUSPEND_CMD)가 출력된 후 리드 커맨드(READ_CMD)가 출력되어 메모리 장치(도 4의 100)에 리드 동작이 수행되는 과정을 도시한다.
도 6에서, 메모리 장치(도 4의 100)가 수행 중인 동작은 프로그램 동작인 것으로 가정한다. 다른 실시 예에서, 메모리 장치(도 4의 100)가 수행 중인 동작은 소거 동작일 수 있다.
실시 예에서, 메모리 장치(도 4의 100)는 메모리 컨트롤러(도 4의 200)로부터 서스펜드 커맨드(SUSPEND_CMD)를 수신한 후 수행 중인 프로그램 동작을 중단할 수 있다. 프로그램 동작이 중단되면, 메모리 장치(도 4의 100)는 중단된 프로그램 동작의 로그 정보를 저장하고 프로그램 데이터를 백업할 수 있다. 이 때, 로그 정보를 저장하고 데이터를 백업하기 위한 시간(tPGMSL)이 소모되고, tPGMSL 시간 동안 레디/비지 신호(RB)는 비지 상태를 나타내는 로우 상태일 수 있다.
메모리 장치(도 4의 100)가 중단된 프로그램 동작에 관한 로그 정보를 저장하고 데이터를 백업하면, 메모리 장치(도 4의 100)는 커맨드 큐에 저장된 제1 리드 커맨드(READ_CMD1)를 수신하여 제1 리드 커맨드(READ_CMD1)에 대응하는 리드 동작을 tR11 시간 동안 수행할 수 있다. 리드 동작을 수행하는 동안 레디/비지 신호(RB)는 비지 상태를 나타내는 로우 상태일 수 있다.
제1 리드 커맨드(READ_CMD1)에 대응하는 리드 동작이 수행된 후, 커맨드 큐에 저장된 리드 커맨드(READ_CMD)가 존재하지 않으면, 메모리 장치(도 4의 100)는 중단된 프로그램 동작을 다시 개시할 수 있다.
메모리 장치(도 4의 100)가 중단된 프로그램 동작을 다시 개시한 후, 메모리 장치(도 4의 100)는 메모리 컨트롤러(도 4의 200)로부터 다시 서스펜드 커맨드(SUSPEND_CMD)를 수신하고 수행 중인 프로그램 동작을 중단할 수 있다. 메모리 장치(도 4의 100)는 프로그램 동작을 중단한 후, 중단된 프로그램 동작에 관한 로그 정보를 저장 및 데이터를 백업하고(tPGMSL), 커맨드 큐에 저장된 제2 리드 커맨드(READ_CMD2)를 수신하여 제2 리드 커맨드(READ_CMD2)에 대응하는 리드 동작을 tR12 시간 동안 수행할 수 있다.
제2 리드 커맨드(READ_CMD2)에 대응하는 리드 동작이 수행된 후, 커맨드 큐에 저장된 리드 커맨드(READ_CMD)가 존재하지 않으면, 메모리 장치(도 4의 100)는 중단된 프로그램 동작을 다시 개시할 수 있다.
메모리 장치(도 4의 100)가 중단된 프로그램 동작을 다시 개시한 후, 메모리 장치(도 4의 100)는 메모리 컨트롤러(도 4의 200)로부터 다시 서스펜드 커맨드(SUSPEND_CMD)를 수신하고 수행 중인 프로그램 동작을 중단할 수 있다. 메모리 장치(도 4의 100)는 프로그램 동작을 중단한 후, 중단된 프로그램 동작에 관한 로그 정보를 저장 및 데이터를 백업하고(tPGMSL), 커맨드 큐에 저장된 제3 리드 커맨드(READ_CMD3)를 수신하여 제3 리드 커맨드(READ_CMD3)에 대응하는 리드 동작을 tR13 시간 동안 수행할 수 있다.
제3 리드 커맨드(READ_CMD3)에 대응하는 리드 동작이 수행된 후, 커맨드 큐에 저장된 리드 커맨드(READ_CMD)가 존재하지 않으면, 메모리 장치(도 4의 100)는 중단된 프로그램 동작을 다시 개시할 수 있다.
위와 같은 과정을 통해 리드 동작이 수행되는 경우, 메모리 장치(도 4의 100)가 프로그램 동작을 중단한 이후 수행되는 리드 동작의 횟수가 적으므로, 프로그램 동작을 중단한 후 로그 정보를 저장하고, 데이터를 백업하는 동작이 빈번하게 수행될 수 있다. 즉, 메모리 장치(도 4의 100)가 수행 중인 동작이 빈번하게 중단됨에 따라, 메모리 장치(도 4의 100)의 성능이 하락될 수 있다.
따라서, 본 발명에서, 메모리 장치(도 4의 100)가 프로그램 동작을 중단한 이후 수행되는 리드 동작의 횟수를 증가시키는 방법이 제시된다.
도 7은 서스펜드 커맨드의 출력이 지연되는 과정을 도시한다.
도 7을 참조하면, 도 7은 메모리 장치(100)가 프로그램 동작 또는 소거 동작 수행 중 리드 동작을 우선적으로 수행하기 위해 커맨드 큐(220)에 저장된 리드 커맨드(READ_CMD)의 수를 기초로 프로그램 동작 또는 소거 동작을 중단하는 과정을 도시한다.
도 4를 참조하면, 도 7은 도 4에서, 커맨드 생성부(도 4의 210)가 호스트(도 4의 300)로부터 리드 요청(READ_REQ)을 수신하여 리드 요청(READ_REQ)에 대응하는 리드 커맨드를 커맨드 큐(220)에 저장하고, 저장 정보(STORE_INF)를 서스펜드 제어부(240)에 출력한 이후의 동작을 도시한다.
실시 예에서, 호스트(도 4의 300)가 리드 요청(READ_REQ)을 출력하면, 리드 요청(READ_REQ)에 대응하는 리드 동작이 메모리 장치(100)에 우선적으로 수행되도록, 서스펜드 제어부(240)는 서스펜드 커맨드(SUSPEND_CMD)를 메모리 장치(100)에 출력할 수 있다. 또, 서스펜드 제어부(240)는 메모리 장치(100)에 더 이상 커맨드들이 출력되지 않도록 출력 중단 요청(OUTS_REQ)을 커맨드 큐(220)에 출력할 수 있다.
이 때, 서스펜드 제어부(240)는 서스펜드 커맨드(SUSPEND_CMD)의 출력 시점을 결정한 후 결정된 출력 시점에 서스펜드 커맨드(SUSPEND_CMD)를 출력할 수 있다.
예를 들면, 서스펜드 제어부(240)는 커맨드 큐(220)에 리드 커맨드가 저장되었음을 나타내는 저장 정보(STORE_INF)를 커맨드 생성부(도 4의 210)로부터 수신한 후, 커맨드 큐(220)에 저장된 리드 커맨드(READ_CMD)의 수를 획득하기 위한 큐 정보 요청(QUEUE_INF_REQ)을 커맨드 큐(220)에 출력할 수 있다. 커맨드 큐(220)는 큐 정보 요청(QUEUE_INF_REQ)에 대응하는 큐 정보(QUEUE_INF)를 서스펜드 제어부(240)에 출력할 수 있다. 여기서, 큐 정보(QUEUE_INF)는 커맨드 큐(220)에 저장된 리드 커맨드(READ_CMD)의 수에 관한 정보를 포함할 수 있다.
실시 예에서, 서스펜드 제어부(240)는 큐 정보(QUEUE_INF)를 기초로 서스펜드 커맨드(SUSPEND_CMD)의 출력의 지연시간을 결정할 수 있다.
예를 들면, 서스펜드 제어부(240)는 커맨드 큐(220)에 저장된 리드 커맨드들의 수가 클수록 서스펜드 커맨드(SUSPEND_CMD)를 바로 출력하거나 또는 서스펜드 커맨드(SUSPEND_CMD)의 출력의 지연시간을 짧게 설정할 수 있다. 반대로, 커맨드 큐(220)에 저장된 리드 커맨드들의 수가 작을수록, 서스펜드 제어부(240)는 서스펜드 커맨드(SUSPEND_CMD)의 출력의 지연시간을 길게 설정할 수 있다.
서스펜드 제어부(240)가 서스펜드 커맨드(SUSPEND_CMD)의 출력의 지연시간을 결정하면, 서스펜드 제어부(240)는 결정된 지연시간이 경과된 후 서스펜드 커맨드(SUSPEND_CMD)를 출력할 수 있다.
서스펜드 커맨드(SUSPEND_CMD)가 출력되면, 서스펜드 제어부(240)는 커맨드 큐(220)에 저장된 리드 커맨드들이 출력되기 위한 리드 커맨드 출력 요청(RCOUT_REQ)을 커맨드 제어부(230)에 제공할 수 있다.
커맨드 제어부(230)는 리드 커맨드 출력 요청(RCOUT_REQ)을 기초로 커맨드 큐(220)에 저장된 리드 커맨드들을 출력하기 위한 출력 요청(OUTPUT_REQ)을 커맨드 큐(220)에 출력할 수 있다. 커맨드 큐(220)는 출력 요청(OUTPUT_REQ)에 응답하여 저장된 커맨드들 중 리드 커맨드들을 우선적으로 출력할 수 있다.
서스펜드 커맨드(SUSPEND_CMD)가 메모리 장치(100)에 출력되면, 메모리 장치(100)는 서스펜드 커맨드(SUSPEND_CMD)에 응답하여 동작을 중단할 수 있다. 메모리 장치(100)가 수행 중인 동작이 중단되면, 호스트(300)로부터 수신된 리드 요청(READ_REQ)에 대응하는 리드 커맨드(READ_CMD)가 커맨드 큐(220)에서 메모리 장치(100)로 출력되고, 메모리 장치(100)는 리드 커맨드(READ_CMD)에 대응하는 리드 동작을 수행할 수 있다.
메모리 장치(100)가 리드 커맨드(READ_CMD)에 대응하는 리드 동작을 완료하면, 서스펜드 제어부(240)는 호스트(300)로부터 새로운 리드 요청(READ_REQ)을 수신했는지를 판단하고, 판단 결과에 따라 후속 동작을 수행할 수 있다.
예를 들면, 호스트(300)로부터 새로운 리드 요청(READ_REQ)이 수신되면, 커맨드 생성부(도 4의 210)는 새로운 리드 요청(READ_REQ)에 대응하는 리드 커맨드를 커맨드 큐(220)에 저장하고, 저장 정보(STORE_INF)를 서스펜드 제어부(240)에 출력할 수 있다. 서스펜드 제어부(240)는 저장 정보(STORE_INF)를 기초로 다시 큐 정보(QUEUE_INF)를 수신하여 커맨드 큐(220)에 저장된 리드 커맨드(READ_CMD)의 수를 판단할 수 있다.
서스펜드 제어부(240)는 커맨드 큐(220)에 저장된 리드 커맨드(READ_CMD)의 수를 기초로 서스펜드 커맨드(SUSPEND_CMD)의 출력에 대한 지연시간을 다시 결정할 수 있다. 이 후, 새롭게 결정된 지연시간이 경과되면, 서스펜드 제어부(240)는 결정된 지연시간이 경과된 후 서스펜드 커맨드(SUSPEND_CMD)를 출력할 수 있다.
그러나, 호스트(300)로부터 새로운 리드 요청(READ_REQ)이 수신되지 않으면, 즉 리드 요청(READ_REQ)외의 요청이 수신되어 커맨드 생성부(도 7의 210)로부터 저장 정보(STORE_INF)가 출력되지 않으면, 서스펜드 제어부(240)는 중단된 동작을 재개할 것을 지시하는 재개 커맨드(RESUME_CMD)를 메모리 장치(100)에 출력할 수 있다. 메모리 장치(100)는 재개 커맨드(RESUME_CMD)에 응답하여 중단된 동작을 재개할 수 있다.
또, 재개 커맨드(RESUME_CMD)가 출력되면, 메모리 장치(100)가 동작을 중단한 후 커맨드 큐(220)에 새롭게 저장된 커맨드들이 메모리 장치(100)에 출력될 수 있다.
결과적으로, 커맨드 큐(220)에 저장된 리드 커맨드들의 수가 작을수록 서스펜드 커맨드(SUSPEND_CMD)의 출력의 지연시간을 길게 설정함으로써, 다음 리드 커맨드들이 커맨드 큐(220)에 저장될 가능성이 높아질 수 있다. 따라서, 메모리 장치(100)의 동작이 중단된 후 더 많은 수의 리드 커맨드들에 대응하는 리드 동작들이 메모리 장치(100)에 수행될 수 있다.
도 8은 서스펜드 커맨드의 출력이 지연되는 시간을 결정하는 방법을 설명하기 위한 도면이다.
도 7 및 도 8을 참조하면, 도 8은 서스펜드 제어부(도 7의 240)에 포함된 서스펜드 테이블을 도시한다. 또, 도 8은 도 7에서 서스펜드 제어부(도 7의 240)가 커맨드 큐(도 7의 220)로부터 큐 정보(QUEUE_INF)를 수신하고, 서스펜드 테이블을 기초로 서스펜드 커맨드(SUSPEND_CMD)의 출력의 지연시간(tDELAY)을 결정하는 방법을 도시한다.
도 8의 (a)는 서스펜드 테이블을 기초로 지연시간(tDELAY)을 결정하는 방법의 일 실시 예를 도시하고, 도 8의 (b)는 결정된 지연시간(tDELAY)의 일 실시 예를 도시한다.
도 8에서, 지연시간(tDELAY)의 단위는 '㎲'인 것으로 가정한다.
실시 예에서, 큐 정보(QUEUE_INF)는 커맨드 큐(도 7의 220)에 저장된 리드 커맨드의 수(RC_NUM)에 관한 정보를 포함할 수 있다. 큐 정보(QUEUE_INF)에 포함된 리드 커맨드의 수(RC_NUM)에 관한 정보를 기초로 서스펜드 커맨드(SUSPEND_CMD)의 출력의 지연시간(tDELAY)이 결정될 수 있다.
도 8의 (a)를 참조하면, 리드 커맨드의 수(RC_NUM)가 'X'보다 크면, 지연시간(tDELAY)은 '0'일 수 있다. 즉, 커맨드 큐(도 7의 220)에 저장된 리드 커맨드의 수(RC_NUM)가 일정 크기 이상이면, 서스펜드 제어부(도 7의 240)는 지연 없이 바로 서스펜드 커맨드(SUSPEND_CMD)를 출력할 수 있다.
리드 커맨드의 수(RC_NUM)가 'X-1'이면 지연시간(tDELAY)은 'Y'이고, 리드 커맨드의 수(RC_NUM)가 ‘X-2’이면 지연시간(tDELAY)은 ‘Y+Z’이고, 리드 커맨드의 수(RC_NUM)가 ‘X-2'보다 작으면 지연시간(tDELAY)은 ‘Y+Z*(X-1)’일 수 있다. 즉, 커맨드 큐(도 7의 220)에 저장된 리드 커맨드의 수(RC_NUM)가 감소할수록, 서스펜드 커맨드(SUSPEND_CMD)의 출력의 지연시간(tDELAY)은 증가될 수 있다.
결과적으로, 커맨드 큐(도 7의 220)에 저장된 리드 커맨드의 수(RC_NUM)가 감소할수록 서스펜드 커맨드(SUSPEND_CMD)의 출력의 지연시간(tDELAY)을 증가시킴으로써, 지연시간(tDELAY) 동안 커맨드 큐(도 7의 220)에 저장되는 리드 커맨드의 수(RC_NUM)는 증가될 수 있다. 따라서, 메모리 장치(도 7의 100)가 동작을 중단한 이후 수행되는 리드 커맨드의 수(RC_NUM)가 증가됨에 따라, 저장 장치(도 1의 50)의 성능이 향상될 수 있다.
도 8의 (b)를 참조하면, 도 8의 (b)는 도 8의 (a)에서, X가 '10', Y 및 Z가 '1'인 경우를 도시한다. 다른 실시 예에서, X, Y 및 Z에 대응하는 수는 다양할 수 있다.
실시 예에서, 리드 커맨드의 수(RC_NUM)가 ‘10’보다 크면, 지연시간(tDELAY)은 ‘0’이고, 리드 커맨드의 수(RC_NUM)가 ‘9’이면 지연시간(tDELAY)은 ‘1’이고, 리드 커맨드의 수(RC_NUM)가 ‘8’이면 지연시간(tDELAY)은 ‘2’이고, 리드 커맨드의 수(RC_NUM)가 ‘8’보다 작으면 지연시간(tDELAY)은 ‘10’일 수 있다. 즉, 커맨드 큐(도 7의 220)에 저장된 리드 커맨드의 수(RC_NUM)가 감소할수록, 서스펜드 커맨드(SUSPEND_CMD)의 출력의 지연시간(tDELAY)은 증가될 수 있다.
실시 예에서, 메모리 장치(도 7의 100)가 리드 동작을 수행하는 동안 호스트(도 1의 100)로부터 리드 요청이 수신되지 않고, 커맨드 큐(도 7의 220)에 저장된 모든 리드 커맨드들에 대응하는 리드 동작들이 종료되면, 메모리 장치(도 7의 100)는 중단된 동작을 개시할 수 있다.
그러나, 메모리 장치(도 7의 100)가 리드 동작을 수행하는 동안 호스트(도 1의 100)로부터 리드 요청이 계속해서 수신되고, 리드 요청에 대응하는 리드 커맨드가 메모리 장치(도 7의 100)에 계속적으로 출력되면 리드 동작이 수행되는 횟수가 증가될 수 있다. 즉, 리드 동작이 수행되는 횟수가 증가됨에 따라, 한 번의 동작 중단으로 수행될 수 있는 리드 동작들의 수가 증가되고, 저장 장치(도 1의 50)의 성능이 향상될 수 있다.
도 9는 서스펜드 커맨드의 출력이 지연될 때 레디/비지 신호를 도시한다.
도 8 및 도 9를 참조하면, 도 9는 도 8에서 지연시간(tDELAY)이 결정되고, 결정된 지연시간(tDELAY)이 경과된 후의 메모리 장치(도 7의 100)의 동작에 따른 레디/비지 신호를 도시한다.
실시 예에서, 서스펜드 제어부(도 7의 240)는 커맨드 큐(도 7의 220)로부터 큐 정보(QUEUE_INF)를 수신하여, 서스펜드 커맨드(SUSPEND_CMD)의 출력의 지연시간(tDELAY)을 결정할 수 있다. 지연시간(tDELAY)이 결정되면, 서스펜드 제어부(도 7의 240)는 결정된 지연시간(tDELAY) 동안 서스펜드 커맨드(SUSPEND_CMD)를 출력하지 않을 수 있다. 따라서, 지연시간(tDELAY) 동안 메모리 장치(도 7의 100)는 수행 중인 동작을 계속 수행할 수 있고, 레디/비지 신호(RB)는 비지 상태를 나타내는 로우 상태일 수 있다.
도 9에서, 지연시간(tDELAY) 동안 커맨드 큐(도 7의 220)에 저장된 리드 커맨드는 제1 내지 제3 리드 커맨드(READ_CMD1~3)인 것으로 가정한다. 다른 실시 예에서, 지연시간(tDELAY)이 길어지면 커맨드 큐(도 7의 220)에 저장되는 리드 커맨드의 수는 증가되고, 지연시간(tDELAY)이 짧아지면 커맨드 큐(도 7의 220)에 저장되는 리드 커맨드의 수는 감소될 수 있다.
실시 예에서, 결정된 지연시간(tDELAY)이 경과된 후, 서스펜드 제어부(도 7의 240)는 서스펜드 커맨드(SUSPEND_CMD)를 메모리 장치(도 7의 100)에 출력할 수 있다. 메모리 장치(도 7의 100)는 서스펜드 커맨드(SUSPEND_CMD)에 응답하여 수행 중인 동작을 중단할 수 있다.
만약, 메모리 장치(도 7의 100)가 수행 중인 동작이 프로그램 동작인 경우, 메모리 장치(도 7의 100)는 tPGMSL 동안 프로그램 동작을 중단하고, 중단된 프로그램 동작에 관한 로그 정보를 저장하고, 프로그램 데이터를 백업할 수 있다. tPGMSL 동안 레디/비지 신호(RB)는 비지 상태를 나타내는 로우 상태일 수 있다.
이 후, 커맨드 큐(도 7의 220)에 저장된 제1 내지 제3 리드 커맨드(READ_CMD1~3)가 순차적으로 메모리 장치(도 7의 100)에 출력될 수 있다. 제1 내지 제3 리드 커맨드(READ_CMD1~3)가 메모리 장치(도 7의 100)에 출력되면, 메모리 장치(도 7의 100)는 tR11 동안 제1 리드 커맨드(READ_CMD1)에 대응하는 리드 동작, tR12 동안 제2 리드 커맨드(READ_CMD2)에 대응하는 리드 동작, tR13 동안 제3 리드 커맨드(READ_CMD3)에 대응하는 리드 동작을 수행할 수 있다. 제1 내지 제3 리드 커맨드(READ_CMD1~3)에 각각 대응하는 리드 동작이 수행되는 동안 레디/비지 신호(RB)는 비지 상태를 나타내는 로우 상태일 수 있다.
결과적으로, 결정된 지연시간(tDELAY) 동안 서스펜드 커맨드(SUSPEND_CMD)의 출력을 지연시키고, 서스펜드 커맨드(SUSPEND_CMD)의 출력이 지연되는 동안 커맨드 큐(도 7의 220)에 저장되는 리드 커맨드의 수는 증가될 수 있다. 커맨드 큐(도 7의 220)에 저장되는 리드 커맨드의 수가 증가됨에 따라, 메모리 장치(도 7의 100)가 동작을 중단한 후 수행되는 리드 동작의 횟수가 증가되고, 저장 장치(도 1의 50)의 성능이 향상될 수 있다.
도 10은 서스펜드 커맨드의 출력이 지연되지 않을 때 레디/비지 신호를 도시한다.
도 8 및 도 10을 참조하면, 도 10은 도 8에서 서스펜드 커맨드(SUSPEND_CMD)의 출력을 지연시키지 않는 것으로 결정한 후 메모리 장치(도 7의 100)의 동작에 따른 레디/비지 신호를 도시한다.
실시 예에서, 서스펜드 제어부(도 7의 240)는 커맨드 큐(도 7의 220)로부터 큐 정보(QUEUE_INF)를 수신하여, 서스펜드 커맨드(SUSPEND_CMD)의 출력의 지연시간(tDELAY)을 결정할 수 있다. 만약, 커맨드 큐(도 7의 220)에 저장된 리드 커맨드의 수(RC_NUM)가 미리 설정된 기준값 이상이면, 서스펜드 제어부(도 7의 240)는 지연 없이 바로 서스펜드 커맨드(SUSPEND_CMD)를 출력할 수 있다.
도 10에서 미리 설정된 기준값은 도 8의 (b)와 동일하게 '10'이고, 커맨드 큐(도 7의 220)에 저장된 리드 커맨드는 제11 내지 제20 리드 커맨드(READ_CMD11~20)고, 리드 커맨드의 수(RC_NUM)는 ‘10'인 것으로 가정한다.
따라서, 커맨드 큐(도 7의 220)에 저장된 리드 커맨드의 수(RC_NUM)가 미리 설정된 기준값인 '10'이므로, 서스펜드 제어부(도 7의 240)는 지연 없이 바로 서스펜드 커맨드(SUSPEND_CMD)를 출력할 수 있다.
실시 예에서, 메모리 장치(도 7의 100)는 서스펜드 제어부(도 7의 240)로부터 서스펜드 커맨드(SUSPEND_CMD)를 수신하고, 서스펜드 커맨드(SUSPEND_CMD)에 응답하여 수행 중인 동작을 중단할 수 있다.
만약, 메모리 장치(도 7의 100)가 수행 중인 동작이 프로그램 동작인 경우, 메모리 장치(도 7의 100)는 tPGMSL 동안 프로그램 동작을 중단하고, 중단된 프로그램 동작에 관한 로그 정보를 저장하고, 프로그램 데이터를 백업할 수 있다. tPGMSL 동안 레디/비지 신호(RB)는 비지 상태를 나타내는 로우 상태일 수 있다.
이 후, 커맨드 큐(도 7의 220)에 저장된 제11 내지 제20 리드 커맨드(READ_CMD11~20)가 순차적으로 메모리 장치(도 7의 100)에 출력될 수 있다.
제11 내지 제20 리드 커맨드(READ_CMD11~20)가 메모리 장치(도 7의 100)에 출력되면, 메모리 장치(도 7의 100)는 tR21 동안 제11 리드 커맨드(READ_CMD11)에 대응하는 리드 동작, tR22 동안 제12 리드 커맨드(READ_CMD12)에 대응하는 리드 동작, tR23 동안 제13 리드 커맨드(READ_CMD13)에 대응하는 리드 동작, tR24 동안 제14 리드 커맨드(READ_CMD14)에 대응하는 리드 동작, tR25 동안 제15 리드 커맨드(READ_CMD15)에 대응하는 리드 동작, tR26 동안 제16 리드 커맨드(READ_CMD16)에 대응하는 리드 동작, tR27 동안 제17 리드 커맨드(READ_CMD17)에 대응하는 리드 동작, tR28 동안 제18 리드 커맨드(READ_CMD18)에 대응하는 리드 동작, tR29 동안 제19 리드 커맨드(READ_CMD19)에 대응하는 리드 동작, tR30 동안 제20 리드 커맨드(READ_CMD20)에 대응하는 리드 동작을 수행할 수 있다. 제11 내지 제20 리드 커맨드(READ_CMD11~20)에 각각 대응하는 리드 동작이 수행되는 동안 레디/비지 신호(RB)는 비지 상태를 나타내는 로우 상태일 수 있다.
결과적으로, 커맨드 큐(도 7의 220)에 저장된 리드 커맨드의 수(RC_NUM)가 미리 설정된 기준값 이상이면, 지연 없이 바로 서스펜드 커맨드(SUSPEND_CMD)가 출력됨으로써, 빠른 시간 내에 커맨드 큐(도 7의 220)에 저장된 리드 커맨드들에 대응하는 리드 동작들이 수행될 수 있다.
도 11은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 11을 참조하면, S1101 단계에서, 메모리 장치가 프로그램 동작 또는 소거 동작 수행 중 메모리 컨트롤러는 호스트로부터 리드 요청을 수신할 수 있다. 실시 예에서, 호스트로부터 리드 요청이 수신되면, 메모리 컨트롤러는 메모리 장치에 수행 중인 동작을 중단시키고 리드 요청에 대응하는 리드 동작이 우선적으로 수행되도록 메모리 장치를 제어할 수 있다.
S1103 단계에서, 메모리 컨트롤러는 커맨드 큐에 저장된 리드 커맨드의 수를 기초로 서스펜드 커맨드의 출력 지연시간을 결정할 수 있다.
예를 들면, 커맨드 큐에 저장된 리드 커맨드의 수가 미리 설정된 기준값 이상이면, 메모리 컨트롤러는 지연 없이 서스펜드 커맨드를 출력할 것으로 결정할 수 있다. 그러나, 커맨드 큐에 저장된 리드 커맨드의 수가 미리 설정된 기준값 미만이면, 커맨드 큐에 저장된 리드 커맨드의 수에 따라 지연시간이 결정될 수 있다.
실시 예에서, 커맨드 큐에 저장된 리드 커맨드의 수가 작을수록 지연시간은 길어지고, 커맨드 큐에 저장된 리드 커맨드의 수가 클수록 지연시간은 짧아질 수 있다.
S1105 단계에서, 메모리 컨트롤러는 결정된 지연시간 경과 후 서스펜드 커맨드를 메모리 장치에 출력할 수 있다. 메모리 장치는 서스펜드 커맨드에 응답하여 동작을 중단할 수 있다.
도 12는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 11 및 도 12를 참조하면, 도 12는 도 11의 S1105 단계에서 서스펜드 커맨드가 출력된 이후의 단계들을 도시한다.
S1201 단계에서, 메모리 컨트롤러는 커맨드 큐에 저장된 리드 커맨드들을 순차적으로 출력할 수 있다. 즉, 메모리 장치가 서스펜드 커맨드에 응답하여 동작을 중단한 후, 메모리 컨트롤러는 순차적으로 리드 커맨드들을 출력하고, 메모리 장치는 리드 커맨드들에 대응하는 리드 동작들을 수행할 수 있다.
S1203 단계에서, 메모리 컨트롤러는 커맨드 큐에 리드 커맨드가 존재하는지 판단할 수 있다. 커맨드 큐에 리드 커맨드가 존재하면(Y), S1201 단계로 진행하여, 커맨드 큐에 저장된 커맨드들을 순차적으로 출력할 수 있다. 즉, 메모리 장치가 동작을 중단한 후 커맨드 큐에 계속적으로 리드 커맨드가 저장되면, 메모리 컨트롤러는 저장된 커맨드들을 계속하여 메모리 장치에 출력할 수 있다.
그러나, 커맨드 큐에 리드 커맨드가 존재하지 않으면(N), S1205 단계로 진행할 수 있다.
S1205 단계에서, 메모리 장치가 수행할 리드 커맨드가 존재하지 않으면 메모리 컨트롤러는 중단된 동작을 재개하기 위한 재개 커맨드를 출력할 수 있다. 메모리 컨트롤러로부터 재개 커맨드가 출력되면, 메모리 장치는 재개 커맨드에 응답하여 중단된 동작을 재개할 수 있다.
도 13은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
도 13을 참조하면, 메모리 컨트롤러(1000)는 프로세서(Processor; 1010), 메모리 버퍼(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 컨트롤러(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서(1010)는 버퍼 컨트롤러(1050)를 통해 메모리 버퍼(1020)와 통신할 수 있다. 프로세서(1010)는 메모리 버퍼(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼(1020)는 프로세서(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼(1020)는 프로세서(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼(1020)는 프로세서(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 컨트롤러(1050)는 프로세서(1010)의 제어에 따라, 메모리 버퍼(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼(1020) 및 버퍼 컨트롤러(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 컨트롤러(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서(1010), 버퍼 컨트롤러(1050), 메모리 버퍼(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
실시 예에서, 메모리 장치(도 1의 100)가 프로그램 동작 또는 리드 동작 수행 중, 프로세서(1010)는 호스트(도 1의 300)로부터 리드 요청을 수신할 수 있다. 리드 요청은 메모리 장치(도 1의 100)에 포함된 복수의 페이지들 중 선택된 페이지에 저장된 데이터를 리드할 것을 지시하는 요청일 수 있다.
호스트(도 1의 300)로부터 리드 요청을 수신하면, 프로세서(1010)는 커맨드 큐에 저장된 리드 커맨드의 수를 판단할 수 있다. 커맨드 큐는 메모리 버퍼(1020)에 포함될 수 있다.
프로세서(1010)는 커맨드 큐에 저장된 리드 커맨드의 수를 판단한 결과를 기초로, 서스펜드 커맨드의 출력에 대한 지연시간을 결정할 수 있다. 이 때, 커맨드 큐에 저장된 리드 커맨드의 수가 클수록 서스펜드 커맨드의 출력의 지연시간은 짧아지고, 커맨드 큐에 저장된 리드 커맨드의 수가 작을수록 서스펜드 커맨드의 출력의 지연시간은 길어질 수 있다.
따라서, 커맨드 큐에 저장된 리드 커맨드의 수가 클수록 서스펜드 커맨드의 출력의 지연시간을 짧게 설정함으로써, 커맨드 큐에 저장된 리드 커맨드들에 대응하는 리드 동작들이 빠른 시간 내에 수행될 수 있다. 반대로, 커맨드 큐에 저장된 리드 커맨드의 수가 작을수록 서스펜드 커맨드의 출력의 지연시간을 길게 설정함으로써, 커맨드 큐에 더 많은 수의 리드 커맨드들이 저장되고, 더 많은 수의 커맨드들에 대응하는 리드 동작들이 수행될 수 있다.
실시 예에서, 프로세서(1010)는 결정된 지연시간이 경과된 후 서스펜드 커맨드를 메모리 장치(도 1의 100)에 출력할 수 있다. 메모리 장치(도 1의 100)는 서스펜드 커맨드에 응답하여 수행 중인 동작을 중단할 수 있다.
실시 예에서, 메모리 장치(도 1의 100)가 수행 중인 동작이 중단되면, 커맨드 큐에 저장된 리드 커맨드들이 순차적으로 메모리 장치(도 1의 100)에 출력될 수 있다. 메모리 장치(도 1의 100)는 순차적으로 수신된 리드 커맨드들에 대응하는 리드 동작들을 수행할 수 있다.
결과적으로, 커맨드 큐에 저장된 리드 커맨드의 수에 따라 서스펜드 커맨드의 출력 시점을 지연시킴으로써, 더 많은 수의 리드 커맨드들이 커맨드 큐에 저장될 수 있고, 메모리 장치(도 1의 100)는 동작을 중단한 후 더 많은 수의 리드 커맨드들에 대응하는 리드 동작들을 수행할 수 있다. 따라서, 저장 장치(도 1의 50)의 성능이 향상될 수 있다.
도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 14를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 장치(2200)는 도 1을 참조하여 설명된 메모리 장치(도 1의 100)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embedded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer system interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(spin transfer torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
실시 예에서, 메모리 장치(2200)가 프로그램 동작 또는 리드 동작 수행 중, 메모리 컨트롤러(2100)는 호스트(도 1의 300)로부터 리드 요청을 수신할 수 있다. 리드 요청은 메모리 장치(2200)에 포함된 복수의 페이지들 중 선택된 페이지에 저장된 데이터를 리드할 것을 지시하는 요청일 수 있다.
메모리 컨트롤러(2100)는 호스트(도 1의 300)로부터 리드 요청을 수신하면, 커맨드 큐에 저장된 리드 커맨드의 수를 판단할 수 있다. 메모리 컨트롤러(2100)는 커맨드 큐에 저장된 리드 커맨드의 수를 판단한 결과를 기초로, 서스펜드 커맨드의 출력에 대한 지연시간을 결정할 수 있다. 이 때, 커맨드 큐에 저장된 리드 커맨드의 수가 클수록 서스펜드 커맨드의 출력의 지연시간은 짧아지고, 커맨드 큐에 저장된 리드 커맨드의 수가 작을수록 서스펜드 커맨드의 출력의 지연시간은 길어질 수 있다.
따라서, 커맨드 큐에 저장된 리드 커맨드의 수가 클수록 서스펜드 커맨드의 출력의 지연시간을 짧게 설정함으로써, 커맨드 큐에 저장된 리드 커맨드들에 대응하는 리드 동작들이 빠른 시간 내에 수행될 수 있다. 반대로, 커맨드 큐에 저장된 리드 커맨드의 수가 작을수록 서스펜드 커맨드의 출력의 지연시간을 길게 설정함으로써, 커맨드 큐에 더 많은 수의 리드 커맨드들이 저장되고, 더 많은 수의 커맨드들에 대응하는 리드 동작들이 수행될 수 있다.
실시 예에서, 메모리 컨트롤러(2100)는 결정된 지연시간이 경과된 후 서스펜드 커맨드를 메모리 장치(2200)에 출력할 수 있다. 메모리 장치(2200)는 서스펜드 커맨드에 응답하여 수행 중인 동작을 중단할 수 있다.
실시 예에서, 메모리 장치(2200)가 수행 중인 동작이 중단되면, 커맨드 큐에 저장된 리드 커맨드들이 순차적으로 메모리 장치(2200)에 출력될 수 있다. 메모리 장치(2200)는 순차적으로 수신된 리드 커맨드들에 대응하는 리드 동작들을 수행할 수 있다.
결과적으로, 커맨드 큐에 저장된 리드 커맨드의 수에 따라 서스펜드 커맨드의 출력 시점을 지연시킴으로써, 더 많은 수의 리드 커맨드들이 커맨드 큐에 저장될 수 있고, 메모리 장치(2200)는 동작을 중단한 후 더 많은 수의 리드 커맨드들에 대응하는 리드 동작들을 수행할 수 있다. 따라서, 메모리 카드 시스템(2000)의 성능이 향상될 수 있다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 15를 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer system interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
실시 예에서, 복수의 플래시 메모리들(3221~322n)이 프로그램 동작 또는 리드 동작 수행 중, SSD 컨트롤러(3210)는 호스트(3100)로부터 리드 요청을 수신할 수 있다. 리드 요청은 복수의 플래시 메모리들(3221~322n)에 각각 포함된 복수의 페이지들 중 선택된 페이지에 저장된 데이터를 리드할 것을 지시하는 요청일 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 리드 요청을 수신하면, 커맨드 큐에 저장된 리드 커맨드의 수를 판단할 수 있다. SSD 컨트롤러(3210)는 커맨드 큐에 저장된 리드 커맨드의 수를 판단한 결과를 기초로, 서스펜드 커맨드의 출력에 대한 지연시간을 결정할 수 있다. 이 때, 커맨드 큐에 저장된 리드 커맨드의 수가 클수록 서스펜드 커맨드의 출력의 지연시간은 짧아지고, 커맨드 큐에 저장된 리드 커맨드의 수가 작을수록 서스펜드 커맨드의 출력의 지연시간은 길어질 수 있다.
따라서, 커맨드 큐에 저장된 리드 커맨드의 수가 클수록 서스펜드 커맨드의 출력의 지연시간을 짧게 설정함으로써, 커맨드 큐에 저장된 리드 커맨드들에 대응하는 리드 동작들이 빠른 시간 내에 수행될 수 있다. 반대로, 커맨드 큐에 저장된 리드 커맨드의 수가 작을수록 서스펜드 커맨드의 출력의 지연시간을 길게 설정함으로써, 커맨드 큐에 더 많은 수의 리드 커맨드들이 저장되고, 더 많은 수의 커맨드들에 대응하는 리드 동작들이 수행될 수 있다.
실시 예에서, SSD 컨트롤러(3210)는 결정된 지연시간이 경과된 후 서스펜드 커맨드를 복수의 플래시 메모리들(3221~322n)에 출력할 수 있다. 복수의 플래시 메모리들(3221~322n)은 서스펜드 커맨드에 응답하여 수행 중인 동작을 중단할 수 있다.
실시 예에서, 복수의 플래시 메모리들(3221~322n)이 수행 중인 동작이 중단되면, 커맨드 큐에 저장된 리드 커맨드들이 순차적으로 복수의 플래시 메모리들(3221~322n)에 출력될 수 있다. 복수의 플래시 메모리들(3221~322n)은 순차적으로 수신된 리드 커맨드들에 대응하는 리드 동작들을 수행할 수 있다.
결과적으로, 커맨드 큐에 저장된 리드 커맨드의 수에 따라 서스펜드 커맨드의 출력 시점을 지연시킴으로써, 더 많은 수의 리드 커맨드들이 커맨드 큐에 저장될 수 있고, 복수의 플래시 메모리들(3221~322n)은 동작을 중단한 후 더 많은 수의 리드 커맨드들에 대응하는 리드 동작들을 수행할 수 있다. 따라서, SSD(3200)의 성능이 향상될 수 있다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 16을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(TIME Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 2 및 도 3을 참조하여 설명된 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
실시 예에서, 스토리지 모듈(4400)이 프로그램 동작 또는 리드 동작 수행 중, 애플리케이션 프로세서(4100)는 호스트(도 1의 300)로부터 리드 요청을 수신할 수 있다. 리드 요청은 스토리지 모듈(4400)에 포함된 복수의 페이지들 중 선택된 페이지에 저장된 데이터를 리드할 것을 지시하는 요청일 수 있다.
애플리케이션 프로세서(4100)는 호스트(도 1의 300)로부터 리드 요청을 수신하면, 커맨드 큐에 저장된 리드 커맨드의 수를 판단할 수 있다. 애플리케이션 프로세서(4100)는 커맨드 큐에 저장된 리드 커맨드의 수를 판단한 결과를 기초로, 서스펜드 커맨드의 출력에 대한 지연시간을 결정할 수 있다. 이 때, 커맨드 큐에 저장된 리드 커맨드의 수가 클수록 서스펜드 커맨드의 출력의 지연시간은 짧아지고, 커맨드 큐에 저장된 리드 커맨드의 수가 작을수록 서스펜드 커맨드의 출력의 지연시간은 길어질 수 있다.
따라서, 커맨드 큐에 저장된 리드 커맨드의 수가 클수록 서스펜드 커맨드의 출력의 지연시간을 짧게 설정함으로써, 커맨드 큐에 저장된 리드 커맨드들에 대응하는 리드 동작들이 빠른 시간 내에 수행될 수 있다. 반대로, 커맨드 큐에 저장된 리드 커맨드의 수가 작을수록 서스펜드 커맨드의 출력의 지연시간을 길게 설정함으로써, 커맨드 큐에 더 많은 수의 리드 커맨드들이 저장되고, 더 많은 수의 커맨드들에 대응하는 리드 동작들이 수행될 수 있다.
실시 예에서, 애플리케이션 프로세서(4100)는 결정된 지연시간이 경과된 후 서스펜드 커맨드를 스토리지 모듈(4400)에 출력할 수 있다. 스토리지 모듈(4400)은 서스펜드 커맨드에 응답하여 수행 중인 동작을 중단할 수 있다.
실시 예에서, 스토리지 모듈(4400)이 수행 중인 동작이 중단되면, 커맨드 큐에 저장된 리드 커맨드들이 순차적으로 스토리지 모듈(4400)에 출력될 수 있다. 스토리지 모듈(4400)은 순차적으로 수신된 리드 커맨드들에 대응하는 리드 동작들을 수행할 수 있다.
결과적으로, 커맨드 큐에 저장된 리드 커맨드의 수에 따라 서스펜드 커맨드의 출력 시점을 지연시킴으로써, 더 많은 수의 리드 커맨드들이 커맨드 큐에 저장될 수 있고, 스토리지 모듈(4400)은 동작을 중단한 후 더 많은 수의 리드 커맨드들에 대응하는 리드 동작들을 수행할 수 있다. 따라서, 사용자 시스템(4000)의 성능이 향상될 수 있다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 커맨드 생성부
220: 커맨드 큐
230: 커맨드 제어부
240: 서스펜드 제어부
300: 호스트

Claims (20)

  1. 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    호스트로부터 요청을 수신하고, 상기 요청에 대응되는 커맨드를 생성하는 커맨드 생성부;
    생성된 상기 커맨드를 저장하는 커맨드 큐;
    상기 커맨드 큐에 저장된 상기 커맨드를 상기 메모리 장치에 출력하도록 상기 커맨드 큐를 제어하는 커맨드 제어부; 및
    상기 메모리 장치가 동작을 수행하는 동안 상기 호스트로부터 리드 요청이 입력되면, 상기 커맨드 큐에 저장된 리드 커맨드의 개수를 기초로 지연시간을 결정하고, 상기 동작의 수행을 중단할 것을 지시하는 서스펜드 커맨드를 상기 지연시간이 경과한 뒤에 상기 메모리 장치에 제공하는 서스펜드 제어부;를 포함하는 메모리 컨트롤러.
  2. 제 1항에 있어서, 상기 서스펜드 제어부는,
    상기 커맨드 큐에 저장된 리드 커맨드의 개수가 제1 기준값 이상이면, 상기 지연시간을 ‘0’으로 결정하는 메모리 컨트롤러.
  3. 제 2항에 있어서, 상기 서스펜드 제어부는,
    상기 커맨드 큐에 저장된 리드 커맨드의 개수가 제2 기준값 이상이고 상기 제1 기준값보다 작으면, 상기 지연시간을 제1 시간으로 결정하는 메모리 컨트롤러.
  4. 제 3항에 있어서, 상기 서스펜드 제어부는,
    상기 커맨드 큐에 저장된 리드 커맨드의 개수가 상기 제2 기준값보다 작으면, 상기 지연시간을 상기 제1 시간보다 긴 제2 시간으로 결정하는 메모리 컨트롤러.
  5. 제 1항에 있어서, 상기 서스펜드 제어부는,
    상기 커맨드 큐에 저장된 리드 커맨드의 개수와 상기 지연시간이 반비례 관계를 갖도록 상기 지연시간을 결정하는 메모리 컨트롤러.
  6. 제 1항에 있어서, 상기 커맨드 제어부는,
    상기 서스펜드 커맨드가 상기 메모리 장치에 제공된 뒤, 상기 커맨드 큐에 저장된 리드 커맨드를 상기 메모리 장치에 제공하도록 상기 커맨드 큐를 제어하는 메모리 컨트롤러.
  7. 제 6항에 있어서, 상기 커맨드 제어부는,
    상기 커맨드 큐에 저장된 리드 커맨드에 대응하는 리드 동작이 수행되는 동안에 상기 커맨드 큐에 저장된 리드 커맨드를 상기 메모리 장치에 제공하도록 상기 커맨드 큐를 제어하는 메모리 컨트롤러.
  8. 제 6항에 있어서, 상기 서스펜드 제어부는,
    상기 메모리 장치가 상기 리드 커맨드에 대응되는 리드 동작의 수행을 완료한 뒤, 상기 동작의 재개를 지시하는 재개 커맨드를 상기 메모리 장치에 제공하는 메모리 컨트롤러.
  9. 메모리 장치가 수행할 커맨드들을 저장하는 커맨드 큐를 포함하는 메모리 컨트롤러의 동작 방법에 있어서,
    상기 커맨드 큐에 저장된 상기 커맨드들을 순차적으로 상기 메모리 장치에 제공하는 단계;
    상기 메모리 장치가 상기 커맨드들에 대응하는 동작 수행 중에, 호스트로부터 입력된 리드 요청에 응답하여 상기 커맨드 큐에 저장된 리드 커맨드의 개수에 따라 지연시간을 결정하는 단계;
    상기 지연시간이 경과한 뒤, 상기 동작을 중단할 것을 지시하는 서스펜드 커맨드를 상기 메모리 장치에 제공하는 단계; 및
    상기 서스펜드 커맨드를 상기 메모리 장치에 제공한 뒤, 상기 커맨드 큐에 저장된 리드 커맨드를 상기 메모리 장치에 제공하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
  10. 제 9항에 있어서,
    상기 커맨드들에 대응하는 동작은 프로그램 동작 또는 소거 동작인 메모리 컨트롤러의 동작 방법.
  11. 제 9항에 있어서, 상기 지연시간을 결정하는 단계는,
    상기 커맨드 큐에 저장된 리드 커맨드의 개수와 상기 지연시간이 반비례 관계를 갖도록 상기 지연시간을 결정하는 메모리 컨트롤러의 동작 방법.
  12. 제 9항에 있어서, 상기 지연시간을 결정하는 단계는,
    상기 커맨드 큐에 저장된 기준값 이상의 리드 커맨드의 개수에 응답하여, 상기 지연시간을 '0'으로 결정하는 메모리 컨트롤러의 동작 방법.
  13. 제 9항에 있어서, 상기 지연시간을 결정하는 단계는,
    상기 커맨드 큐에 저장된 리드 커맨드의 개수가 상대적으로 많을수록 상기 지연시간이 상대적으로 작은 시간 길이를 갖도록 결정하는 메모리 컨트롤러의 동작 방법.
  14. 제 9항에 있어서,
    상기 커맨드 큐에 저장된 리드 커맨드에 대응하는 리드 동작이 수행되는 동안, 상기 커맨드 큐에 새롭게 저장된 리드 커맨드를 출력하는 단계를 더 포함하는 메모리 컨트롤러의 동작 방법.
  15. 제 9항에 있어서,
    상기 메모리 장치가 상기 리드 커맨드에 대응되는 리드 동작의 수행을 완료한 뒤, 상기 동작의 재개를 지시하는 재개 커맨드를 출력하는 단계를 더 포함하는 메모리 컨트롤러의 동작 방법.
  16. 입력 커맨드에 대응하는 동작을 수행하는 메모리 장치; 및
    호스트로부터 요청을 수신하고, 상기 요청에 대응되는 커맨드를 생성하고, 생성된 상기 커맨드를 커맨드 큐에 저장하고, 상기 커맨드 큐에 저장된 커맨드들을 순차적으로 상기 메모리 장치에 상기 입력 커맨드로 제공하도록 상기 커맨드 큐를 제어하고, 상기 메모리 장치가 상기 커맨드들에 대응하는 동작을 수행하는 동안 상기 호스트로부터 리드 요청이 입력되면, 상기 커맨드 큐에 저장된 리드 커맨드의 개수를 기초로 지연시간을 결정하고, 상기 동작의 수행을 중단할 것을 지시하는 서스펜드 커맨드를 상기 지연시간이 경과한 뒤에 상기 메모리 장치에 제공하는 메모리 컨트롤러;를 포함하는 저장 장치.
  17. 제 16항에 있어서,
    상기 메모리 장치는 상기 서스펜드 커맨드에 응답하여 상기 동작의 수행을 중단하고,
    상기 동작의 수행이 중단되면, 상기 메모리 컨트롤러는 상기 커맨드 큐에 저장된 리드 커맨드를 상기 메모리 장치에 제공하는 저장 장치.
  18. 제 16항에 있어서, 상기 메모리 컨트롤러는,
    상기 커맨드 큐에 저장된 리드 커맨드의 개수와 상기 지연시간이 반비례 관계를 갖도록 상기 지연시간을 결정하는 저장 장치.
  19. 제 16항에 있어서, 상기 메모리 컨트롤러는,
    상기 커맨드 큐에 저장된 리드 커맨드의 개수가 기준값 이상이면, 상기 지연시간을 ‘0’으로 결정하는 저장 장치.
  20. 제 19항에 있어서, 상기 메모리 컨트롤러는,
    상기 커맨드 큐에 저장된 리드 커맨드의 개수가 상기 기준값 미만이면, 상기 커맨드 큐에 저장된 리드 커맨드의 개수가 상대적으로 작을수록 상기 지연시간을 상대적으로 길게 결정하는 저장 장치.
KR1020210074347A 2021-06-08 2021-06-08 메모리 컨트롤러 및 그 동작 방법 KR20220165563A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210074347A KR20220165563A (ko) 2021-06-08 2021-06-08 메모리 컨트롤러 및 그 동작 방법
US17/570,022 US11941294B2 (en) 2021-06-08 2022-01-06 Memory controller for controlling suspension of operation and method of operating the same
CN202210305426.2A CN115454325A (zh) 2021-06-08 2022-03-25 存储器控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210074347A KR20220165563A (ko) 2021-06-08 2021-06-08 메모리 컨트롤러 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20220165563A true KR20220165563A (ko) 2022-12-15

Family

ID=84285144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210074347A KR20220165563A (ko) 2021-06-08 2021-06-08 메모리 컨트롤러 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11941294B2 (ko)
KR (1) KR20220165563A (ko)
CN (1) CN115454325A (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102317786B1 (ko) * 2015-02-02 2021-10-26 삼성전자주식회사 스토리지 디바이스에서의 입출력 처리 방법 및 이를 적용하는 스토리지 디바이스 및 비휘발성 메모리 디바이스
CN106067321B (zh) * 2015-04-21 2020-09-15 爱思开海力士有限公司 适于存储器编程暂停-恢复的控制器
JP6950149B2 (ja) * 2015-09-08 2021-10-13 ソニーグループ株式会社 メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法
US10423335B2 (en) * 2017-06-30 2019-09-24 Seagate Technology Llc Enhancing quality of service of a storage device
KR20190088734A (ko) 2018-01-19 2019-07-29 에스케이하이닉스 주식회사 메모리 인터페이스와, 이를 포함하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
TWI684860B (zh) * 2018-10-15 2020-02-11 慧榮科技股份有限公司 用來進行讀取加速之方法以及資料儲存裝置及其控制器
US10685718B2 (en) * 2018-10-29 2020-06-16 Micron Technnology, Inc. Dynamic delay of NAND read commands
KR102680273B1 (ko) * 2019-02-12 2024-07-01 삼성전자주식회사 서스펜드 모드를 제어하는 방법 및 이를 포함하는 메모리 컨트롤러
US10871923B2 (en) * 2019-03-06 2020-12-22 Micron Technology, Inc. Management of program suspend and resume operations of a memory sub-system
KR20210029551A (ko) 2019-09-06 2021-03-16 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11126369B1 (en) * 2020-02-28 2021-09-21 Western Digital Technologies, Inc. Data storage with improved suspend resume performance
JP7443195B2 (ja) * 2020-08-21 2024-03-05 キオクシア株式会社 メモリシステムおよび制御方法

Also Published As

Publication number Publication date
CN115454325A (zh) 2022-12-09
US11941294B2 (en) 2024-03-26
US20220391140A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
US11307803B2 (en) Storage device for suspending program operation and performing read operation and operating method thereof
US11334248B2 (en) Storage device and method of changing between memory blocks of different bits based on delay of migration request
US11264086B2 (en) Memory controller and operating method thereof
US11494106B2 (en) Memory controller and method of ordering sequential data and random data
KR20210077451A (ko) 저장 장치 및 그 동작 방법
US20240311041A1 (en) Memory controller performing booting operation and method of operating the same
KR20230007881A (ko) 저장 장치 및 그 동작 방법
US11302385B2 (en) Memory controller and method of operating the same
US11669280B2 (en) Storage device and operating method thereof
US11366725B2 (en) Storage device and method of operating the same
KR20220120016A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220170664A (ko) 호스트 장치, 저장 장치 및 그 동작 방법
KR20220053973A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220041593A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220099384A (ko) 메모리 장치 및 그 동작 방법
KR20210111120A (ko) 메모리 컨트롤러 및 그 동작 방법
US11941294B2 (en) Memory controller for controlling suspension of operation and method of operating the same
KR102706419B1 (ko) 스토리지 장치 및 그 동작 방법
US11886314B2 (en) Memory system and operating method thereof
KR102701111B1 (ko) 메모리 컨트롤러 및 그 동작 방법
US20230401006A1 (en) Computing system and method of operating the same
US20220180946A1 (en) Memory controller and operating method thereof
KR20230048769A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220167996A (ko) 메모리 컨트롤러 및 그 동작 방법
TW202338622A (zh) 儲存裝置及其操作方法

Legal Events

Date Code Title Description
A201 Request for examination