CN115454325A - 存储器控制器及其操作方法 - Google Patents

存储器控制器及其操作方法 Download PDF

Info

Publication number
CN115454325A
CN115454325A CN202210305426.2A CN202210305426A CN115454325A CN 115454325 A CN115454325 A CN 115454325A CN 202210305426 A CN202210305426 A CN 202210305426A CN 115454325 A CN115454325 A CN 115454325A
Authority
CN
China
Prior art keywords
command
read
memory device
memory
command queue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210305426.2A
Other languages
English (en)
Inventor
李宜瞳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115454325A publication Critical patent/CN115454325A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Abstract

本公开涉及一种存储器控制器及其操作方法。增加待在暂停时段期间执行的读取命令的数量的存储器控制器可以包括：命令生成器，被配置为从主机接收请求并且生成与该请求相对应的命令；命令队列，被配置为存储所生成的命令；命令控制器，被配置为控制命令队列以使得命令队列中存储的命令被输出到存储器装置；以及暂停控制器，被配置为当读取请求在存储器装置执行操作的同时从主机输入时，基于命令队列中存储的读取命令的数量来确定延迟时间量，并且在经过延迟时间量之后向存储器装置提供指示暂停执行操作的暂停命令。

Description

存储器控制器及其操作方法
相关申请的交叉引用
本申请要求于2021年6月8日提交的、申请号为10-2021-0074347的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文。
技术领域
本公开的各个实施例总体涉及一种电子装置，并且更特别地，涉及一种存储器控制器和操作该存储器控制器的方法。
背景技术
存储装置是在诸如计算机、智能电话或智能平板的主机装置的控制下存储数据的装置。根据存储数据的装置，存储装置的示例包括诸如将数据存储在磁盘中的硬盘驱动器(HDD)的装置以及诸如将数据存储在半导体存储器，特别是非易失性存储器中的固态驱动器(SSD)或存储卡的装置。
存储装置可以包括存储数据的存储器装置以及控制数据在存储器装置中的存储的存储器控制器。此类存储器装置可以被分类为易失性存储器和非易失性存储器。非易失性存储器的代表性示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)以及铁电RAM(FRAM)。
发明内容
本公开的各个实施例涉及一种通过延迟输出暂停(suspend)命令的时间点来提高存储装置的性能的存储器控制器，以及操作该存储器控制器的方法。
本公开的实施例可以提供一种用于控制存储器装置的存储器控制器。该存储器控制器可以包括：命令生成器，被配置为从主机接收请求并且生成与该请求相对应的命令；命令队列，被配置为存储所生成的命令；命令控制器，被配置为控制命令队列向存储器装置提供命令队列中存储的命令；以及暂停控制器，被配置为当读取请求在存储器装置执行操作的同时从主机输入到命令生成器时，基于命令队列中存储的读取命令的数量来确定延迟时间量，并且在经过延迟时间量之后，向存储器装置提供指示暂停操作的暂停命令。
本公开的实施例可以提供一种操作存储器控制器的方法，该存储器控制器包括存储待由存储器装置执行的命令的命令队列。该方法可以包括：将命令队列中存储的命令依次提供给存储器装置；当读取请求在存储器装置响应于所提供的命令中的每一个而执行操作的同时从主机输入到存储器装置时，根据命令队列中存储的读取命令的数量来确定延迟时间量；在经过延迟时间量之后，向存储器装置提供指示暂停操作的暂停命令；以及在已经将暂停命令提供到存储器装置之后，向存储器装置提供命令队列中存储的读取命令。
本公开的实施例可以提供一种存储装置。存储装置可以包括：存储器装置，被配置为响应于输入命令而执行操作；以及存储器控制器，被配置为从主机接收请求，生成与请求相对应的命令，将所生成的命令存储在命令队列中，控制命令队列向存储器装置依次提供命令队列中存储的命令作为输入命令，当读取请求在存储器装置执行与命令相对应的操作的同时从主机输入时，基于命令队列中存储的读取命令的数量来确定延迟时间量，以及在经过延迟时间量之后，向存储器装置提供指示暂停执行操作的暂停命令。
附图说明
图1是示出存储装置的框图。
图2是示出图1的存储器装置的结构的示图。
图3是示出图2的存储器单元阵列的实施例的示图。
图4示出输出暂停命令的过程。
图5示出图4的命令队列中存储的命令。
图6示出在已经从存储器控制器输出暂停命令之后取决于存储器装置的操作的就绪/忙碌信号。
图7示出延迟输出暂停命令的过程。
图8A和图8B是示出确定暂停命令的输出将被延迟的时间的方法的示图。
图9示出延迟输出暂停命令时的就绪/忙碌信号。
图10示出不延迟输出暂停命令时的就绪/忙碌信号。
图11是示出根据本公开的实施例的存储器控制器的操作的流程图。
图12是示出根据本公开的实施例的存储器控制器的操作的流程图。
图13是示出图1的存储器控制器的示例的示图。
图14是示出应用了根据本公开的实施例的存储装置的存储卡系统的框图。
图15是示出应用了根据本公开的实施例的存储装置的固态驱动器(SSD)系统的示例的框图。
图16是示出应用了根据本公开的实施例的存储装置的用户系统的框图。
具体实施方式
示出本说明书中介绍的本公开的实施例中的特定结构或功能描述以描述根据本公开的构思的实施例。根据本公开的构思的实施例可以以各种形式实施，并且不应被解释为限于本说明书中描述的实施例。
图1是示出根据本公开的实施例的存储装置的框图。
参照图1，存储装置50可以包括存储器装置100和存储器控制器200。
存储装置50可以是在诸如以下的主机300的控制下存储数据的装置：移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视(TV)、平板PC或车载信息娱乐系统。
根据作为用于与主机300通信的方案的主机接口，存储装置50可以被制造为各种类型的存储装置中的任意一种。例如，存储装置50可以被实施为各种类型的存储装置中的任意一种，例如，固态驱动器(SSD)，诸如MMC、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)或微型MMC的多媒体卡，诸如SD、迷你SD或微型SD的安全数字卡，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，高速PCI(PCI-e或PCIe)卡型存储装置，紧凑式闪存(CF)卡，智能媒体卡和记忆棒。
存储装置50可以以各种类型的封装形式来制造。例如，存储装置50可以以诸如以下的各种类型的封装形式来制造：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
存储器装置100可以存储数据。存储器装置100响应于存储器控制器200的控制而操作。存储器装置100可以包括存储器单元阵列，该存储器单元阵列包括存储数据的多个存储器单元。存储器单元阵列可以包括多个存储块。每个存储块可以包括可以组成多个页面的多个存储器单元。在实施例中，每个页面可以是在存储器装置100中存储数据或者读取存储器装置100中存储的数据的单位。存储块可以是擦除数据的单位。
在实施例中，存储器装置100可以采取诸如以下的多种可选形式：双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率第四代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存装置、电阻式RAM(RRAM)、相变RAM(PRAM)、磁阻式RAM(MRAM)、铁电RAM(FRAM)或自旋转移力矩RAM(STT-RAM)。在本说明书中，为了便于描述，将针对作为NAND闪存的存储器装置100进行描述。
存储器装置100被实施为二维(2D)阵列结构或三维(3D)阵列结构。在下文中，尽管3D阵列结构被描述为实施例，但本公开不限于3D阵列结构。本公开不仅可以应用于电荷存储层由导电浮栅(FG)形成的闪存装置，而且还可以应用于电荷存储层由绝缘层形成的电荷撷取闪存(CTF)存储器装置。
在实施例中，存储器装置100可以以在一个存储器单元中存储一个数据位的单层单元(SLC)方式来操作。替代地，存储器装置100可以以在一个存储器单元中存储至少两个数据位的方式来操作。例如，存储器装置100可以以在一个存储器单元中存储两个数据位的多层单元(MLC)方式、在一个存储器单元中存储三个数据位的三层单元(TLC)方式、或在一个存储器单元中存储四个数据位的四层单元(QLC)方式来操作。
存储器装置100可以从存储器控制器200接收命令和地址，并且可以访问存储器单元阵列的、由地址选择的区域。也就是说，存储器装置100可以响应于命令而对由地址选择的区域执行操作。例如，存储器装置100可以响应于接收到的命令而执行写入操作(即，编程操作)、读取操作或擦除操作。当接收到编程命令时，存储器装置100可以将数据编程到由地址选择的区域。当接收到读取命令时，存储器装置100可以从由地址选择的区域读取数据。当接收到擦除命令时，存储器装置100可以擦除由地址选择的区域中存储的数据。
存储器控制器200可以控制存储装置50的整体操作。
当向存储装置50施加电源电压时，存储器控制器200可以运行固件。当存储器装置100为闪存装置时，存储器控制器200可以运行诸如用于控制主机300与存储器装置100之间的通信的闪存转换层(FTL)的固件。
在实施例中，存储器控制器200可以包括可以从主机300接收数据和逻辑块地址(LBA)的固件(未示出)，并且可以将逻辑块地址(LBA)转换为指示存储器装置100中包括的并且待存储数据的存储器单元的地址的物理块地址(PBA)。进一步，存储器控制器200可以将配置逻辑块地址(LBA)与物理块地址(PBA)之间的映射关系的逻辑-物理地址映射表存储在缓冲存储器中。
存储器控制器200可以控制存储器装置100，以使得响应于从主机300接收到的请求而执行编程操作、读取操作或擦除操作。例如，当从主机300接收到编程请求时，存储器控制器200可以将编程请求转换为编程命令，并且可以将编程命令、物理块地址(PBA)和数据提供给存储器装置100。当从主机300接收到读取请求以及逻辑块地址时，存储器控制器200可以将读取请求转换为读取命令，选择与逻辑块地址相对应的物理块地址，之后将读取命令和物理块地址(PBA)提供给存储器装置100。当从主机300接收到擦除请求以及逻辑块地址时，存储器控制器200可以将擦除请求转换为擦除命令，选择与逻辑块地址相对应的物理块地址，之后将擦除命令和物理块地址(PBA)提供给存储器装置100。
在实施例中，存储器控制器200可以包括命令生成器210、命令队列220、命令控制器230和暂停控制器240。
在实施例中，命令生成器210可以生成与从主机300接收到的请求相对应的命令，并且可以将该命令存储在命令队列220中。命令控制器230可以控制命令队列220，以使得在存储器装置100和存储器控制器200中的每一个处于可操作状态时，将命令队列220中存储(排队)的命令依次输出到存储器装置100。命令队列220中存储的命令可以被依次输出到存储器装置100，并且存储器装置100可以响应于接收到的命令而执行操作。
具体地，当从主机300接收到编程请求、读取请求或擦除请求时，命令生成器210可以将与编程请求相对应的编程命令、与读取请求相对应的读取命令或与擦除请求相对应的擦除命令存储在命令队列220中。当编程命令、读取命令或擦除命令被存储在命令队列220中时，命令控制器230可以控制命令队列220以使得将命令队列220中存储的命令按照命令被存储在命令队列220中的顺序依次输出到存储器装置100。存储器装置100可以接收从命令队列220输出的命令，并且可以响应于接收到的命令而分别执行操作。
在实施例中，命令生成器210可以在存储器装置100响应于编程命令而执行编程操作或响应于擦除命令而执行擦除操作的同时从主机300接收读取请求。读取请求可以是由主机300做出以指示读取存储器装置100中包括的多个页面中的一个中存储的数据的请求。
在实施例中，与读取操作相比，执行编程操作或擦除操作可能需要相对较长的时间。因此，为了改善指示存储装置50的性能的时延，可以暂停正执行的编程操作或擦除操作，并且可以优先执行读取操作。
因此，当从主机300接收到读取请求时，命令生成器210可以生成与读取请求相对应的读取命令，将读取命令存储在命令队列220中，之后通知暂停控制器240读取命令已经被存储在命令队列220中。当读取命令被存储在命令队列220中时，暂停控制器240可以生成暂停命令并且将暂停命令输出到存储器装置100以暂停正对存储器装置100执行的操作，也就是说，优先响应于读取命令而执行操作。存储器装置100可以响应于暂停命令而暂停正执行的操作。当正对存储器装置100执行的操作是编程操作时，可以在暂停编程操作的同时对待编程的数据进行备份。
在实施例中，在存储器装置100响应于暂停命令而暂停当前执行的操作之后，存储器装置100可以优先执行读取操作。然而，当存储器装置100暂停当前执行的操作之后执行的读取操作的数量很小时，暂停控制器240可能响应于在暂停操作之后的预定时间段内接收到的读取请求而频繁地输出暂停命令。
暂停命令输出得越频繁，时延越劣化。随着时延的劣化，对存储器装置100执行的操作之间的等待时间可能会延长。
因此，本公开提出一种将输出暂停命令的时间点延迟与命令队列220中存储的读取命令的数量相对应的延迟时间量的方法。根据本公开的实施例，暂停命令可以从它最初应该被输出的时间点开始被延迟一延迟时间量。最初应该输出暂停命令的时间点可以是读取命令在命令队列220中排队的时间点。
在实施例中，暂停控制器240可以确定输出暂停命令的延迟时间量。
具体地，当暂停控制器240从命令生成器210接收到指示读取命令被存储在命令队列220中的信息时，暂停控制器240可以从命令队列220接收与命令队列220中存储的读取命令的数量有关的信息。暂停控制器240可以基于从命令队列220接收的信息来输出暂停命令。这里，暂停控制器240可以根据命令队列220中存储的读取命令的数量来确定输出暂停命令的延迟时间量，并且可以基于所确定的延迟时间量来确定输出暂停命令的时间点。
在实施例中，存储器控制器200可以控制至少两个存储器装置。在这种情况下，存储器控制器200可以根据交错方案来控制存储器装置以提高操作性能。
主机300可以使用诸如以下的各种通信标准或接口中的至少一种来与存储装置50通信：通用串行总线(USB)通信方法、串行AT附件(SATA)通信方法、串列SCSI(SAS)通信方法、高速芯片间(HSIC)通信方法、小型计算机系统接口(SCSI)通信方法、外围组件互连(PCI)通信方法、高速PCI(PCIe)通信方法、高速非易失性存储器(NVMe)通信方法、通用闪存(UFS)通信方法、安全数字(SD)通信方法、多媒体卡(MMC)通信方法、嵌入式MMC(eMMC)通信方法、双列直插式存储器模块(DIMM)通信方法、寄存式DIMM(RDIMM)通信方法以及低负载DIMM(LRDIMM)通信方法。
图2是示出根据本公开的实施例的图1的存储器装置的结构的示图。
参照图2，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。
存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL来联接到行解码器121。存储块BLK1至BLKz中的每一个可以通过位线BL1至BLn来联接到页面缓冲器组123。存储块BLK1至BLKz中的每一个可以包括多个存储器单元。在实施例中，多个存储器单元可以是非易失性存储器单元。联接到相同字线的存储器单元可以被定义为单个页面。因此，单个存储块可以包括多个页面。
行线RL可以包括至少一条源极选择线、多条字线和至少一条漏极选择线。
存储器单元阵列110中包括的存储器单元中的每一个可以被实施为能够存储一个数据位的单层单元(SLC)、能够存储两个数据位的多层单元(MLC)、能够存储三个数据位的三层单元(TLC)或能够存储四个数据位的四层单元(QLC)。
外围电路120可以在控制逻辑130的控制下对存储器单元阵列110的所选区域执行编程操作、读取操作或擦除操作。外围电路120可以驱动存储器单元阵列110。例如，外围电路120可以在控制逻辑130的控制下向行线RL和位线BL1至BLn施加各种操作电压或释放所施加的电压。
外围电路120可以包括行解码器121、电压生成器122、页面缓冲器组123、列解码器124、输入/输出电路125以及感测电路126。
行解码器121通过行线RL联接到存储器单元阵列110。行线RL可以包括至少一条源极选择线、多条字线和至少一条漏极选择线。在实施例中，字线可以包括正常字线和虚拟(dummy)字线。在实施例中，行线RL可以进一步包括管道选择线。
行解码器121可以对从控制逻辑130接收到的行地址RADD进行解码。行解码器121根据解码后的地址选择存储块BLK1至BLKz中的至少一个。进一步，行解码器121可以选择所选存储块的至少一条字线WL，以使得根据解码后的地址将电压生成器122生成的电压施加到该至少一条字线WL。
例如，在编程操作期间，行解码器121可以将编程电压施加到所选字线并且将电平低于编程电压的电平的编程通过电压施加到未选字线。在编程验证操作期间，行解码器121可以将验证电压施加到所选字线并且将高于验证电压的验证通过电压施加到未选字线。在读取操作期间，行解码器121可以将读取电压施加到所选字线并且将高于读取电压的读取通过电压施加到未选字线。
在实施例中，基于存储块来执行存储器装置100的擦除操作。在擦除操作期间，行解码器121可以根据解码后的地址选择一个存储块。在擦除操作期间，行解码器121可以将接地电压施加到与所选存储块联接的字线。
电压生成器122可以在控制逻辑130的控制下操作。电压生成器122可以使用提供给存储器装置100的外部电源电压来生成多个电压。具体地，电压生成器122可以响应于操作信号OPSIG而生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。例如，电压生成器122可以在控制逻辑130的控制下生成编程电压、验证电压、通过电压、读取电压、擦除电压等。
在实施例中，电压生成器122可以通过调节外部电源电压来生成内部电源电压。由电压生成器122生成的内部电源电压用作存储器装置100的操作电压。
在实施例中，电压生成器122可以使用外部电源电压或内部电源电压来生成多个电压。
例如，电压生成器122可以包括用于接收内部电源电压的多个泵浦电容器，并且在控制逻辑130的控制下通过选择性地启用多个泵浦电容器来生成多个电压。
所生成的电压可以通过行解码器121被供应到存储器单元阵列110。
页面缓冲器组123包括第一页面缓冲器PB1至第n页面缓冲器PBn。第一页面缓冲器PB1至第n页面缓冲器PBn通过第一位线BL1至第n位线BLn联接到存储器单元阵列110。第一页面缓冲器PB1至第n页面缓冲器PBn在控制逻辑130的控制下被操作。具体地，第一页面缓冲器PB1至第n页面缓冲器PBn可以响应于页面缓冲器控制信号PBSIGNALS而被操作。例如，在读取操作或验证操作期间，第一页面缓冲器PB1至第n页面缓冲器PBn可以临时存储通过第一位线BL1至第n位线BLn接收的数据，或者可以感测位线BL1至BLn的电压或电流。
具体地，在编程操作期间，当将编程电压施加到所选字线时，第一页面缓冲器PB1至第n页面缓冲器PBn可以通过第一位线BL1至第n位线BLn将通过输入/输出电路125接收的数据DATA传送到所选存储器单元。基于接收到的数据DATA对所选页面中的存储器单元进行编程。在编程验证操作期间，第一页面缓冲器PB1至第n页面缓冲器PBn可以通过感测通过第一位线BL1至第n位线BLn接收的电压或电流来从所选存储器单元读取页面数据。
在读取操作期间，第一页面缓冲器PB1至第n页面缓冲器PBn可以通过第一位线BL1至第n位线BLn从所选页面中的存储器单元读取数据DATA，并且可以在列解码器124的控制下将读取的数据DATA输出到输入/输出电路125。
在擦除操作期间，第一页面缓冲器PB1至第n页面缓冲器PBn可以允许第一位线BL1至第n位线BLn浮置或者可以将擦除电压施加到第一位线BL1至第n位线BLn。
列解码器124可以响应于列地址CADD而在输入/输出电路125与页面缓冲器组123之间传送数据。例如，列解码器124可以通过数据线DL来与第一页面缓冲器PB1至第n页面缓冲器PBn交换数据，或者可以通过列线CL来与输入/输出电路125交换数据。
输入/输出电路125可以将从以上参照图1描述的存储器控制器(例如，图1的200)接收的命令CMD和地址ADDR传送到控制逻辑130，或者可以与列解码器124交换数据DATA。
在读取操作或验证操作期间，感测电路126可以响应于使能(enable)位VRYBIT而生成参考电流，并且可以将从页面缓冲器组123接收到的感测电压VPB与由参考电流生成的参考电压进行比较，然后输出通过信号PASS或失败信号FAIL。
控制逻辑130可以通过响应于命令CMD和地址ADDR而输出操作信号OPSIG、行地址RADD、页面缓冲器控制信号PBSIGNALS和使能位VRYBIT，来控制外围电路120。例如，控制逻辑130可以响应于子块读取命令和地址而控制对所选存储块的读取操作。而且，控制逻辑130可以响应于子块擦除命令和地址而控制对所选存储块中包括的所选子块的擦除操作。另外，控制逻辑130可以响应于通过信号PASS或失败信号FAIL而确定验证操作是通过还是失败。
图3是示出根据本公开的实施例的图2的存储器单元阵列的示例的示图。
参照图2和图3，图3是示出图2的存储器单元阵列110中包括的多个存储块BLK1至BLKz中的存储块BLKa的电路图。
存储块BLKa可以联接到彼此并行联接的第一选择线、字线和第二选择线。例如，字线可以彼此并行联接在第一选择线与第二选择线之间。这里，第一选择线可以是源极选择线SSL，而第二选择线可以是漏极选择线DSL。
具体地，存储块BLKa可以包括联接在位线BL1至BLn与源极线SL之间的多个串。位线BL1至BLn可以分别联接到串，并且源极线SL可以共同联接到串。由于串可以相同地配置，因此将通过示例的方式详细描述联接到第一位线BL1的串ST。
串ST可以包括彼此串联联接在源极线SL与第一位线BL1之间的源极选择晶体管SST、多个存储器单元F1至F16以及漏极选择晶体管DST。单个串ST可以包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST，并且在串ST中可以包括比图中所示的存储器单元F1至F16更多的存储器单元。
源极选择晶体管SST的源极可以联接到源极线SL并且漏极选择晶体管DST的漏极可以联接到第一位线BL1。存储器单元F1至F16可以串联联接在源极选择晶体管SST与漏极选择晶体管DST之间。不同串ST中包括的源极选择晶体管的栅极可以联接到源极选择线SSL，不同串ST中包括的漏极选择晶体管的栅极可以联接到漏极选择线DSL，并且存储器单元F1至F16的栅极可以分别联接到多条字线WL1至WL16。在不同串ST中包括的存储器单元之中，联接到相同字线的一组存储器单元可以被称为“物理页面：PPG”。因此，存储块BLKa可以包括与字线WL1至WL16的数量相同数量的物理页面PPG。
一个存储器单元可以存储一位数据。该单元通常被指定为“单层单元：SLC”。这里，一个物理页面PPG可以存储与一个逻辑页面LPG相对应的数据。与一个逻辑页面LPG相对应的数据可以包括与一个物理页面PPG中包括的存储器单元的数量相同数量的数据位。替代地，一个存储器单元可以存储两位或更多位的数据。该单元通常被指定为“多层单元：MLC”。这里，一个物理页面PPG可以存储与两个或多个逻辑页面LPG相对应的数据。
在一个存储器单元中存储两位或更多位数据的存储器单元被称为多层单元(MLC)。然而，最近，随着在一个存储器单元中存储的数据位的数量的增加，多层单元(MLC)是指存储两位数据的存储器单元，因此存储三位或更多位数据的存储器单元被称为三层单元(TLC)，存储四位或更多位数据的存储器单元被称为四层单元(QLC)。另外，已经开发了存储多位数据的存储器单元方案，并且本实施例可以应用于存储两位或更多位数据的存储器装置100。
在实施例中，存储块中的每一个可以具有三维(3D)结构。存储块中的每一个可以包括堆叠在基板上的多个存储器单元。多个存储器单元沿X方向、Y方向和Z方向布置。
图4示出根据本公开的实施例的输出暂停命令的过程。
参照图4，在图4中示出从主机300接收读取请求READ_REQ并且之后将暂停命令SUSPEND_CMD输出到存储器装置100的过程。
在实施例中，主机300可以将编程请求PGM_REQ、读取请求或擦除请求ERS_REQ输出到存储器控制器200。编程请求PGM_REQ可以是指示数据将被编程到存储器装置100的请求，读取请求可以是指示将读取存储器装置100中包括的所选存储器单元中存储的数据的请求，并且擦除请求ERS_REQ可以是指示将擦除存储器装置100中包括的多个存储块之一的请求。
在实施例中，命令生成器210可以从主机300接收编程请求PGM_REQ或擦除请求ERS_REQ，并且可以将与编程请求PGM_REQ相对应的编程命令PGM_CMD或与擦除请求ERS_REQ相对应的擦除命令ERS_CMD存储在命令队列220中。这里，命令被存储在命令队列220中的顺序可以是从主机300接收请求的顺序。
当命令被存储在命令队列220中时，命令控制器230可以基于存储器控制器200和存储器装置100的状态向命令队列220提供输出请求OUTPUT_REQ，该输出请求OUTPUT_REQ请求输出命令队列220中存储的命令。例如，当存储器控制器200和存储器装置100中的每一个都处于可操作状态时，命令控制器230可以将输出请求OUTPUT_REQ提供到命令队列220。
命令队列220可以响应于从命令控制器230接收到的输出请求OUTPUT_REQ而按照命令被存储的顺序依次输出所存储的命令。也就是说，命令队列220中存储的编程命令PGM_CMD或擦除命令ERS_CMD可以按照命令被存储的顺序被依次输出。当编程命令PGM_CMD或擦除命令ERS_CMD被输出到存储器装置100时，存储器装置100可以响应于编程命令PGM_CMD而执行编程操作或响应于擦除命令ERS_CMD而执行擦除操作。
在实施例中，在存储器装置执行编程操作或擦除操作的同时，存储器控制器200可以从主机300接收读取请求READ_REQ。然而，因为存储器装置100正执行操作，所以存储器控制器200可以控制存储器装置100以使得优先执行读取操作以改善时延。
具体地，当命令生成器210从主机300接收到读取请求READ_REQ时，可以将与读取请求READ_REQ相对应的读取命令READ_CMD存储在命令队列220中。之后，命令生成器210可以将指示读取命令READ_CMD已经被存储在命令队列220中的存储信息STORE_INF输出到暂停控制器240。
暂停控制器240可以基于从命令生成器210接收到的存储信息STORE_INF而将暂停命令SUSPEND_CMD输出到存储器装置100。进一步，为了使存储器装置100响应于暂停命令SUSPEND_CMD而暂停操作，暂停控制器240可以向命令队列220提供输出暂停请求OUTS_REQ，该输出暂停请求OUTS_REQ指示命令队列220不将命令从命令队列220输出到存储器装置100。
在实施例中，存储器装置100可以响应于暂停命令SUSPEND_CMD而暂停正被执行的编程操作或擦除操作，并且可以存储关于被暂停的操作的日志信息。在这种情况下，当正对存储器装置100执行的操作是编程操作时，可以对待编程的数据进行备份。在执行读取操作之后，可以基于所存储的日志信息恢复被暂停的操作。
因此，由于编程操作或擦除操作可能比读取操作消耗更多的时间，因此可以暂停正被执行的编程操作或擦除操作，并且可以优先执行读取操作以改善时延。也就是说，为了优先执行读取操作，当存储器控制器200将暂停命令SUSPEND_CMD输出到存储器装置100时，存储器装置100可以在暂停正被执行的操作之后优先执行读取操作。
图5示出根据本公开的实施例的图4的命令队列中存储的命令。
参照图4和图5，在图5中示出与从图4的主机(例如，图4的300)接收到的请求相对应的命令在被存储在命令队列220中之后被输出的过程。
在实施例中，命令生成器(例如，图4的210)可以从主机(例如，图4的300)接收请求。命令生成器(例如，图4的210)可以生成与从主机(例如，图4的300)接收到的请求相对应的命令，并且可以将该命令存储在命令队列220中。
例如，命令生成器(例如，图4的210)可以从主机(例如，图4的300)依次接收第一编程请求PGM_REQ1至第四编程请求PGM_REQ4。命令生成器(例如，图4的210)可以生成与接收到的第一编程请求PGM_REQ1至第四编程请求PGM_REQ4相对应的第一编程命令PGM_CMD1至第四编程命令PGM_CMD4，并且可以将第一编程命令PGM_CMD1至第四编程命令PGM_CMD4存储在命令队列220中。
可以按照命令被存储命令队列220中的顺序将命令队列220中存储的命令依次输出到存储器装置(例如，图4的100)。存储器装置(例如，图4的100)可以接收命令，并且可以响应于命令而执行操作。
参照图5，命令队列220中存储的第一编程命令PGM_CMD1至第四编程命令PGM_CMD4可以被依次输出到存储器装置(例如，图4的100)，并且存储器装置(例如，图4的100)可以响应于第一编程命令PGM_CMD1至第四编程命令PGM_CMD4而执行编程操作。
在实施例中，在存储器装置(例如，图4的100)响应于第四编程命令PGM_CMD4而执行编程操作的同时，命令生成器(例如，图4的210)可以从主机(例如，图4的300)接收读取请求。
当从主机(例如，图4的300)接收到读取请求时，存储器装置(例如，图4的100)可以在已经暂停正对存储器装置执行的操作之后执行优先执行读取操作所需的操作。
具体地，命令生成器(例如，图4的210)可以将与读取请求相对应的读取命令存储在命令队列(例如，图4的220)中，并且之后可以将指示已经存储读取命令的存储信息输出到暂停控制器(例如，图4的240)。暂停控制器(例如，图4的240)可以基于存储信息将暂停命令SUSPEND_CMD输出到存储器装置(例如，图4的100)。
存储器装置(例如，图4的100)可以响应于暂停命令SUSPEND_CMD而暂停响应于第四编程命令PGM_CMD4的编程操作。因为被暂停的操作是编程操作，所以存储器装置(例如，图4的100)可以存储与响应于第四编程命令PGM_CMD4的编程操作有关的日志信息以及编程数据。当在已经执行了读取操作之后恢复编程操作时，可以使用与响应于第四编程命令PGM_CMD4的编程操作有关的日志信息以及编程数据。
在实施例中，当被暂停的操作是擦除操作时，存储器装置(例如，图4的100)可以只存储关于擦除操作的日志信息，之后在恢复擦除操作时可以使用该日志信息。
在实施例中，在存储器装置(例如，图4的100)暂停响应于第四编程命令PGM_CMD4的编程操作之后，与从主机(例如，图4的300)接收到的读取请求相对应的读取命令可以被依次存储在命令队列220中。例如，第一读取命令READ_CMD1至第三读取命令READ_CMD3可以被依次存储在命令队列220中。
命令队列220中存储的第一读取命令READ_CMD1至第三读取命令READ_CMD3可以被依次输出到存储器装置(例如，图4的100)，并且存储器装置(例如，图4的100)可以响应于第一读取命令READ_CMD1至第三读取命令READ_CMD3而分别执行读取操作。
在实施例中，当在存储器装置(例如，图4的100)响应于暂停命令SUSPEND_CMD而暂停当前执行的操作之后执行的读取操作的数量较小时，存储与被暂停的操作有关的日志信息、重新读取日志信息以及恢复被暂停的操作所消耗的时间可能较长。也就是说，当在存储器装置(例如，图4的100)暂停当前执行的操作之后执行的读取操作的数量很小时，正对存储器装置(例如，图4的100)执行的操作被频繁地暂停，因此存储装置的性能会下降。
因此，本公开提出一种增加在存储器装置(例如，图4的100)暂停当前执行的操作之后执行的读取操作的数量的方法。
图6示出在已经从存储器控制器输出暂停命令之后取决于存储器装置的操作的就绪/忙碌信号。
参照图4和图6，图6示出暂停命令SUSPEND_CMD已经从存储器控制器(例如，图4的200)输出之后输出读取命令READ_CMD并且然后对存储器装置(例如，图4的100)执行读取操作的过程。
在图6中，正对存储器装置(例如，图4的100)执行的操作是编程操作。在实施例中，正对存储器装置(例如，图4的100)执行的操作可以是擦除操作。
在实施例中，存储器装置(例如，图4的100)可以从存储器控制器(例如，图4的200)接收暂停命令SUSPEND_CMD，并且之后可以暂停正执行的编程操作。当暂停编程操作时，存储器装置(例如，图4的100)可以存储与被暂停的编程操作有关的日志信息，并且可以对编程数据进行备份。这里，可以消耗存储日志信息以及对数据进行备份所需的时间tPGMSL，并且在时间tPGMSL期间，就绪/忙碌信号RB可以处于指示忙碌状态的低态(low state)。
当存储器装置(例如，图4的100)存储与被暂停的编程操作有关的日志信息并且对数据进行备份时，存储器装置(例如，图4的100)可以接收命令队列中存储的第一读取命令READ_CMD1，并且可以响应于第一读取命令READ_CMD1而在时间tR11内执行读取操作。在执行读取操作的同时，就绪/忙碌信号RB可以处于指示忙碌状态的低态。
当已经响应于第一读取命令READ_CMD1而执行读取操作之后不存在命令队列中存储的读取命令READ_CMD时，存储器装置(例如，图4的100)可以恢复被暂停的编程操作。
在存储器装置(例如，图4的100)恢复被暂停的编程操作之后，存储器装置(例如，图4的100)可以再次从存储器控制器(例如，图4的200)接收暂停命令SUSPEND_CMD，并且可以暂停正执行的编程操作。在暂停编程操作之后，存储器装置(例如，图4的100)可以存储与被暂停的编程操作有关的日志信息并且对数据进行备份(tPGMSL)，可以接收命令队列中存储的第二读取命令READ_CMD2，并且可以响应于第二读取命令READ_CMD2在时间tR12内执行读取操作。
当已经响应于第二读取命令READ_CMD2而执行读取操作之后不存在命令队列中存储的读取命令READ_CMD时，存储器装置(例如，图4的100)可以恢复被暂停的编程操作。
在存储器装置(例如，图4的100)恢复被暂停的编程操作之后，存储器装置(例如，图4的100)可以再次从存储器控制器(例如，图4的200)接收暂停命令SUSPEND_CMD，并且可以暂停正执行的编程操作。在暂停编程操作之后，存储器装置(例如，图4的100)可以存储与被暂停的编程操作有关的日志信息并且对数据进行备份(tPGMSL)，可以接收命令队列中存储的第三读取命令READ_CMD3，并且可以响应于第三读取命令READ_CMD3而在时间tR13内执行读取操作。
当已经执行响应于第三读取命令READ_CMD3的读取操作之后不存在命令队列中存储的读取命令READ_CMD时，存储器装置(例如，图4的100)可以恢复被暂停的编程操作。
当通过上述过程执行读取操作时，在存储器装置(例如，图4的100)暂停编程操作之后执行的读取操作的数量很小，因此在暂停编程操作之后可能频繁地执行存储日志信息和对数据进行备份的操作。也就是说，越频繁地暂停对存储器装置(例如，图4的100)执行的操作，存储器装置(例如，图4的100)的性能可能下降得越多。
因此，本公开提出一种增加存储器装置(例如，图4的100)暂停编程操作之后执行的读取操作的数量的方法。
图7示出根据本公开的实施例的延迟暂停命令的输出的过程。
参照图7，在图7中示出存储器装置100基于命令队列220中存储的读取命令READ_CMD的数量来暂停编程操作或擦除操作以使得在执行编程操作或擦除操作时优先执行读取操作的过程。
参照图4，图7示出在命令生成器(例如，图4的210)从主机(例如，图4的300)接收到读取请求READ_REQ，将与读取请求READ_REQ相对应的读取命令存储在命令队列220中，并且将存储信息STORE_INF输出到图4中的暂停控制器240之后执行的操作。
在实施例中，当与读取请求READ_REQ相对应的读取命令被存储在命令队列220中时，暂停控制器240可以将暂停命令SUSPEND_CMD输出到存储器装置100，以使得对存储器装置100优先执行响应于与读取请求READ_REQ相对应的读取命令的读取操作。而且，暂停控制器240可以将输出暂停请求OUTS_REQ输出到命令队列220以使得在一段时间内不向存储器装置100输出命令。
在这种情况下，在暂停控制器240已经确定待输出暂停命令SUSPEND_CMD的时间点之后，暂停控制器240可以在所确定的输出时间点输出暂停命令SUSPEND_CMD。
例如，暂停控制器240可以从命令生成器(例如，图4的210)接收指示读取命令已经被存储在命令队列220中的存储信息STORE_INF，并且之后可以将用于获取命令队列220中存储的读取命令READ_CMD的数量的队列信息请求QUEUE_INF_REQ输出到命令队列220。命令队列220可以将与队列信息请求QUEUE_INF_REQ相对应的队列信息QUEUE_INF输出到暂停控制器240。这里，队列信息QUEUE_INF可以包括与命令队列220中存储的读取命令READ_CMD的数量有关的信息。
在实施例中，暂停控制器240可以基于队列信息QUEUE_INF来确定输出暂停命令SUSPEND_CMD的延迟时间量。
例如，当命令队列220中存储的读取命令的数量较大时，暂停控制器240可以立即输出暂停命令SUSPEND_CMD，或者可以将输出暂停命令SUSPEND_CMD的延迟时间量设置为较短的时间。相反，当命令队列220中存储的读取命令的数量较小时，暂停控制器240可以将输出暂停命令SUSPEND_CMD的延迟时间量设置为较长的时间。
当暂停控制器240已经确定了输出暂停命令SUSPEND_CMD的延迟时间量时，暂停控制器240可以在从读取命令在命令队列220中排队时的时间点开始经过所确定的延迟时间量之后输出暂停命令SUSPEND_CMD。
当输出暂停命令SUSPEND_CMD时，暂停控制器240可以向命令控制器230提供用于输出命令队列220中存储的读取命令的读取命令输出请求RCOUT_REQ。
命令控制器230可以响应于读取命令输出请求RCOUT_REQ而向命令队列220提供用于输出命令队列220中存储的读取命令的输出请求OUTPUT_REQ。命令队列220可以响应于输出请求OUTPUT_REQ而优先输出所存储的命令之中的读取命令。
当暂停命令SUSPEND_CMD被输出到存储器装置100时，存储器装置100可以响应于暂停命令SUSPEND_CMD而暂停当前执行的操作。当暂停正对存储器装置100执行的操作时，可以将与从主机300接收到的读取请求READ_REQ相对应的读取命令READ_CMD从命令队列220输出到存储器装置100，并且存储器装置100可以执行响应于读取命令READ_CMD的读取操作。
当存储器装置100完成响应于命令队列220中存储的读取命令READ_CMD的读取操作时，暂停控制器240可以确定在响应于命令队列220中存储的读取命令READ_CMD而执行的读取操作期间是否从主机300接收到新的读取请求READ_REQ，并且可以基于确定的结果来执行后续操作。
例如，当从主机300接收到新的读取请求READ_REQ时，命令生成器(例如，图4的210)可以将与新的读取请求READ_REQ相对应的读取命令存储在命令队列220中，并且可以将存储信息STORE_INF输出到暂停控制器240。暂停控制器240可以基于存储信息STORE_INF来再次接收队列信息QUEUE_INF，然后可以确定命令队列220中存储的读取命令READ_CMD的数量。
暂停控制器240可以基于命令队列220中存储的读取命令READ_CMD的数量来确定输出恢复命令RESUME_CMD的延迟时间量，恢复命令RESUME_CMD指示恢复被暂停的操作。之后，当经过输出恢复命令RESUME_CMD的延迟时间量时，暂停控制器240可以输出恢复命令RESUME_CMD。
然而，当没有从主机300接收到新的读取请求READ_REQ时，也就是说，当接收到除了读取请求READ_REQ之外的请求并且没有从命令生成器(例如，图4的210)输出存储信息STORE_INF时，暂停控制器240可以将指示恢复被暂停的操作的恢复命令RESUME_CMD输出到存储器装置100而无需经过延迟时间量。存储器装置100可以响应于恢复命令RESUME_CMD而恢复被暂停的操作。
而且，当输出恢复命令RESUME_CMD时，可以将自存储器装置100暂停当前执行的操作以来被新存储在命令队列220中的命令输出到存储器装置100。
因此，当命令队列220中存储的读取命令的数量较少时，可以将输出暂停命令SUSPEND_CMD的延迟时间量设置为较长的时间，从而可以增加后续读取命令将被存储在命令队列220中的可能性。因此，在暂停存储器装置100的操作之后，可以对存储器装置100执行响应于更多读取命令的读取操作。
图8A和图8B是示出根据本公开的实施例的确定暂停命令的输出将被延迟的时间的方法的示图。
参照图7、图8A和图8B，在图8A和图8B中示出暂停控制器(例如，图7的240)中包括的暂停表。而且，图8A和图8B示出一种暂停控制器(例如，图7的240)从命令队列(例如，图7的220)接收队列信息QUEUE_INF并且基于图8A和图8B中的暂停表来确定输出暂停命令SUSPEND_CMD的延迟时间量tDELAY的方法。
图8A示出基于暂停表来确定延迟时间量tDELAY的方法的实施例，而图8B示出所确定的延迟时间量tDELAY的示例。
在图8A和图8B中，延迟时间量tDELAY的单位是“μs”。
在实施例中，队列信息QUEUE_INF可以包括与命令队列220(例如，图7的220)中存储的读取命令的数量RC_NUM有关的信息。输出暂停命令SUSPEND_CMD的延迟时间量tDELAY可以基于队列信息QUEUE_INF中包括的与读取命令的数量RC_NUM有关的信息来确定。
参照图8A，当读取命令的数量RC_NUM等于或大于‘X’时，延迟时间量tDELAY可以是“0”。也就是说，当命令队列(例如，图7的220)中存储的读取命令的数量RC_NUM等于或大于预定值时，暂停控制器(例如，图7的240)可以无延迟地立即地输出暂停命令SUSPEND_CMD。
当读取命令的数量RC_NUM为“X-1”时，延迟时间量tDELAY可以为“Y”，当读取命令的数量RC_NUM为“X-2”时，延迟时间量tDELAY可以为“Y+Z”，当读取命令的数量RC_NUM小于‘X-2’时，延迟时间量tDELAY可以为“Y+Z*(X-1)”。也就是说，随着命令队列(例如，图7的220)中存储的读取命令的数量RC_NUM的减少，输出暂停命令SUSPEND_CMD的延迟时间量tDELAY可以增加。
因此，通过随着命令队列(例如，图7的220)中存储的读取命令的数量RC_NUM的减少而增加延迟时间量tDELAY，可以在输出暂停命令SUSPEND_CMD的延迟时间量tDELAY期间增加命令队列(例如，图7的220)中存储的读取命令的数量RC_NUM。因此，随着在存储器装置(例如，图7的100)暂停当前执行的操作之后执行的读取命令的数量RC_NUM的增加，存储装置(例如，图1的50)的性能可以提高。
参照图8B，在图8B中示出图8A中的X是“10”并且Y和Z是“1”的情况。在其他实施例中，与X、Y和Z相对应的数字可以变化。
在实施例中，当读取命令的数量RC_NUM等于或大于“10”时，延迟时间量tDELAY可以为“0”，当读取命令的数量RC_NUM为“9”时，延迟时间量tDELAY可以为“1”，当读取命令的数量RC_NUM为“8”时，延迟时间量tDELAY可以为“2”，当读取命令的数量RC_NUM小于“8”时，延迟量时间tDELAY可以为“10”。也就是说，随着命令队列(例如，图7的220)中存储的读取命令的数量RC_NUM的减少，输出暂停命令SUSPEND_CMD的延迟时间量tDELAY可以增加。
在实施例中，当在存储器装置(例如，图7的100)执行读取操作的同时没有从主机(例如，图1的300)接收到读取请求并且响应于命令队列(例如，图7的220)中存储的所有读取命令的读取操作被终止时，存储器装置(例如，图7的100)可以恢复被暂停的操作。
然而，当在存储器装置(例如，图7的100)执行读取操作的同时从主机(例如，图1的300)连续接收到读取请求并且与读取请求相对应的读取命令被连续输出到存储器装置(例如，图7的100)时，被执行的读取操作的数量可以增加。也就是说，随着被执行的读取操作的数量的增加，可以通过一次操作暂停而被执行的读取操作的数量增加，因此存储装置(例如，图1的50)的性能可以提高。
图9示出根据本公开的实施例的在延迟输出暂停命令时的就绪/忙碌信号。
参照图8A、图8B和图9，图9示出在已经如图8A和图8B中那样确定延迟时间量tDELAY并且从读取命令在命令队列220中排队的时间点开始已经经过延迟时间量tDELAY之后，取决于存储器装置(例如，图7的100)的操作的就绪/忙碌信号。
在实施例中，暂停控制器(例如，图7的240)可以从命令队列(例如，图7的220)接收队列信息QUEUE_INF并且可以确定输出暂停命令SUSPEND_CMD的延迟时间量tDELAY。当确定延迟时间量tDELAY时，暂停控制器(例如，图7的240)可以在从读取命令在命令队列220中排队的时间点开始的所确定的延迟时间量tDELAY期间不输出暂停命令SUSPEND_CMD。因此，在从读取命令在命令队列220中排队的时间点开始的延迟时间量tDELAY期间，存储器装置(例如，图7的100)可以继续执行正被执行的操作，并且就绪/忙碌信号R/B可以处于指示忙碌状态的低态。
在图9中，在延迟时间量tDELAY期间在命令队列(例如，图7的220)中存储的读取命令是第一读取命令READ_CMD1至第三读取命令READ_CMD3。在其他实施例中，当延迟时间量tDELAY延长时，命令队列(例如，图7的220)中存储的读取命令的数量增加，而当延迟时间量tDELAY缩短时，命令队列(例如，图7的220)中存储的读取命令的数量可能减少。
在实施例中，在从读取命令在命令队列220中排队的时间点开始经过所确定的延迟时间量tDELAY之后，暂停控制器(例如，图7的240)可以将暂停命令SUSPEND_CMD输出到存储器装置(例如，图7的100)。存储器装置(例如，图7的100)可以响应于暂停命令SUSPEND_CMD而暂停正被执行的操作。
当正对存储器装置(例如，图7的100)执行的操作是编程操作时，存储器装置(例如，图7的100)可以在时间tPGMSL期间暂停编程操作，可以存储与被暂停的编程操作有关的日志信息，并且可以对编程数据进行备份。在时间tPGMSL期间，就绪/忙碌信号RB可以处于指示忙碌状态的低态。
之后，命令队列(例如，图7的220)中存储的第一读取命令READ_CMD1至第三读取命令READ_CMD3可以被依次输出到存储器装置(例如，图7的100)。当第一读取命令READ_CMD1至第三读取命令READ_CMD3被输出到存储器装置(例如，图7的100)时，存储器装置(例如，图7的100)可以在时间tR11内执行响应于第一读取命令READ_CMD1的读取操作，在时间tR12内执行响应于第二读取命令READ_CMD2的读取操作，并且在时间tR13内执行响应于第三读取命令READ_CMD3的读取操作。在执行分别响应于第一读取命令READ_CMD1至第三读取命令READ_CMD3的读取操作的同时，就绪/忙碌信号RB可以处于指示忙碌状态的低态。
因此，暂停命令SUSPEND_CMD的输出可以被延迟所确定的延迟时间量tDELAY，并且在延迟输出暂停命令SUSPEND_CMD的同时命令队列(例如，图7的220)中存储的读取命令的数量可能增加。随着命令队列(例如，图7的220)中存储的读取命令的数量的增加，在存储器装置(例如，图7的100)暂停当前执行的操作之后执行的读取操作的数量可以增加，并且存储装置(例如，图1的50)的性能可以提高。
图10示出根据本公开的实施例的当不延迟输出暂停命令时的就绪/忙碌信号。
参照图8A和图8B以及图10，图10示出在图8A和图8B中确定不延迟输出暂停命令SUSPEND_CMD之后，取决于存储器装置(例如，图7的100)的操作的就绪/忙碌信号。
在实施例中，暂停控制器(例如，图7的240)可以从命令队列(例如，图7的220)接收队列信息QUEUE_INF，并且可以确定输出暂停命令SUSPEND_CMD的延迟时间量tDELAY。当命令队列(例如，图7的220)中存储的读取命令的数量RC_NUM等于或大于预设参考值时，暂停控制器(例如，图7的240)可以无延迟地立即输出暂停命令SUSPEND_CMD。
在图10中，预设参考值为“10”，与图8B的预设参考值相同，命令队列(例如，图7的220)中存储的读取命令为第十一读取命令READ_CMD11至第二十读取命令READ_CMD20，读取命令的数量RC_NUM为10。
因此，由于命令队列(例如，图7的220)中存储的读取命令的数量RC_NUM是作为预设参考值的“10”，因此暂停控制器(例如，图7的240)可以无延迟地立即输出暂停命令SUSPEND_CMD。
在实施例中，存储器装置(例如，图7的100)可以从暂停控制器(例如，图7的240)接收暂停命令SUSPEND_CMD，并且可以响应于暂停命令SUSPEND_CMD而暂停正被执行的操作。
当正对存储器装置(例如，图7的100)执行的操作是编程操作时，存储器装置(例如，图7的100)可以在时间tPGMSL期间暂停编程操作，可以存储与被暂停的编程操作有关的日志信息，并且可以对编程数据进行备份。在时间tPGMSL期间，就绪/忙碌信号RB可以处于指示忙碌状态的低态。
之后，命令队列(例如，图7的220)中存储的第十一读取命令READ_CMD11至第二十读取命令READ_CMD20可以被依次输出到存储器装置(例如，图7的100)。
当第十一读取命令READ_CMD11至第二十读取命令READ_CMD20被输出到存储器装置(例如，图7的100)时，存储器装置(例如，图7的100)可以在时间tR21内执行响应于第十一读取命令READ_CMD11的读取操作，可以在时间tR22内执行响应于第十二读取命令READ_CMD12的读取操作，可以在时间tR23内执行响应于第十三读取命令READ_CMD13的读取操作，可以在时间tR24内执行响应于第十四读取命令READ_CMD14的读取操作，可以在时间tR25内执行响应于第十五读取命令READ_CMD15的读取操作，可以在时间tR26内执行响应于第十六读取命令READ_CMD16的读取操，可以在时间tR27内执行响应于第十七读取命令READ_CMD17的读取操作，可以在时间tR28内执行响应于第十八读取命令READ_CMD18的读取操作，可以在时间tR29内执行响应于第十九读取命令READ_CMD19的读取操作，并且可以在时间tR30内执行响应于第二十读取命令READ_CMD20的读取操作。在执行分别响应于第十一读取命令READ_CMD11至第二十读取命令READ_CMD20的读取操作的同时，就绪/忙碌信号RB可以处于指示忙碌状态的低态。
因此，当命令队列(例如，图7的220)中存储的读取命令的数量RC_NUM等于或大于预设参考值时，可以无延迟地立即输出暂停命令SUSPEND_CMD，以使得可以在短时间段内快速执行响应于命令队列(例如，图7的220)中存储的读取命令的读取操作。
图11是示出根据本公开的实施例的存储器控制器的操作的流程图。
参照图11，在操作S1101，在存储器装置执行编程操作或擦除操作的同时，存储器控制器可以从主机接收读取请求。在实施例中，当从主机接收到读取请求时，存储器控制器可以控制存储器装置，以使得暂停正对存储器装置执行的操作并且优先执行响应于读取请求的读取操作。
在操作S1103，存储器控制器可以基于命令队列中存储的读取命令的数量来确定输出暂停命令的延迟时间量。
例如，当命令队列中存储的读取命令的数量等于或大于预设参考值时，存储器控制器可以确定无延迟地输出暂停命令。然而，当命令队列中存储的读取命令的数量小于预设参考值时，可以根据命令队列中存储的读取命令的数量来确定延迟时间量。
在实施例中，当命令队列中存储的读取命令的数量较少时，可以延长延迟时间量，而当命令队列中存储的读取命令的数量较大时，可以缩短延迟时间量。
在操作S1105，在从读取命令在命令队列220中排队时的时间点开始经过所确定的延迟时间量之后，存储器控制器可以将暂停命令输出到存储器装置。存储器装置可以响应于暂停命令而暂停正被执行的操作。
图12是示出根据本公开的实施例的存储器控制器的操作的流程图。
参照图11和图12，在图12中示出在图11的操作S1105输出暂停命令之后执行的详细操作。
在操作S1201，存储器控制器可以依次输出命令队列中存储的读取命令。也就是说，在存储器装置响应于暂停命令而暂停当前执行的操作之后，存储器控制器可以依次输出读取命令，并且存储器装置可以响应于读取命令而执行读取操作。
在操作S1203，存储器控制器可以确定在命令队列中是否存在读取命令。当命令队列中存在读取命令时(在“是”的情况下)，过程可以进行到操作S1201，其中可以依次输出命令队列中存储的命令。也就是说，当在存储器装置暂停当前执行的操作之后读取命令被连续存储在命令队列中时，存储器控制器可以继续将所存储的读取命令输出到存储器装置。
然而，当命令队列中不存在读取命令时(在“否”的情况下)，过程可以进行到操作S1205。
在操作S1205，当没有待由存储器装置执行的读取命令时，存储器控制器可以输出用于恢复被暂停的操作的恢复命令。当从存储器控制器输出恢复命令时，存储器装置可以响应于恢复命令而恢复被暂停的操作。
图13是示出根据本公开的实施例的图1的存储器控制器的示例的示图。
存储器控制器1000联接到主机和存储器装置。响应于从主机接收到的请求，存储器控制器1000可以访问存储器装置。例如，存储器控制器1000可以被配置为控制存储器装置的写入操作、读取操作、擦除操作和后台操作。存储器控制器1000可以提供存储器装置与主机之间的接口。存储器控制器1000可以运行用于控制存储器装置的固件。
参照图13，存储器控制器1000可以包括处理器1010、存储器缓冲器1020、错误校正码(ECC)电路1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。
总线1070可以提供存储器控制器1000的组件之间的通道。
处理器1010可以控制存储器控制器1000的整体操作并且可以执行逻辑操作。处理器1010可以通过主机接口1040与外部主机通信，并且还通过存储器接口1060与存储器装置通信。进一步，处理器1010可以通过缓冲器控制电路1050与存储器缓冲器1020通信。处理器1010可以通过将存储器缓冲器1020用作工作存储器、高速缓存存储器或缓冲存储器来控制存储装置的操作。
处理器1010可以执行闪存转换层(FTL)的功能。处理器1010可以通过FTL将主机提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可以接收使用映射表的LBA并且将LBA转换为PBA。根据映射单元，通过FTL执行的地址映射方法的示例可以包括各种方法。典型的地址映射方法包括页面映射方法、块映射方法和混合映射方法。
处理器1010可以使从主机接收的数据随机化。例如，处理器1010可以使用随机化种子来使从主机接收的数据随机化。可以将经随机化的数据作为待存储的数据提供到存储器装置，并且可以将经随机化的数据编程在存储器单元阵列中。
处理器1010可以运行软件或固件来执行随机化或去随机化操作。
在实施例中，处理器1010可以运行软件或固件来执行随机化和去随机化操作。
存储器缓冲器1020可以用作处理器1010的工作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可以存储由处理器1010运行的代码和命令。存储器缓冲器1020可以存储由处理器1010处理的数据。存储器缓冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。
ECC电路1030可以执行错误校正。ECC电路1030可以基于待通过存储器接口1060写入存储器装置的数据来执行错误校正码(ECC)编码。经ECC编码的数据可以通过存储器接口1060传送到存储器装置。ECC电路1030可以基于通过存储器接口1060从存储器装置接收的数据来执行ECC解码。在实施例中，ECC电路1030可以作为存储器接口1060的组件被包括在存储器接口1060中。
主机接口1040可以在处理器1010的控制下与外部主机通信。主机接口1040可以使用诸如以下的各种通信标准或接口中的至少一种来执行通信：通用串行总线(USB)通信方法、串行AT附件(SATA)通信方法、串列SCSI(SAS)通信方法、高速芯片间(HSIC)通信方法、小型计算机系统接口(SCSI)通信方法、外围组件互连(PCI)通信方法、高速PCI(PCIe)通信方法、高速非易失性存储器(NVMe)通信方法、通用闪存(UFS)通信方法、安全数字(SD)通信方法、多媒体卡(MMC)通信方法、嵌入式MMC(eMMC)通信方法、双列直插式存储器模块(DIMM)通信方法、寄存式DIMM(RDIMM)通信方法以及低负载DIMM(LRDIMM)通信方法。
缓冲器控制电路1050可以在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060可以在处理器1010的控制下与存储器装置通信。存储器接口1060可以通过通道向存储器装置发送命令、地址和数据/从存储器装置接收命令、地址和数据。
在实施例中，存储器控制器1000可以不包括存储器缓冲器1020和缓冲器控制电路1050。
在实施例中，处理器1010可以使用代码来控制存储器控制器1000的操作。处理器1010可以从存储器控制器1000中设置的非易失性存储器装置(例如，ROM)加载代码。在实施例中，处理器1010可以通过存储器接口1060从存储器装置加载代码。
在实施例中，处理器1010可以在存储器装置(例如，图1的100)执行编程操作或读取操作的，从主机(例如，图1的300)接收读取请求。读取请求可以是指示存储器装置(例如，图1的100)中包括的多个页面之中的所选页面中存储的、待读取的数据的请求。
当从主机(例如，图1的300)接收到读取请求时，处理器1010可以确定命令队列中存储的读取命令的数量。命令队列可以被包括在存储器缓冲器1020中。
处理器1010可以基于确定命令队列中存储的读取命令的数量的结果来确定输出暂停命令的延迟时间量。这里，当命令队列中存储的读取命令的数量变大时，可以缩短输出暂停命令的延迟时间量，而当命令队列中存储的读取命令的数量变小时，可以延长输出暂停命令的延迟时间量。
因此，当命令队列中存储的读取命令的数量较大时，通过将输出暂停命令的延迟时间量设置为较短的时间，可以在短时间段内快速执行响应于命令队列中存储的读取命令的读取操作。相反，当命令队列中存储的读取命令的数量较少时，通过将输出暂停命令的延迟时间量设置为较长的时间，更多的读取命令可以被存储在命令队列中并且可以执行响应于更多的读取命令的读取操作。
在实施例中，在从读取命令在命令队列220中排队时的时间点开始经过所确定的延迟时间量之后，处理器1010可以将暂停命令输出到存储器装置(例如，图1的100)。存储器装置(例如，图1的100)可以响应于暂停命令而暂停正被执行的操作。
在实施例中，当暂停正对存储器装置(例如，图1的100)执行的操作时，命令队列中存储的读取命令可以被依次输出到存储器装置(例如，图1的100)。存储器装置(例如，图1的100)可以响应于依次接收到的读取命令而执行读取操作。
因此，可以根据命令队列中存储的读取命令的数量来延迟输出暂停命令的时间点，以使得在暂停当前执行的操作之后更多的读取命令可以被存储在命令队列中，并且存储器装置(例如，图1的100)可以执行响应于更多的读取命令的读取操作。因此，可以提高存储装置(例如，图1的50)的性能。
图14是示出应用了根据本公开的实施例的存储装置的存储卡系统的框图。
参照图14，存储卡系统2000可以包括存储器控制器2100、存储器装置2200和连接器2300。
存储器控制器2100联接到存储器装置2200。存储器控制器2100可以访问存储器装置2200。例如，存储器控制器2100可以控制存储器装置2200的读取操作、写入操作、擦除操作和后台操作。存储器控制器2100可以提供存储器装置2200与主机之间的接口。存储器控制器2100可以运行用于控制存储器装置2200的固件。存储器装置2200可以以与上面参照图1描述的存储器装置(例如，图1的100)相同的方式来实施。
在实施例中，存储器控制器2100可以包括诸如RAM、处理器、主机接口、存储器接口和ECC电路的组件。
存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以基于特定通信协议与外部装置(例如，主机)通信。在实施例中，存储器控制器2100可以通过诸如以下的各种通信标准或接口中的至少一种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-e或PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙以及高速非易失性存储器(NVMe)协议。在实施例中，连接器2300可以由上述各种通信标准或接口中的至少一种来限定。
在实施例中，存储器装置2200可以被实施为诸如以下的各种非易失性存储器装置中的任意一种：电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移力矩磁性RAM(STT-MRAM)。
存储器控制器2100和存储器装置2200可以集成到单个半导体装置以配置存储卡。例如，存储器控制器2100和存储器装置2200可以集成到单个半导体装置中以配置诸如以下的存储卡：PC卡(个人计算机存储卡国际协会：PCMCIA)、紧凑式闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro或eMMC)、SD卡(SD、迷你SD、微型SD或SDHC)或通用闪存(UFS)。
在实施例中，存储器控制器2100可以在存储器装置2200执行编程操作或读取操作的同时，从主机(例如，图1的300)接收读取请求。读取请求可以是指示存储器装置2200中包括的多个页面之中的所选页面中存储的、待读取的数据的请求。
当从主机(例如，图1的300)接收到读取请求时，存储器控制器2100可以确定命令队列中存储的读取命令的数量。存储器控制器2100可以基于确定命令队列中存储的读取命令的数量的结果来确定输出暂停命令的延迟时间量。这里，当命令队列中存储的读取命令的数量较大时，可以缩短输出暂停命令的延迟时间量，而当命令队列中存储的读取命令的数量较小时，可以延长输出暂停命令的延迟时间量。
因此，当命令队列中存储的读取命令的数量变大时，通过将输出暂停命令的延迟时间量设置为较短的时间，可以在短时间段内快速执行响应于命令队列中存储的读取命令的读取操作。相反，当命令队列中存储的读取命令的数量较少时，通过将输出暂停命令的延迟时间量设置为较长的时间，更多的读取命令可以被存储在命令队列中并且可以执行响应于更多的读取命令的读取操作。
在实施例中，在从读取命令在命令队列220中排队时的时间点开始经过所确定的延迟时间量之后，存储器控制器2100可以将暂停命令输出到存储器装置2200。存储器装置2200可以响应于暂停命令而暂停正被执行的操作。
在实施例中，当暂停正对存储器装置2200执行的操作时，命令队列中存储的读取命令可以被依次输出到存储器装置2200。存储器装置2200可以响应于依次接收到的读取命令而执行读取操作。
因此，可以根据命令队列中存储的读取命令的数量来延迟输出暂停命令的时间点，以使得在暂停当前执行的操作之后，更多的读取命令可以被存储在命令队列中，并且存储器装置2200可以执行响应于更多的读取命令的读取操作。因此，可以提高存储卡系统2000的性能。
图15是示出应用了根据本公开的实施例的存储装置的固态驱动器(SSD)系统的示例的框图。
参照图15，SSD系统3000可以包括主机3100和SSD 3200。SSD3200可以通过信号连接器3001与主机3100交换信号SIG，并且可以通过电源连接器3002接收电力PWR。SSD 3200可以包括SSD控制器3210、多个闪存或多个非易失性存储器(NVM)3221至322n、辅助电源3230和缓冲存储器3240。
在实施例中，SSD控制器3210可以执行上面参照图1描述的存储器控制器(例如，图1的200)的功能。
SSD控制器3210可以响应于从主机3100接收的信号SIG而控制多个闪存3221至322n。在实施例中，信号SIG可以是基于主机3100和SSD3200的接口的信号。例如，信号SIG可以是由诸如以下的各种通信标准或接口中的至少一种限定的信号：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-e或PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙以及高速非易失性存储器(NVMe)接口。
辅助电源3230可以通过电源连接器3002联接到主机3100。辅助电源3230可以被供应来自主机3100的电力PWR并且可以被充电。当无法平稳地从主机3100执行供电时，辅助电源3230可以向SSD 3200供电。在实施例中，辅助电源3230可以位于SSD 3200内部或位于SSD3200外部。例如，辅助电源3230可以设置在主板中并且可以向SSD 3200供应辅助电力。
缓冲存储器3240用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪存3221至322n接收的数据，或者可以临时存储闪存3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如DRAM、SDRAM、DDRSDRAM、LPDDR SDRAM和GRAM的易失性存储器，或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
在实施例中，SSD控制器3210可以在多个闪存3221至322n执行编程操作或读取操作的同时，从主机3100接收读取请求。读取请求可以是指示多个闪存3221至322n中的每一个中包括的多个页面之中的所选页面中存储的、待读取的数据的请求。
当从主机3100接收到读取请求时，SSD控制器3210可以确定命令队列中存储的读取命令的数量。SSD控制器3210可以基于确定命令队列中存储的读取命令的数量的结果来确定输出暂停命令的延迟时间量。这里，当命令队列中存储的读取命令的数量较大时，可以缩短输出暂停命令的延迟时间量，而当命令队列中存储的读取命令的数量较小时，可以延长输出暂停命令的延迟时间量。
因此，当命令队列中存储的读取命令的数量较大时，通过将输出暂停命令的延迟时间量设置为较短的时间，可以在短时间段内快速执行响应于命令队列中存储的读取命令的读取操作。相反，当命令队列中存储的读取命令的数量较少时，通过将输出暂停命令的延迟时间量设置为较长的时间，更多的读取命令可以被存储在命令队列中并且可以执行响应于更多的读取命令的读取操作。
在实施例中，在从读取命令在命令队列220中排队时的时间点开始经过所确定的延迟时间量之后，SSD控制器3210可以将暂停命令输出到多个闪存3221至322n。多个闪存3221至322n中的每一个可以响应于暂停命令而暂停正被执行的操作。
在实施例中，当暂停正对多个闪存3221至322n中的每一个执行的操作时，命令队列中存储的读取命令可以被依次输出到多个闪存3221至322n。多个闪存3221至322n可以响应于依次接收到的读取命令而执行读取操作。
因此，可以根据命令队列中存储的读取命令的数量来延迟输出暂停命令的时间点，以使得在暂停当前执行的操作之后，更多的读取命令可以被存储在命令队列中，并且多个闪存3221至322n可以执行响应于更多的读取命令的读取操作。因此，可以提高SSD 3200的性能。
图16是示出应用了根据本公开的实施例的存储装置的用户系统的框图。
参照图16，用户系统4000可以包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可以运行用户系统4000中包括的组件、操作系统(OS)或用户程序。在实施例中，应用处理器4100可以包括用于控制用户系统4000中包括的组件的控制器、接口、图形引擎等。应用处理器4100可以被设置为片上系统(SoC)。
存储器模块4200可以用作用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM的易失性RAM，或诸如PRAM、ReRAM、MRAM和FRAM的非易失性SAM。在实施例中，应用处理器4100和存储器模块4200可以基于堆叠封装(POP)来进行封装，然后可以被设置为单个半导体封装。
网络模块4300可以与外部装置通信。例如，网络模块4300可以支持诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、WiMAX、WLAN、UWB、蓝牙或Wi-Fi通信的无线通信。在实施例中，网络模块4300可以被包括在应用处理器4100中。
存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。替代地，存储模块4400可以将存储模块4400中存储的数据传输到应用处理器4100。在实施例中，存储模块4400可以被实施为诸如以下的非易失性半导体存储器装置：相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存或具有三维(3D)结构的NAND闪存。在实施例中，存储模块4400可以被设置为可移动存储介质(即，可移动驱动器)，诸如用户系统4000的存储卡或外部驱动器。
在实施例中，存储模块4400可以包括多个非易失性存储器装置，每个非易失性存储器装置可以以与上面参照图2和图3描述的存储器装置相同的方式操作。存储模块4400可以以与上面参照图1描述的存储装置50相同的方式操作。
用户接口4500可以包括将数据或指令输入到应用处理器4100或将数据输出到外部装置的接口。在实施例中，用户接口4500可以包括诸如以下的用户输入接口：键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电装置。用户接口4500可以进一步包括诸如以下的用户输出接口：液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器。
在实施例中，应用处理器4100可以在存储模块4400执行编程操作或读取操作的同时从主机(例如，图1的300)接收读取请求。读取请求可以是指示存储模块4400中包括的多个页面之中的所选页面中存储的、待读取的数据的请求。
当从主机(例如，图1的300)接收到读取请求时，应用处理器4100可以确定命令队列中存储的读取命令的数量。应用处理器4100可以基于确定命令队列中存储的读取命令的数量的结果来确定输出暂停命令的延迟时间量。这里，当命令队列中存储的读取命令的数量变大时，可以缩短输出暂停命令的延迟时间量，而当命令队列中存储的读取命令的数量变得更小时，可以延长输出暂停命令的延迟时间量。
因此，当命令队列中存储的读取命令的数量较大时，通过将输出暂停命令的延迟时间量设置为较短的时间，可以在短时间段内快速执行响应于命令队列中存储的读取命令的读取操作。相反，当命令队列中存储的读取命令的数量较少时，通过将输出暂停命令的延迟时间量设置为较长的时间，更多的读取命令可以被存储在命令队列中并且可以执行响应于更多的读取命令的读取操作。
在实施例中，在从读取命令在命令队列220中排队时的时间点开始经过所确定的延迟时间量之后，应用处理器4100可以将暂停命令输出到存储模块4400。存储模块4400可以响应于暂停命令而暂停正被执行的操作。
在实施例中，当暂停正对存储模块4400执行的操作时，命令队列中存储的读取命令可以被依次输出到存储模块4400。存储模块4400可以响应于依次接收到的读取命令而执行读取操作。
因此，可以根据命令队列中存储的读取命令的数量来延迟输出暂停命令的时间点，以使得在暂停当前执行的操作之后，更多的读取命令可以被存储在命令队列中，并且存储模块4400可以执行响应于更多的读取命令的读取操作。因此，可以提高用户系统4000的性能。
根据本公开，在输出暂停命令之前，根据命令队列中存储的读取命令的数量来确定输出暂停命令的延迟时间量，因此可以增加在暂停时段期间待执行的读取操作的数量。
虽然已经参考具体实施例描述了存储器控制器及其操作方法，但是这些仅仅是示例，并且本公开不限于此，而是应该根据本说明书中公开的基本构思被解释为具有最广的范围。本领域技术人员可以通过组合和替换所公开的实施例来实施未详细说明的实施例，但是这些也不脱离本公开的范围。另外，本领域技术人员可以容易地改变或修改基于本说明书所公开的实施例，并且显而易见的是，这些改变或修改也落入本公开和所附权利要求的范围内。此外，可以组合实施例以形成额外的实施例。

Claims (20)

1.一种用于控制存储器装置的存储器控制器，包括：
命令生成器，从主机接收请求并且生成与所述请求相对应的命令；
命令队列，存储所生成的命令；
命令控制器，控制所述命令队列向所述存储器装置提供所述命令队列中存储的命令；以及
暂停控制器，当读取请求在所述存储器装置执行操作的同时从所述主机输入到所述命令生成器时：
基于所述命令队列中存储的读取命令的数量来确定延迟时间量，以及
在经过所述延迟时间量之后，向所述存储器装置提供指示暂停所述操作的暂停命令。
2.根据权利要求1所述的存储器控制器，其中在所述命令队列中存储的读取命令的数量等于或大于第一参考值时，所述暂停控制器将所述延迟时间量确定为“0”。
3.根据权利要求2所述的存储器控制器，其中在所述命令队列中存储的读取命令的数量等于或大于第二参考值并且小于所述第一参考值时，所述暂停控制器将所述延迟时间量确定为第一时间量。
4.根据权利要求3所述的存储器控制器，其中在所述命令队列中存储的读取命令的数量小于所述第二参考值时，所述暂停控制器将所述延迟时间量确定为比第一时间量长的第二时间量。
5.根据权利要求1所述的存储器控制器，其中所述暂停控制器确定所述延迟时间量以使得所述命令队列中存储的读取命令的数量与所述延迟时间量彼此成反比。
6.根据权利要求1所述的存储器控制器，其中在所述暂停命令已经被提供给所述存储器装置之后，所述命令控制器控制所述命令队列向所述存储器装置提供所述命令队列中存储的读取命令。
7.根据权利要求6所述的存储器控制器，其中所述命令控制器控制所述命令队列，以使得在执行与所述命令队列中存储的读取命令相对应的读取操作的同时，将所述命令队列中存储的读取命令提供给所述存储器装置。
8.根据权利要求6所述的存储器控制器，其中所述暂停控制器进一步在所述存储器装置已经完成响应于所提供的读取命令的读取操作之后，向所述存储器装置提供指示恢复被暂停的操作的恢复命令。
9.一种操作存储器控制器的方法，所述存储器控制器包括存储待由存储器装置执行的命令的命令队列，所述方法包括：
将所述命令队列中存储的所述命令依次提供给所述存储器装置；
当读取请求在所述存储器装置响应于所提供的命令中的每一个而执行操作的同时从主机输入到所述存储器控制器时，根据所述命令队列中存储的读取命令的数量来确定延迟时间量；
在经过所述延迟时间量之后，向所述存储器装置提供指示暂停所述操作的暂停命令；以及
在已经将所述暂停命令提供给所述存储器装置之后，向所述存储器装置提供所述命令队列中存储的读取命令。
10.根据权利要求9所述的方法，其中所述操作是编程操作或擦除操作。
11.根据权利要求9所述的方法，其中确定所述延迟时间量以使得所述命令队列中存储的读取命令的数量与所述延迟时间量彼此成反比。
12.根据权利要求9所述的方法，其中在所述命令队列中存储的读取命令的数量等于或大于参考值时，将所述延迟时间量确定为“0”。
13.根据权利要求9所述的方法，其中确定所述延迟时间量以使得在所述命令队列中存储的读取命令的数量变大时，所述延迟时间量变小。
14.根据权利要求9所述的方法，进一步包括在执行与所述命令队列中存储的读取命令相对应的读取操作的同时，输出新存储在所述命令队列中的读取命令。
15.根据权利要求9所述的方法，进一步包括在完成响应于从所述命令队列提供到所述存储器装置的读取命令的读取操作之后，向所述存储器装置提供指示恢复被暂停的操作的恢复命令。
16.一种存储装置，包括：
存储器装置，响应于输入命令而执行操作；以及
存储器控制器：
从主机接收请求，
生成与所述请求相对应的命令，
将所生成的命令存储在命令队列中，
控制所述命令队列依次向所述存储器装置提供所述命令队列中存储的命令，作为所述输入命令，
当读取请求在所述存储器装置响应于所述命令中的每一个而执行操作的同时从所述主机输入到所述存储器控制器时，基于所述命令队列中存储的读取命令的数量来确定延迟时间量，以及
在经过所述延迟时间量之后，向所述存储器装置提供指示暂停执行所述操作的暂停命令。
17.根据权利要求16所述的存储装置，其中：
存储器装置进一步响应于所述暂停命令而暂停所述操作，以及
当暂停所述操作时，所述存储器控制器进一步向所述存储器装置提供所述命令队列中存储的读取命令。
18.根据权利要求16所述的存储装置，其中所述存储器控制器确定所述延迟时间量以使得所述命令队列中存储的读取命令的数量与所述延迟时间量彼此成反比。
19.根据权利要求16所述的存储装置，其中在所述命令队列中存储的读取命令的数量等于或大于参考值时，所述存储器控制器将所述延迟时间量确定为“0”。
20.根据权利要求19所述的存储装置，其中在所述命令队列中存储的读取命令的数量小于所述参考值时，所述存储器控制器确定所述延迟时间量随着所述命令队列中存储的读取命令的数量的减少而增加。
CN202210305426.2A 2021-06-08 2022-03-25 存储器控制器及其操作方法 Withdrawn CN115454325A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210074347A KR20220165563A (ko) 2021-06-08 2021-06-08 메모리 컨트롤러 및 그 동작 방법
KR10-2021-0074347 2021-06-08

Publications (1)

Publication Number Publication Date
CN115454325A true CN115454325A (zh) 2022-12-09

Family

ID=84285144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210305426.2A Withdrawn CN115454325A (zh) 2021-06-08 2022-03-25 存储器控制器及其操作方法

Country Status (3)

Country Link
US (1) US11941294B2 (zh)
KR (1) KR20220165563A (zh)
CN (1) CN115454325A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102317786B1 (ko) * 2015-02-02 2021-10-26 삼성전자주식회사 스토리지 디바이스에서의 입출력 처리 방법 및 이를 적용하는 스토리지 디바이스 및 비휘발성 메모리 디바이스
CN106067321B (zh) * 2015-04-21 2020-09-15 爱思开海力士有限公司 适于存储器编程暂停-恢复的控制器
JP6950149B2 (ja) * 2015-09-08 2021-10-13 ソニーグループ株式会社 メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法
US10423335B2 (en) * 2017-06-30 2019-09-24 Seagate Technology Llc Enhancing quality of service of a storage device
KR20190088734A (ko) 2018-01-19 2019-07-29 에스케이하이닉스 주식회사 메모리 인터페이스와, 이를 포함하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
TWI684860B (zh) * 2018-10-15 2020-02-11 慧榮科技股份有限公司 用來進行讀取加速之方法以及資料儲存裝置及其控制器
US10685718B2 (en) * 2018-10-29 2020-06-16 Micron Technnology, Inc. Dynamic delay of NAND read commands
KR20200098336A (ko) * 2019-02-12 2020-08-20 삼성전자주식회사 서스펜드 모드를 제어하는 방법 및 이를 포함하는 메모리 컨트롤러
US10871923B2 (en) * 2019-03-06 2020-12-22 Micron Technology, Inc. Management of program suspend and resume operations of a memory sub-system
KR20210029551A (ko) 2019-09-06 2021-03-16 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11126369B1 (en) * 2020-02-28 2021-09-21 Western Digital Technologies, Inc. Data storage with improved suspend resume performance
JP7443195B2 (ja) * 2020-08-21 2024-03-05 キオクシア株式会社 メモリシステムおよび制御方法

Also Published As

Publication number Publication date
US11941294B2 (en) 2024-03-26
US20220391140A1 (en) 2022-12-08
KR20220165563A (ko) 2022-12-15

Similar Documents

Publication Publication Date Title
US11307803B2 (en) Storage device for suspending program operation and performing read operation and operating method thereof
US11334248B2 (en) Storage device and method of changing between memory blocks of different bits based on delay of migration request
US11481272B2 (en) Memory controller and method of operating the same
US11449417B2 (en) Memory controller performing host-aware performance booster mode and method of operating the same
US11543986B2 (en) Electronic system including host, memory controller and memory device and method of operating the same
CN112445426A (zh) 存储器控制器及其操作方法
CN114860622A (zh) 存储装置及操作存储装置的方法
CN115588451A (zh) 存储装置及其操作方法
CN113299332A (zh) 存储器控制器及其操作方法
CN112687314A (zh) 存储器设备和操作存储器设备的方法
CN112309446A (zh) 存储设备和操作存储设备的方法
US20220413753A1 (en) Host device, storage device, and method of operating the same
US11593023B2 (en) Memory controller and method of operating the same
US11544184B2 (en) Storage device and method of operating the same for processing a trim request of host
US11366725B2 (en) Storage device and method of operating the same
US11941294B2 (en) Memory controller for controlling suspension of operation and method of operating the same
CN110648698A (zh) 储存装置、存储器件及操作该存储器件的方法
US11500768B2 (en) Storage device performing garbage collection and method of operating the same
US11886314B2 (en) Memory system and operating method thereof
US11650924B2 (en) Memory controller and method of operating the same
US11928056B2 (en) Memory controller for allocating cache lines and method of operating the same
US20230176772A1 (en) Memory controller and method of operating the same
US20210124528A1 (en) Memory device and method of operating the same
TW202338622A (zh) 儲存裝置及其操作方法
TW202349203A (zh) 計算系統及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20221209

WW01 Invention patent application withdrawn after publication