CN111540673A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN111540673A
CN111540673A CN202010643358.1A CN202010643358A CN111540673A CN 111540673 A CN111540673 A CN 111540673A CN 202010643358 A CN202010643358 A CN 202010643358A CN 111540673 A CN111540673 A CN 111540673A
Authority
CN
China
Prior art keywords
silicon
semiconductor substrate
forming
metal layer
top metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010643358.1A
Other languages
English (en)
Other versions
CN111540673B (zh
Inventor
徐金辉
张希山
周立超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
SMIC Manufacturing Shaoxing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMIC Manufacturing Shaoxing Co Ltd filed Critical SMIC Manufacturing Shaoxing Co Ltd
Priority to CN202010643358.1A priority Critical patent/CN111540673B/zh
Publication of CN111540673A publication Critical patent/CN111540673A/zh
Application granted granted Critical
Publication of CN111540673B publication Critical patent/CN111540673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及一种半导体器件的形成方法。所述形成方法在包括顶金属层的半导体基底上制作富硅氮化硅的过程中，一方面，利用CVD工艺，采用适合的工艺气体反应生成富硅氮化硅作为半导体器件的钝化层，另一方面，为了避免含硅气体残留于顶金属层表面而在后续热处理工艺中与顶金属层反应，通过控制CVD工艺的参数，避免含硅气体残留，可以提高CVD工艺的反应效率，避免CVD反应不充分而导致含硅气体在顶金属层表面聚集，减小含硅气体腐蚀顶金属层而导致顶层金属表面被腐蚀的风险，有助于提升顶金属层的质量以及半导体器件的性能。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
基于半导体基底如硅晶圆来制作各种半导体器件的工艺日趋成熟及精细化。为了在有限的范围使基底上制作的各个电极与器件外部电连接，通常采用在基底的垂向上制作导电接触插塞并在导电接触插塞上制作金属连接层的方法，并且，为了保护半导体器件，避免外界的杂质、离子（或电荷）、水汽等对半导体器件的不良影响，增强器件的稳定性和可靠性，在完成顶层的金属连接层之后，通常进一步会在上方覆盖钝化（passivation，PA）层。
传统应用于半导体器件顶部起保护作用的钝化层的材质为氧化硅或者氮化硅。为了增强半导体器件如功率器件的稳定性和可靠性，目前发展出通过形成富硅氮化硅（silicon rich SiNx）作为钝化层的方法。富硅氮化硅中的硅元素的含量大于氮化硅中硅元素的含量，富硅氮化硅的膜层较氮化硅、氧化硅更致密，并且在产品应用过程中捕捉周围的杂质离子方面更具优势。
但是，在具有常规金属材质如铝的顶金属层上制作富硅氮化硅材质的钝化层并进行热处理后，原本发白的金属表面容易出现发黑的现象，这对于半导体器件的导通性能是不利的。
发明内容
为了避免富硅氮化硅材质的钝化层工艺对半导体器件顶金属层的不良影响，本发明提供了一种半导体器件的形成方法。
本发明提供的半导体器件的形成方法，包括：
在半导体基底上形成顶金属层；以及，
将所述半导体基底放入CVD腔室，并执行CVD工艺，在所述半导体基底上形成富硅氮化硅作为钝化层；
其中，控制所述CVD工艺的参数，以避免残留的含硅气体在后续热处理工艺中与所述顶金属层反应。
可选的，所述CVD工艺包括初始阶段和稳定阶段，其中，在所述初始阶段，所述CVD腔室内的工艺气体的量逐渐增加，在所述稳定阶段，所述CVD腔室内的工艺气体的量保持稳定。
可选的，控制所述CVD工艺的参数的方法包括：设置所述初始阶段和所述稳定阶段的射频偏置功率一样高。
可选的，控制所述CVD工艺的参数的方法包括：设置所述工艺气体中含硅气体的比例在所述初始阶段的值小于在所述稳定阶段的值。
可选的，所述含硅气体为硅烷、二氯氢硅或三氯硅烷中的至少一种。
可选的，所述顶金属层包括铝铜合金。
可选的，在半导体基底上形成所述顶金属层的方法包括：
将所述半导体基底放入PVD腔室，并执行PVD工艺，在所述半导体基底上形成铝铜合金层；
通过急速冷却，快速降低形成有所述铝铜合金层的半导体基底的温度，然后将所述半导体基底从所述PVD腔室取出；
执行图形化工艺，刻蚀所述铝铜合金层而得到所述顶金属层。
可选的，所述急速冷却的方法包括：
向所述PVD腔室通入惰性气体，进行对流冷却；或者，利用冷却水系统从所述半导体基底的背面冷却。
可选的，在形成所述钝化层后，所述半导体器件的形成方法还包括：
对形成有所述钝化层的半导体基底执行合金化热处理，以消除所述半导体基底上积累的电荷并释放应力。
可选的，所述合金化热处理的温度为450~600摄氏度。
研究发现，在顶金属层制作富硅氮化硅钝化层后，原本发白的金属表面容易出现发黑的现象，主要是由于制作富硅氮化硅的工艺在初始阶段未能充分反应、造成顶金属层的表面残留了含硅气体（如硅烷，SiH4），在后续热工艺中，含硅气体极易腐蚀顶金属层而出现顶层金属表面发黑的现象。
本发明实施例的半导体器件的形成方法，在包括顶金属层的半导体基底上制作富硅氮化硅的过程中，一方面，利用CVD工艺，采用适合的工艺气体反应生成富硅氮化硅作为半导体器件的钝化层，另一方面，为了避免含硅气体残留于顶金属层表面而而在后续热处理工艺中与顶金属层反应，通过控制CVD工艺的参数，避免含硅气体残留，可以提高CVD工艺的反应效率，避免CVD反应不充分而导致含硅气体在顶金属层表面聚集，减小含硅气体腐蚀顶金属层而导致顶层金属表面被腐蚀的风险，有助于提升顶金属层的质量以及半导体器件的性能。
附图说明
图1是现有工艺在形成氮化硅并进行热处理后的器件放大照片。
图2是现有工艺在形成富硅氮化硅并进行热处理后的器件放大照片。
图3是本发明一实施例的半导体器件的形成方法的流程示意图。
具体实施方式
以下结合附图和具体实施例对本发明的半导体器件的形成方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。应当理解，说明书的附图均采用了非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
富硅氮化硅具有膜层致密、能够吸附并存储周围的杂质离子的优点，如果将其作为半导体器件的保护层，理论上可以使半导体器件具有较高的可靠性。但是，研究发现，在诸如铝材质（通常在铝靶材中含有少量的铜）的顶金属层（top metal，TM）上按照富硅氮化硅的制作工艺形成钝化层后，尤其是在经过进一步的热处理后发现，金属表面容易发黑，表明金属表面发生了化学反应。图1和图2分别是现有工艺在形成氮化硅和富硅氮化硅并进行热处理之后的器件放大照片（图1和图2所示的范围内分别覆盖有透明的氮化硅膜和富硅氮化硅膜）。可以看出，在形成普通的氮化硅并进行热处理后，顶金属层表面基本没有被腐蚀，是明亮的白色（如图1中箭头所示的顶金属层（TM）），而利用现有工艺形成富硅氮化硅并进行热处理之后，顶金属层表面发黑（如图2中箭头所示的顶金属层（TM））。
铝的电阻率低，并且对二氧化硅（半导体基底上的层间介质层的常用材料）的附着力较好，因此在半导体器件的制作过程中，包括顶金属层在内的金属连接层的材质常选用铝。并且，为了强化铝的可靠性，实际中会采用铝合金如铝铜合金作为金属连接层。
进一步分析认为，在形成富硅氮化硅的工艺中，含硅气体与含氮气体的比例相对于非富硅的普通氮化硅来说较大。例如，一实施例中，形成富硅氮化硅保护层的工艺为化学气相沉积（chemical vapor deposition，CVD），采用的含硅气体为硅烷，含氮气体为氨气，且硅烷和氨气的流量比大于或等于1：1。然而，如果在执行CVD工艺的过程中，硅烷和氨气未能充分反应而形成稳定的富硅氮化硅生成物，容易导致钝化层中残留硅烷气体，此处残留的硅烷气体包括在射频作用下由硅烷气体的等离子体形成的硅悬键，此处称为氢键。尤其是在CVD工艺的初始阶段，腔室内的工艺气体的量（或比例）不够稳定，总体处于逐渐增加的阶段，容易反应不完全而导致在沉积钝化层的同时，在顶金属层表面残留了硅烷气体（包括氢键）。这部分残留的硅烷气体在后续的一些热处理工艺中，容易与顶金属层中的铝或者从顶金属层中析出的二铝化铜（Al2Cu）发生反应，导致顶金属层表面被腐蚀而出现发黑现象。
基于上述分析，为了解决顶金属层表面因与在制作富硅氮化硅工艺中残留的含硅气体反应而被腐蚀变黑的问题，避免顶金属层的导电性受到影响，提出了本发明的技术方案。
本发明实施例的半导体器件的形成方法，包括以下步骤：
第一步骤：在半导体基底上形成顶金属层；
第二步骤：将所述半导体基底放入CVD腔室，并执行CVD工艺，在所述半导体基底上形成富硅氮化硅作为钝化层，其中，控制所述CVD工艺的参数，以避免残留的含硅气体在后续热处理工艺中与所述顶金属层反应。
本发明实施例的半导体器件的形成方法，在包括顶金属层的半导体基底上制作富硅氮化硅的过程中，一方面，利用CVD工艺，采用适合的工艺气体反应生成富硅氮化硅作为半导体器件的钝化层，另一方面，为了避免含硅气体残留于顶金属层表面导致在后续热处理的过程中与顶金属层反应，本发明实施例通过控制CVD工艺的参数，避免含硅气体残留，可以提高CVD工艺的反应效率，避免反应不充分而导致含硅气体在顶金属层表面聚集，减小含硅气体腐蚀顶金属层而导致顶层金属表面被腐蚀的风险，如此有助于提升顶金属层的质量以及半导体器件的性能。
上述半导体基底的材料可包括硅、锗、锗化硅、碳化硅、砷化镓、镓化铟或其它Ⅲ、Ⅴ族化合物等。所述半导体基底还可以是绝缘体上硅（SOI）衬底等。在形成顶金属层之前，半导体基底上已经完成了部分半导体器件的制作工艺，例如，所述半导体器件可包括在半导体基底中以及上方形成的晶体管、存储单元或者其它功能单元，并且，在半导体基底上还可以形成有层间介质层以及位于所述层间介质层上的金属连接层，在所述层间介质层中可形成有导电接触插塞，所述导电接触插塞连接设置于层间介质层下方的半导体器件的电极与设置于层间介质层上的金属连接层。所述层间介质层和所述金属连接层均可以设置一层或者两层以上，具体根据半导体器件的设计确定。
一实施例中，所述半导体器件为功率半导体器件，例如功率MOS管或者IGBT（绝缘栅双极晶体管），以IGBT为例，其可包括半导体基底以及在半导体基底上形成的多个元胞，由于位于半导体基底（或芯片）的边缘位置的元胞由于结的曲率半径小而电场集中，容易发生碰撞电离，导致击穿电压低于中心区域的体内击穿电压，为了满足表面击穿电压要求，在半导体基底上还设置有若干需要钝化处理的终端结构，目的是使表面最大电场减小并尽可能平坦分布。该实施例中，在顶金属层上形成的钝化层可以包括设置于IGBT的终端结构表面的钝化层。
上述第二步骤中，形成富硅氮化硅的CVD工艺具体可以采用低压 CVD（LPCVD）、常压 CVD（APCVD）、亚常压CVD（ SACVD）、金属有机CVD（MOCVD）、等离子体增强CVD（PECVD）、高密度等离子体CVD（HDPCVD）以及快热CVD（ RTCVD）等工艺。为了反应生成富硅氮化硅（表示为SixNy，y/x小于4/3），上述第二步骤中，CVD工艺采用的含硅气体可以是硅烷（SiH4）、二氯氢硅（SiH2Cl2，DCS）或三氯硅烷（SiHCl3，TCS）中的至少一种，相应的含氮气体可以包括氮气和氨气中的至少一种。在CVD工艺中，所述含硅气体和含氮气体以一定流量输入CVD腔室内，并在射频（RF）作用下形成等离子体而发生反应，生成的反应物沉积在位于CVD腔室内的半导体基底表面。具体反应过程可以依照公开的化学反应式进行。
为了避免含硅气体残留于所述顶金属层表面，可以控制的CVD工艺的参数可包括蚀刻压力、电源功率、射频偏置电压、射频偏置功率、工艺气体流速以及其它合适的参数等。一实施例中，上述第二步骤采用的CVD工艺包括初始阶段和稳定阶段，其中，在所述初始阶段，所述CVD腔室内的工艺气体的量逐渐增加，即此时处于形成最靠近顶金属层的一层钝化层的阶段，由于气体流量不稳定，CVD的反应速率不稳定，也是容易出现膜层缺陷以及残留含硅气体的阶段；在所述稳定阶段，CVD工艺的反应速率较为稳定，所述CVD腔室内的工艺气体的量也保持稳定，稳定阶段所形成的富硅氮化硅膜层的缺陷较少。
可见，为了避免含硅气体残留于所述顶金属层表面，对初始阶段的参数控制较为关键。一实施例中，可以通过设置所述初始阶段和所述稳定阶段的射频偏置功率一样高，来确保在CVD的初始阶段，含硅气体和含氮气体也能充分反应，而避免在顶金属层和钝化层的界面残留含硅气体（包括由含硅气体形成的氢键），而且这样可以提高钝化层的生成效率及质量。参见表一，比较来看，一种现有的形成富硅氮化硅的CVD工艺中，输入CVD腔室的工艺气体包括硅烷和氨气，在初始阶段（通常小于5秒），射频偏置功率为300W~400W，而在稳定阶段（通常大于10秒），射频偏置功率为609W~688W；而本发明一实施例的CVD工艺中，在初始阶段和稳定阶段的射频偏置功率均设置为609W~688W，其它条件相对于现有工艺未作变化，目的是使反应气体（尤其是含硅气体）在初始阶段也能够反应完全，避免含硅气体残留在顶金属层附近与顶金属层发生反应。本发明不限于此，例如，一实施例中，为了避免含硅气体残留，可以设置所述工艺气体中含硅气体的比例在所述初始阶段的值小于在所述稳定阶段的值。从而，在初始阶段形成的钝化层部分的硅含量较稳定阶段形成的钝化层部分的硅含量低，不易残留。上述两种控制CVD工艺的参数的方法可以择一使用或者一起采用。对于在CVD工艺的初始阶段形成的钝化层部分，其主要成分可以为富硅氮化硅，也可以为氮化硅，而对于在CVD工艺的稳定阶段形成的钝化层部分，其主要成分为富硅氮化硅，仍然具有膜质致密以及能够捕捉周围的杂质离子的优点。
表一
Figure 64327DEST_PATH_IMAGE001
图3是本发明一实施例的半导体器件的形成方法的流程示意图。参见图3，上述第一步骤中，在半导体基底上形成顶金属层包括沉积金属材料层、对金属材料层进行图形化处理的步骤。一实施例中，顶金属层包括铝铜合金。铜的加入可以预防铝原子发生电致迁移的问题，提高顶金属层的可靠性。具体在第一步骤中，在利用PVD（physics vapor deposition，物理气相沉积）工艺在半导体基底上形成铝铜合金层之后，需要在PVD腔室内冷却到大致室温后，再取出进行后续的图形化处理。但是，由于形成铝铜合金层的PVD工艺在高温（如200~250摄氏度）下完成，半导体基底积累的热量较多，而结束PVD工艺的PVD腔室内处于较高的真空状态，如果仅是自然冷却，降温过程较慢，这样不仅耗费时间，而且研究发现，降温时间长会造成铜原子与铝原子反应生成Al2Cu，不仅减弱了铝铜合金层的稳定性，而且，相较于铝铜合金，Al2Cu和铝在热处理时更容易与表面残留的含硅气体反应，导致顶金属层劣化。
故而，为了进一步优化顶金属层，避免其与可能残留的含硅气体或者氢键反应而影响半导体器件的性能，参见图3，一实施例中，上述第一步骤具体可包括以下子步骤：
第一子步骤：将所述半导体基底放入PVD腔室，并执行PVD工艺，在所述半导体基底上形成铝铜合金层；
第二子步骤：通过急速冷却，快速降低形成有所述铝铜合金层的半导体基底的温度，然后将其从所述PVD腔室取出；
第三子步骤：执行图形化工艺，刻蚀所述铝铜合金层而得到顶金属层。
具体的，所述第一子步骤中，可以利用PVD工艺，通过真空蒸镀、磁控溅射镀膜、电弧等离子体镀、离子镀膜等方式，在半导体基底上沉积铝铜合金层，所述铝铜合金层例如覆盖半导体基底上的氧化硅层间介质层。一实施例中，可以利用包括铝铜合金的靶材，通过磁控溅射镀膜在半导体基底上形成铝铜合金层。
所述第二子步骤中，为了快速降低形成有所述铝铜合金层的半导体基底的温度，可以采用各种适合的各种降温手段来加速降温。一实施例中，放置半导体基底的PVD腔室设置有冷却系统，所述冷却系统例如设置在承载半导体基底的承载台中，可以利用水或者其它冷却物质（如氦气）进行循环冷却。例如，可通过设置于承载台中的冷却水系统从背面对完成PVD工艺后的所述半导体基底进行冷却。本发明不限于此，一实施例中，在沉积铝铜合金层的PVD工艺中，向PVD腔室输入的工艺气体包括惰性气体，例如氩气（Ar）或者氦气（He），在PVD工艺过程中，氩气或者氦气主要是用于进行辉光放电清洗，通常在膜层沉积完成后，会关闭氩气或者氦气，但是，该实施例中，为了快速降低形成所述铝铜合金层后的半导体基底的温度，可以通过调整PVD设备的工艺程序或者相关的阀门，使在制备铝铜合金层的PVD工艺结束后的一段时间内，仍然保持PVD工艺过程中使用的氩气或氦气为向PVD腔室输入的状态，以通过对流冷却使半导体基底快速降温。一实施例中，可以采用两种以上的降温手段来对半导体基底进行快速降温。
所述第三子步骤中，可以根据半导体器件关于顶金属层的具体设计，对降温后的半导体基底进行图形化处理，从而形成上述顶金属层。
由于在半导体器件的制作过程（包括上述顶金属层和钝化层的制作以及在此之前的工艺），半导体基底会进行例如成膜工艺（如PVD、CVD）、刻蚀工艺、离子注入工艺等工艺流程，并且常需要用到等离子体，由于等离子体的分布并不完全均匀，在工艺过程中容易产生大量游离的电荷，在完成上述制作过程后，容易在半导体基底表面形成电荷积累，这种电荷积累会影响半导体器件的性能，尤其是电荷积累会引起半导体器件中的栅极介质层的各种电学参数（如界面态密度、栅极漏电流等）退化，严重时甚至会造成半导体器件失效，此外，经过一系列工艺流程的半导体基底积聚的应力较高。故而，参见图3，本发明实施例在形成钝化层后，还可以包括进一步对半导体基底进行合金化处理（PA alloy）的步骤。即，在利用上述第二步骤形成富贵氮化硅材质的钝化层后，所述半导体器件的形成方法还包括第三步骤：对形成有所述钝化层的半导体基底执行合金化热处理，以消除所述半导体基底上积累的电荷并释放应力。
具体的，在执行所述合金化热处理时，可以将形成有所述钝化层的半导体基底置于氮气气氛或者氮气与氢气的混合气氛下加热设定时长，以消除所述半导体基底上积累的电荷并释放应力。可选的，所述合金化热处理的温度例如约450~600摄氏度。
现有工艺在形成富硅氮化硅材质的钝化层后，对半导体基底进行合金化热处理后（如图2所示），顶金属层容易与残留的含硅气体（包括氢键）发生反应而导致顶金属层表面被腐蚀而发黑。本发明实施例的半导体器件的形成方法，通过控制形成富硅氮化层的CVD工艺参数，可以提高钝化层制作工艺的反应效率，进一步通过加速沉积顶金属层后的冷却速率，可以有效避免所述CVD工艺的反应不充分而导致含硅气体在顶金属层表面聚集，减小顶金属层与残留的含硅气体反应的几率，有助于解决顶金属层表面被腐蚀而发黑的问题，有助于提升顶金属层的质量以及半导体器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，包括：
在半导体基底上形成顶金属层；以及，
将所述半导体基底放入CVD腔室，并执行CVD工艺，在所述半导体基底上形成富硅氮化硅作为钝化层；
其中，控制所述CVD工艺的参数，以避免残留的含硅气体在后续热处理工艺中与所述顶金属层反应。
2.如权利要求1所述的形成方法，其特征在于，所述CVD工艺包括初始阶段和稳定阶段，其中，在所述初始阶段，所述CVD腔室内的工艺气体的量逐渐增加，在所述稳定阶段，所述CVD腔室内的工艺气体的量保持稳定。
3.如权利要求2所述的形成方法，其特征在于，控制所述CVD工艺的参数的方法包括：设置所述初始阶段和所述稳定阶段的射频偏置功率一样高。
4.如权利要求2所述的形成方法，其特征在于，控制所述CVD工艺的参数的方法包括：设置所述工艺气体中含硅气体的比例在所述初始阶段的值小于在所述稳定阶段的值。
5.如权利要求1所述的形成方法，其特征在于，所述含硅气体为硅烷、二氯氢硅或三氯硅烷中的至少一种。
6.如权利要求1至5任一项所述的形成方法，其特征在于，所述顶金属层包括铝铜合金。
7.如权利要求6所述的形成方法，其特征在于，在半导体基底上形成所述顶金属层的方法包括：
将所述半导体基底放入PVD腔室，并执行PVD工艺，在所述半导体基底上形成铝铜合金层；
通过急速冷却，快速降低形成有所述铝铜合金层的半导体基底的温度，然后将所述半导体基底从所述PVD腔室取出；以及，
执行图形化工艺，刻蚀所述铝铜合金层而得到所述顶金属层。
8.如权利要求7所述的形成方法，其特征在于，所述急速冷却的方法包括：
向所述PVD腔室通入惰性气体，进行对流冷却；或者，利用冷却水系统从所述半导体基底的背面冷却。
9.如权利要求1至5任一项所述的形成方法，其特征在于，在形成所述钝化层后，还包括：
对形成有所述钝化层的半导体基底执行合金化热处理，以消除所述半导体基底上积累的电荷并释放应力。
10.如权利要求9所述的形成方法，其特征在于，所述合金化热处理的温度为450~600摄氏度。
CN202010643358.1A 2020-07-07 2020-07-07 半导体器件的形成方法 Active CN111540673B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010643358.1A CN111540673B (zh) 2020-07-07 2020-07-07 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010643358.1A CN111540673B (zh) 2020-07-07 2020-07-07 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN111540673A true CN111540673A (zh) 2020-08-14
CN111540673B CN111540673B (zh) 2020-10-16

Family

ID=71976556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010643358.1A Active CN111540673B (zh) 2020-07-07 2020-07-07 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN111540673B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820453B (zh) * 2020-09-09 2023-11-01 大陸商合肥晶合集成電路股份有限公司 半導體層的製造方法及製造系統
CN117174592A (zh) * 2023-08-25 2023-12-05 上海华虹挚芯电子科技有限公司 具有优化可靠性终端结构的功率器件及制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1181627A (zh) * 1996-07-09 1998-05-13 东芝株式会社 半导体器件的制造方法和半导体器件
US20020024118A1 (en) * 2000-08-31 2002-02-28 Fujitsu Limited Semiconductor device having a capacitor and a fabrication process thereof
CN1592959A (zh) * 2001-11-26 2005-03-09 先进微装置公司 在乏硅环境下使用等离子增强化学气相沉积制程的金属栅极的氮氧间隔体的形成方法
CN101010783A (zh) * 2004-08-09 2007-08-01 应用材料股份有限公司 在低利用工艺中流量和压力梯度的去除
CN101285975A (zh) * 2008-06-06 2008-10-15 友达光电股份有限公司 光感测单元及具此光感测单元的像素结构与液晶显示面板
US20100084649A1 (en) * 2008-10-08 2010-04-08 Hyun-Sik Seo Oxide thin film transistor and method of fabricating the same
CN102210016A (zh) * 2008-11-12 2011-10-05 密克罗奇普技术公司 用于膜粗糙度控制的非化学计量化学气相沉积电介质膜表面钝化方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1181627A (zh) * 1996-07-09 1998-05-13 东芝株式会社 半导体器件的制造方法和半导体器件
US20020024118A1 (en) * 2000-08-31 2002-02-28 Fujitsu Limited Semiconductor device having a capacitor and a fabrication process thereof
CN1592959A (zh) * 2001-11-26 2005-03-09 先进微装置公司 在乏硅环境下使用等离子增强化学气相沉积制程的金属栅极的氮氧间隔体的形成方法
CN101010783A (zh) * 2004-08-09 2007-08-01 应用材料股份有限公司 在低利用工艺中流量和压力梯度的去除
CN101285975A (zh) * 2008-06-06 2008-10-15 友达光电股份有限公司 光感测单元及具此光感测单元的像素结构与液晶显示面板
US20100084649A1 (en) * 2008-10-08 2010-04-08 Hyun-Sik Seo Oxide thin film transistor and method of fabricating the same
CN102210016A (zh) * 2008-11-12 2011-10-05 密克罗奇普技术公司 用于膜粗糙度控制的非化学计量化学气相沉积电介质膜表面钝化方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820453B (zh) * 2020-09-09 2023-11-01 大陸商合肥晶合集成電路股份有限公司 半導體層的製造方法及製造系統
CN117174592A (zh) * 2023-08-25 2023-12-05 上海华虹挚芯电子科技有限公司 具有优化可靠性终端结构的功率器件及制造方法
CN117174592B (zh) * 2023-08-25 2024-03-26 上海华虹挚芯电子科技有限公司 具有优化可靠性终端结构的功率器件及制造方法

Also Published As

Publication number Publication date
CN111540673B (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
US5670432A (en) Thermal treatment to form a void free aluminum metal layer for a semiconductor device
US7443032B2 (en) Memory device with chemical vapor deposition of titanium for titanium silicide contacts
KR900006486B1 (ko) 박막배선층을 갖는 반도체장치 및 그의 박막배선층 형성방법
US6208033B1 (en) Apparatus having titanium silicide and titanium formed by chemical vapor deposition
CN111540673B (zh) 半导体器件的形成方法
JPH0773102B2 (ja) 半導体ウエーハにチタンケイ化物を蒸着させるための化学蒸着技術
JP2001267316A (ja) 半導体素子で用いるアルミニウム酸化膜の製造方法
JP3077623B2 (ja) プラズマ化学気相成長装置
US6888252B2 (en) Method of forming a conductive contact
US6143632A (en) Deuterium doping for hot carrier reliability improvement
JPH10199881A (ja) 半導体装置の製造方法
JP2010209465A (ja) 堆積チャンバにおける酸化からの導電体の保護
US6433434B1 (en) Apparatus having a titanium alloy layer
EP1059672A2 (en) High withstand voltage semiconductor device and method of manufacturing the same
WO1993011558A1 (en) Method of modifying contact resistance in semiconductor devices and articles produced thereby
US7535047B2 (en) Semiconductor device containing an ultra thin dielectric film or dielectric layer
US6624093B1 (en) Method of producing high dielectric insulator for integrated circuit
JPS62276832A (ja) 被膜形成方法およびそれを用いた半導体装置の製造方法
CN101140871B (zh) 半导体器件中金属硅化物接触的制造方法
JPH08255769A (ja) 半導体装置の製造方法
JPH0629222A (ja) 半導体装置の製造方法
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
US6855630B1 (en) Method for making contact with a doping region of a semiconductor component
US6472336B1 (en) Forming an encapsulating layer after deposition of a dielectric comprised of corrosive material
US20240234130A1 (en) High quality insitu treated pecvd film

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 518 Shaoxing Road, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Address before: 518 Shaoxing Road, Zhejiang Province

Patentee before: SMIC manufacturing (Shaoxing) Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220711

Address after: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Address before: 518 Shaoxing Road, Zhejiang Province

Patentee before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.