CN111522180B - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN111522180B
CN111522180B CN202010052593.1A CN202010052593A CN111522180B CN 111522180 B CN111522180 B CN 111522180B CN 202010052593 A CN202010052593 A CN 202010052593A CN 111522180 B CN111522180 B CN 111522180B
Authority
CN
China
Prior art keywords
electrode
capacitance
sensing
data
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010052593.1A
Other languages
English (en)
Other versions
CN111522180A (zh
Inventor
金贵铉
崔国铉
康宇建
朴庆元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111522180A publication Critical patent/CN111522180A/zh
Application granted granted Critical
Publication of CN111522180B publication Critical patent/CN111522180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示设备包括以下元件：像素电极；第一数据线，电连接到像素电极；第二数据线，与像素电极相邻而不电连接到像素电极；第一感测电极，与像素电极直接布置在同一绝缘层上；第二感测电极，与第一感测电极直接布置在同一绝缘层上，并且与第一感测电极分隔开预定距离；以及第三感测电极，与第一数据线和第二数据线直接布置在同一绝缘层上，与第一感测电极部分地重叠以形成第一感测电容器，并且与第二感测电极部分地重叠以形成第二感测电容器。

Description

显示设备
技术领域
技术领域涉及显示设备。
背景技术
诸如液晶显示设备的显示设备可以包括像素电极、公共电极以及置于电极之间的液晶层。液晶层的液晶分子根据被施加到电极的电压重新排列，用于调节光的透射率以显示图像。
在液晶显示器中，为了防止液晶层的劣化，可以针对每个像素列反转一个或多个电压的极性。寄生电容器可以形成在像素电极与相邻的数据线之间。由于寄生电容器，正极性或负极性的电压偏差可能出现在像素电压中。在针对每个像素列反转电压的极性时，数据线针对一帧保持相同的极性。电压偏差可能在显示图像中引起不期望的垂直串扰。结果，图像显示质量可能不令人满意。
在此背景技术部分中公开的上述信息用于增强对本申请的背景的理解。此背景技术部分可能包含不构成在本国已被本领域普通技术人员知晓的现有技术的信息。
发明内容
实施例可以涉及能够最小化可能由形成在像素电极和与像素电极相邻的数据线之间的寄生电容器引起的显示质量劣化的显示设备。
根据实施例的显示设备包括：像素电极；第一数据线，电连接到像素电极；第二数据线，与像素电极相邻而不电连接到像素电极；第一感测电极，与像素电极布置在同一层上；第二感测电极，与第一感测电极布置在同一层上，并且与第一感测电极分隔开预定距离；以及第三感测电极，与第一数据线和第二数据线布置在同一层上，与第一感测电极部分地重叠以形成第一感测电容器，并且与第二感测电极部分地重叠以形成第二感测电容器。
第一感测电极可以包括在第一方向上延伸的第一连接部分和在第二方向上从第一连接部分延伸的第一延伸部分，第二感测电极可以包括在第一方向上延伸的第二连接部分和在第二方向上从第二连接部分延伸的第二延伸部分，第三感测电极可以包括在第一方向上延伸的第三连接部分和在第二方向上从第三连接部分延伸的第三延伸部分，并且第三延伸部分可以与第一延伸部分的一部分以及第二延伸部分的一部分重叠。
第二感测电容器的电容可以与形成在像素电极与第一数据线之间的第一寄生电容器的电容对应，并且第一感测电容器的电容可以与形成在像素电极与第二数据线之间的第二寄生电容器的电容对应。
当第一参考电压被施加到第一感测电极并且第二参考电压被施加到第二感测电极时，第一参考电压与第二参考电压之间的电压可以形成在第三感测电极处。
可以进一步包括电源单元，该电源单元接收形成在第三感测电极处的电压作为测量电压，根据测量电压测量形成在像素电极与第一数据线之间的第一寄生电容器的电容，并且测量形成在像素电极与第二数据线之间的第二寄生电容器的电容。
可以进一步包括存储第一寄生电容器的电容和第二寄生电容器的电容的存储器。
可以进一步包括信号控制器，该信号控制器在第一寄生电容器的电容大于第二寄生电容器的电容时，通过校正图像信号生成图像数据信号，使得低灰度的数据电压变为更低灰度的电压。
可以进一步包括信号控制器，该信号控制器在第二寄生电容器的电容大于第一寄生电容器的电容时，通过校正图像信号生成图像数据信号，使得低灰度的数据电压变为更高灰度的电压。
可以进一步包括信号控制器，该信号控制器在第二感测电容器的电容大于第一感测电容器的电容时，通过校正图像信号生成图像数据信号，使得低灰度的数据电压变为更低灰度的电压。
可以进一步包括信号控制器，该信号控制器在第一感测电容器的电容大于第二感测电容器的电容时，通过校正图像信号生成图像数据信号，使得低灰度的数据电压变为更高灰度的电压。
根据另一实施例的显示设备包括：像素电极；第一数据线，电连接到像素电极；第二数据线，与像素电极相邻而不电连接到像素电极；第一感测电极，与第一数据线和第二数据线布置在同一层上；第二感测电极，与第一感测电极布置在同一层上，并且与第一感测电极分隔开预定距离；以及第三感测电极，与像素电极布置在同一层上，与第一感测电极部分地重叠以形成第一感测电容器，并且与第二感测电极部分地重叠以形成第二感测电容器。
第一感测电容器的电容可以与形成在像素电极与第一数据线之间的第一寄生电容器的电容对应，并且第二感测电容器的电容可以与形成在像素电极与第二数据线之间的第二寄生电容器的电容对应。
可以进一步包括信号控制器，该信号控制器在第一寄生电容器的电容大于第二寄生电容器的电容时，通过校正图像信号生成图像数据信号，使得低灰度的数据电压变为更低灰度的电压。
可以进一步包括信号控制器，该信号控制器在第二寄生电容器的电容大于第一寄生电容器的电容时，通过校正图像信号生成图像数据信号，使得低灰度的数据电压变为更高灰度的电压。
可以进一步包括信号控制器，该信号控制器在第一感测电容器的电容大于第二感测电容器的电容时，通过校正图像信号生成图像数据信号，使得低灰度的数据电压变为更低灰度的电压。
可以进一步包括信号控制器，该信号控制器在第二感测电容器的电容大于第一感测电容器的电容时，通过校正图像信号生成图像数据信号，使得低灰度的数据电压变为更高灰度的电压。
根据另一实施例的显示设备包括：第一显示区域，包括多个像素电极和多条数据线；第二显示区域，包括多个像素电极和多条数据线；第一面板传感器，用于根据包含在第一显示区域中的像素电极与数据线的对准误差测量第一寄生电容；第二面板传感器，用于根据包含在第二显示区域中的像素电极与数据线的对准误差测量第二寄生电容；存储器，存储第一寄生电容和第二寄生电容；以及信号控制器，产生用于补偿第一寄生电容和第二寄生电容的图像数据信号。
第一面板传感器和第二面板传感器中的每个可以包括：第一感测电极，与多个像素电极布置在同一层上；第二感测电极，与第一感测电极布置在同一层上，并且与第一感测电极分隔开预定距离；以及第三感测电极，与多条数据线布置在同一层上，与第一感测电极部分地重叠以形成第一感测电容器，并且与第二感测电极部分地重叠以形成第二感测电容器。
当电连接到像素电极的第一数据线与像素电极之间的第一分隔距离小于不电连接到像素电极的第二数据线与像素电极之间的第二分隔距离时，信号控制器可以校正图像信号以生成图像数据信号，使得低灰度的数据电压变为更低灰度的电压。
当电连接到像素电极的第一数据线与像素电极之间的第一分隔距离大于不电连接到像素电极的第二数据线与像素电极之间的第二分隔距离时，信号控制器可以校正图像信号以生成图像数据信号，使得低灰度的数据电压变为更高灰度的电压。
可以测量像素电极和与该像素电极相邻的数据线之间的寄生电容，并且可以通过对应于寄生电容补偿数据电压来改善诸如垂直串扰的显示质量劣化现象。
实施例可以涉及显示设备。显示设备可以包括以下元件：第一绝缘层；第二绝缘层，与第一绝缘层重叠；像素电极，被直接布置在第二绝缘层的表面上；第一数据线，被直接布置在第一绝缘层的表面上并且电连接到像素电极；第二数据线，被直接布置在第一绝缘层的表面上，并且被布置成与像素电极相邻而不电连接到像素电极；第一感测电极，被直接布置在第二绝缘层的表面上；第二感测电极，被布置在第二绝缘层的表面上，并且与第一感测电极分隔开预定距离；以及第三感测电极，被直接布置在第一绝缘层的表面上，与第一感测电极部分地重叠以形成第一感测电容器，并且与第二感测电极部分地重叠以形成第二感测电容器。
第一感测电极可以包括在第一方向上延伸的第一连接部分和在第二方向上从第一连接部分延伸的第一延伸部分。第二感测电极可以包括在第一方向上延伸的第二连接部分和在第二方向上从第二连接部分延伸的第二延伸部分。第三感测电极可以包括在第一方向上延伸的第三连接部分和在第二方向上从第三连接部分延伸的第三延伸部分。第三延伸部分可以与第一延伸部分的一部分以及第二延伸部分的一部分重叠。
第二感测电容器的电容可以与形成在像素电极与第一数据线之间的第一寄生电容器的电容对应。第一感测电容器的电容可以与形成在像素电极与第二数据线之间的第二寄生电容器的电容对应。
当第一参考电压被施加到第一感测电极时并且当第二参考电压被施加到第二感测电极时，第一参考电压与第二参考电压之间的电压可以形成在第三感测电极处。
显示设备可以进一步包括电源单元，该电源单元接收形成在第三感测电极处的电压作为测量电压，使用测量电压测量形成在像素电极与第一数据线之间的第一寄生电容器的电容，并且测量形成在像素电极与第二数据线之间的第二寄生电容器的电容。
显示设备可以进一步包括存储器，该存储器存储第一寄生电容器的电容和第二寄生电容器的电容。
显示设备可以进一步包括信号控制器，该信号控制器在第一寄生电容器的电容大于第二寄生电容器的电容时，通过校正图像信号生成图像数据信号。与图像数据信号相关联的数据电压的大小小于与图像信号相关联的数据电压的大小。根据图像数据信号的数据电压可以被提供到像素电极。
显示设备可以进一步包括信号控制器，该信号控制器在第二寄生电容器的电容大于第一寄生电容器的电容时，通过校正图像信号生成图像数据信号。与图像数据信号相关联的数据电压的大小大于与图像信号相关联的数据电压的大小。根据图像数据信号的数据电压可以被提供到像素电极。
显示设备可以进一步包括信号控制器，该信号控制器在第二感测电容器的电容大于第一感测电容器的电容时，通过校正图像信号生成图像数据信号。与图像数据信号相关联的数据电压的大小小于与图像信号相关联的数据电压的大小。根据图像数据信号的数据电压可以被提供到像素电极。
显示设备可以进一步包括信号控制器，该信号控制器在第一感测电容器的电容大于第二感测电容器的电容时，通过校正图像信号生成图像数据信号。与图像数据信号相关联的数据电压的大小大于与图像信号相关联的数据电压的大小。根据图像数据信号的数据电压可以被提供到像素电极。
实施例可以涉及显示设备。显示设备可以包括以下元件：第一绝缘层；第二绝缘层，与第一绝缘层重叠；像素电极，被直接布置在第二绝缘层的表面上；第一数据线，被直接布置在第一绝缘层的表面上并且电连接到像素电极；第二数据线，被直接布置在第一绝缘层的表面上，并且布置成与像素电极相邻而不电连接到像素电极；第一感测电极，被直接布置在第一绝缘层的表面上；第二感测电极，被直接布置在第一绝缘层的表面上，并且与第一感测电极分隔开预定距离；以及第三感测电极，被直接布置在第二绝缘层的表面上，与第一感测电极部分地重叠以形成第一感测电容器，并且与第二感测电极部分地重叠以形成第二感测电容器。
第一感测电容器的电容可以与形成在像素电极与第一数据线之间的第一寄生电容器的电容对应。第二感测电容器的电容可以与形成在像素电极与第二数据线之间的第二寄生电容器的电容对应。
显示设备可以进一步包括信号控制器，该信号控制器在第一寄生电容器的电容大于第二寄生电容器的电容时，通过校正图像信号生成图像数据信号。与图像数据信号相关联的数据电压的大小小于与图像信号相关联的数据电压的大小。根据图像数据信号的数据电压可以被提供到像素电极。
显示设备可以进一步包括信号控制器，该信号控制器在第二寄生电容器的电容大于第一寄生电容器的电容时，通过校正图像信号生成图像数据信号。与图像数据信号相关联的数据电压的大小大于与图像信号相关联的数据电压的大小。根据图像数据信号的数据电压可以被提供到像素电极。
显示设备可以进一步包括信号控制器，该信号控制器在第一感测电容器的电容大于第二感测电容器的电容时，通过校正图像信号生成图像数据信号。与图像数据信号相关联的数据电压的大小小于与图像信号相关联的数据电压的大小。根据图像数据信号的数据电压可以被提供到像素电极。
显示设备可以进一步包括信号控制器，该信号控制器在第二感测电容器的电容大于第一感测电容器的电容时，通过校正图像信号生成图像数据信号。与图像数据信号相关联的数据电压的大小大于与图像信号相关联的数据电压的大小。根据图像数据信号的数据电压可以被提供到像素电极。
实施例可以涉及显示设备。显示设备可以包括以下元件：第一显示区域，包括第一像素电极和第一数据线；第二显示区域，包括第二像素电极和第二数据线；第一面板传感器，用于测量与第一像素电极与第一数据线的对准误差有关的第一寄生电容；第二面板传感器，用于测量与第二像素电极与第二数据线的对准误差有关的第二寄生电容；存储器，存储第一寄生电容和第二寄生电容；以及信号控制器，基于第一寄生电容和第二寄生电容生成图像数据信号。
显示设备可以进一步包括以下元件：第一绝缘层；以及与第一绝缘层重叠的第二绝缘层。第一像素电极可以被直接布置在第二绝缘层的表面上。第一数据线可以被直接布置在第一绝缘层的表面上。第一面板传感器可以包括以下元件：第一感测电极，被布置在第二绝缘层的表面上；第二感测电极，被布置在第二绝缘层的表面上，与第一感测电极分隔开预定距离；以及第三感测电极，被布置在第一绝缘层的表面上，与第一感测电极部分地重叠以形成第一感测电容器，并且与第二感测电极部分地重叠以形成第二感测电容器。
第一数据线可以电连接到第一像素电极。第三数据线可以紧邻第一像素电极，并且可以不电连接到第一像素电极。当第一数据线与第一像素电极之间的分隔距离小于第三数据线与第一像素电极之间的分隔距离时，信号控制器可以校正图像信号以生成图像数据信号。与图像数据信号相关联的数据电压的大小小于与图像信号相关联的数据电压的大小。根据图像数据信号的数据电压可以被提供到像素电极。
第一数据线可以电连接到第一像素电极。第三数据线可以紧邻第一像素电极，并且可以不电连接到第一像素电极。当第一数据线与第一像素电极之间的分隔距离大于第三数据线与第一像素电极之间的分隔距离时，信号控制器可以校正图像信号以生成图像数据信号。与图像数据信号相关联的数据电压的大小大于与图像信号相关联的数据电压的大小。根据图像数据信号的数据电压可以被提供到像素电极。
附图说明
图1是示意性地示出根据实施例的显示设备的框图。
图2是示意性地示出根据实施例的像素的布局图(或平面图)。
图3是示出根据实施例的面板传感器的布局图。
图4是根据实施例的沿图2的线IVa-IVb和图3的线IVc-IVd截取的截面图。
图5是示出根据实施例的像素电极与数据线的对准误差的示例的图。
图6是示出根据实施例的用于补偿图5的像素电极与数据线的对准误差的方法的图。
图7是示出根据实施例的像素电极与数据线的对准误差的另一示例的图。
图8是示出根据实施例的用于补偿图7的像素电极与数据线的对准误差的方法的图。
图9是示出根据实施例的面板传感器的布局图。
图10是根据实施例的沿图2的线IVa-IVb和图9的线Xc-Xd截取的截面图。
图11是示出根据实施例的像素电极与数据线的对准误差的示例的图。
图12是示出根据实施例的像素电极与数据线的对准误差的另一示例的图。
图13是示出根据实施例的显示区域的布局图。
图14是示出根据实施例的显示区域的布局图。
图15是示出根据实施例的显示区域的布局图。
图16是示出根据实施例的显示设备的一个像素的俯视平面图。
图17是根据实施例的沿图16的线A-A'截取的截面图。
图18是示意性地示出根据实施例的显示设备的框图。
具体实施方式
参考附图描述实施例。可以以各种方式修改所描述的实施例。
图和说明书是示例性的而非限制性的。相同的附图标记可以指代相同的元件。
在图中，为了清楚起见，层、膜、面板、区域等的厚度可被夸大。
虽然可以使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受这些术语限制。这些术语可用于将一个元件与另一元件区分开。因此，第一元件可以被称为第二元件，而不背离一个或多个实施例的教导。作为“第一”元件的元件的描述可不要求或暗示存在第二元件或其他元件。术语“第一”、“第二”等可用于区分不同类别或集合的元件。为了简洁，术语“第一”、“第二”等可分别代表“第一类型(或第一集合)”、“第二类型(或第二集合)”等。
当第一元件被称为“在”第二元件“上”时，第一元件可以直接在第二元件上，或者在第一元件与第二元件之间可存在一个或多个中间元件。当第一元件被称为“直接在”第二元件“上”时，在第一元件与第二元件之间不存在预期的中间元件(除了诸如空气的环境要素之外)。
除非明确地被描述为相反，否则词语“包括”和其变体(诸如“包含”或“包括有”)可以暗示包括所陈述的元件，但可以不暗示排除任何其他元件。
元件在第一方向上延伸的表述可意味着元件的纵向方向为第一方向。两个元件被布置在同一层上的表述可意味着这两个元件被直接布置在同一层的同一表面上和/或直接接触同一层的同一表面。第一元件与第二元件被布置在同一层上的表述可意味着第一元件和第二元件被直接布置在同一层的同一表面上和/或直接接触同一层的同一表面。术语“测量”可意味着“确定”。术语“连接”可意味着“电连接”。术语“绝缘”可意味着“电绝缘”。“第一数据线”可意味着电连接到像素的“连接数据线”；“第二数据线”可意味着与像素相邻并且不电连接到像素的“未连接数据线”。
图1是示意性地示出根据实施例的显示设备的框图。
参考图1，显示设备可以包括显示基板100、第一柔性印刷电路板(FPCB)150、第二柔性印刷电路板160、第一印刷电路板(PCB)200、连接部分250(或连接构件250)和第二印刷电路板(PCB)300。
显示基板100包括显示区域DA和外围区域PA。显示区域DA可以包括多个像素PX，并且可以包括连接到多个像素PX的多条栅线和多条数据线。像素PX中的每个包括数据电压或与数据电压对应的电压被施加至的像素电极(参考图2的PE)。外围区域PA可以被布置在显示区域DA周围，并且可以围绕显示区域DA。外围区域PA可以包括面板传感器110。
可以提供多个第一柔性印刷电路板150，并且多个第一柔性印刷电路板150可以在显示基板100的一个边缘处连接到显示基板100。第一柔性印刷电路板150中的每个可以包括/支撑第一驱动电路单元151。第一驱动电路单元151可以是将数据电压施加到像素PX中的一个或多个像素PX的数据驱动器。第一柔性印刷电路板150可以通过外围区域PA中的各向异性导电膜(ACF)电连接在显示基板100上。第一柔性印刷电路板150可以包括柔性电路膜，并且第一驱动电路单元151可以被安装在第一柔性印刷电路板150上，作为膜上芯片(COF)。
可以提供多个第二柔性印刷电路板160，并且多个第二柔性印刷电路板160可以在显示基板100的另一边缘处连接到显示基板100。第二柔性印刷电路板160中的每个可以包括/支撑第二驱动电路单元161。第二驱动电路单元161可以是将栅信号施加到像素PX中的一个或多个像素PX的栅驱动器。第二柔性印刷电路板160可以通过外围区域PA中的该/一各向异性导电膜电连接到显示基板100。第二柔性印刷电路板160可以包括柔性电路膜，并且第二驱动电路单元161可以被安装到第二柔性印刷电路板160，作为膜上芯片(COF)。
第一印刷电路板(PCB)200可以包括/支撑存储用于驱动多个像素PX的信息的存储器210。存储器210可以被安装到第一印刷电路板(PCB)200，作为板上芯片(COB)。第一印刷电路板(PCB)200可以通过第一柔性印刷电路板150电连接到显示基板100的一个边缘。第一印刷电路板(PCB)200可以通过该/一各向异性导电膜(ACF)电连接到第一柔性印刷电路板150。在图1中，第一印刷电路板(PCB)200具有一个基板。根据实施例可以提供多个第一印刷电路板(PCB)200，并且多个第一印刷电路板(PCB)200可以分别通过不同的第一柔性印刷电路板150电连接到显示基板100。
第二印刷电路板(PCB)300可以包括/支撑用于控制多个像素PX的发射的信号控制器310，并且可以包括/支撑提供驱动多个像素PX所需的电力电压的电源单元320。信号控制器310可以基于从外部设备输入的图像信号和同步信号来控制第一驱动电路单元151的数据电压的输出和第二驱动电路单元161的栅信号的输出。信号控制器310和电源单元320中的每个可以被安装到第二印刷电路板(PCB)300，作为板上芯片(COB)。在图1中，信号控制器310和电源单元320被示出为是分离的。根据实施例，信号控制器310可以包括电源单元320。
连接部分250电连接第一印刷电路板(PCB)200和第二印刷电路板(PCB)300。连接部分250可以通过一个或多个各向异性导电膜(ACF)电连接到第一印刷电路板(PCB)200和第二印刷电路板(PCB)300。连接部分250可以包括柔性电路膜和/或布线电缆。
被布置在外围区域PA中的面板传感器110可以通过信号布线SL连接到电源单元320。信号布线SL可以通过外围区域PA、第一柔性印刷电路板150、第一印刷电路板(PCB)200、连接部分250和第二印刷电路板(PCB)300电连接面板传感器110和电源单元320。在图1中，示出了一条信号布线SL，但信号布线SL可以包括多条布线。
电源单元320通过信号布线SL将参考电压施加到面板传感器110，并通过信号布线SL接收来自面板传感器110的测量电压，以测量像素电极PE和与像素电极PE相邻的数据线之间的寄生电容。电源单元320可以将测量的寄生电容存储在存储器210中。信号控制器310读取存储在存储器210中的寄生电容的值，通过校正图像信号生成图像数据信号以补偿寄生电容，并将图像数据信号传送到第一驱动电路单元151。第一驱动电路单元151将根据图像数据信号的补偿寄生电容的数据电压输出到一条或多条数据线。有利地，可以防止或最小化可能由寄生电容引起的不期望的垂直串扰。
图2是示意性地示出根据实施例的像素的布局图。图3是示出根据实施例的面板传感器的布局图。图4是根据实施例的沿图2的线IVa-IVb和图3的线IVc-IVd截取的截面图。
参考图2，像素PX中的每个包括像素电极PE和开关晶体管T1。在显示区域DA中，多条栅线可以在第一方向X上延伸，并且多条数据线可以在与第一方向X不同的第二方向Y上延伸。第二方向Y可以与第一方向X垂直。第一方向X可以包括平面上的行方向、水平方向、右方向、左方向等中的一个或多个，并且第二方向Y可以包括平面上的列方向、垂直方向、上方向、下方向等中的一个或多个。
图2示出与一个像素PX的像素电极PE相邻的一条栅线Gi以及两条数据线Dj和Dj+1。栅线Gi在第一方向X上延伸，并且数据线Dj和Dj+1在第二方向Y上延伸。
开关晶体管T1可以包括连接到栅线Gi的栅电极、连接到第一数据线Dj的第一电极以及连接到像素电极PE的第二电极。开关晶体管T1根据被施加到栅线Gi的栅信号被导通，使得被施加到第一数据线Dj的数据电压可以被传送到像素电极PE。
在图2中，被布置在像素电极PE的左侧的第一数据线Dj通过开关晶体管T1电连接到像素电极PE。被布置在像素电极PE的右侧的第二数据线Dj+1不电连接到像素电极PE，而是电连接到与像素电极PE相邻的另一像素电极。
在实施例中，第一数据线可以被布置在像素电极PE的右侧，第二数据线可以被布置在像素电极PE的左侧，并且开关晶体管可以被配置为将第一数据线连接到像素电极PE。
像素电极PE可以在第一方向X上与第一数据线Dj分隔开第一分隔距离d1。像素电极PE可以在第一方向X上与第二数据线Dj+1分隔开第二分隔距离d2。
如图4所示，像素电极PE以及数据线Dj和Dj+1可以被布置在不同的层上。例如，第一绝缘层101可以被布置在显示基板100上，数据线Dj和Dj+1可以被布置在第一绝缘层101上，第二绝缘层102可以被布置在数据线Dj和Dj+1上，并且像素电极PE可以被布置在第二绝缘层102上。数据线Dj和Dj+1可以包括导电金属和/或具有等效导电特性的半导体材料。第一绝缘层101和第二绝缘层102可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氧氮化硅(SiON)的无机绝缘材料、和/或有机绝缘材料。
尽管图4中未示出，液晶层被布置在像素电极PE上，并且上基板被布置在液晶层上。公共电极可以被布置在上基板上或在与像素电极PE分离的位置处，并且可以在液晶层中产生与像素电极和公共电极之间的电压差对应的电场。
参考图3，面板传感器110包括第一感测电极111、第二感测电极112和第三感测电极113。
第一感测电极111可以包括第一连接部分111a、第一延伸部分111b和第一焊盘部分111c。第一延伸部分111b在第二方向Y上从第一连接部分111a延伸。如图3中所示，多个第一延伸部分111b可以在下方向上从第一连接部分111a朝向第二连接部分112a延伸。第一连接部分111a在第一方向X上延伸，并且第一焊盘部分111c可以连接到第一连接部分111a的端部。如果需要的话，第一连接部分111a的一部分可以在第二方向Y上弯曲，以连接到第一焊盘部分111c。第一焊盘部分111c在第一连接部分111a的宽度方向上比第一连接部分111a宽。
第二感测电极112可以包括第二连接部分112a、第二延伸部分112b和第二焊盘部分112c。第二延伸部分112b在第二方向Y上从第二连接部分112a延伸。如图3中所示，多个第二延伸部分112b可以在上方向上从第二连接部分112a朝向第一连接部分111a延伸。多个第二延伸部分112b与多个第一延伸部分111b不重叠，并且第一延伸部分111b和第二延伸部分112b可以分隔开预定距离并且被交替设置。第二连接部分112a在第一方向X上延伸，并且第二焊盘部分112c可以连接到第二连接部分112a的端部。如果需要的话，第二连接部分112a的一部分可以在第二方向Y上弯曲，以连接到第二焊盘部分112c。第二焊盘部分112c在第二连接部分112a的宽度方向上比第二连接部分112a宽。
第三感测电极113可以包括第三连接部分113a、第三延伸部分113b和第三焊盘部分113c。第三延伸部分113b在第二方向Y上从第三连接部分113a延伸。如图3中所示，多个第三延伸部分113b可以在上方向和下方向上从第三连接部分113a朝向第一连接部分111a和第二连接部分112a延伸。第三连接部分113a在第一方向X上延伸，并且第三焊盘部分113c可以连接到第三连接部分113a的端部。如果需要的话，第三连接部分113a的一部分可以在第二方向Y上弯曲，以连接到第三焊盘部分113c。第三焊盘部分113c在第三连接部分113a的宽度方向上比第三连接部分113a宽。
连接到面板传感器110的信号布线SL可以包括第一信号布线SL1、第二信号布线SL2和第三信号布线SL3。第一信号布线SL1的一端可以连接到第一焊盘部分111c，并且第一信号布线SL1的另一端可以连接到电源单元320。第二信号布线SL2的一端可以连接到第二焊盘部分112c，并且第二信号布线SL2的另一端可以连接到电源单元320。第三信号布线SL3的一端可以连接到第三焊盘部分113c，并且第三信号布线SL3的另一端可以连接到电源单元320。
第一感测电极111和第二感测电极112被布置在同一层上，并且第三感测电极113被布置在不同的层上。第三感测电极113的第三延伸部分113b中的每个可以被布置在第一连接部分111a与第二连接部分112a之间，可以与第一延伸部分111b部分地重叠，并且可以与第二延伸部分112b部分地重叠。在第二方向Y上延伸的第三延伸部分113b的中心线可以被布置在第一延伸部分111b与第二延伸部分112b之间。第三延伸部分113b的中心线和第一延伸部分111b的中心线在第二方向Y上可以分隔开第一电极距离da，并且第三延伸部分113b的中心线和第二延伸部分112b的中心线在第二方向Y上可以分隔开第二电极距离db。
如图4所示，第一感测电极111的第一延伸部分111b和第二感测电极112的第二延伸部分112b可以被布置在第二绝缘层102上，并且第三感测电极113的第三延伸部分113b可以被布置在第一绝缘层101与第二绝缘层102之间。第一感测电极111和第二感测电极112与像素电极PE布置在同一层上，并且第三感测电极113与数据线Dj和Dj+1布置在同一层上。当数据线Dj和Dj+1形成在显示区域DA中时，第三感测电极113形成在外围区域PA中。当像素电极PE形成在显示区域DA中时，第一感测电极111和第二感测电极112形成在外围区域PA中。
由于第一感测电极111和第二感测电极112与像素电极PE一起形成，并且由于第三感测电极113与数据线Dj和Dj+1一起形成，因此第一电极距离da与第二电极距离db的比可以对应于第二分隔距离d2与第一分隔距离d1的比。第一电极距离da可以对应于第二分隔距离d2，并且第二电极距离db可以对应于第一分隔距离d1。da与db的比可以等于d2与d1的比；即，da/db＝d2/d1。
第一寄生电容器Cdp1可以形成在像素电极PE与第一数据线Dj之间，并且第二寄生电容器Cdp2可以形成在像素电极PE与第二数据线Dj+1之间。在面板传感器110中，第一感测电容器Cdpa可以形成在第一感测电极111与第三感测电极113之间，并且第二感测电容器Cdpb可以形成在第二感测电极112与第三感测电极113之间。
由于第一感测电极111和第二感测电极112与像素电极PE一起形成，并且由于第三感测电极113与数据线Dj和Dj+1一起形成，因此第一感测电容器Cdpa与第二感测电容器Cdpb的电容比可以对应于(例如，等于)第二寄生电容器Cdp2与第一寄生电容器Cdp1的电容比。第一感测电容器Cdpa的电容可以对应于第二寄生电容器Cdp2的电容，并且第二感测电容器Cdpb的电容可以对应于第一寄生电容器Cdp1的电容。Cdpa的电容与Cdpb的电容的比可以等于Cdp2的电容与Cdp1的电容的比；即，(Cdpa的电容)/(Cdpb的电容)＝(Cdp2的电容)/(Cdp1的电容)。
在显示设备的制造过程中，可以使用一个掩模来图案化数据线Dj和Dj+1以及第三感测电极113。可以使用另一掩模来图案化像素电极PE、第一感测电极111和第二感测电极112。通过对准掩模使得第一分隔距离d1和第二分隔距离d2相等来制造显示设备。如果出现对准误差使得第一分隔距离d1不等于第二分隔距离d2，并且如果不执行补偿，则可能出现不期望的垂直串扰。在实施例中，补偿寄生电容器Cdp1和Cdp2中的误差的数据电压被施加到像素PX中的一个或多个，以便防止或最小化垂直串扰。
图5是示出根据实施例的像素电极与数据线的对准误差的示例的图。图6是示出根据实施例的补偿图5的像素电极与数据线的对准误差的方法的图。
图5示出了相比于第二数据线Dj+1，像素电极PE被布置成更靠近第一数据线Dj。与图4中示出的对应的距离相比，第一分隔距离d1减小，并且第二分隔距离d2增大。第一分隔距离d1小于第二分隔距离d2。因此，第一寄生电容器Cdp1的寄生电容大于第二寄生电容器Cdp2的寄生电容。
在具有该对准误差的状态的情况下，参考图6，低灰度的正数据电压Vp'被输入到一个像素PX的像素电极PE，在一帧期间被施加到第一数据线Dj的正数据电压DATp'可以从低灰度变为高灰度，并且被施加到第二数据线Dj+1的负数据电压DATn'可以从低灰度变为高灰度。被施加到第一数据线Dj和第二数据线Dj+1的数据电压DATp'和DATn'变成高灰度的电压，因此被输入到像素电极PE的正数据电压Vp'可以受第一寄生电容器Cdp1和第二寄生电容器Cdp2的影响而改变。由于第一寄生电容器Cdp1的寄生电容大于第二寄生电容器Cdp2的寄生电容，因此被输入到像素电极PE的正数据电压Vp'更受第一寄生电容器Cdp1的影响，并且被输入到像素电极PE的正数据电压Vp'可以变成更高的灰度电压。在没有校正或补偿的情况下，像素PX以高于目标亮度TLp的亮度Lp'发射，使得垂直串扰可能出现。
如果低灰度的负数据电压Vn'被输入到像素PX的像素电极PE，则在一帧期间被施加到第一数据线Dj的负数据电压DATn'从低灰度变为高灰度，因此被施加到第二数据线Dj+1的正数据电压DATp'从低灰度变为高灰度，并且像素PX以高于目标亮度TLn的亮度Ln'发射。在没有校正或补偿的情况下，可能出现垂直串扰。
再次参考图5，当像素电极PE被偏置时，第一感测电极111和第二感测电极112在左方向上被偏置。因此，第一电极距离da增大，并且第二电极距离db减小，使得第一感测电极111的第一延伸部分111b与第三感测电极113的第三延伸部分113b的重叠区域减小，并且第二感测电极112的第二延伸部分112b与第三感测电极113的第三延伸部分113b的重叠区域增大。第二感测电容器Cdpb的电容大于第一感测电容器Cdpa的电容。
电源单元320使用内部开关等阻挡与第三感测电极113的电连接，从而使第三感测电极113浮置。当第三感测电极113处于浮置状态时，电源单元320可以通过第一信号布线SL1将第一参考电压V1施加到第一感测电极111，并且可以通过第二信号布线SL2将第二参考电压V2施加到第二感测电极112。第二参考电压V2可以是地电压，并且第一参考电压V1可以是比第二参考电压V2高预定大小的电压。
通过第一感测电容器Cdpa的耦合和第二感测电容器Cdpb的耦合，第一参考电压V1与第二参考电压V2之间的电压可以形成在第三感测电极113中。形成在第三感测电极113中的电压随着第一感测电容器Cdpa增大而变得更接近第一参考电压V1，并且随着第二感测电容器Cdpb增大而变得更接近第二参考电压V2。形成在第三感测电极113中的电压随着第一电极距离da增大而变得更接近第二参考电压V2，并且随着第二电极距离db增大而变得更接近第一参考电压V1。
在图5中，由于第二感测电容器Cdpb的电容大于第一感测电容器Cdpa的电容，并且第一电极距离da大于第二电极距离db，因此形成在第三感测电极113中的电压变得更接近第二参考电压V2。形成在第三感测电极113中的电压可以低于第一参考电压V1和第二参考电压V2的中间电压，并且可以高于第二参考电压V2。
电源单元320可以通过第三信号布线SL3接收形成在第三感测电极113上的电压作为测量电压，并且根据测量电压的电压值推断并测量第一感测电容器Cdpa和第二感测电容器Cdpb的电容。由于第一感测电容器Cdpa的电容对应于第二寄生电容器Cdp2的电容，并且由于第二感测电容器Cdpb的电容对应于第一寄生电容器Cdp1的电容，因此电源单元320可以能够确定第一寄生电容器Cdp1和第二寄生电容器Cdp2的电容。电源单元320将第一寄生电容器Cdp1和第二寄生电容器Cdp2的测量电容存储到存储器210。可以在显示设备的制造过程或显示设备的初始操作期间执行电源单元320将第一寄生电容器Cdp1和第二寄生电容器Cdp2的测量电容存储到存储器210的过程。
信号控制器310读取被存储在存储器210中的第一寄生电容器Cdp1和第二寄生电容器Cdp2的电容的值，并校正图像信号，以生成补偿寄生电容误差的图像数据信号。
参考图6，当第一寄生电容器Cdp1的电容大于第二寄生电容器Cdp2的电容时(并且当第二感测电容器Cdpb的电容大于第一感测电容器Cdpa的电容时)，信号控制器310可以校正图像信号，使得低灰度的数据电压变为更低灰度的电压。被施加到第一数据线Dj的低灰度的正数据电压DATp被生成为低于低灰度的预校正的正数据电压DATp'的灰度的电压。被输入到像素电极PE的低灰度的正数据电压Vp低于低灰度的预校正的正数据电压Vp'。当在一帧期间被施加到第一数据线Dj的正数据电压DATp从低灰度变为高灰度并且被施加到第二数据线Dj+1的负数据电压DATn从低灰度变为高灰度时，正数据电压Vp(小于Vp')被输入到像素电极PE，使得像素PX以目标亮度TLp发射，并且最小化或防止垂直串扰。
同样地，被施加到第一数据线Dj的低灰度的负数据电压DATn被生成为低于灰度的预校正的负数据电压DATn'的灰度的电压。被输入到像素电极PE的低灰度的负数据电压Vn变得比低灰度的预校正的负数据电压Vn'高(即，负得更少)。因此，当在一帧期间被施加到第一数据线Dj的负数据电压DATn从低灰度变为高灰度并且被施加到第二数据线Dj+1的正数据电压DATp从低灰度变为高灰度时，像素PX接收低灰度的负数据电压Vn(比Vn'负得更少)并以目标亮度TLn发射，并且最小化或防止垂直串扰。
图7是示出根据实施例的像素电极与数据线的对准误差的另一示例的图。图8是示出根据实施例的用于补偿像素电极与数据线的对准误差的方法的图。
图7示出了相比于第一数据线Dj，像素电极PE被布置成更靠近第二数据线Dj+1。与图4中示出的对应的距离相比，第一分隔距离d1增大，并且第二分隔距离d2减小。第二分隔距离d2小于第一分隔距离d1。因此，第二寄生电容器Cdp2的寄生电容大于第一寄生电容器Cdp1的寄生电容。
在具有该对准误差的状态的情况下，参考图8，当被施加到第一数据线Dj和第二数据线Dj+1的数据电压DATp'和DATn'变成高灰度的电压时，被输入到一个像素PX的像素电极PE的低灰度的正数据电压Vp'更受第二寄生电容器Cdp2的影响，使得它可以变成更低灰度的电压。在没有校正或补偿的情况下，像素PX以低于目标亮度TLp的亮度Lp'发射，使得不期望的垂直串扰可能出现。
同样地，如果低灰度的负数据电压Vn'被输入到像素PX的像素电极PE，则在一帧期间被施加到第一数据线Dj的负数据电压DATn'从低灰度变为高灰度，被施加到第二数据线Dj+1的正数据电压DATp'从低灰度变为高灰度，并且像素PX以低于目标亮度TLn的亮度Ln'的大小发射，使得不期望的垂直串扰可能出现。
再次参考图7，当像素电极PE被偏置时，第一感测电极111和第二感测电极112在右方向上被偏置。因此，第一电极距离da减小，并且第二电极距离db增大，使得第一感测电极111的第一延伸部分111b与第三感测电极113的第三延伸部分113b的重叠区域增大，并且第二感测电极112的第二延伸部分112b与第三感测电极113的第三延伸部分113b的重叠区域减小。第一感测电容器Cdpa的电容变得大于第二感测电容器Cdpb的电容。
由于第一感测电容器Cdpa的电容大于第二感测电容器Cdpb的电容，并且第一电极距离da小于第二电极距离db，因此形成在第三感测电极113中的电压变得更接近第一参考电压V1。形成在第三感测电极113中的电压可以高于第一参考电压V1和第二参考电压V2的中间电压，并且可以低于第一参考电压V1。
电源单元320可以通过第三信号布线SL3接收形成在第三感测电极113上的电压作为测量电压，并且可以将第一寄生电容器Cdp1和第二寄生电容器Cdp2的测量电容存储到存储器210。
参考图8，当第二寄生电容器Cdp2的电容大于第一寄生电容器Cdp1的电容时(并且当第一感测电容器Cdpa的电容大于第二感测电容器Cdpb的电容时)，信号控制器310可以校正图像信号，使得低灰度的数据电压变为更高灰度的电压。被施加到第一数据线Dj的低灰度的正数据电压DATp被生成为高于低灰度的预校正的正数据电压DATp'的灰度的电压。被输入到像素电极PE的低灰度的正数据电压Vp高于低灰度的预校正的正数据电压Vp'。当在一帧期间被施加到第一数据线Dj的正数据电压DATp从低灰度变为高灰度并且被施加到第二数据线Dj+1的负数据电压DATn从低灰度变为高灰度时，正数据电压Vp(大于Vp')被输入到像素电极PE，使得像素PX以目标亮度TLp发射，并且最小化或防止不期望的垂直串扰。
同样地，被施加到第一数据线Dj的低灰度的负数据电压DATn被生成为高于低灰度的预校正的负数据电压DATn'的灰度的电压。被输入到像素电极PE的低灰度的负数据电压Vn比低灰度的预校正的负数据电压Vn'低(即，负得更多)。因此，如果在一帧期间被施加到第一数据线Dj的负数据电压DATn从低灰度变为高灰度并且被施加到第二数据线Dj+1的正数据电压DATp从低灰度变为高灰度，则低灰度的负数据电压Vn被输入至的像素PX以目标亮度TLn发射，并且最小化或防止垂直串扰。
图9是示出根据另一实施例的面板传感器的布局图。图10是沿图2的线IVa-IVb和图9的线Xc-Xd截取的截面图。与图9和图10相关联的一些特征可以与参考图3和图4描述的特征相同或类似。
参考图9和图10，面板传感器110'包括第一感测电极111、第二感测电极112和第三感测电极113。
第一感测电极111的第一延伸部分111b和第二感测电极112的第二延伸部分112b被布置在第一绝缘层101与第二绝缘层102之间，并且第三感测电极113的第三延伸部分113b可以被布置在第二绝缘层102上。第一感测电极111和第二感测电极112可以与数据线Dj和Dj+1布置在同一层上，并且第三感测电极113可以与像素电极PE布置在同一层上。当数据线Dj和Dj+1形成在显示区域DA中时，第一感测电极111和第二感测电极112形成在外围区域PA中。当像素电极PE形成在显示区域DA中时，第三感测电极113形成在外围区域PA中。
由于第一感测电极111和第二感测电极112与数据线Dj和Dj+1一起形成，并且由于第三感测电极113与像素电极PE一起形成，因此第一电极距离da与第二电极距离db的比可以对应于(例如，等于)第一分隔距离d1与第二分隔距离d2的比。第一电极距离da可以对应于第一分隔距离d1，并且第二电极距离db可以对应于第二分隔距离d2。
由于第一感测电极111和第二感测电极112与数据线Dj和Dj+1一起形成，并且由于第三感测电极113与像素电极PE一起形成，因此第一感测电容器Cdpa与第二感测电容器Cdpb的电容比可以对应于第一寄生电容器Cdp1与第二寄生电容器Cdp2的电容比。第一感测电容器Cdpa的电容可以对应于第一寄生电容器Cdp1的电容，并且第二感测电容器Cdpb的电容可以对应于第二寄生电容器Cdp2的电容。
除了一些区别之外，参考图3、图4、图5、图6、图7和图8中的一个或多个描述的特征可以全部基本上或类似地应用于图9、图10、图11和图12中的一个或多个。
图11是示出根据实施例的像素电极与数据线的对准误差的示例的图。
图11示出了相比于第二数据线Dj+1，像素电极PE更靠近第一数据线Dj。
当像素电极PE被偏置时，第三感测电极113在左方向上被偏置。因此，第一电极距离da减小，第二电极距离db增大，第一感测电极111的第一延伸部分111b与第三感测电极113的第三延伸部分113b的重叠区域增大，并且第二感测电极112的第二延伸部分112b与第三感测电极113的第三延伸部分113b的重叠区域减小。第一感测电容器Cdpa的电容变得大于第二感测电容器Cdpb的电容。
如果第一参考电压V1被施加到第一感测电极111并且第二参考电压V2被施加到第二感测电极112，由于第一感测电容器Cdpa的电容大于第二感测电容器Cdpb的电容并且第二电极距离db大于第一电极距离da，因此更接近第一参考电压V1的电压形成在第三感测电极113中。形成在第三感测电极113中的电压可以高于第一参考电压V1和第二参考电压V2的中间电压，并且可以低于第一参考电压V1。
参考图6，信号控制器310生成被施加到第一数据线Dj的低灰度的正数据电压DATp，作为低于低灰度的预校正的正数据电压DATp'的灰度的电压，以便防止或最小化垂直串扰。信号控制器310生成被施加到第一数据线Dj的低灰度的负数据电压DATn，作为比低灰度的预校正的负数据电压DATn'低(负得更少)的灰度的电压，以便防止或最小化垂直串扰。
除了一些区别之外，参考图5和图6描述的特征可以基本上或类似地应用于图11。
图12是示出根据实施例的像素电极与数据线的对准误差的另一示例的图。
图12示出了相比于第一数据线Dj，像素电极PE被布置成更靠近第二数据线Dj+1。
当像素电极PE被偏置时，第三感测电极113在右方向上被偏置。因此，第一电极距离da增大，第二电极距离db减小，第一感测电极111的第一延伸部分111b与第三感测电极113的第三延伸部分113b的重叠区域减小，并且第二感测电极112的第二延伸部分112b与第三感测电极113的第三延伸部分113b的重叠区域增大。第二感测电容器Cdpb的电容大于第一感测电容器Cdpa的电容。
如果第一参考电压V1被施加到第一感测电极111并且第二参考电压V2被施加到第二感测电极112，由于第二感测电容器Cdpb的电容大于第一感测电容器Cdpa的电容并且第一电极距离da大于第二电极距离db，因此更接近第二参考电压V2的电压形成在第三感测电极113中。形成在第三感测电极113中的电压可以低于第一参考电压V1和第二参考电压V2的中间电压，并且可以高于第二参考电压V2。
参考图8，信号控制器310生成被施加到第一数据线Dj的低灰度的正数据电压DATp，作为高于低灰度的预校正的正数据电压DATp'的灰度的电压，以便防止或最小化垂直串扰。信号控制器310生成被施加到第一数据线Dj的低灰度的负数据电压DATn，作为比低灰度的预校正的负数据电压DATn'高(负得更多)的灰度的电压，以便最小化或防止垂直串扰。
除了一些区别之外，参考图7和图8描述的特征可以基本上或类似地应用于图12。
图13是示出根据实施例的显示区域的布局图。
参考图13，显示区域DA可以包括多个像素PX、连接到多个像素PX的多条栅线G1和G2、以及连接到多个像素PX的多条数据线D1、D2、D3、D4、D5、D6、D7、D8、D9、D10、D11和D12。
多个像素PX可以在第一方向X和第二方向Y上被设置。像素PX中的每个可以包括图2中描述的像素电极PE和开关晶体管T1。
多条栅线G1和G2可以在第一方向X上延伸，并且可以每两个像素行布置一条栅线。例如，第一栅线G1可以在第一像素行PXR1与第二像素行PXR2之间在第一方向X上延伸，以连接到第一像素行PXR1的像素PX和第二像素行PXR2的像素PX。第二栅线G2可以在第三像素行PXR3与第四像素行PXR4之间在第一方向X上延伸，以连接到第三像素行PXR3的像素PX和第四像素行PXR4的像素PX。栅线G1和G2的数量是像素行PXR1至PXR4的数量的一半。
多条数据线D1至D12可以在第二方向Y上延伸，并且可以每个像素列布置两条数据线。数据线D1至D12的数量是像素列PXC1、PXC2、PXC3、PXC4、PXC5和PXC6的数量的两倍。两条数据线可以被布置在紧邻的像素列之间，相同极性的数据电压被施加到被布置在相邻的像素列之间的两条数据线，并且不同极性的数据电压可以被施加到像素列PXC1至PXC6中的每个的相对侧的数据线。例如，正极性的数据电压可以被施加到被布置在第一像素列PXC1的左侧的第一数据线D1，并且负极性的数据电压可以被施加到被布置在第一像素列PXC1的右侧的第二数据线D2。负极性的数据电压可以被施加到被布置在第一像素列PXC1与第二像素列PXC2之间的第二数据线D2和第三数据线D3中的每条。正极性的数据电压可以被施加到被布置在第二像素列PXC2与第三像素列PXC3之间的第四数据线D4和第五数据线D5中的每条。因此，从第一数据线D1到第十二数据线D12施加的多个数据电压可以具有按正(+)、负(-)、负(-)和正(+)的次序重复的极性。
被施加到多条数据线D1至D12的数据电压的极性可以针对帧单元被反转。例如，在第一帧中，具有图13中所示的极性的数据电压被施加到多条数据线D1至D12；在随后的第二帧中被施加到数据线D1至D12的多个数据电压可以具有按负(-)、正(+)、正(+)和负(-)的次序的极性模式。
像素PX中的每个可以连接到两条紧邻的数据线中的一条。在像素行PXR1至PXR4的每个中，多个像素PX与多条数据线D1至D12之间的连接方向可以以预定像素列间隔而改变。多个像素PX与多条数据线D1至D12之间的连接方向对于奇数像素行PXR1和PXR3可以是相反的，并且多个像素PX与多条数据线D1至D12之间的连接方向对于偶数像素行PXR2和PXR4可以是相反的。奇数像素行的多个像素PX与连接到紧邻的偶数像素行的多个像素PX(这些像素PX连接到同一栅线)可以在不同的方向上连接到多条数据线D1至D12。
被布置在第一像素行PXR1和第四像素行PXR4中的像素PX连接到左侧相邻的数据线D1、D3、D5、D7、D9和D11。被布置在第二像素行PXR2和第三像素行PXR3中的像素PX连接到右侧相邻的数据线D2、D4、D6、D8、D10和D12。被布置在第一像素行PXR1和第四像素行PXR4处的多个像素PX的连接数据线为奇数数据线D1、D3、D5、D7、D9和D11，并且未连接数据线为偶数数据线D2、D4、D6、D8、D10和D12。被布置在第二像素行PXR2和第三像素行PXR3中的多个像素PX的连接数据线为偶数数据线D2、D4、D6、D8、D10和D12，并且未连接数据线为奇数数据线D1、D3、D5、D7、D9和D11。
图13示出显示区域DA的一部分。可以根据实施例配置包含在显示区域DA中的像素、栅线和数据线的数量。
图14是示出根据另一实施例的显示区域的布局图。
参考图14，显示区域DA'可以包括多个像素PX、连接到多个像素PX的多条栅线G1至G4以及连接到多个像素PX的多条数据线D1至D7。
多个像素PX可以在第一方向X和第二方向Y上被设置。多个像素PX中的每个可以包括图2中描述的像素电极PE和开关晶体管T1。
多条栅线G1至G4在第一方向X上延伸，并且可以每个像素行布置一条栅线。多条数据线D1至D7在第二方向Y上延伸，并且可以每个像素列布置一条数据线。不同极性的数据电压可以被施加到奇数数据线D1、D3、D5和D7以及偶数数据线D2、D4和D6。例如，在第一帧中，正极性的数据电压可以被施加到奇数数据线D1、D3、D5和D7，并且负极性的数据电压可以被施加到偶数数据线D2、D4和D6。在随后的第二帧中，负极性的数据电压可以被施加到奇数数据线D1、D3、D5和D7，并且正极性的数据电压可以被施加到偶数数据线D2、D4和D6。
像素PX可以连接到被布置在左侧的数据线，被布置在像素PX的左侧的数据线可以是连接数据线，并且被布置在像素PX的右侧的数据线可以是未连接数据线。
图14示出显示区域DA'的一部分。可以根据实施例配置包含在显示区域DA'中的像素、栅线和数据线的数量。
图15是示出根据另一实施例的显示区域的布局图。
参考图15，显示区域DA”包括多个像素PX、多条栅线G1和G2以及多条数据线D1至D12。
栅线G1和G2中的每条可以包括彼此电连接的一对栅线121和122。该对栅线121和122可以在第一方向X上延伸。该对栅线121和122可以在显示区域DA”中彼此平行。栅线121和122中的每条与像素行中的一个对应，并且可以电连接到包含在对应像素行中的像素PX。包含在每条栅线G1或G2中的栅线121和栅线122在显示区域DA”的左/右边缘附近或在外围区域PA中彼此物理且电连接，从而传送相同的栅信号。
数据线D1至D12中的每条可以包括与包含在多个像素列PXC1至PXC6中的对应像素列中的像素PX重叠的一对第一数据线171a和第二数据线171b。该对第一数据线171a和第二数据线171b可以与一个像素列对应，并且可以与包含在对应像素列中的像素PX的像素电极交叉并重叠。具体地，该对第一数据线171a和第二数据线171b可以通过对应像素列中的每个像素PX处的透光区域。与一个像素列对应的该对第一数据线171a和第二数据线171b可以传送不同的数据电压。与一个像素列对应的该对第一数据线171a和第二数据线171b可以传送不同极性的数据电压。
多个像素PX中的每个可以连接到重叠的第一数据线171a和重叠的第二数据线171b中的一个。例如，被布置在奇数像素行PXR1和PXR3中的像素PX可以连接到第一数据线171a，并且被布置在偶数像素行PXR2和PXR4中的像素PX可以连接到第二数据线171b。被布置在奇数像素行PXR1和PXR3中的多个像素PX的连接数据线可以是第一数据线171a，并且未连接数据线可以是第二数据线171b。被布置在偶数像素行PXR2和PXR4中的多个像素PX的连接数据线可以是第二数据线171b，并且未连接数据线可以是第一数据线171a。
图15示出显示区域DA”的一部分。可以根据实施例配置包含在显示区域DA”中的像素、栅线和数据线的数量。
除了一些区别之外，参考图13描述的特征可以基本上或类似地应用于图15。
图16是示出根据实施例的显示设备的一个像素的俯视平面图。图17是沿图16的线A-A'截取的截面图。在图16和图17中，作为示例将描述连接到图15的一条栅线121的像素PX。
参考图16和图17，显示设备包括彼此面对的第一基板10和第二基板20、以及被布置在第一基板10与第二基板20之间的液晶层3。
首先，描述第一基板10。
包括栅线121、栅电极124和存储电极线131的栅导电层被布置在第一基板10上。栅导电层可以由从诸如铜(Cu)、铝(Al)、镁(Mg)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、镍(Ni)、钕(Nd)、铱(Ir)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、钽(Ta)的金属以及合金中选择的至少一种形成。
栅线121可以包括多条栅线121a和121b，并且可以进一步包括栅电极124。栅线121沿第一方向X延伸，并且可以包括两条栅线121a和121b。两条栅线121a和121b在第一方向X上平行地延伸，并且可以彼此连接以围绕栅电极124。
存储电极线131与栅线121和栅电极124分离，并且可以传送诸如公共电压的预定电压。存储电极线131被布置在第一基板10上，与栅线121形成在同一层上，并且由与栅线121相同的材料形成。
存储电极线131可以包括在第一方向X上延伸的一个横向部分131a、连接到横向部分131a并在第二方向Y上延伸的多个纵向部分131b和131d、以及作为横向部分131a被扩展的部分的扩展部分131c。
多个纵向部分131b和131d可以包括被布置在像素电极191的相应侧上的两个纵向部分131b、以及在第二方向Y上从扩展部分131c向上延伸的一个纵向部分131d。
存储电极线131可以进一步包括浮置存储电极131e，浮置存储电极131e在一个纵向部分131d的上侧被分离并且在第一方向X上被布置。
存储电极线131可以被布置在栅线121的上侧，并且可以与像素电极191的边缘重叠。在描述像素电极191之后对此进行详细描述。
栅绝缘层140被布置在栅导电层上。栅绝缘层140可以包括诸如氮化硅(SiNx)、氧氮化硅(SiON)或氧化硅(SiOx)的无机绝缘材料。
包括沟道半导体154和多个台阶防止半导体156的半导体层被布置在栅绝缘层140上。半导体层可以包括非晶硅或多晶硅或氧化物半导体材料。沟道半导体154可以与栅电极124重叠。
包括一对数据线171a和171b、包括源电极173和漏电极175的数据导电层被布置在栅绝缘层140和半导体层上。数据导电层可以包括诸如铜(Cu)、铝(Al)、镁(Mg)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、镍(Ni)、钕(Nd)、铱(Ir)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、钽(Ta)的金属以及合金中的至少一种。
数据线171包括第一数据线171a和第二数据线171b，并且在与栅线121交叉的第二方向Y上延伸。第一数据线171a在第二方向Y上延伸，并且包括源电极173。第二数据线171b在第二方向Y上延伸，并且可以包括源电极173。
源电极173可以由在第一方向X上从数据线171扩展的形状形成，并且以近似“U”形状朝向栅电极124延伸。源电极173的形状不限于此。
多个台阶防止半导体156被布置在栅导电层和数据线171交叉的部分之间，并且可以防止数据线171被由于栅导电层产生的台阶断开。
漏电极175与数据线171和源电极173分离。漏电极175可以包括在与栅电极124重叠的区域中面对源电极173的部分、以及扩展部分177。彼此面对的漏电极175与源电极173之间的区域中的大部分可以与沟道半导体154重叠。
扩展部分177可以与存储电极线131的扩展部分131c重叠。扩展部分177通过栅绝缘层140与存储电极线131的扩展部分131c重叠，从而形成存储电容器Cst。存储电容器Cst可以具有即使当数据电压没有从数据线171a和171b被施加到漏电极175和像素电极191，也保持被施加到漏电极175和连接到漏电极175的像素电极191的电压的功能。
栅电极124、源电极173和漏电极175与沟道半导体154一起形成薄膜晶体管作为开关元件，并且薄膜晶体管的沟道形成在源电极173与漏电极175之间的沟道半导体154中。
钝化层180被布置在数据导电层和暴露的半导体层上。钝化层180可以是诸如氮化硅(SiNx)、氧化硅(SiOx)等的无机绝缘层材料。
滤色器230可以被布置在钝化层180上。滤色器230可以包括无机绝缘材料或有机绝缘材料。滤色器230可以唯一地表示原色之一。
钝化层180和滤色器230可以包括接触孔185。接触孔185被布置在漏电极175的扩展部分177上，从而通过接触孔185连接漏电极175和像素电极191。
包括像素电极191和屏蔽电极199的像素电极层可以被布置在钝化层180和滤色器230上。像素电极层可以包括诸如ITO(氧化铟锡)、IZO(氧化铟锌)等的透明导电材料，或铝(Al)、银(Ag)、铬(Cr)的金属及其合金。
参考图16，像素电极191的整体形状为近似四边形，并且可以包括被部分地移除的像素电极191的图案。根据被移除的图案，像素电极191可以包括横向干部分192、纵向干部分193、多个微小分支部分194、连接部分196和扩展部分197。
横向干部分192在第一方向X上延伸，并且纵向干部分193以交叉形状连接到横向干部分192并且近似在第二方向Y上延伸。
像素电极191可以被横向干部分192和纵向干部分193划分成四个子区域R1、R2、R3和R4。
多个微小分支部分194被布置在四个子区域R1、R2、R3和R4中，并且在从第一方向X和第二个方向Y的对角线方向上从横向干部分192和纵向干部分193倾斜地延伸。通过纵向干部分193彼此面对的两个子区域R1和R2以及R3和R4的微小分支部分194在彼此不同的方向上延伸。
电极在相邻的微小分支部分194之间被移除，并且在下文中这被称为微小狭缝。
在微小分支部分194与横向干部分192或纵向干部分193之间形成的锐角可以为大约40°至45°，但不限于此，并且可以考虑液晶显示器的显示特性(诸如，可视性等)适当地调整该锐角。
连接部分196可以连接到子区域R3的微小分支部分194。扩展部分197可以通过连接部分196连接到子区域R3的微小分支部分194，并且可以与漏电极175的扩展部分177重叠。
像素电极191的扩展部分197通过接触孔185电连接到漏电极175，从而接收数据电压。
如图16中所示，像素电极191的左边缘和右边缘的端部可以与存储电极线131的纵向部分131b重叠。根据实施例，像素电极191的右/左端部可以与纵向部分131b不重叠。
屏蔽电极199与像素电极191分离，可以基本在第一方向X上延伸，并且可以被布置在与多条栅线121a和121b的一部分重叠的区域中。屏蔽电极199可以与栅线121重叠，并且可以在第二方向Y上被布置，以与第二数据线171b的一部分重叠。
屏蔽电极199与公共电极270接收相同的电压。在屏蔽电极199与公共电极270之间不产生电场来改变置于屏蔽电极199与公共电极270之间的液晶分子31的定向。屏蔽电极199与公共电极270之间的液晶显示黑色。如上所述，当液晶分子31显示黑色时，液晶分子31本身可以用作遮光构件。
接下来，主要描述面向第一基板10并向上布置的第二基板20。
遮光构件220可以被布置在第二基板20下方。遮光构件220可以防止相邻像素电极191之间的漏光。具体地，遮光构件220可以主要被布置在相邻像素电极191之间的区域处。遮光构件220可以包括透射光的开口(未示出)。
公共电极270被布置在第二基板20和遮光构件220下方。公共电极270可以连续形成在与显示区域DA对应的区域的大部分区域中。和像素电极层一样，公共电极270也可以包括诸如ITO(氧化铟锡)、IZO(氧化铟锌)等的透明导电材料，或铝(Al)、银(Ag)、铬(Cr)的金属及其合金。公共电极270可以不被图案化成包括狭缝等，或者如果需要，可以包括狭缝或切口。
被布置在第一基板10上的滤色器230可以可替代地被布置在第二基板20与公共电极270之间。
液晶层3被布置在第一基板10与第二基板20之间。
液晶层3可以包括具有负介电各向异性的液晶分子31。当电场不被施加到液晶层3时，液晶分子31可以被对准，使得液晶分子31的长轴以预定角度被定向或垂直于第一基板10和第二基板20的表面。液晶分子31可以沿像素电极191的图案化部分(例如，微小分支部分194)的边缘与公共电极270之间的边缘场或台阶而被预倾斜。
覆盖像素电极191和滤色器230的取向层11可以被布置在第一基板10上，并且取向层21可以被布置在第二基板20上的公共电极270下方。两个取向层11和21可以是垂直取向层。通过使活性单体(RM)与诸如紫外线的光起反应形成的多个聚合物突起可以位于与液晶层3相邻的取向层11和21的表面处，并且这些聚合物突起可以用于维持液晶层3的液晶分子31的预倾斜。
当数据电压被施加至的像素电极191与第二基板20的公共电极270一起产生电场时，被布置在两个电极191与270之间的液晶层3的液晶分子31的排列方向被确定。根据这样确定的液晶分子的方向，控制穿过液晶层3的光的亮度。
如图15至图17中所示的显示设备中所述，第一数据线171a(即，第一数据线)和第二数据线171b(即，第二数据线)可以与像素电极191重叠。在此情况下，第一寄生电容器可以形成在像素电极191与第一数据线之间，第二寄生电容器可以形成在像素电极191与第二数据线之间，并且像素电压的偏差可以通过第一寄生电容器和第二寄生电容器而发生。
如参考图1至图12所述，可以使用面板传感器110将补偿像素电极191与相邻数据线171a和171b之间的寄生电容的数据电压施加到像素PX，从而防止可能由垂直串扰引起的显示质量劣化。
图18是示意性地示出根据另一实施例的显示设备的框图。
参考图18，显示区域DA可以被划分成多个显示区域DA1、DA2和DA3。例如，显示区域DA可以包括第一显示区域DA1、第二显示区域DA2和第三显示区域DA3。第一显示区域DA1、第二显示区域DA2和第三显示区域DA3中的每个可以包括多个像素PX、多条栅线和多条数据线。
在显示设备的制造过程中，使用不同的掩模来图案化包含在第一显示区域DA1中的多条数据线、包含在第二显示区域DA2中的多条数据线以及包含在第三显示区域DA3中的多条数据线。使用不同的掩模来图案化包含在第一显示区域DA1中的多个像素PX的像素电极、包含在第二显示区域DA2中的多个像素PX的像素电极以及包含在第三显示区域DA3中的多个像素PX的像素电极。
外围区域PA可以包括与第一显示区域DA1对应的第一面板传感器110a、与第二显示区域DA2对应的第二面板传感器110b以及与第三显示区域DA3对应的第三面板传感器110c。在形成包含在第一显示区域DA1中的多条数据线和像素电极时，还可以形成第一面板传感器110a。在形成包含在第二显示区域DA2中的多条数据线和像素电极时，还可以形成第二面板传感器110b。在形成包含在第三显示区域DA3中的多条数据线和像素电极时，还可以形成第三面板传感器110c。
第一面板传感器110a、第二面板传感器110b和第三面板传感器110c中的每个可以具有图3和图4中所示的结构或图9和图10中所示的结构。
电源单元320可以将第一寄生电容(根据通过第一面板传感器110a获得的、包含在第一显示区域DA1中的像素电极与数据线的对准误差)存储到存储器210，可以将第二寄生电容(根据通过第二面板传感器110b获得的、包含在第二显示区域DA2中的像素电极与数据线的对准误差)存储到存储器210，并且可以将第三寄生电容(根据通过第三面板传感器110c获得的、包含在第三显示区域DA3中的像素电极与数据线的对准误差)存储到存储器210。
信号控制器310读取存储在存储器210中的寄生电容的值，并通过参考图5至图8描述的方法或参考图11和图12描述的方法，补偿第一显示区域DA1、第二显示区域DA2和第三显示区域DA3的寄生电容值，以便防止或最小化垂直串扰。
所描述的实施例是例示性的而非限制性的。可以在所描述的实施例中做出各种修改。可实施的实施例的范围应由所附权利要求限定。

Claims (10)

1.一种显示设备，包括：
第一绝缘层；
第二绝缘层，与所述第一绝缘层重叠；
像素电极，被直接布置在所述第二绝缘层的表面上；
第一数据线，被直接布置在所述第一绝缘层的表面上并且电连接到所述像素电极；
第二数据线，被直接布置在所述第一绝缘层的所述表面上，并且被布置成与所述像素电极相邻而不电连接到所述像素电极；
第一感测电极，被直接布置在所述第二绝缘层的所述表面上；
第二感测电极，被布置在所述第二绝缘层的所述表面上，并且与所述第一感测电极分隔开预定距离；以及
第三感测电极，被直接布置在所述第一绝缘层的所述表面上，与所述第一感测电极部分地重叠以形成第一感测电容器，并且与所述第二感测电极部分地重叠以形成第二感测电容器。
2.根据权利要求1所述的显示设备，其中，
所述第一感测电极包括在第一方向上延伸的第一连接部分和在第二方向上从所述第一连接部分延伸的第一延伸部分，
所述第二感测电极包括在所述第一方向上延伸的第二连接部分和在所述第二方向上从所述第二连接部分延伸的第二延伸部分，
所述第三感测电极包括在所述第一方向上延伸的第三连接部分和在所述第二方向上从所述第三连接部分延伸的第三延伸部分，并且
所述第三延伸部分与所述第一延伸部分的一部分以及所述第二延伸部分的一部分重叠。
3.根据权利要求1所述的显示设备，其中，
所述第二感测电容器的电容与形成在所述像素电极与所述第一数据线之间的第一寄生电容器的电容对应，并且
所述第一感测电容器的电容与形成在所述像素电极与所述第二数据线之间的第二寄生电容器的电容对应。
4.根据权利要求1所述的显示设备，其中，
当第一参考电压被施加到所述第一感测电极时并且当第二参考电压被施加到所述第二感测电极时，所述第一参考电压与所述第二参考电压之间的电压形成在所述第三感测电极处。
5.根据权利要求4所述的显示设备，进一步包括：
电源单元，接收形成在所述第三感测电极处的所述电压作为测量电压，使用所述测量电压测量形成在所述像素电极与所述第一数据线之间的第一寄生电容器的电容，并且测量形成在所述像素电极与所述第二数据线之间的第二寄生电容器的电容。
6.根据权利要求5所述的显示设备，进一步包括：
存储器，存储所述第一寄生电容器的所述电容和所述第二寄生电容器的所述电容。
7.根据权利要求6所述的显示设备，进一步包括：
信号控制器，当所述第一寄生电容器的所述电容大于所述第二寄生电容器的所述电容时，通过校正图像信号生成图像数据信号，其中
与所述图像数据信号相关联的数据电压的大小小于与所述图像信号相关联的数据电压的大小，并且
根据所述图像数据信号的所述数据电压被提供到所述像素电极。
8.根据权利要求6所述的显示设备，进一步包括：
信号控制器，当所述第二寄生电容器的所述电容大于所述第一寄生电容器的所述电容时，通过校正图像信号生成图像数据信号，其中
与所述图像数据信号相关联的数据电压的大小大于与所述图像信号相关联的数据电压的大小，并且
根据所述图像数据信号的所述数据电压被提供到所述像素电极。
9.根据权利要求1所述的显示设备，进一步包括：
信号控制器，当所述第二感测电容器的电容大于所述第一感测电容器的电容时，通过校正图像信号生成图像数据信号，其中
与所述图像数据信号相关联的数据电压的大小小于与所述图像信号相关联的数据电压的大小，并且
根据所述图像数据信号的所述数据电压被提供到所述像素电极。
10.根据权利要求1所述的显示设备，进一步包括：
信号控制器，当所述第一感测电容器的电容大于所述第二感测电容器的电容时，通过校正图像信号生成图像数据信号，其中
与所述图像数据信号相关联的数据电压的大小大于与所述图像信号相关联的数据电压的大小，并且
根据所述图像数据信号的所述数据电压被提供到所述像素电极。
CN202010052593.1A 2019-02-01 2020-01-17 显示设备 Active CN111522180B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0013737 2019-02-01
KR1020190013737A KR102614015B1 (ko) 2019-02-01 2019-02-01 표시 장치

Publications (2)

Publication Number Publication Date
CN111522180A CN111522180A (zh) 2020-08-11
CN111522180B true CN111522180B (zh) 2024-04-19

Family

ID=71837611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010052593.1A Active CN111522180B (zh) 2019-02-01 2020-01-17 显示设备

Country Status (3)

Country Link
US (1) US10950191B2 (zh)
KR (1) KR102614015B1 (zh)
CN (1) CN111522180B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195280B (zh) * 2017-07-31 2020-12-29 京东方科技集团股份有限公司 一种像素电压补偿方法、像素电压补偿系统和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717630B1 (en) * 1998-09-25 2004-04-06 Nec Lcd Technologies, Ltd. Liquid crystal display device and method of fabricating the same
CN201867560U (zh) * 2010-11-08 2011-06-15 京东方科技集团股份有限公司 阵列基板和液晶显示器
CN103699284A (zh) * 2013-12-27 2014-04-02 京东方科技集团股份有限公司 一种电容式内嵌触摸屏及其制备方法、显示装置
CN104049427A (zh) * 2013-03-12 2014-09-17 三星显示有限公司 液晶显示器
CN105446032A (zh) * 2014-09-10 2016-03-30 乐金显示有限公司 液晶显示器
CN107085487A (zh) * 2017-04-28 2017-08-22 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN109188813A (zh) * 2018-10-09 2019-01-11 京东方科技集团股份有限公司 像素结构、阵列基板、显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516053B1 (ko) 1998-01-26 2005-12-06 삼성전자주식회사 평면 구동 액정 표시 장치 및 그 제조 방법
KR100687325B1 (ko) 1999-06-30 2007-02-27 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 수직 크로스토크 보상방법
KR20010016862A (ko) 1999-08-04 2001-03-05 노봉규 수직 크로스토크가 없는 엠아이엠 액정표시소자
KR100898785B1 (ko) * 2002-10-24 2009-05-20 엘지디스플레이 주식회사 액정표시장치
JP2006189477A (ja) * 2004-12-28 2006-07-20 Koninkl Philips Electronics Nv カラー液晶表示装置
KR20070015695A (ko) * 2005-08-01 2007-02-06 삼성전자주식회사 액정 표시 장치 및 이의 구동방법
KR101232151B1 (ko) 2006-05-01 2013-02-15 엘지디스플레이 주식회사 액정 표시 장치의 제조 방법
KR101132051B1 (ko) * 2010-03-11 2012-04-02 삼성모바일디스플레이주식회사 액정표시장치
KR101798868B1 (ko) 2011-06-24 2017-12-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR102021506B1 (ko) 2013-03-15 2019-11-04 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717630B1 (en) * 1998-09-25 2004-04-06 Nec Lcd Technologies, Ltd. Liquid crystal display device and method of fabricating the same
CN201867560U (zh) * 2010-11-08 2011-06-15 京东方科技集团股份有限公司 阵列基板和液晶显示器
CN104049427A (zh) * 2013-03-12 2014-09-17 三星显示有限公司 液晶显示器
CN103699284A (zh) * 2013-12-27 2014-04-02 京东方科技集团股份有限公司 一种电容式内嵌触摸屏及其制备方法、显示装置
CN105446032A (zh) * 2014-09-10 2016-03-30 乐金显示有限公司 液晶显示器
CN107085487A (zh) * 2017-04-28 2017-08-22 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN109188813A (zh) * 2018-10-09 2019-01-11 京东方科技集团股份有限公司 像素结构、阵列基板、显示面板

Also Published As

Publication number Publication date
KR20200096358A (ko) 2020-08-12
US10950191B2 (en) 2021-03-16
KR102614015B1 (ko) 2023-12-14
CN111522180A (zh) 2020-08-11
US20200251030A1 (en) 2020-08-06

Similar Documents

Publication Publication Date Title
US10026371B2 (en) Display device
US8704991B2 (en) Liquid crystal display device capable of compensatng for a resistance variation in a link unit
US7855767B2 (en) Transflective liquid crystal display
US8179350B2 (en) Display device
US8416168B2 (en) Liquid crystal display
US7868986B2 (en) Liquid crystal display having a driver contact structure for preventing corrosion of conductive films
US20060081850A1 (en) Display device and driving method thereof
US20080024406A1 (en) Liquid Crystal Display
US20070164948A1 (en) Liquid crystal display
US7750988B2 (en) Liquid crystal display with light blocking film to eliminate waterfall phenomenon
CN111045258A (zh) 显示设备
US20160005768A1 (en) Thin film transistor array panel
US7934828B2 (en) Inkjet printing system and driving method thereof
US8264630B2 (en) Active matrix substrate and liquid crystal display device
KR101046927B1 (ko) 박막 트랜지스터 표시판
US9122117B2 (en) Liquid crystal display
WO2005036653A1 (en) Thin film transistor, thin film transistor array panel, and display device
CN111522180B (zh) 显示设备
US20060158577A1 (en) Thin film transistor array panel for liquid crystal display and liquid crystal display
KR20060131025A (ko) 박막 트랜지스터 표시판
JP5392646B2 (ja) 表示素子用基板装置
KR100309063B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant