CN109188813A - 像素结构、阵列基板、显示面板 - Google Patents

像素结构、阵列基板、显示面板 Download PDF

Info

Publication number
CN109188813A
CN109188813A CN201811173390.7A CN201811173390A CN109188813A CN 109188813 A CN109188813 A CN 109188813A CN 201811173390 A CN201811173390 A CN 201811173390A CN 109188813 A CN109188813 A CN 109188813A
Authority
CN
China
Prior art keywords
pixel electrode
capacitance compensation
data line
segment
dot structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811173390.7A
Other languages
English (en)
Other versions
CN109188813B (zh
Inventor
赵重阳
高玉杰
缪应蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811173390.7A priority Critical patent/CN109188813B/zh
Publication of CN109188813A publication Critical patent/CN109188813A/zh
Application granted granted Critical
Publication of CN109188813B publication Critical patent/CN109188813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Abstract

本发明公开了像素结构、阵列基板、显示面板。该像素结构包括：沿第一方向延伸的栅线；沿第二方向延伸的数据线，栅线和数据线限定出像素单元；和像素电极，像素电极包括显示电极部和至少一个电容补偿组，每个电容补偿组包括一对电容补偿部，显示电极部位于像素单元中，同一个电容补偿组中的两个电容补偿部分别位于显示电极部的两侧，且每个电容补偿部均包括彼此相连的第一段以及第二段，第一段沿第一方向延伸并跨越数据线，与显示电极部直接连接，第二段沿第二方向延伸。由此，应用该像素结构的显示面板可以显著改善由像素电极偏移产生的水平横纹缺陷，提高该显示面板的生产良率以及显示效果。

Description

像素结构、阵列基板、显示面板
技术领域
本发明涉及显示技术领域，具体地，涉及像素结构、阵列基板、显示面板。
背景技术
随着显示技术的不断发展，液晶显示屏已经遍布人们生活的方方面面，例如，手机、电脑、电视、手表、电子标签等。其中，采用高级超维场转换(ADS)结构的液晶显示屏，因具有宽视角、响应速度快和对比度高等优点成为了颇受欢迎的显示模式。为了提升电视产品的像素光效和产品透过率，ADS液晶显示屏采用公共电极内缩、像素电极外扩的像素设计方案，以提升光效，使得电视产品具有更高的显示品质。
然而，目前应用于ADS液晶显示屏的像素结构、阵列基板、显示面板仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的：
目前，ADS液晶显示屏仍存在显示品质较差以及产品良率较低的问题。发明人经过深入研究以及大量实验发现，这主要是由于在制作像素电极的过程中，制作工艺的波动会导致像素电极发生偏移，像素电极偏移导致数据线与其两侧的像素电极之间的侧向电容不相等，进而引发水平横纹缺陷，影响画面显示效果以及产品良率。具体的，数据线和像素电极之间存在着侧向电容，当工艺上像素电极发生对位偏差时，数据线两侧的像素电极与数据线之间的侧向电容大小会不一致，当数据线的电压极性发生跳变时，由于数据线两侧的侧向电容不一致，导致数据线对两侧的像素电极的耦合能力不一致，进而导致像素亮度产生差异，表现为一行像素偏亮，一行像素偏暗，即出现可见的水平横纹，影响画面显示效果。目前用于解决上述问题的方案是控制制作过程中的像素电极的对位精度，以防止像素电极发生偏移，然而上述方案的效果较差，水平横纹缺陷的发生率仍较高。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面，本发明提出了一种像素结构。该像素结构包括：沿第一方向延伸的栅线；沿第二方向延伸的数据线，所述栅线和所述数据线限定出像素单元；和像素电极，所述像素电极包括显示电极部和至少一个电容补偿组，每个所述电容补偿组包括一对电容补偿部，所述显示电极部位于所述像素单元中，同一个所述电容补偿组中的两个所述电容补偿部分别位于所述显示电极部的两侧，且每个所述电容补偿部均包括彼此相连的第一段以及第二段，所述第一段沿所述第一方向延伸并跨越所述数据线，与所述显示电极部直接连接，所述第二段沿所述第二方向延伸。由此，应用该像素结构的显示面板可以显著改善由像素电极偏移产生的水平横纹缺陷，提高该显示面板的生产良率以及显示效果。
根据本发明的实施例，在所述第一方向上，位于所述显示电极部两侧的所述第二段之间的距离等于所述像素单元的宽度与两条所述数据线的宽度之和；并且对于同一像素电极，位于所述显示电极部一侧的所述第二段的沿所述第二方向的长度之和等于位于所述显示电极部另一侧的所述第二段的沿所述第二方向的长度之和。由此，在制作过程中，若像素电极发生偏移，可以保证像素电极与其相邻的两条数据线之间的两个侧向电容值相等，进而改善由像素电极偏移产生的水平横纹缺陷。
根据本发明的实施例，所述电容补偿部在所述数据线所在平面上的正投影位于黑矩阵在所述数据线所在平面上的正投影范围内。由此，可在不影响像素光效的同时有效改善水平横纹缺陷。
根据本发明的实施例，在所述第二方向上，所述第一段的长度不小于5μm。由此，可以防止像素电极在跨越数据线的区域发生断裂。
根据本发明的实施例，在所述第一方向上，所述第二段的宽度为1.8-2.2μm。由此，可以保证第二段与数据线之间的交叠电容，能够抵消数据线与其两侧像素电极之间的侧向电容因像素电极偏移而产生的差值，从而保证在补偿后数据线两侧的像素电极侧向电容保持一致，进而有效改善水平横纹缺陷。
根据本发明的实施例，在所述第二方向上，所述第二段的长度之和为L，L＝Cpd侧单位·8πkd/ε，其中，Cpd侧单位为单位距离上数据线和像素电极之间的侧向电容，k为静电力常量，d为绝缘层的厚度，ε为绝缘层的介电常数。由此，可以确定第二段的长度。
根据本发明的实施例，所述电容补偿部的横截面形状为L型以及T型的至少之一。由此，可以使电容补偿部具有合适的形状，使其与其他元件在排布上相匹配，防止电容补偿部对像素电极的像素光效造成影响，以及防止数据线额外电容增加过大影响产品的充电率。
根据本发明的实施例，所述像素电极包括一个所述电容补偿组，所述电容补偿组中的一个所述电容补偿部的横截面形状为L型，另一个所述电容补偿部的横截面形状为T型，所述显示电极部的边缘为在一个顶角处具有缺口的四边形，两个所述电容补偿部均靠近所述四边形中，与所述缺口相邻的顶角设置，其中，T型的所述电容补偿部以及所述缺口沿所述第一方向分布，L型的所述电容补偿部以及所述缺口沿所述第二方向分布。由此，可以进一步提高像素电极与其他元件在排布上的匹配性，使得像素电极具有较高的像素光效，同时可以改善水平横纹缺陷。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板包括前面所述的像素结构，由此，该阵列基板具有前面所述的像素结构的全部特征以及优点，在此不再赘述。总的来说，该阵列基板具有较高的生产良率，且应用该阵列基板的显示面板可以显著改善由像素电极偏移产生的水平横纹缺陷，使得该显示面板具有较高的显示品质。
在本发明的另一方面，本发明提出了一种显示面板。根据本发明的实施例，该显示面板包括前面所述的阵列基板，由此，该显示面板具有前面所述的阵列基板的全部特征以及优点，在此不再赘述。总的来说，该显示面板具有较高的显示品质以及较高的生产良率。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的像素结构的俯视图；
图2显示了现有技术中像素结构的俯视图；
图3显示了现有技术中像素结构产生水平横纹缺陷的原理图；
图4显示了根据本发明一个实施例的像素结构的俯视图；
图5显示了图4中A-A区域的截面图；
图6显示了根据本发明一个实施例的像素结构的俯视图；
图7显示了根据本发明另一个实施例的像素结构的俯视图；
图8显示了图7中虚线区域放大后的俯视图；
图9显示了根据本发明一个实施例的阵列基板的结构示意图；以及
图10显示了根据本发明一个实施例的制作阵列基板方法的流程示意图。
附图标记说明：
100：基板；200：像素电极；210：显示电极部；220：电容补偿部；221：第一段；222：第二段；300：公共电极；400：栅绝缘层；500：有源层；600：绝缘层；10：数据线；20：栅线；30：薄膜晶体管；40：像素单元。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种像素结构。根据本发明的实施例，参考图1，该像素结构包括：沿第一方向延伸的栅线20，沿第二方向延伸的数据线10以及像素电极200，其中，栅线20和数据线10限定出像素单元40，像素电极200包括显示电极部210和至少一个电容补偿组，每个电容补偿组包括一对电容补偿部220，其中，显示电极部210位于像素单元40中，同一个电容补偿组中的两个电容补偿部220分别位于显示电极部210的两侧，且每个电容补偿部220均包括彼此相连的第一段221和第二段222，第一段221沿第一方向延伸并跨越数据线10，与显示电极部210直接连接，第二段222沿第二方向延伸。由此，应用该像素结构的显示面板可以显著改善由像素电极偏移产生的水平横纹缺陷，提高该显示面板的生产良率以及显示效果。
为了便于理解，下面首先对像素电极偏移导致水平横纹缺陷产生的原因进行简单说明：
如前所述，在制作像素电极的过程中，由于工艺上的波动会导致像素电极发生偏移，而像素电极偏移会导致水平横纹缺陷的产生。具体的，参考图2，数据线10和栅线20限定出像素电极200所在的区域，像素电极200通过薄膜晶体管30与数据线10和栅线20相连，并受薄膜晶体管30控制，图2中的(a)为像素电极对位精准未发生偏移的情况，像素电极200与两侧的数据线10之间的两个侧向电容分别为Cpd1和Cpd2，由于像素电极200与两侧数据线10之间的距离相等，因此，理论上Cpd1与Cpd2相等。当像素电极200发生偏移之后(如图2中的(b)所示)，由于像素电极200与两侧数据线10之间的距离不相等，导致像素电极200与两侧数据线10之间的侧向电容不相等，即Cpd1≠Cpd2，一侧像素电极的侧向电容增加ΔCpd，另一侧像素电极的侧向电容减少ΔCpd。
在帧间数据线电压切换时，侧向电容较大的一侧将发生数据线电压对该侧像素电极的电压拉动。并且由于同一列像素电极相邻两行的电极极性相反，由此会导致像素电极和公共电极的压差在同一列像素电极相邻行之间产生差异，表现为奇偶行亮暗相间的水平横纹缺陷。该缺陷在特定的灰阶显示时极为显著，甚至表现为肉眼直接可见。例如，在灰阶127附近可观测到水平亮暗条纹。具体的，参考图3，在由第N帧切换到第N+1帧时，数据线D2的极性由正变负，数据线D1的极性由负变正，数据线D1和D2的跳变电压分别为ΔVd(如图3中的(b)所示)，数据线D1和D2的电压均是相对于公共电极的电压(Vcom)而言，数据线电压的跳变导致其两侧的像素电极相对于公共电极的电压也发生跳变。像素电极相对于公共电极的跳变电压为：
ΔVp＝ΔCpd·ΔVd/(Cpd1+Cpd2+Cst+Clc+Cgp)≈ΔCpd·ΔVd/(Cst+Clc)
其中，Cpd1和Cpd2分别为数据线与其两侧像素电极之间的侧向电容，ΔCpd为像素电极发生偏移后侧向电容的增加值或者减少值，Cst为公共电极和像素电极之间的存储电容，Clc为液晶电容，Cgp为栅线和像素电极之间的总电容，ΔVd为正负帧间的电压差值。
参考图3中的(a)，正极性的像素电极相对于公共电极在第N帧保持正偏压，当切换到第N+1帧时，正极性像素电极随数据线D2跳变ΔVp，也即是说，正极性像素电极跳变后的电压减少了ΔVp，由此，使得正极性像素电极相对于公共电极的压差减少，像素变暗。而负极性的像素电极相对于公共电极在第N帧保持负偏压，当切换到第N+1帧时，负极性像素电极随数据线D2跳变ΔVp，也即是说，负极性像素电极跳变后电压的绝对值增加了ΔVp，由此，使得负极性像素电极相对于公共电极压差的绝对值增加，像素变亮。由于像素电极的偏移，使得数据线两侧像素电极的侧向电容存在差异，进而在数据线电压发生跳变时，侧向电容的差异引起相邻两行像素电极电压的差值为2ΔVp，进而产生一行亮，一行暗的水平横纹缺陷。
根据本发明的实施例，通过改变像素电极的结构，增加像素电极侧向电容补偿设计，具体的，像素电极包括显示电极部和至少一个电容补偿组，每个电容补偿组包括一对电容补偿部，同一个电容补偿组中的两个电容补偿部分别位于显示电极部的两侧，每个电容补偿部包括沿第一方向延伸并跨越数据线的第一段和沿第二方向延伸的第二段，当像素电极发生偏移后，电容补偿部随着中央的显示电极部同步发生偏移，各部分发生偏移的方向以及偏移的距离均相等。此时，每个电容补偿组中的一个电容补偿部的第二段会与其靠近的数据线交叠(或交叠部分增大)，另一个补偿电容的第二段会偏离与其靠近的数据线(或第二段与数据线之间的距离增大)，利用第二段与数据线之间的交叠电容，与数据线两侧显示电极部因像素电极偏移而产生的侧向电容差值相匹配，从而补偿由像素电极偏移带来的侧向电容差异，使得相邻两行像素电极之间不存在电压差，进而可以有效的改善水平横纹缺陷，提高应用该像素结构的显示面板的生产良率以及显示效果。
根据本发明的实施例，像素电极200可以具有多个电容补偿组，每个电容补偿组中的两个电容补偿部220分别位于显示电极部210的两侧，具体的，每个电容补偿组中的两个电容补偿部220可以分别位于显示电极部210同一条对角线的两个顶角处。根据本发明的具体实施例，显示电极部210的同一条对角线的两个顶角处，可以具有多个电容补偿部220。或者，根据本发明的另一些具体实施例，显示电极部210可以为四边形面电极，每个像素电极200可以具有两个电容补偿组，四个电容补偿部220分别位于显示电极部210的四个顶角处，其中一个电容补偿组中的两个电容补偿部220位于显示电极部210的一条对角线的两个顶角处，另一个电容补偿组中的两个电容补偿部220位于显示电极部210的另一条对角线的两个顶角处。根据本发明的实施例，像素电极200还可以只具有一个电容补偿组(如图1所示出的情况)。
根据本发明的实施例，每个电容补偿组中的两个电容补偿部220分别位于显示电极部210的两侧。由此，在制作像素电极时像素电极向任一侧偏移，均会有电容补偿部对像素电极与数据线之间的侧向电容进行补偿，防止水平横纹缺陷的产生。
下面根据本发明的具体实施例，对该阵列基板的各个结构进行详细说明：
根据本发明的实施例，利用第二段与数据线之间的交叠电容，与数据线两侧显示电极部因像素电极偏移而产生的侧向电容差值相匹配，可以是通过对两个电容补偿部的第二段与其靠近的数据线之间的距离进行设计来实现的。具体的，在第一方向上，位于显示电极部210两侧的两个第二段222之间的距离，等于像素单元40的宽度与两条数据线10的宽度之和，并且对于同一个像素电极200，位于显示电极部210一侧的第二段222沿第二方向的长度之和，等于位于显示电极部210另一侧的第二段222沿第二方向的长度之和。由此，在制作过程中，若像素电极发生偏移，可以保证像素电极与其相邻的两条数据线之间的两个侧向电容值相等，进而改善由像素电极偏移产生的水平横纹缺陷。
需要说明的是，“对于同一个像素电极200，位于显示电极部210一侧的第二段222沿第二方向的长度之和，等于位于显示电极部210另一侧的第二段222沿第二方向的长度之和”是指当像素电极200具有多个电容补偿组时，显示电极部210两侧分别具有多个第二段222，其中，位于显示电极部210一侧所有第二段222沿第二方向的长度之和，等于位于显示电极部210另一侧所有第二段222沿第二方向的长度之和。当像素电极200仅具有一个电容补偿组时，显示电极部210两侧分别具有一个第二段222，其中，位于显示电极部210一侧的第二段222沿第二方向的长度(如图6中所示出的L’)，等于显示电极部210另一侧的第二段222沿第二方向的长度(如图6中所示出的L’)。
需要说明的是，第二段222与其靠近的数据线10之间的交叠电容，和显示电极部210与相邻的两条数据线10之间的侧向电容的差值相匹配，是指第二段222与数据线10之间的交叠电容，和显示电极部210与相邻的两条数据线10之间的侧向电容(如图2中所示出的Cpd1以及Cpd2)的差值相等，或者二者之间的偏差不超过0.5％，以确保第二段222与数据线10之间的交叠电容，能够抵消数据线10与其两侧显示电极部210之间的侧向电容因像素电极200偏移而产生的差值，从而保证在补偿后数据线两侧的像素电极侧向电容保持一致，进而有效改善水平横纹缺陷。具体的，显示电极部210设置在两条数据线10之间，显示电极部210与相邻的两条数据线10之间的侧向电容的差值具体为：显示电极部210与一根数据线10之间的侧向电容Cpd1，以及显示电极部210与另一根数据线10之间的侧向电容Cpd2的差值。
根据本发明的实施例，像素电极200的电容补偿部220在数据线10所在平面上的正投影位于黑矩阵在数据线10所在平面上的正投影范围内。由此，可在不影响像素光效的同时有效改善水平横纹缺陷。根据本发明的实施例，参考图4以及图5，沿图4中A-A界面剖开，该像素结构还可以包括绝缘层600，其中，数据线10在绝缘层600上的正投影位于像素电极200在绝缘层600上的正投影范围内，正投影重合的区域即为电容补偿部220的第一段在绝缘层600上的部分正投影区域。
根据本发明的实施例，参考图6，在第二方向上，第一段221的长度(如图中所示出的L1)可以不小于5μm。由此，可以防止像素电极在跨越数据线的区域发生断裂。关于第一段在第二方向上长度的最大值不受特别限制，只要保证第一段在数据线所在平面上的正投影位于黑矩阵在数据线所在平面上的正投影范围内即可，本领域技术人员可以根据具体情况进行设计。例如，根据本发明的实施例，在第二方向上，第一段221的长度可以与第二段222在第二方向上的长度(如图中所示出的L’)相等，由此在像素电极发生偏移时，也可以利用第二段与数据线之间的交叠电容，补偿数据线两侧像素电极侧向电容之间的差异。
根据本发明的实施例，为了减少额外电容的增加，第一段221在第二方向上的长度可以为5μm。需要说明的是，“额外电容”是指由于像素电极增加了电容补偿部，电容补偿部的第一段跨越数据线设置，因此，第一段与数据线之间存在交叠电容，导致数据线的电容增加，数据线增加的上述部分电容即为额外电容。发明人对数据线电容增加后的产品的充电率进行了测试，产品的充电率在95％以上，目前的产品以充电率大于90％为设计基准，也即是说，虽然数据线的电容有所增加，但其对产品的充电率影响很小，因此，根据本发明实施例的阵列基板不仅可以有效改善水平横纹缺陷，还具有良好的充电性能。
根据本发明的实施例，参考图6，第一段221跨越数据线10的宽度(如图中所示出的d3)可以根据像素电极未发生偏移时，显示电极部210与数据线10之间的距离和数据线10的宽度而确定。由此，可以保证在像素电极未发生偏移时，第二段靠近显示电极部的一侧在数据线所在平面上的正投影，与数据线远离显示电极部的一侧相重合，进而可以保证在像素电极发生偏移时，第二段在数据线所在平面上的正投影与数据线有交叠区域，从而可以利用第二段与数据线之间的交叠电容，抵消数据线两侧像素电极侧向电容之间的差异，使得相邻两行像素电极之间不存在电压差，从而可以有效的改善水平横纹缺陷。
根据本发明的实施例，参考图6，在第一方向上，第二段222的宽度(如图中所示出的d1)可以为1.8-2.2μm。由此，可以保证第二段与数据线之间的交叠电容，能够抵消数据线与其两侧像素电极之间的侧向电容因像素电极偏移而产生的差值，从而保证在补偿后数据线两侧的像素电极侧向电容保持一致，使得相邻两行像素电极之间不存在电压差，进而有效改善水平横纹缺陷。
发明人发现，工艺上像素电极发生偏移的典型值约为1.0～1.2μm，由此，将第二段的宽度设置在上述数值范围内，可以保证工艺上像素电极发生偏移后，第二段在数据线所在平面上的正投影与数据线具有交叠区域，进而可以保证有足够的交叠电容抵消数据线两侧像素电极侧向电容之间的差异，从而有效改善水平横纹缺陷。根据本发明的具体实施例，在第一方向上，第二段222的宽度可以为2μm。
根据本发明的实施例，在第二方向上，第二段222的长度之和，是基于侧向电容以及第二段222在第一方向上的宽度而确定的。具体的，第二段222与数据线10之间的交叠电容，等于数据线10两侧显示电极部210之间的侧向电容的差值，当像素电极的偏移距离确定之后，数据线10两侧显示电极部210的侧向电容的差值即可确定，进而第二段222与数据线10之间的交叠电容也可确定，根据交叠电容的计算公式，将像素电极偏移距离以及交叠电容的数值代入，即可得到第二段沿数据线延伸方向的长度值。
根据本发明的实施例，第二段222在第二方向上的长度之和可以由公式L＝Cpd侧单位·8πkd/ε计算得出，其中，Cpd侧单位为单位距离上数据线和像素电极之间的侧向电容，k为静电力常量，d为绝缘层(如图5中所示出的绝缘层600)的厚度，ε为绝缘层的介电常数。
根据本发明的实施例，参考图6，当像素电极200仅具有一个电容补偿组时，显示电极部210的两侧分别具有一个第二段222，在第二方向上，该第二段222的长度(如图中所示出的L’)即可根据该第二段222在第一方向上的宽度以及侧向电容确定。
根据本发明的实施例，参考图7，图7为像素电极发生偏移的情况，以像素电极仅具有一个电容补偿组且像素电极向右偏移为例：像素电极200A和200B均向右偏移，像素电极200B左下角电容补偿部的第二段222在数据线10所在平面上的正投影与数据线10具有交叠区域，像素电极200A右上角电容补偿部的第二段222在数据线10所在平面上的正投影与数据线10不存在交叠区域，也即是说，像素电极200B右上角电容补偿部的第二段222(图中未示出)在数据线10所在平面上的正投影与数据线10不存在交叠区域。
根据本发明的实施例，像素电极200B左侧与数据线10之间的侧向电容Cpd1’相对于像素电极200B未偏移时的侧向电容Cpd1减少了ΔCpd，即Cpd1’＝Cpd1-ΔCpd。像素电极200A右侧与数据线10之间的侧向电容Cpd2’相对于像素电极200B未偏移时的侧向电容Cpd2增加了ΔCpd，即Cpd2’＝Cpd2+ΔCpd。
根据本发明的实施例，参考图8，像素电极200向右偏移的距离可以为d2，像素电极200B的第二段222在数据线10所在平面上的正投影与数据线10的交叠区域为d2·L’的区域，令第二段222与数据线10之间的交叠电容等于2ΔCpd，即等于像素电极200B与像素电极200A侧向电容的差值(Cpd2’-Cpd1’＝(Cpd2+ΔCpd)-(Cpd1-ΔCpd)＝2ΔCpd，其中，像素电极未发生偏移时Cpd1＝Cpd2)。
根据本发明的实施例，补偿之后，像素电极200B左侧的侧向电容Cpd1”＝Cpd1’+2ΔCpd＝Cpd1+ΔCpd，像素电极200A右侧的侧向电容Cpd2”＝Cpd2’＝Cpd2+ΔCpd。由此，补偿之后，像素电极200B左侧的侧向电容与像素电极200A右侧的侧向电容相等，即Cpd1”＝Cpd1+ΔCpd＝Cpd2”＝Cpd2+ΔCpd，进而使得相邻两行像素电极之间不存在电压差，可以有效改善水平横纹缺陷。
根据本发明的实施例，当像素电极未发生偏移时，像素电极的第二段靠近显示电极部的一侧在数据线所在平面上的正投影，与数据线远离显示电极部的一侧重合，也即是说，像素电极的第二段与数据线之间的交叠电容为零，由于像素电极未发生偏移，数据线两侧像素电极侧向电容的差值也为零，即第二段与数据线之间的交叠电容，与数据线两侧像素电极侧向电容的差值相匹配。
关于像素电极电容补偿部的形状不受特别限制，只要其能够抵消因像素电极偏移导致的侧向电容差异，且不会与阵列基板上的其他元件发生短路、不会使数据线的电容增加过大而影响产品的充电率即可，本领域技术人员可以根据具体情况进行设计。例如，根据本发明的实施例，电容补偿部的横截面形状可以为L型以及T型的至少之一。由此，可以使电容补偿部具有合适的形状，使其与阵列基板上的其他元件在排布上相匹配，防止电容补偿部对像素电极的像素光效造成影响，以及防止数据线额外电容增加过大影响产品的充电率。
根据本发明的具体实施例，参考图1，像素电极200具有一个电容补偿组，两个电容补偿部220中，一个的横截面形状为L型，另一个的横截面形状为T型，显示电极部210的边缘为在一个顶角处具有缺口的四边形，两个电容补偿部220均靠近四边形中，与缺口相邻的顶角设置，其中，T型的电容补偿部220以及缺口沿第一方向分布，L型的电容补偿部220以及缺口沿第二方向分布。由此，可以进一步提高像素电极与其他元件在排布上的匹配性，使得像素电极具有较高的像素光效。也即是说，参考图7，T型的电容补偿部220位于像素电极200的左下角，L型的电容补偿部220位于像素电极200的右上角。
换句话说，由于像素电极200需要与数据线10相连(通过设置在缺口处的开关器件，如薄膜晶体管)，因此通常像素电极会具有一个缺口，用于设置开关器件并实现与数据线10的连接。而本领域技术人员能够理解的是，由于像素结构在阵列基板中均是阵列排布的，因此根据本发明实施例的像素结构应用于阵列基板中时，一个像素电极的缺口处，会与和其同横向(沿着第一方向)相邻的下一个像素电极的T型电容补偿部相邻。如前所述，为了实现数据线10和像素电极200的连接，在该位置处，不仅像素电极200会设置一个缺口，且数据线10也会向该处进行延伸，实现连接，而开关器件以及数据线延伸的方向，通常是黑矩阵设置的区域，不是该像素结构的有效发光区域。令T型的电容补偿部220以及缺口沿第一方向分布，一旦该像素电极朝向上一个像素电极的缺口方向发生偏移，则T型的电容补偿部220的第二段，将与上述设置有黑矩阵的区域重合，从而不会影响该像素结构的开口率。而如果该像素结构发生反方向的偏移，则该T型电容补偿部的第二段将与数据线10重叠，也不会影响像素结构的开口率。类似地，L型的电容补偿部在发生偏移时，也不会影响该像素结构的开口率：发生偏移后，L型补偿电容的第二段，将与数据线10重叠，或是偏移至两行像素之间的间隔区域中。显然，该区域同样不用于显示，因此电容补偿部即便发生偏移，也无需额外增大黑矩阵的面积，进而不会影响整个像素结构的开口率。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板包括前面描述的像素结构，由此，该阵列基板具有前面描述的像素结构的全部特征以及优点，在此不再赘述。总的来说，该阵列基板具有较高的生产良率，且应用该阵列基板的显示面板可以显著改善由像素电极偏移产生的水平横纹缺陷，使得该显示面板具有较高的显示品质。
根据本发明的实施例，参考图9，该阵列基板可以包括依次层叠设置的基板100、公共电极300、栅绝缘层400、有源层500、绝缘层600，数据线10设置在绝缘层600中，且位于有源层500远离栅绝缘层400的一侧，像素结构位于绝缘层600远离数据线10的一侧，像素结构为前面描述的像素结构。由此，该阵列基板具有较高的生产良率，且应用该阵列基板的显示面板可以显著改善由像素电极偏移产生的水平横纹缺陷，使得该显示面板具有较高的显示品质。
为了便于理解，下面对制备根据本发明实施例的阵列基板的方法进行简单说明：
根据本发明的实施例，参考图10，该方法包括：
S100：提供基板
根据本发明的实施例，在该步骤中，提供基板，以便后续步骤在该基板上形成数据线、栅线和像素电极。
S200：在基板上形成多条数据线和像素电极
根据本发明的实施例，在该步骤中，在基板上形成多条数据线、栅线和像素电极。根据本发明的实施例，数据线沿第二方向延伸，栅线沿第一方向延伸，栅线和数据线限定出像素单元，像素单元中形成有像素电极，形成的像素电极包括显示电极部和至少一个电容补偿组，每个电容补偿组包括两个电容补偿部，且显示电极部和电容补偿部是基于同一构图工艺形成的，其中，显示电极部在基板上的正投影位于相邻的两条数据线之间，同一个电容补偿组中的两个电容补偿部分别位于显示电极部的两侧，每个电容补偿部包括沿第一方向延伸并跨越数据线的第一段，以及沿第二方向延伸的第二段，且通过第一段与显示电极部相连，第二段与数据线之间的交叠电容，和显示电极部与相邻的两条数据线之间的侧向电容的差值相匹配。由此，利用简单的方法即可获得具有电容补偿部和显示电极部的像素电极，且具有上述结构的像素电极可以有效改善因像素电极偏移导致的水平横纹缺陷。
根据本发明的实施例，由于该像素电极具有电容补偿部，电容补偿部可以补偿因像素电极偏移导致的侧向电容差异，因此，在制作根据本发明实施例的像素电极的过程中，像素电极的对位精度可以适当降低，从而可以降低阵列基板的制作难度，提高阵列基板的生产良率。
关于形成显示电极部和电容补偿部的构图工艺的具体方式不受特别限制，只要可以形成具有上述作用的像素电极即可。例如，根据本发明的实施例，可以采用湿法刻蚀同步形成显示电极部和补偿电极部。
关于像素电极的电容补偿部的位置，前面已经进行了详细描述，在此不再赘述。例如，根据本发明的实施例，像素电极的电容补偿部在基板上的正投影位于黑矩阵在基板上的正投影范围内。由此，可在不影响像素光效的同时有效改善水平横纹缺陷。
根据本发明的实施例，在制作像素电极的过程中，令第二段沿第一方向的宽度为1.8-2.2μm。由此，可以保证第二段与数据线之间的交叠电容，能够抵消数据线与其两侧像素电极之间的侧向电容因像素电极偏移而产生的差值，从而保证在补偿后数据线两侧的像素电极侧向电容保持一致，进而有效改善水平横纹缺陷。
关于第一段的尺寸以及第二段沿第二方向的长度，前面已经进行了详细描述，在此不再赘述。例如，根据本发明的实施例，第一段沿第二方向的长度可以不小于5μm，具体的，可以为5μm；第一段跨越数据线的宽度可以根据像素电极未发生偏移时，显示电极部与数据线之间的距离和数据线的宽度而确定；第二段沿第二方向的长度可以基于侧向电容以及第二段沿第一方向的宽度确定。
关于形成的电容补偿部的形状不受特别限制，只要其能够抵消因像素电极偏移导致的侧向电容差异，且不会与阵列基板上的其他元件发生短路、不会使数据线的电容增加过大而影响产品的充电率即可，本领域技术人员可以根据具体情况进行设计。例如，根据本发明的实施例，电容补偿部的横截面形状可以为L型以及T型的至少之一。由此，可以使电容补偿部具有合适的形状，使其与阵列基板上的其他元件在排布上相匹配，以及防止数据线额外电容增加过大影响产品的充电率。
在本发明的另一方面，本发明提出了一种显示面板。根据本发明的实施例，该显示面板包括前面描述的阵列基板，由此，该显示面板具有前面描述的阵列基板的全部特征以及优点，在此不再赘述。总的来说，该显示面板具有较高的显示品质以及较高的生产良率。
下面通过具体的实施例对本发明的方案进行说明，需要说明的是，下面的实施例仅用于说明本发明，而不应视为限定本发明的范围。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。
实施例1
以某55UHD产品为例，设计像素电极第二段的长度L＝25μm(根据前期像素模拟数据经公式计算得出)，第二段的宽度d1＝2μm，第一段的长度L1＝5μm，用Techwiz软件对像素电极进行电容模拟，结果如下：
根据上表可知，当像素电极的偏移距离为0.8μm时，采用现有技术设计的像素电极的跳变电压ΔVp为59.9mV，则相邻两行像素电极之间的电压差2ΔVp为119.8mV，对应该电压差值显示为10个灰阶(L127灰阶附近为12mV/灰阶)，以8个灰阶为基准，上述像素电极会出现水平横纹缺陷。
而本实施例的像素电极的偏移距离为1.2μm时，像素电极的跳变电压ΔVp为35.8mV，则相邻两行像素电极之间的电压差2ΔVp为71.6mV，对应该电压差值显示为6个灰阶，仍无水平横纹缺陷产生。
通过上述模拟数据可知，采用侧向电容补偿设计的像素电极可在较大程度上改善水平横纹缺陷的发生。
需要说明的是，由于像素电极的结构不规则，因此，像素电极与其相邻的两条数据线之间的距离并不是严格相等，因此，当像素电极偏移距离为0时，像素电极的跳变电压ΔVp为5.96mV，并不为0。
对本实施例的产品进行充电率测试，本实施例数据线的电容增加了36pF，产品的充电率为96.2％，如前所述，目前以充电率大于90％为设计基准，因此，本实施例的像素电极对产品充电率影响很小，该产品具有良好的充电率以及较高的显示品质。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种像素结构，其特征在于，包括：
沿第一方向延伸的栅线；
沿第二方向延伸的数据线，所述栅线和所述数据线限定出像素单元；和
像素电极，所述像素电极包括显示电极部和至少一个电容补偿组，每个所述电容补偿组包括一对电容补偿部，所述显示电极部位于所述像素单元中，同一个所述电容补偿组中的两个所述电容补偿部分别位于所述显示电极部的两侧，且每个所述电容补偿部均包括彼此相连的第一段以及第二段，所述第一段沿所述第一方向延伸并跨越所述数据线，与所述显示电极部直接连接，所述第二段沿所述第二方向延伸。
2.根据权利要求1所述的像素结构，其特征在于，在所述第一方向上，位于所述显示电极部两侧的所述第二段之间的距离等于所述像素单元的宽度与两条所述数据线的宽度之和；并且
对于同一像素电极，位于所述显示电极部一侧的所述第二段沿所述第二方向的长度之和等于位于所述显示电极部另一侧的所述第二段沿所述第二方向的长度之和。
3.根据权利要求1所述的像素结构，其特征在于，所述电容补偿部在所述数据线所在平面上的正投影位于黑矩阵在所述数据线所在平面上的正投影范围内。
4.根据权利要求3所述的像素结构，其特征在于，在所述第二方向上，所述第一段的长度不小于5μm。
5.根据权利要求3所述的像素结构，其特征在于，在所述第一方向上，所述第二段的宽度为1.8-2.2μm。
6.根据权利要求1所述的像素结构，其特征在于，在所述第二方向上，所述第二段的长度之和为L，L＝Cpd侧单位·8πkd/ε，
其中，Cpd侧单位为单位距离上数据线和像素电极之间的侧向电容，k为静电力常量，d为绝缘层的厚度，ε为绝缘层的介电常数。
7.根据权利要求1所述的像素结构，其特征在于，所述电容补偿部的横截面形状为L型以及T型的至少之一。
8.根据权利要求7所述的像素结构，其特征在于，所述像素电极包括一个所述电容补偿组，所述电容补偿组中的一个所述电容补偿部的横截面形状为L型，另一个所述补偿电容部的横截面形状为T型，
所述显示电极部的边缘为在一个顶角处具有缺口的四边形，两个所述电容补偿部均靠近所述四边形中，与所述缺口相邻的顶角设置，
其中，T型的所述电容补偿部以及所述缺口沿所述第一方向分布，L型的所述电容补偿部以及所述缺口沿所述第二方向分布。
9.一种阵列基板，其特征在于，包括权利要求1-8任一项所述的像素结构。
10.一种显示面板，其特征在于，包括权利要求9所述的阵列基板。
CN201811173390.7A 2018-10-09 2018-10-09 像素结构、阵列基板、显示面板 Active CN109188813B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811173390.7A CN109188813B (zh) 2018-10-09 2018-10-09 像素结构、阵列基板、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811173390.7A CN109188813B (zh) 2018-10-09 2018-10-09 像素结构、阵列基板、显示面板

Publications (2)

Publication Number Publication Date
CN109188813A true CN109188813A (zh) 2019-01-11
CN109188813B CN109188813B (zh) 2021-11-12

Family

ID=64947516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811173390.7A Active CN109188813B (zh) 2018-10-09 2018-10-09 像素结构、阵列基板、显示面板

Country Status (1)

Country Link
CN (1) CN109188813B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110174787A (zh) * 2019-05-06 2019-08-27 惠科股份有限公司 阵列基板及其制作方法和显示装置
CN111090203A (zh) * 2020-03-22 2020-05-01 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN111128025A (zh) * 2019-12-30 2020-05-08 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN111522180A (zh) * 2019-02-01 2020-08-11 三星显示有限公司 显示设备
US20220308412A1 (en) * 2020-09-17 2022-09-29 Hefei Boe Display Technology Co., Ltd. Display substrate, display panel and display device
US11971620B2 (en) 2021-01-13 2024-04-30 Wuhan Boe Optoelectronics Technology Co., Ltd. Display panel and electronic device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591099A (zh) * 2003-08-29 2005-03-09 株式会社日立显示器 液晶显示装置
TW200641441A (en) * 2005-05-27 2006-12-01 Innolux Display Corp A liquid crystal display
WO2007119268A1 (ja) * 2006-03-20 2007-10-25 Sharp Kabushiki Kaisha 液晶表示装置
US20090046233A1 (en) * 2007-08-14 2009-02-19 Samsung Electronics Co., Ltd Thin film transistor array substrate and liquid crystal display panel having the same
CN101598872A (zh) * 2008-06-04 2009-12-09 群康科技(深圳)有限公司 液晶显示面板
US20100157230A1 (en) * 2008-12-19 2010-06-24 Cho Suk-Ho Liquid crystal display device and method for manufacturing the same
WO2011078173A1 (ja) * 2009-12-25 2011-06-30 シャープ株式会社 液晶表示装置
CN102236222A (zh) * 2010-04-23 2011-11-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN104317121A (zh) * 2014-10-10 2015-01-28 上海中航光电子有限公司 像素结构、阵列基板、显示面板和显示装置及其驱动方法
CN105446030A (zh) * 2014-09-01 2016-03-30 群创光电股份有限公司 液晶显示面板
CN105842946A (zh) * 2015-02-04 2016-08-10 三星显示有限公司 液晶显示设备
CN107807483A (zh) * 2017-09-25 2018-03-16 友达光电股份有限公司 像素结构

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591099A (zh) * 2003-08-29 2005-03-09 株式会社日立显示器 液晶显示装置
TW200641441A (en) * 2005-05-27 2006-12-01 Innolux Display Corp A liquid crystal display
WO2007119268A1 (ja) * 2006-03-20 2007-10-25 Sharp Kabushiki Kaisha 液晶表示装置
US20090046233A1 (en) * 2007-08-14 2009-02-19 Samsung Electronics Co., Ltd Thin film transistor array substrate and liquid crystal display panel having the same
CN101598872A (zh) * 2008-06-04 2009-12-09 群康科技(深圳)有限公司 液晶显示面板
US20100157230A1 (en) * 2008-12-19 2010-06-24 Cho Suk-Ho Liquid crystal display device and method for manufacturing the same
WO2011078173A1 (ja) * 2009-12-25 2011-06-30 シャープ株式会社 液晶表示装置
CN102236222A (zh) * 2010-04-23 2011-11-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN105446030A (zh) * 2014-09-01 2016-03-30 群创光电股份有限公司 液晶显示面板
CN104317121A (zh) * 2014-10-10 2015-01-28 上海中航光电子有限公司 像素结构、阵列基板、显示面板和显示装置及其驱动方法
CN105842946A (zh) * 2015-02-04 2016-08-10 三星显示有限公司 液晶显示设备
CN107807483A (zh) * 2017-09-25 2018-03-16 友达光电股份有限公司 像素结构

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111522180A (zh) * 2019-02-01 2020-08-11 三星显示有限公司 显示设备
CN111522180B (zh) * 2019-02-01 2024-04-19 三星显示有限公司 显示设备
CN110174787A (zh) * 2019-05-06 2019-08-27 惠科股份有限公司 阵列基板及其制作方法和显示装置
CN110174787B (zh) * 2019-05-06 2021-11-30 惠科股份有限公司 阵列基板及其制作方法和显示装置
CN111128025A (zh) * 2019-12-30 2020-05-08 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN111090203A (zh) * 2020-03-22 2020-05-01 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
US11422420B2 (en) 2020-03-22 2022-08-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and display panel
US20220308412A1 (en) * 2020-09-17 2022-09-29 Hefei Boe Display Technology Co., Ltd. Display substrate, display panel and display device
US11768412B2 (en) * 2020-09-17 2023-09-26 Hefei Boe Display Technology Co., Ltd. Display substrate, display panel and display device
US11971620B2 (en) 2021-01-13 2024-04-30 Wuhan Boe Optoelectronics Technology Co., Ltd. Display panel and electronic device

Also Published As

Publication number Publication date
CN109188813B (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
CN109188813A (zh) 像素结构、阵列基板、显示面板
US11609460B2 (en) Liquid crystal display and panel therefor
JP5517757B2 (ja) 液晶表示装置
KR101133761B1 (ko) 액정 표시 장치
US8378354B2 (en) Liquid crystal display panel for common voltage compensation and manufacturing method of the same
JP2008122969A (ja) Ｔｆｔ―ｌｃｄアレイ基板及びその製造方法
TWI287132B (en) A liquid crystal display having reduced flicker
US9632376B2 (en) Liquid crystal display device including switching element with floating terminal
TW550431B (en) TFT-LCD device having a reduced feed-through voltage
KR20090088729A (ko) 표시 장치
US9201263B2 (en) Liquid crystal display and liquid crystal display panel
US10684516B2 (en) Liquid crystal display
WO2018214759A1 (zh) 一种曲面显示装置及其制作方法
US8451393B2 (en) Liquid crystal display
WO2018120543A1 (zh) 像素结构的制造方法
KR20060118208A (ko) 박막 트랜지스터 표시판
CN110308600A (zh) 阵列基板、显示面板和显示装置
US9373647B2 (en) Thin film transistor array panel and liquid crystal display including the same
KR20200127073A (ko) 표시 장치
CN104749832B (zh) 液晶显示元件
CN104330933A (zh) 阵列基板及显示器件
KR101230300B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20130032755A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
CN117234010A (zh) 一种显示基板、显示面板及显示装置
KR20070021473A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant