CN111488310B - 一种Soc系统中分组算法功能扩展适配结构及方法 - Google Patents

一种Soc系统中分组算法功能扩展适配结构及方法 Download PDF

Info

Publication number
CN111488310B
CN111488310B CN202010220902.1A CN202010220902A CN111488310B CN 111488310 B CN111488310 B CN 111488310B CN 202010220902 A CN202010220902 A CN 202010220902A CN 111488310 B CN111488310 B CN 111488310B
Authority
CN
China
Prior art keywords
module
data
algorithm
mode
management module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010220902.1A
Other languages
English (en)
Other versions
CN111488310A (zh
Inventor
马志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN202010220902.1A priority Critical patent/CN111488310B/zh
Publication of CN111488310A publication Critical patent/CN111488310A/zh
Application granted granted Critical
Publication of CN111488310B publication Critical patent/CN111488310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

对于传统分组算法，如国际算法DES、AES或国密算法SM4等，在不同安全等级的应用中，要求对算法提供的运算模式，如ECB/CBC/CFB/OFB和分组长度要求存在不同。而算法核本身对算法的解释及要求只针对最为基础模式的加解密，且硬件开发者依照算法要求进行算法开发初期，往往只针对要求进行最基础模式的加解密运算。对与不同模式及不同分组长度的运算功能在Soc系统中的适配及扩展需要额外补充。本发明提供一种Soc系统中分组算法功能扩展适配结构及方法，可有效解决上述问题，不同算法之间只需切换调整算法核，即可在相同Soc系统中快速进行不同分组算法的不同运算模式功能的扩展和适配。

Description

一种Soc系统中分组算法功能扩展适配结构及方法
技术领域
本发明属于集成电路芯片的设计领域，具体涉及分组算法在Soc系统中的功能扩展及适配方法。
背景技术
对称算法，如国际算法DES、AES和国密算法SM4等，在对应用存在安全要求的芯片中广泛使用，可提供不同类型的数据加解密功能。
算法发布及提供机构，针对算法内部关键运算提供明确和具体说明，可对算法的软硬件开发和实现提供较为明确和具体的指导。而对于分组算法，应用中往往对运算有更多的需求，如模式扩展，支持ECB/CBC/CFB/OFB等模式，提供带有传输单元功能的运算等。而对于这些功能扩展，算法发布及提供机构并不会随算法一并给出具体的要求，开发者对于相同或不同Soc系统中对与算法核开发之外，若要满足功能扩展要求，则需进行功能扩展电路的开发。而对于此部分功能，不同算法不同Soc系统中的可能存在不同，无法对绝大多数分组算法的功能扩展和适配统一适用。
本发明中的分组算法功能扩展和适配方法，采用多种功能扩展适配结构，可有效解决该问题。
发明内容
本发明的目的，提供一种Soc系统中分组算法功能扩展适配方法，实现多种分组算法在Soc系统中的多种功能扩展和适配。
本发明提出的Soc系统中分组算法功能扩展适配方法中，分不同模块完成系统适配及功能扩展。包括总线接口管理模块、DMA接口管理模块、模式解析重组模块、DATA选择控制模块、IV选择控制模块和传输单元管理模块。总线接口管理模块实现标准AMBA总结接口时序及与所要实现算法中结合安全和功能要求的相关寄存器的配置和结果读取。DMA接口管理模块实现标准DMA Slave设备接口时序与功能，与总线接口管理模块连接。模式解析重组模块，由总线接口管理模块输出的操作类型指示信号(ECB/CBC/CFB/OFB)、加解密操作模式判别信号作为输入，对其进行解析，并对解析结果进行重组，输出供DATA选择控制模块、IV选择控制模块和传输单元管理模块进行DATA、IV和传输单元管理的选择控制信号。DATA选择控制模块，对输入算法核作为进行运算的数据进行选择控制，选择范围包括总线接口管理模块输出的原始DATA、传输单元管理进行管理后的DATA和IV选择控制模块输出的选择后的IV，使用模式解析重组模块输出的重组后的选择控制信号进行选择。IV选择控制模块，对输入至DATA选择控制模块作为算法核运算数据的备选数据的信号进行选择，选择范围包括总线接口模块输出的原始IV、传输单元管理模块进行管理后的IV和算法核输出的DATA，使用模式解析重组模块输出的重组后的选择控制信号进行选择。传输单元管理模块，对总线管理模块输出的原始DATA、原始IV和算法核输出的DATA根据模式解析重组模块③输出的模式判别信号和总线管理模块输出的传输单元参数进行管理。管理方式为根据模式解析重组模块输出的模式判别信号判断当前操作是否支持传输单元功能，根据总线管理模块输出的传输单元参数判断传输单元长度，依据是否支持传输单元功能和传输单元长度对原始DATA、原始IV和算法核输出的DATA进行移位更新管理。将管理后DATA和管理后IV作为DATA选择控制模块和IV选择控制模块的输入进行输出，并依据是否支持传输单元功能和传输单元长度判断全部运算是否完成，将判断选择后的数据以完成运算DATA的形式输出至总线管理模块。
本发明提出的Soc系统中分组算法功能扩展适配方法中的各个模块，分别完成各自模块专属功能并与其功能耦合模块进行交互。总线接口管理模块提供与SoC系统中总线交互接口，主要完成对算法参数配置的接口的管理。Soc系统中多使用DMA功能，DMA接口管理模块提供与系统中DMA管理模块接口的管理功能。模式解析重组模块对系统配置的运算模式进行解析并按其他模块需求进行重组输出。DATA选择控制模块对最终输入算法核进行运算的数据进行选择。IV选择模块根据当前运算模式对最终即将用作运算中IV的信号进行选择。传输单元管理模块，根据运算模式及传输单元控制参数，对DATA、IV和运算结果进行传输单元控制和管理。
结合本发明的具体实施方式和附图可以更好更全面的了解本发明的方法。
附图说明
图1是分组算法功能扩展和适配结构框图
图2是功能扩展和适配工作示意图
具体实施方式
以下结合说明书附图对本发明的具体实施方式进行详细说明
如图1所示为本发明分组算法功能扩展和适配结构框图，由总线接口管理模块、DMA接口管理模块、模式解析重组模块、DATA选择控制模块、IV选择控制模块和传输单元控制模块组成。
由于本发明旨在将分组算法适配嵌入Soc系统中并进行功能扩展，故总线接口管理模块负责与Soc系统总线对接，提供标准总线接口及Soc系统可通过总线接口进行配置管理的特殊功能寄存器。SoC系统通过总线接口访问总线接口管理模块，对其中特殊功能寄存器进行访问，通过对寄存器的访问，可配置选择分组算法运算的相关参数：运算模式(加密/解密)、操作模式(ECB/CBC/CFB/OFB)、分组长度及传输单元控制参数。并将SoC系统通过总线接口配置的参数向后续其他功能扩展适配模块输出传递。
DMA接口管理模块，提供与SoC系统中DMA管理控制单元接口连接电路，并与总线接口管理模块交互，共享总线接口管理模块提供的与SoC总线系统连接的接口资源。
模式解析重组模块，承接总线接口管理模块输出的由SoC系统通过系统总线配置的算法运算模式和操作模式参数。根据DATA选择控制模块、IV选择控制模块和传输单元管理模块中对各自数据选择处理功能中选择信号的功能要求，模式解析重组模块对运算模式和操作模式解析后重新组合输出。
DATA选择控制模块，选择最终用作输入至算法核中进行运算的数据进行输出。选择信号来自模式解析重组模块，选择数据来源来自原始数据、经传输单元管理后的数据和经IV选择模块选择后的IV。
IV选择模块，选择根据当前操作模式最终用作运算中IV的数据进行输出。选择信号来自模式解析重组模块，选择数据来源来自原始IV和经传输单元管理后的IV。
传输单元管理模块，根据SoC系统通过总线接口管理模块配置的传输单元管理参数及运算和操作模式，对运算需要的DATA和IV进行传输单元管理并进行输出。并根据传输单元管理参数及运算和操作模式对最终的运算结果进行管理和输出。
图2为本发明中的分组算法功能扩展和适配的工作示意图。
操作1：根据解析重组模块输出的模式判别信号判断当前操作模式(ECB/CBC/CFB/OFB)和运算操作(加密/解密)；
操作2：模式解析重组模块输出的传出单元控制参数判断当前操作是否包含传输单元控制；
操作3：根据操作2判断，若不包含传输单元操作，则根据操作模式判别结果对DATA和IV进行选择；
操作4：根据操作模式判断当前全部运算是否完成，若未完成，继续操作3；若完成，根据操作模式判别选择数据作为运算完成DATA输出；
操作5：若在操作3中判断当前操作包含传输单元控制，则根据传输单元控制参数对DATA和IV进行传输单元控制管理，并对管理结果以管理后DATA和管理后IV进行输出；
操作6：根据操作模式及传出单元控制参数判断全部运算是否完成，若未完成，重复操作5；若完成，根据操作模式判别选择数据作为运算完成DATA输出。
本发明的重点是提供一种分组算法在SoC系统中适配及功能扩展的结构，实现将不同分组算法在SoC系统中进行适配及多种功能扩展的目的，有效解决分组算法在SoC系统中的开发问题。

Claims (9)

1.一种SoC系统分组算法功能扩展适配结构，主要包括总线接口管理模块、DMA接口管理模块和功能适配扩展模块，其特征在于，所述总线接口管理模块提供系统配置算法相关参数的接口及与DMA接口管理模块传输相关接口，并将配置的参数向功能适配扩展模块进行传递；所述功能适配扩展模块，包括模式解析重组模块、DATA选择控制模块、IV选择控制模块和传输单元管理模块，所述模式解析重组模块对重组后信号输出供DATA选择控制模块、IV选择控制模块和传输单元管理模块进行DATA和IV的管理。
2.如权利要求1所述的一种SoC系统分组算法功能扩展适配结构，其特征在于，所述总线接口管理模块提供传统SoC系统总线接口的管理处理功能，同时还支持对分组算法中加解密、运算模式分组长度以及传输单元控制参数这些参数的配置功能。
3.如权利要求1所述的一种SoC系统分组算法功能扩展适配结构，其特征在于，所述DMA接口管理模块，提供与SoC系统中传统总线对接接口管理及与DMA功能适配的接口管理功能。
4.如权利要求1所述的一种SoC系统分组算法功能扩展适配结构，其特征在于，所述模式解析重组模块，负责对总线接口管理模块所输出的加解密选择控制信号、及模式选择信号进行解析，并重组，输出满足功能扩展适配处理需求的模式判别信号。
5.如权利要求1所述的一种SoC系统分组算法功能扩展适配结构，其特征在于，所述功能适配扩展模块中的DATA选择控制模块、IV选择控制模块和传输单元管理模块的模式判别信号均来自模式解析重组模块对总线接口管理模块所输出的加解密选择控制信号及模式选择信号进行解析重组后输出的模式判别信号。
6.如权利要求1所述的一种SoC系统分组算法功能扩展适配结构，其特征在于，所述DATA选择控制模块，负责完成对总线接口管理模块输出的原始DATA、传输单元管理模块输出的传输单元管理后DATA及IV选择控制模块输出的IV根据模式解析重组模块输出的模式判别信号进行选择，并将选择后的信号作为算法核数据输入进行输出。
7.如权利要求1所述的一种SoC系统分组算法功能扩展适配结构，其特征在于，所述IV选择控制模块，对总线接口管理模块输出的原始IV、传输单元管理模块输出的管理后IV以及算法核输出的DATA根据模式解析重组模块输出的模式判别信号进行选择，并将选择后的信号作为DATA选择控制模块待选择的输入信号进行输出。
8.如权利要求1所述的一种SoC系统分组算法功能扩展适配结构，其特征在于，所述传输单元管理模块，对总线接口管理模块输出的原始DATA、原始IV和算法核输出的DATA根据模式解析重组模块输出的模式判别信号和总线接口管理模块输出的传输单元参数进行管理，将管理后DATA和管理后IV作为DATA选择控制模块和IV选择控制模块的输入进行输出，并将管理后和选择后的数据以完成运算DATA的形式输出至总线管理模块，作为总线接口管理模块中与系统总线接口输出的完成按照配置参数进行运算的数据。
9.一种SoC系统分组算法功能扩展适配方法，基于权利要求1至8所述的一种SoC系统分组算法功能扩展适配结构，主要包括以下操作：
操作1：根据解析重组模块输出的模式判别信号判断当前操作模式和运算操作；
操作2：模式解析重组模块输出的传出单元控制参数判断当前操作是否包含传输单元控制；
操作3：根据操作2判断，若不包含传输单元操作，则根据操作模式判别结果对DATA和IV进行选择；
操作4：根据操作模式判断当前全部运算是否完成，若未完成，继续操作3；若完成，根据操作模式判别选择数据作为运算完成DATA输出；
操作5：若在操作3中判断当前操作包含传输单元控制，则根据传输单元控制参数对DATA和IV进行传输单元控制管理，并对管理结果以管理后DATA和管理后IV进行输出；
操作6：根据操作模式及传出单元控制参数判断全部运算是否完成，若未完成，重复操作5；若完成，根据操作模式判别选择数据作为运算完成DATA输出。
CN202010220902.1A 2020-03-26 2020-03-26 一种Soc系统中分组算法功能扩展适配结构及方法 Active CN111488310B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010220902.1A CN111488310B (zh) 2020-03-26 2020-03-26 一种Soc系统中分组算法功能扩展适配结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010220902.1A CN111488310B (zh) 2020-03-26 2020-03-26 一种Soc系统中分组算法功能扩展适配结构及方法

Publications (2)

Publication Number Publication Date
CN111488310A CN111488310A (zh) 2020-08-04
CN111488310B true CN111488310B (zh) 2023-07-07

Family

ID=71812539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010220902.1A Active CN111488310B (zh) 2020-03-26 2020-03-26 一种Soc系统中分组算法功能扩展适配结构及方法

Country Status (1)

Country Link
CN (1) CN111488310B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2301480A1 (en) * 2000-03-21 2001-09-21 Aneesh Dalvi Broadband wireless modem
CN101383954A (zh) * 2007-09-06 2009-03-11 北京中电华大电子设计有限责任公司 一种支持多种音视频标准的媒体处理芯片的实现方法
CN105871894A (zh) * 2016-05-17 2016-08-17 华南理工大学 一种具有加密解密功能的iec61850通信规约转换soc芯片及实现方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10523585B2 (en) * 2014-12-19 2019-12-31 Amazon Technologies, Inc. System on a chip comprising multiple compute sub-systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2301480A1 (en) * 2000-03-21 2001-09-21 Aneesh Dalvi Broadband wireless modem
CN101383954A (zh) * 2007-09-06 2009-03-11 北京中电华大电子设计有限责任公司 一种支持多种音视频标准的媒体处理芯片的实现方法
CN105871894A (zh) * 2016-05-17 2016-08-17 华南理工大学 一种具有加密解密功能的iec61850通信规约转换soc芯片及实现方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高性能多媒体SoC分组访存调度算法;张广飞 等;《计算机辅助设计与图形学学报》;第23卷(第9期);第1585-1592页 *

Also Published As

Publication number Publication date
CN111488310A (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
WO2021129689A1 (zh) 数据位宽转换方法和装置
CN109902053A (zh) 一种基于双控制器的spi通信方法、终端设备及存储介质
CN108255776B (zh) 一种兼容apb总线的i3c主设备、主从系统及通信方法
US20230281385A1 (en) Fpga-based fast protocol decoding method, apparatus, and device
WO2018040016A1 (zh) 一种协议转换器及协议转换方法
Bloem et al. Parameterized synthesis case study: AMBA AHB (extended version)
US8161435B2 (en) Reset mechanism conversion
CN111078614A (zh) 一种基于fpga的功能模块
CN111488310B (zh) 一种Soc系统中分组算法功能扩展适配结构及方法
CN111666248A (zh) 基于fpga的rs422串口通讯控制系统及方法
US8171259B2 (en) Multi-cluster dynamic reconfigurable circuit for context valid processing of data by clearing received data with added context change indicative signal
CN102110066B (zh) 一种税控加密卡的控制方法
Laddha et al. Implementation of serial communication using UART with configurable baud rate
CN111506461B (zh) 一种基于总线、用于测试的反压模块及其实现方法
US7590146B2 (en) Information processing unit
Katagiri et al. Hardware implementation of communication protocols modeled by concurrent EFSMs with multi-way synchronization
CN115134427B (zh) 通信协议协调方法、装置、计算机设备和存储介质
CN110427206A (zh) 一种基于zynq的算法动态更新方法
IT201900002961A1 (it) Sistema di elaborazione, corrispondente apparato e corrispondente procedimento
CN106326172B (zh) 一种APB总线slave接口扩展电路及其使用方法
CN103559159A (zh) 一种信息处理方法以及电子设备
CN108228517A (zh) I3c电路设备、系统及通信方法
KR20230062649A (ko) 디지털 화폐용 계산 장치 및 계산 시스템
US20140281759A1 (en) Bus protocol checker, system on chip including the same, bus protocol checking method
CN105915286A (zh) 数据分流方法及分流器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant