CN111477630A - 非易失性存储器装置及其制造方法 - Google Patents

非易失性存储器装置及其制造方法 Download PDF

Info

Publication number
CN111477630A
CN111477630A CN201910991281.4A CN201910991281A CN111477630A CN 111477630 A CN111477630 A CN 111477630A CN 201910991281 A CN201910991281 A CN 201910991281A CN 111477630 A CN111477630 A CN 111477630A
Authority
CN
China
Prior art keywords
material layer
layer
charge blocking
oxidized
blocking layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910991281.4A
Other languages
English (en)
Other versions
CN111477630B (zh
Inventor
吴镇镐
李修炫
权日荣
权兑烘
宾真昈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111477630A publication Critical patent/CN111477630A/zh
Application granted granted Critical
Publication of CN111477630B publication Critical patent/CN111477630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

非易失性存储器装置及其制造方法。一种用于制造三维(3D)非易失性存储器(NVM)装置的方法包括：形成包括交替层叠的多个第一材料层和多个层间绝缘层的层叠结构；形成穿透层叠结构的至少一个沟道孔；沿着至少一个沟道孔形成第二材料层；修整第二材料层的表面；对整个经修整的第二材料层进行氧化以形成电荷阻挡层的至少一部分；以及在电荷阻挡层上形成电荷储存层和隧道绝缘层。

Description

非易失性存储器装置及其制造方法
技术领域
本发明的示例性实施方式涉及NVM装置及其制造方法，更具体地，涉及包括层叠结构的NVM装置及其制造方法，其中，在该层叠结构中，多个存储器单元沿着在垂直方向延伸的沟道层叠。
背景技术
已经开发出例如NAND型闪存的NVM装置，在NVM装置中，即使切断电力供应也可以保持所存储的数据。
最近，随着在半导体基板上形成单层的存储器单元的二维NVM装置的集成度的提高达到极限，提出了各种三维(3D)非易失性存储器(NVM)装置，其中，存储器单元层叠在半导体基板上的多个层中。因此，3D NVM装置相对较新，正在进行大量研究以进一步改进它们的结构、性能特性、可靠性、及制造方法。
发明内容
本发明的各种实施方式涉及能够改善存储器单元的特性、确保存储器单元的一致性、并增加集成度的3D NVM装置及其制造方法。
根据本发明的一方面，提供了一种用于制造NVM装置的方法，该方法包括：形成包括交替层叠的多个第一材料层和多个层间绝缘层的层叠结构；形成穿透层叠结构的至少一个沟道孔；沿着至少一个沟道孔形成第二材料层；修整第二材料层的表面；氧化整个经修整的第二材料层，以形成电荷阻挡层的至少一部分；以及在电荷阻挡层上形成电荷储存层和隧道绝缘层。
经修整的第二材料层包括不同厚度的至少一个第一部分和至少一个第二部分，其中，在经修整的第二材料层的氧化期间，第一材料层的一部分被氧化，并且其中，第一材料层的被氧化的部分与经氧化的第二材料层一起形成电荷阻挡层。第一材料层和第二材料层中的每一个包括含硅材料。第一材料层和第二材料层中的每一个包括硅氮化物。第一材料层和第二材料层由相同的材料形成，并且其中，第一材料层的被氧化的部分与经氧化的第二材料层由相同的材料形成。第一材料层和第二材料层由彼此不同的材料形成，并且其中，第一材料层的被氧化的部分与经氧化的第二材料层由相同的材料形成。第一材料层和第二材料层由彼此不同的材料形成，并且其中，第一材料层的被氧化的部分与经氧化的第二材料层由彼此不同的材料形成。第二材料层的表面的至少一部分被形成角度，并且修整被执行，使得第二材料层的表面的成角部分(angled portion)被去除。修整是使用湿化学法执行的。沟道孔的平面形状在预定高度处具有成角部分，并且沿着沟道孔形成的第二材料层在与沟道孔在预定高度处的成角部分对应的部分被形成角度。该方法还包括：形成填充其中形成有电荷储存层和隧道绝缘层的沟道孔的沟道柱；在形成沟道柱后形成狭缝；去除通过狭缝露出的第一材料层；以及用导电材料填充第一材料层被去除的空间以形成栅极。第一材料层包括用于形成栅极的导电材料。第一材料层的氧化物具有绝缘特性，第二材料层的氧化物具有绝缘特性。
根据本发明的另一方面，提供了一种用于制造NVM装置的方法，该方法包括：形成包括交替层叠的多个第一材料层和多个层间绝缘层的层叠结构；形成穿透层叠结构的至少一个沟道孔；沿着至少一个沟道孔的内侧表面形成第二材料层；修整第二材料层，以形成不同厚度的多个交替的第一部分和第二部分；以及氧化经修整的第二材料层，以形成电荷阻挡层，该电荷阻挡层包括经氧化的第二材料层和相应第一材料层的在经修整的第二材料层被氧化的同时被氧化的相应部分。
根据本发明的另一方面，提供了一种NVM装置，该NVM装置可以包括：层叠结构，包括交替层叠的多个栅极层和多个层间绝缘层；穿透层叠结构的沟道柱；以及隧道绝缘层、电荷储存层、以及第一电荷阻挡层，插置在沟道柱和层叠结构之间并从更靠近沟道柱的一侧布置，第一电荷阻挡层包括具有相对较厚的厚度的第一部分和具有相对较薄的厚度的第二部分；以及第二电荷阻挡层，插置在第一电荷阻挡层和栅极层之间，以接触第二部分。
第二电荷阻挡层不存在于第一部分和栅极层之间。第一电荷阻挡层包括面向层叠结构的外侧壁和位于外侧壁相对的位置的内侧壁，并且其中，外侧壁包括成角部分，内侧壁不包括成角部分。第一电荷阻挡层和第二电荷阻挡层的厚度和是恒定的。第一电荷阻挡层和第二电荷阻挡层中的每一个都包括绝缘氧化物。第一电荷阻挡层和第二电荷阻挡层包括相同的材料。第一电荷阻挡层和第二电荷阻挡层包括彼此不同的材料。
在本发明的又一方面，提供了一种系统，该系统包括：存储器装置，用于存储数据；主机，存取存储器装置中存储的数据；以及控制器，用于响应于主机在主机和存储器装置之间的请求而控制存储器装置，其中，存储器装置包括：层叠结构，形成为包括交替层叠的多个栅极层和多个层间绝缘层；穿透层叠结构的沟道柱；隧道绝缘层、电荷储存层、以及第一电荷阻挡层，插置在沟道柱和层叠结构之间并且从更靠近沟道柱的一侧布置，第一电荷阻挡层包括具有相对较厚的厚度的第一部分和具有相对较薄的厚度的第二部分；以及第二电荷阻挡层，插置在第一电荷阻挡层和栅极层之间以接触第二部分。
结合以下附图，从下面的优选实施方式的详细描述将更好地理解本发明的这些和其他特征和优点。
附图说明
图1A是示出根据本发明的实施方式的NVM装置的电路图。
图1B是示出图1A的NVM装置的立体图。
图1C是图1B的部分A的放大视图。
图2是用于说明在NVM装置的制造期间可能出现的问题的视图。
图3A至10B是说明根据本公开的实施方式的制造NVM装置的方法的图示。
图11是根据本发明的实施方式的用于实现存储器装置的数据处理系统的配置图示的示例。
具体实施方式
下面将参照附图更详细地描述各种实施方式。然而，本发明可以实现为各种形式，而不应该被理解为局限于本文给出的实施方式。相反，这些实施方式被提供以使得本公开将是透彻且完整的，且将向本领域技术人员完全地传递本发明的范围。贯穿本公开，相似的参考标号贯穿各种附图和本发明的各种实施方式指代相似的部件。
附图不一定是按比例的，并且在一些情况下，可能放大了比例以便清楚地示出实施方式的特征。当第一层被表述为在第二层上或者在基板上时，其不仅指代第一层直接形成在第二层或基板上的情况而且指代第三层存在于第一层与第二层或基板之间的情况。
除非上下文清楚地示出相反的情况，否则本文使用的单数形式也旨在包括复数形式。
图1A是示出根据本公开的实施方式的NVM装置的电路图，图1B是示出图1A的NVM装置的立体图，并且图1C是图1B的部分A的放大视图。
参照图1A，根据本实施方式的NVM装置可以包括多个串ST、多条位线BL、多条字线WL、多条漏极选择线DSL、多条源极选择线SSL、以及公共源极线CSL。串ST的数目、位线BL的数目、字线WL的数目、漏极选择线DSL的数目、以及源极选择线SSL的数目可以不限于图中所示，并且可以根据需要不同地修改。
每个串ST可以连接在相应的位线BL和公共源极线CSL之间。尽管在本实施方式中三个串ST连接到每条位线BL，但是连接到每条位线BL的串ST的数目可以不同地修改。每个串ST可以包括串行连接的源极选择晶体管SST、多个存储器单元MC、以及漏极选择晶体管DST。尽管在本实施方式中八个存储器单元MC串行连接在一个源极选择晶体管SST和一个漏极选择晶体管DST之间，但是源极选择晶体管SST的数目、漏极选择晶体管DST的数目、以及连接在它们之间的存储器单元MC的数目可以不同地修改。在本实施方式中，存储器单元MC和串ST可以分别为NAND闪存单元和NAND串。
源极选择晶体管SST的第一联结点可以连接到公共源极线CSL，源极选择晶体管SST的第二联结点可以连接到相邻存储器单元MC(第一存储器单元)的联结点。源极选择晶体管SST的栅极可以连接到相应的源极选择线SSL。第一存储器单元MC的第一联结点可以连接到相邻源极选择晶体管SST的联结点，第一存储器单元MC的第二联结点可以连接到相邻存储器单元MC的联结点。最后一个存储器单元MC的第一联结点可以连接到相邻存储器单元MC的联结点，最后一个存储器单元MC的第二联结点可以连接到相邻漏极选择晶体管DST的联结点。位于串中的第一存储器单元和最后一个存储器单元之间的中间存储器单元MC的两个联结点可以连接到相邻存储器单元的相应联结点。每个存储器单元MC的栅极可以连接到相应的字线WL。漏极选择晶体管DST的第二联结点可以连接到相应的位线BL，漏极选择晶体管DST的第一联结点可以连接到最后一个存储器单元MC的联结点。漏极选择晶体管DST的栅极可以连接到相应的漏极选择线DSL。
在上述NVM装置中，可以通过调节施加到与被选存储器单元MC连接的字线WL、分别与包括被选存储器单元MC的串的源极选择晶体管SST和漏极选择晶体管DST连接的漏极选择线DSL和源极选择线SSL、以及与包括被选存储器单元MC的串ST连接的位线BL的偏压来执行用于被选存储器单元MC的诸如读取、写入等的操作。每个存储器单元MC可以存储一位或更多位。例如，每个存储器单元MC可以被用作单层单元(SLC)或多层单元(MLC)，MLC包括双层单元(在本领域中通常被简称为多层单元)或三层单元(TLC)。
参照图1B，图1A的NVM装置可以是3D存储器装置，其中，存储器单元MC被布置和/或层叠在垂直于基板SUB的方向(本文称为第三方向Z)上。
基板SUB可以包括任何合适的半导体材料，诸如包含具有预定导电类型的杂质(例如，P型杂质)的硅。在基板SUB中，可以提供掺杂有具有不同于基板SUB的导电类型的杂质(例如，n型杂质)的公共源极线CSL。公共源极线CSL可以在第一方向X延伸，并且可以被布置为在第二方向Y中彼此分隔开。第一方向X和第二方向Y可以限定与基板SUB的平面平行的平面。
可以在基板SUB上方提供层叠结构，在该层叠结构中交替层叠多个层间绝缘层ILD和多个栅极层GE。层叠结构可以位于相邻的公共源极线CSL之间。层叠结构可以在X方向延伸。多个层叠结构可以被布置为在第二方向Y中彼此分隔开，每个层叠结构在两个相邻的公共源极线CSL之间。多个栅极层GE可以用作源极选择线SSL、字线WL、以及漏极选择线DSL。例如，在本实施方式中，位于最下位置的栅极层GE可以用作源极选择线SSL，位于最上位置的栅极层GE可以用作漏极选择线DSL，剩下的栅极层GE可以用作字线WL。
可以在基板SUB上方提供沟道柱CP。沟道柱CP可以穿透其中栅极层GE和层间绝缘层ILD交替层叠的层叠结构，以连接到基板SUB。沟道柱CP可以沿X方向和Y方向被布置成矩阵形式，同时位于相邻的公共源极线CSL之间。每个沟道柱CP可以具有沿Z方向延伸的圆柱状，并且可以形成为包括诸如硅等的合适的半导体材料。
可以在沟道柱CP和层叠结构之间提供存储器层ML。存储器层ML可以包括隧道绝缘层Tox、电荷储存层CTN、以及电荷阻挡层Box的三层，这些层在移动离开沟道柱CP的外壁的方向按照所示出的顺序依次布置(参见图1C)。在本实施方式中，存储器层ML可以具有围绕沟道柱CP的外侧表面并且在Z方向延伸的圆筒形状，但不限于此。存储器层ML的形状可以不同地修改，只要存储器层ML位于用作字线WL的栅极层GE和沟道柱CP之间即可。不同于存储器层ML的栅极绝缘层(未示出)可以形成在用作源极选择线SSL的栅极层GE和沟道柱CP之间和/或用作漏极选择线DSL的栅极层GE和沟道柱CP之间。
一个沟道柱CP、围绕一个沟道柱CP的一条字线WL、以及它们之间的存储器层ML可以形成一个存储器单元MC。一个沟道柱CP、围绕一个沟道柱CP的一条源极选择线SSL、以及它们之间的存储器层ML(或未示出的栅极绝缘层)可以形成一个源极选择晶体管SST。一个沟道柱CP、围绕一个沟道柱CP的一条漏极选择线DSL、以及它们之间的存储器层ML(或未示出的栅极绝缘层)可以形成一个漏极选择晶体管DST。沿着一个沟道柱CP层叠的源极选择晶体管SST、存储器单元MC、和漏极选择晶体管DST可以形成一个串ST。
可以在每个沟道柱CP上方提供漏极接触件(contact)DC。漏极接触件DC可以包括任何合适的半导体材料，诸如掺杂有预定导电类型的杂质(诸如，n型杂质)的硅。
可以在漏极接触件(DC)上方提供位线BL。多条位线BL可以被设置为各自沿Y方向延伸，并且与在Y方向与位线对齐的漏极接触件相接触。多条位线可以被布置为沿X方向彼此分隔开。在图1B所示的实施方式中，每条位线形成在三个漏极接触件上方，但是串的数目以及因此漏极接触件的数目可以不同地设计。
因此，根据本发明的实施方式，图1A的NVM装置可以如图1B所示地三维实现在基板SUB上方。
此外，随着半导体存储器装置的集成度增加，NVM装置中层叠在Z方向的存储器单元MC的数目可以如上所述地增加，这导致各种处理缺陷。例如，为了形成沟道柱CP，通过将栅极层GE和层间绝缘层ILD的交替层叠结构(或用于提供形成栅极层GE的空间的牺牲层(未示出)和层间绝缘层ILD的交替层叠结构)蚀刻到露出基板SUB的深度来形成沟道孔CH的处理会是必需的。然而，随着层叠结构的高度增加，蚀刻的负担会变得非常大，所以难以执行正常蚀刻。特别地，沟道孔CH的平面形状可以是有角的形状而不是圆形，由此导致问题。这将参照图2更详细地描述。
图2是用于说明在NVM装置的制造期间可能出现的问题的视图。
参照图2，沟道孔CH的至少一部分可以具有多边形平面形状(具有多个成角部分(参见E))，即使层叠结构是使用具有形成沟道孔CH的圆形平面形状的开口的掩模蚀刻的。因此，当存储器层ML(例如，电荷阻挡层Box、电荷储存层CTN、以及隧道绝缘层Tox)被沉积在沟道孔CH中时，存储器层ML可以沿着沟道孔CH的形状被沉积，以具有与沟道孔CH的平面形状相同或类似的平面形状。也就是说，电荷阻挡层Box、电荷储存层CTN、以及隧道绝缘层Tox的外表面和内表面可以被形成角度。在这种情况下，当施加用于存储器单元MC的操作的偏压时，电场会集中在这些成角部分上，所以存储器单元MC的特性会劣化。
另外，沟道孔CH的成角程度可以根据高度改变。也就是说，可以在沟道孔CH中的某个高度处产生大量的成角部分，但是可以在沟道孔CH的其他高度处形成少量成角部分或不形成成角部分。因此，串中的存储器单元MC的特性可以基于其在串内的位置而改变，因此存储器单元MC的特性的一致性会劣化。
本发明涉及用于解决该问题的制造3D NVM装置的方法及由该方法制造的NVM装置。
为了方便说明，图2示出了沟道孔CH在预定高度具有六边形平面形状的情况。然而，只要沟道孔CH在预定高度具有成角部分，沟道孔CH的平面形状可以不同地修改。例如，在串的不同高度中，沟道孔CH可以具有六边形形状以外的多边形形状，或者类似于星形的形状。
图3A至10B是说明根据本公开的实施方式的用于制造NVM装置的方法的图示。图3A、图4A、图5A、图6A、图7A、图8A、图9A、和图10A分别是沿着图3B、图4B、图5B、图6B、图7B、图8B、图9B、和图10B的线B-B’截取的截面图。另外，图3B、图4B、图5B、图6B、图7B、图8B、图9B、和图10B分别是沿着图3A、图4A、图5A、图6A、图7A、图8A、图9A、和图10A的线A-A’截取的平面图。
参照图3A和图3B，可以提供基板100。基板100可以包括诸如硅之类的半导体材料。另外，可以在基板100中形成期望的下部结构(未示出)。例如，基板100可以包括源极区(未示出)。另选地，例如，基板100可以包括联接到一对沟道柱以将它们彼此连接的连接构件(未示出)。
接着，可以在基板100上方形成层叠结构SS，在该层叠结构中多个层间绝缘层110和多个牺牲层120交替层叠。牺牲层120可以是在后续处理中将被存储器单元的栅极替代的层，并且可以由具有与层间绝缘层110的蚀刻速率不同的蚀刻速率的材料形成。这是为了防止层间绝缘层110在去除牺牲层120的后续处理中丢失。另外，牺牲层120可以由通过氧化具有绝缘特性的材料形成。也就是说，牺牲层120的氧化物可以具有绝缘特性。这是因为当牺牲层120的一部分在后续用于形成电荷阻挡层的氧化处理中被氧化时，牺牲层120的被氧化的部分用作电荷阻挡层。例如，牺牲层120可以包括含硅材料，诸如硅氮化物、锗硅、多晶硅等。层间绝缘层110可以被形成为在高度方向使相邻存储器单元的栅极相互绝缘，并且可以包括诸如硅氧化物、硅氮化物、硅氮氧化物、或它们的组合之类的绝缘材料。
接着，可以选择性地蚀刻层叠结构SS，以形成穿透层叠结构SS而露出基板100的一部分的沟道孔130。沟道孔130可以提供形成沟道柱的空间，并且可以不同地布置。例如，沟道孔130可以沿着平行于B-B’线的方向和与B-B’线方向相交的方向被布置为矩阵形式。这里，可以使用具有露出要形成沟道孔130的区域的开口部分O的掩模图案M来执行层叠结构SS的选择性蚀刻，并且开口部分O可以具有圆形形状(参见图3C)。即使掩模图案M的开口部分O具有圆形形状，沟道孔130的平面形状也会在蚀刻处理中根据高度而改变。例如，如图所示，在对应于图3A的线A-A’的高度处的平面图中，沟道孔130可以具有六边形形状。然而，本实施方式不限于此，并且沟道孔130可以具有在预定高度处存在一个或更多个有角部分的各种平面形状。
参照图4A和图4B，第一初始电荷阻挡层142可以沿着其中形成有沟道孔130的层叠结构SS的表面形成。通过图5A和图5B的修整(trimming)处理以及图6A和图6B的氧化处理，第一初始电荷阻挡层142最终可以用作电荷阻挡层，或者第一初始电荷阻挡层142的一部分最终可以用作电荷阻挡层。第一初始电荷阻挡层142可以由通过氧化具有绝缘特性的材料形成。例如，第一初始电荷阻挡层142可以包括诸如硅氮化物、锗硅、多晶硅等的含硅材料，这些含硅材料可以通过氧化转变为硅氧化物。例如，第一初始电荷阻挡层142和牺牲层120可以由相同的材料(例如，硅氮化物)形成。然而，本实施方式不限于此，第一初始电荷阻挡层142和牺牲层120可以由彼此不同的材料形成。
由于第一初始电荷阻挡层142是沿着沟道孔130的表面形成的，所以沟道孔130的形状可以反映在第一初始电荷阻挡层142中。因此，例如，如图所示，第一初始电荷阻挡层142的外侧壁和内侧壁在平面图中可以具有六边形形状。作为参考，外侧壁可以指接触层叠结构SS的侧壁，内侧壁可以指与外侧壁相对的侧壁。当沟道孔130具有包括一个或更多个成角部分的另一形状时，第一初始电荷阻挡层142的外侧壁和内侧壁可以具有与该另一形状相同或类似的平面形状。也就是说，第一初始电荷阻挡层142的外侧壁和内侧壁可以具有与沟道孔130的成角部分对应的成角部分。
参照图5A和图5B，可以对第一初始电荷阻挡层142执行修整处理。可以使用湿化学法执行修整处理。通过修整处理，第一初始电荷阻挡层142的内侧壁在平面图中的角形部分可以被去除，同时第一初始电荷阻挡层142的厚度减小。此后，经修整的第一初始电荷阻挡层可以被称为第一中间电荷阻挡层142’。
第一中间电荷阻挡层142’的内侧壁可以具有圆形形状或类似于圆形形状的环形形状，因为从第一初始电荷阻挡层142的内侧壁去除了成角部分。另一方面，第一中间电荷阻挡层142’的外侧壁可以具有与修整处理之前相同的形状，例如，六边形形状。因此，第一中间电荷阻挡层142’可以包括具有相对较薄的厚度的部分(参见t1)和具有相对较厚的厚度的部分(参见t2)。也就是说，第一中间电荷阻挡层142’的厚度可以不是恒定的。然而，此厚度差可以在图6A和图6B的后续氧化处理中被补偿。
参照图6A和图6B，可以对图5A和5B的结果的结构执行氧化处理。可以执行氧化处理，直到整个第一中间电荷阻挡层142’被氧化为止。由于第一中间电荷阻挡层142’因为内侧壁和外侧壁的形状不同而具有不同的厚度，所以当基于第一中间电荷阻挡层142’的较厚部分t2执行氧化处理时，整个第一中间电荷阻挡层142’可以被氧化。
由于在氧化处理期间从第一中间电荷阻挡层142’的内侧壁开始进行的氧化速率相对恒定，所以当第一中间电荷阻挡层142’的较薄部分t1被完全氧化时，第一中间电荷阻挡层142’的较厚部分t2的一部分可以保持而没有被氧化。在第一中间电荷阻挡层142’的较厚部分t2的剩余部分被氧化的同时，与第一中间电荷阻挡层142’的较薄部分t1相邻的牺牲层120可以进一步被氧化。此后，经氧化的第一中间电荷阻挡层可以被称为第一电荷阻挡层142”，牺牲层120中的与第一电荷阻挡层142”一起用作电荷阻挡层的被氧化的部分可以被称为第二电荷阻挡层120”。另外，第一电荷阻挡层142”和第二电荷阻挡层120”一起可以被称为电荷阻挡层CBL。电荷阻挡层CBL可以用来阻挡栅极与电荷储存层之间的电荷传输，这将在后面进行描述。
由于第一初始电荷阻挡层142包括通过氧化具有绝缘特性的材料，所以第一电荷阻挡层142”可以包括绝缘氧化物。例如，当第一初始电荷阻挡层142包括含硅材料时，第一电荷阻挡层142”可以包括硅氧化物。可选地，第一电荷阻挡层142”可以包括还含有氮或锗的硅氧化物。由于牺牲层120包括通过氧化具有绝缘特性的材料，所以第二电荷阻挡层120”可以包括绝缘氧化物。例如，当牺牲层120包括含硅材料时，第二电荷阻挡层120”可以包括硅氧化物。可选地，第二电荷阻挡层120”可以包括还含有氮或锗的硅氧化物。例如，第一电荷阻挡层142”和第二电荷阻挡层120”可以由相同的材料(例如，硅氧化物或还包含氮、锗等的硅氧化物)形成。另一方面，作为另一示例，第一电荷阻挡层142”和第二电荷阻挡层120”可以由不同的材料形成。例如，第一电荷阻挡层142”可以由还含有氮或锗的硅氧化物形成，第二电荷阻挡层120”可以由硅氧化物形成，或者反之亦然。
牺牲层120的没有被氧化的剩余部分可以被称为牺牲层图案120’。牺牲层图案120’和层间绝缘层110的层叠结构可以由SS’表示。
此外，在此氧化处理期间，在第一中间电荷阻挡层142’的较厚部分t2的剩余部分被氧化的同时，与第一中间电荷阻挡层142’的较薄部分t1相邻的层间绝缘层110也可以被氧化。然而，当层间绝缘层110是氧化物时，层间绝缘层110不会通过此氧化处理而改变。即使层间绝缘层110不是氧化物，层间绝缘层110的被氧化的部分也可以保持其原始功能，即：层间绝缘功能。因此，将省略其详细描述和例示。
参照图7A和图7B，电荷储存层144和隧道绝缘层146可以沿着电荷阻挡层CBL的表面依次形成。电荷储存层144可以是能够存储电荷的层，并且可以由硅氮化物等形成。隧道绝缘层146可以是使得电荷能够在随后将描述的沟道柱和电荷储存层144之间隧穿的层，并且可以由硅氧化物等形成。电荷储存层144和隧道绝缘层146可以被形成为具有未完全填充沟道孔130的小厚度。
此后，电荷阻挡层CBL、电荷储存层144、以及隧道绝缘层146可以被称为存储器层140。在此存储器装置中，可以通过根据施加到栅极的偏压而将电荷储存层144中的电荷释放至沟道柱或者将从沟道柱接收到的电荷存储在电荷储存层144中来写入数据。
参照图8A和图8B，可以对存储器层140执行覆盖蚀刻(blanket etching)，以露出沟道孔130的底表面的基板100。结果，存储器层140的位于沟道孔130的底表面上方并且位于层叠结构SS’的顶表面上方的部分可以被去除，并且存储器层140的位于沟道孔130的侧壁上的部分可以保留。位于沟道孔130的侧壁上的存储器层可以被称为存储器层图案140’。存储器层图案140’可以包括电荷阻挡层图案CBL’、电荷储存层图案144’、以及隧道绝缘层图案146’。电荷阻挡层图案CBL’可以包括第一电荷阻挡层图案142”’和第二电荷阻挡层图案120”’。
在本实施方式中，电荷阻挡层CBL、电荷储存层144、以及隧道绝缘层146全部被形成，然后它们一起被蚀刻以露出沟道孔130的下表面的基板100，但是其他实施方式也可以是可能的。例如，覆盖蚀刻处理可以在电荷阻挡层CBL、电荷储存层144、以及隧道绝缘层中的每一个的形成处理之后执行。具体地，在图4A和图4B的处理之后，可以对第一初始电荷阻挡层142执行覆盖蚀刻，以仅保留在沟道孔130的侧壁上，然后可以执行后续处理。另选地，在图5A和图5B的处理之后，可以对第一中间电荷阻挡层142’执行覆盖蚀刻，以仅保留在沟道孔130的侧壁上。另选地，在图6A和图6B的处理之后，可以对第一电荷阻挡层142”执行覆盖蚀刻，以仅保留在沟道孔130侧壁上。另外，可以在电荷储存层形成之后立即对电荷储存层144执行覆盖蚀刻，或者可以在形成隧道绝缘层146之后立即对隧道绝缘层146执行覆盖蚀刻。另选地，可以在形成电荷储存层144和隧道绝缘层146之后立即对电荷储存层144和隧道绝缘层146执行覆盖蚀刻。
接着，可以形成沟道柱150，用于填充其中形成有存储器层图案140’的沟道孔130。沟道柱150可以具有在垂直于基板100的方向延伸的圆柱形状。可以通过将诸如硅之类的半导体材料形成为足以填充其中形成有存储器层图案140’的沟道孔130的厚度并然后执行平整化处理(例如，CMP(化学机械抛光)处理)直到露出层叠结构SS’的顶表面为止来形成沟道柱150。
参照图9A和图9B，在与B-B’线相交的方向延伸的狭缝S1可以形成在沿第二方向布置的一行沟道柱CP和相邻行的沟道柱CP之间。狭缝S1可以通过形成露出要形成狭缝S1的区域并覆盖其余部分的掩模图案(未示出)并使用掩模图案作为蚀刻屏障来蚀刻牺牲层图案120’和层间绝缘层110的层叠结构SS’而形成。狭缝S1可被形成到穿透层叠结构SS’的深度。层叠结构SS’可以被一个狭缝S1分离成平行于B-B’线的方向上的两个部分。
接着，通过狭缝S1露出的牺牲层图案120’可以被去除。牺牲层图案120’的去除可以通过诸如湿法蚀刻之类的各向同性蚀刻工艺来执行。通过牺牲层图案120’的去除形成的空间可以在下文被称为沟槽G。沟槽G可以被形成为围绕沟道柱150，同时位于在垂直方向上相邻的层间绝缘层110之间。
参照图10A和图10B，栅极层160可以被形成为填充沟槽G。栅极层160可以通过沉积厚度足以沿着图9A和图9B的结果的结构填充沟槽G的导电材料并且对导电材料执行覆盖蚀刻以使得导电材料仅存在于沟槽G中来形成。栅极层160可以包括金属、导电金属氮化物、或它们的组合。
随后，尽管没有示出，可以执行诸如漏极接触件形成处理、位线形成处理等的公知的后续处理。
通过上述处理，可以制造图10A和图10B所示的NVM装置。
再次参照图10A和图10B，根据本公开的实施方式的NVM装置可以包括层叠结构SS”、穿透层叠结构SS”并且沿垂直方向延伸的沟道柱150、以及插置在沟道柱150和层叠结构SS”之间的存储器层图案140’，其中在层叠结构SS’中层间绝缘层110和栅极层160交替层叠在基板100上。层叠结构SS”可以由狭缝S1分开。
这里，存储器层图案140’可以包括从层叠结构SS”的侧面开始依次布置的电荷阻挡层图案CBL’、电荷储存层图案144’、以及隧道绝缘层图案146’。具体地，电荷阻挡层图案CBL’可以包括第一电荷阻挡层图案142”’和第二电荷阻挡层图案120”’。第一电荷阻挡层图案142”’在厚度上可以不一致。例如，第一电荷阻挡层图案142”’可以包括具有相对较厚的厚度的部分和具有相对较薄的厚度的另一部分。第二电荷阻挡层图案120”’可以插置在第一电荷阻挡层图案142”’和栅极层160之间，同时与第一电荷阻挡层图案142”’的较薄部分相邻。第二电荷阻挡层图案120”’可以不存在于第一电荷阻挡层图案142”’的较厚部分和栅极层160之间。电荷阻挡层图案CBL’可以由于下列原因被获取。
沟道孔130可以具有在预定高度处具有成角部分的平面形状，例如图中所示的六边形形状。然而，首先在沟道孔130中形成的电荷阻挡层图案CBL’的外侧壁和内侧壁可以具有基本一致的厚度而不包括成角部分。换言之，第一电荷阻挡层图案142”’和第二电荷阻挡层图案120”’的厚度和可以基本恒定。具体地，第一电荷阻挡层图案142”’可以通过修整处理具有相对圆化的内侧壁，同时具有通过对第一中间电荷阻挡层图案142’的氧化处理获得的相对成角的外侧壁，第一中间电荷阻挡层图案142’是沿着沟道孔130形成的并且具有成角部分。另一方面，由于第二电荷阻挡层图案120”’是通过在第一中间电荷阻挡层142’的氧化期间氧化与第一中间电荷阻挡层142’的较薄部分相邻的牺牲层120而获得的，所以第一电荷阻挡层图案142”’的成角的外侧壁可以被补偿。由于电荷储存层图案144’和隧道绝缘层图案146’是沿着电荷阻挡层图案CBL’的内侧壁形成的，所以它们可以具有基本一致的厚度而不包括成角部分。
第一电荷阻挡层图案142”’和第二电荷阻挡层图案120”’可以包括相同的诸如硅氧化物之类的绝缘氧化物。然而，只要第一电荷阻挡层图案142”’和第二电荷阻挡层图案120”’是绝缘氧化物，它们可以包括不同的材料。
一个沟道柱150、一个围绕其的栅极层160、以及插置在它们之间的存储器层图案140’可以形成一个存储器单元。根据施加到栅极层160的偏压，电荷可以从沟道柱150被注入到电荷储存层图案144’中或者电荷储存层图案144’的电荷可以被释放到沟道柱150中，因此不同的数据可以被存储在存储器单元中。
根据上述NVM装置及其制造方法，可以获得以下优点。
首先，尽管沟道孔130在平面图中具有成角部分，但是沿着其内侧壁形成的电荷阻挡层图案CBL’、电荷储存层图案144’、以及隧道绝缘层图案146’可以不具有成角部分，并且电荷阻挡层图案CBL’、电荷储存层图案144’、以及隧道绝缘层图案146’中的每一个的厚度可以是一致的。因此，可以改善存储器单元的操作特性。
另外，由于沟道孔130的平面形状根据高度变化，第一初始电荷阻挡层142和第一中间电荷阻挡层142’的厚度会根据高度变化。然而，此厚度差可以在后续的氧化处理期间被补偿。在第一中间电荷阻挡层142’的较厚部分被氧化的同时，与第一中间电荷阻挡层142’的较薄部分相邻的牺牲层120可以被氧化，以与经氧化的第一中间电荷阻挡层142’一起用作电荷阻挡层。因此，可以保证存储器单元的特性的一致性。
另外，由于沟道孔130的形状不影响存储器层图案140’的形状，所以可以增加用于形成沟道孔130的蚀刻深度。换言之，可以增加垂直层叠在基板100上方的存储器单元的数目。结果，可以在没有工艺限制的情况下增加NVM装置的集成度。
另外，由于以上效果是通过诸如修整处理和氧化处理的简单处理实现的，所以不会增加工艺难度。
另一方面，上述实施方式的NVM装置及其制造方法可以不同地修改。
例如，在图3A和图3B的形成层叠结构SS的步骤中，可以直接沉积栅极层160而不沉积牺牲层120。在这种情况下，栅极层160可以包括在氧化时转变为具有绝缘特性的导电材料。例如，当栅极层160包括金属时，该金属的氧化物可以具有绝缘特性。相应地，在图6A和图6B的处理中形成的第二电荷阻挡层120”可以是栅极层160的氧化物。除了省去了图9A和图9B的处理中的沟槽形成之外，后续处理可以与上述实施方式基本相同。
以上实施方式的存储器电路或半导体装置可以用作各种装置或系统中。图11示出了能够实现上述实施方式的存储器电路或半导体装置的设备或系统的示例。
图11是根据本公开的实施方式的用于实现存储器装置的数据处理系统的配置图示的示例。
参照图11，数据处理系统1000可以包括主机1200和存储器系统1100。
主机1200可以包括有线或无线的电子装置。例如，主机1200可以包括诸如移动电话、MP3播放器、膝上型计算机等的便携式电子装置或诸如台式计算机、游戏机、TV、投影仪等的电子装置。
另外，主机1200可以包括至少一个操作系统(OS)。操作系统可以总体管理和控制主机1200的功能和操作，并且提供主机1200和使用数据处理系统1000或存储器系统1100的用户之间的互操作性。这里，例如，操作系统可以支持对应于用户的使用目的的功能和操作，并且可以根据主机1200的移动性被分类为通用操作系统和移动操作系统。通用操作系统可以根据用户的使用环境被分类为个人操作系统和企业操作系统。个人操作系统可以是特征在于支持对于一般用户的服务提供功能的系统，并且可以包括例如windows、chrome等。企业操作系统可以是特征在于保证和支持高性能的系统，并且可以包括例如windows服务器、Linux、Unix等。移动操作系统可以是特征在于支持对于用户的移动服务配给功能和省电功能的系统，并且可以包括例如，android、iOS、windows mobile等。主机1200可以包括多个操作系统，并且可以运行这些操作系统以执行与用户的请求对应的、与存储器系统1100的操作。
存储器系统1100可以响应于来自主机1200的请求进行操作，并且具体地，可以存储由主机1200存取的数据。换言之，存储器系统1100可以用作主机1200的主存储器或辅存储器。这里，存储器系统1100可以根据连接到主机1200的主机接口协议而被实现为各种类型的储存装置中的任一者。例如，存储器系统1100可以被实现为固态驱动(SSD)，诸如MMC、嵌入式MMC(eMMC)、尺寸减小的MMC(RS-MMC)、或微型MMC之类的多媒体卡(MMC)，诸如SD、迷你SD、或微型SD之类的安全数字(SD)卡，通用存储总线(USB)储存装置，通用闪存(UFS)装置、紧凑闪存(CF)卡、智能媒体卡、记忆棒等。
存储器系统1100可以包括用于存储由主机1200存取的数据的存储器装置1400和控制存储器装置1400中的数据储存的控制器1300。
这里，控制器1300和存储器装置1400可以集成在一个半导体装置中。例如，控制器1300和存储器装置1400可以集成在一个半导体装置中以构造SSD。当存储器系统1100用作SSD时，可以进一步提高连接到存储器系统1100的主机1200的操作速度。另选地，例如，控制器1300和存储器装置1400可以集成在一个半导体装置中以构造存储器卡，诸如个人计算机(PC)卡，紧凑闪存(CF)卡，智能媒体(SM)卡，存储器棒，诸如MMC、RS-MMC、或微型MMC之类的多媒体卡，诸如SD、迷你SD、微型SD或高容量安全数字(SDHC)之类的SD卡，通用闪存(UFS)等。另选地，例如，存储器系统1100可以配置计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、台式计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑盒子、数字相机、数字多媒体广播(DMB)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的储存装置、能够在无线环境中发送和接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、射频识别装置(RFID)、或构成计算系统的的各种组件之一。
存储器系统1100中的存储器装置1400即使在没有供电时也可以保持所存储的数据，并且具体地，可以存储经由写入操作从主机1200提供的数据，并经由读取操作将所存储的数据提供给主机1200。这里，存储器装置1400可以包括多个存储器1420、1440、和1460。多个存储器1420、1440、和1460中的每个存储器可以包括上述实施方式的三维NVM装置。例如，多个存储器1420、1440、和1460中的每个存储器可以包括：层叠结构，其形成在基板上方并且包括交替层叠的多个层间绝缘层和多个栅极层；穿透层叠结构的沟道柱；隧道绝缘层、电荷储存层、以及第一电荷阻挡层，其插置在沟道柱和层叠结构之间并且从更靠近沟道柱的一侧开始布置，第一电荷阻挡层包括具有相对较厚的厚度的第一部分和具有相对较薄的厚度的第二部分；以及第二电荷阻挡层，其插置在第一电荷阻挡层和栅极层之间，以接触第二部分。由此，存储器装置1400的集成度可以增加，并且存储器单元的特性可以改善并均匀化。因此，存储器系统1100的数据存储容量可以增加，并且存储器系统1100的操作特性可以改善。结果，数据处理系统1000的数据处理特性可以改善。
存储器系统1100中的控制器1300可以响应于来自主机1200的请求，控制存储器装置1400。例如，控制器1300可以向主机1200提供从存储器装置1400读取的数据，并且将主机1200提供的数据存储在存储器装置1400中。至此，控制器1300可以控制诸如读取、写入、编程、擦除等的操作。
对于上述操作，控制器1300可以包括用于与主机1200的通信的接口单元、用于与存储器装置1400的通信的接口单元、用于存储针对控制器1300和/或存储器系统1300的操作的数据的操作存储器、或处理器等，处理器用于控制控制器1300和/或存储器系统1300的总体操作，并且出于此目的，包括诸如闪存转换层(FTL)之类的固件并且被实现为微处理器或中央处理单元(CPU)等。
然而，其中可以使用上述实施方式的存储器电路或半导体装置的系统不限于图11的系统。上述实施方式的存储器电路或半导体装置可以设置在需要非易失性存储器的各种系统中。
尽管出于例示性目的描述了各种实施方式，本领域技术人员将明白的是，可以在不背离所附权利要求限定的本发明的精神和范围的条件下做出各种改变和修改。
相关申请的交叉引用
本申请要求于2019年1月23日递交的韩国专利申请No.10-2019-0008763的优先权，其全部内容通过引用结合于此。

Claims (14)

1.一种用于制造非易失性存储器装置的方法，该方法包括以下步骤：
形成包括交替层叠的多个第一材料层和多个层间绝缘层的层叠结构；
形成穿透所述层叠结构的至少一个沟道孔；
沿着所述至少一个沟道孔形成第二材料层；
修整所述第二材料层的表面；
对整个经修整的第二材料层进行氧化以形成电荷阻挡层的至少一部分；以及
在所述电荷阻挡层上形成电荷储存层和隧道绝缘层。
2.根据权利要求1所述的方法，
其中，所述经修整的第二材料层包括不同厚度的至少一个第一部分和至少一个第二部分，
其中，在所述经修整的第二材料层的氧化期间，所述第一材料层的一部分被氧化，并且
其中，所述第一材料层的被氧化的部分与经氧化的第二材料层一起形成所述电荷阻挡层。
3.根据权利要求1所述的方法，其中，所述第一材料层和所述第二材料层中的每一个包括含硅材料。
4.根据权利要求1所述的方法，其中，所述第一材料层和所述第二材料层中的每一个包括硅氮化物。
5.根据权利要求2所述的方法，
其中，所述第一材料层和所述第二材料层由相同的材料形成，并且
其中，所述第一材料层的所述被氧化的部分与所述经氧化的第二材料层由相同的材料形成。
6.根据权利要求2所述的方法，
其中，所述第一材料层和所述第二材料层由彼此不同的材料形成，并且
其中，所述第一材料层的被氧化的部分与所述经氧化的第二材料层由相同的材料形成。
7.根据权利要求2所述的方法，
其中，所述第一材料层和所述第二材料层由彼此不同的材料形成，并且
其中，所述第一材料层的所述被氧化的部分与所述经氧化的第二材料层由彼此不同的材料形成。
8.根据权利要求1所述的方法，其中，所述第二材料层的表面的至少一部分被形成角度，并且
所述修整被执行以使得所述第二材料层的所述表面的成角部分被去除。
9.根据权利要求8所述的方法，其中，所述修整是使用湿化学法执行的。
10.根据权利要求1所述的方法，其中，所述沟道孔的平面形状在预定高度具有成角部分，并且
沿着所述沟道孔形成的所述第二材料层在与所述沟道孔的所述预定高度的成角部分对应的部分被形成角度。
11.根据权利要求1所述的方法，该方法还包括以下步骤：
形成对形成有所述电荷储存层和所述隧道绝缘层的所述沟道孔进行填充的沟道柱；
在形成所述沟道柱后形成狭缝；
去除通过所述狭缝露出的所述第一材料层；以及
用导电材料填充去除了所述第一材料层的空间以形成栅极。
12.根据权利要求1所述的方法，其中，所述第一材料层包括用于形成栅极的导电材料。
13.根据权利要求1所述的方法，其中，所述第一材料层的氧化物具有绝缘特性，并且所述第二材料层的氧化物具有绝缘特性。
14.一种用于制造三维非易失性存储器装置的方法，该方法包括以下步骤：
形成包括交替层叠的多个第一材料层和多个层间绝缘层的层叠结构；
形成穿透所述层叠结构的至少一个沟道孔；
沿着所述至少一个沟道孔的内侧表面形成第二材料层；
修整所述第二材料层以形成多个交替的第一部分和第二部分，所述第一部分和所述第二部分具有不同的厚度；以及
对经修整的第二材料层进行氧化以形成电荷阻挡层，所述电荷阻挡层包括经氧化的第二材料层以及相应第一材料层的在所述经修整的第二材料被氧化的同时被氧化的相应部分。
CN201910991281.4A 2019-01-23 2019-10-18 非易失性存储器装置及其制造方法 Active CN111477630B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190008763A KR102649536B1 (ko) 2019-01-23 2019-01-23 비휘발성 메모리 장치 및 그 제조 방법
KR10-2019-0008763 2019-01-23

Publications (2)

Publication Number Publication Date
CN111477630A true CN111477630A (zh) 2020-07-31
CN111477630B CN111477630B (zh) 2023-11-07

Family

ID=71609161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910991281.4A Active CN111477630B (zh) 2019-01-23 2019-10-18 非易失性存储器装置及其制造方法

Country Status (4)

Country Link
US (1) US10985170B2 (zh)
JP (1) JP7437126B2 (zh)
KR (1) KR102649536B1 (zh)
CN (1) CN111477630B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112437984A (zh) * 2020-10-19 2021-03-02 长江存储科技有限责任公司 具有划分栅极的三维nand存储器件
WO2022082348A1 (en) * 2020-10-19 2022-04-28 Yangtze Memory Technologies Co., Ltd. Three-dimensional semiconductor device and method of fabrication thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220020357A (ko) * 2019-09-26 2022-02-18 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스 및 그 제조 방법
TWI805228B (zh) * 2022-02-17 2023-06-11 旺宏電子股份有限公司 三維and快閃記憶體元件及其製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124466A1 (en) * 2002-12-31 2004-07-01 Walker Andrew J. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
US20110266611A1 (en) * 2010-04-29 2011-11-03 Beom-Yong Kim Nonvolatile memory device and method for fabricating the same
CN103247632A (zh) * 2012-02-09 2013-08-14 爱思开海力士有限公司 半导体器件及其制造方法
US20130215684A1 (en) * 2012-02-20 2013-08-22 Seul-Ki Oh Nonvolatile memory device, method for operating the same, and method for fabricating the same
US20140056080A1 (en) * 2012-08-24 2014-02-27 SK Hynix Inc. Non-volatile memory device, method of operating the same and method of fabricating the same
US8847304B1 (en) * 2013-03-26 2014-09-30 SK Hynix Inc. Semiconductor device
US20150129953A1 (en) * 2013-11-14 2015-05-14 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
US9343358B1 (en) * 2015-02-23 2016-05-17 Sandisk Technologies Inc. Three-dimensional memory device with stress compensation layer within a word line stack
US20170047340A1 (en) * 2014-04-24 2017-02-16 Institute of Microelectronics, Chinese Academy of Sciences 3 - d semiconductor device and method for manufacturing the same
US20170077136A1 (en) * 2015-09-10 2017-03-16 Jung Ho Kim Semiconductor device
US9812462B1 (en) * 2016-06-07 2017-11-07 Sandisk Technologies Llc Memory hole size variation in a 3D stacked memory
US20180083027A1 (en) * 2016-09-20 2018-03-22 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
WO2019005221A1 (en) * 2017-06-26 2019-01-03 Sandisk Technologies Llc THREE DIMENSIONAL MEMORY DEVICE HAVING DIRECT SOURCE CONTACT AND METAL OXIDE BLOCK DIELECTRIC AND METHOD OF MANUFACTURING SAME

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101502585B1 (ko) * 2008-10-09 2015-03-24 삼성전자주식회사 수직형 반도체 장치 및 그 형성 방법
KR101773044B1 (ko) 2010-05-24 2017-09-01 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법과, 이를 포함하는 메모리 모듈 및 시스템
KR101792778B1 (ko) 2010-10-26 2017-11-01 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
KR102157677B1 (ko) * 2013-11-15 2020-09-21 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
CN107799546B (zh) 2016-09-07 2022-01-04 东芝存储器株式会社 存储装置及其制造方法
KR20180033369A (ko) * 2016-09-23 2018-04-03 삼성전자주식회사 반도체 장치의 제조 방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124466A1 (en) * 2002-12-31 2004-07-01 Walker Andrew J. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
US20110266611A1 (en) * 2010-04-29 2011-11-03 Beom-Yong Kim Nonvolatile memory device and method for fabricating the same
CN103247632A (zh) * 2012-02-09 2013-08-14 爱思开海力士有限公司 半导体器件及其制造方法
US20130215684A1 (en) * 2012-02-20 2013-08-22 Seul-Ki Oh Nonvolatile memory device, method for operating the same, and method for fabricating the same
US20140056080A1 (en) * 2012-08-24 2014-02-27 SK Hynix Inc. Non-volatile memory device, method of operating the same and method of fabricating the same
US8847304B1 (en) * 2013-03-26 2014-09-30 SK Hynix Inc. Semiconductor device
US20150129953A1 (en) * 2013-11-14 2015-05-14 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
US20170047340A1 (en) * 2014-04-24 2017-02-16 Institute of Microelectronics, Chinese Academy of Sciences 3 - d semiconductor device and method for manufacturing the same
US9343358B1 (en) * 2015-02-23 2016-05-17 Sandisk Technologies Inc. Three-dimensional memory device with stress compensation layer within a word line stack
US20170077136A1 (en) * 2015-09-10 2017-03-16 Jung Ho Kim Semiconductor device
US9812462B1 (en) * 2016-06-07 2017-11-07 Sandisk Technologies Llc Memory hole size variation in a 3D stacked memory
US20180083027A1 (en) * 2016-09-20 2018-03-22 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
WO2019005221A1 (en) * 2017-06-26 2019-01-03 Sandisk Technologies Llc THREE DIMENSIONAL MEMORY DEVICE HAVING DIRECT SOURCE CONTACT AND METAL OXIDE BLOCK DIELECTRIC AND METHOD OF MANUFACTURING SAME

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112437984A (zh) * 2020-10-19 2021-03-02 长江存储科技有限责任公司 具有划分栅极的三维nand存储器件
WO2022082348A1 (en) * 2020-10-19 2022-04-28 Yangtze Memory Technologies Co., Ltd. Three-dimensional semiconductor device and method of fabrication thereof
WO2022082344A1 (en) * 2020-10-19 2022-04-28 Yangtze Memory Technologies Co., Ltd. Three-dimensional nand memory device with split gates
US11716847B2 (en) 2020-10-19 2023-08-01 Yangtze Memory Technologies Co., Ltd. Three-dimensional NAND memory device with split gates

Also Published As

Publication number Publication date
US20200235113A1 (en) 2020-07-23
CN111477630B (zh) 2023-11-07
US10985170B2 (en) 2021-04-20
KR20200091680A (ko) 2020-07-31
JP7437126B2 (ja) 2024-02-22
JP2020120103A (ja) 2020-08-06
KR102649536B1 (ko) 2024-03-21

Similar Documents

Publication Publication Date Title
CN108511455B (zh) 半导体装置及其制造方法
US10868038B2 (en) Memory devices
US10483272B2 (en) Electronic device and method for fabricating the same
US10734396B2 (en) Three-dimensional semiconductor memory devices having dummy channel layers
US9431420B2 (en) Semiconductor devices including vertical cell strings that are commonly connected
KR101916222B1 (ko) 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
CN111477630B (zh) 非易失性存储器装置及其制造方法
CN107123650B (zh) 半导体器件及其制造方法
US20150137205A1 (en) Memory device
US9502432B1 (en) Semiconductor device comprising a slit insulating layer configured to pass through a stacked structure
US11244902B2 (en) Semiconductor device, method for fabricating the semiconductor device, and memory device and system including the semiconductor device
US12100651B2 (en) Semiconductor memory device and manufacturing method thereof
TWI677077B (zh) 非揮發性記憶體裝置以及其製作方法
US20210408036A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2008010868A (ja) 垂直チャンネルを有する不揮発性メモリ装置およびその製造方法
US8836074B2 (en) Semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant