CN111465721A - 电路、该电路上实施的芯片卡的电子模块以及这种电路的实施方法 - Google Patents

电路、该电路上实施的芯片卡的电子模块以及这种电路的实施方法 Download PDF

Info

Publication number
CN111465721A
CN111465721A CN201880076917.6A CN201880076917A CN111465721A CN 111465721 A CN111465721 A CN 111465721A CN 201880076917 A CN201880076917 A CN 201880076917A CN 111465721 A CN111465721 A CN 111465721A
Authority
CN
China
Prior art keywords
layer
rhodium
alloy
rhodium alloy
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880076917.6A
Other languages
English (en)
Other versions
CN111465721B (zh
Inventor
H·那萨拉比
F·弗农
J·圣索
G·卡多索
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linxens Holding SAS
Original Assignee
Linxens Holding SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linxens Holding SAS filed Critical Linxens Holding SAS
Publication of CN111465721A publication Critical patent/CN111465721A/zh
Application granted granted Critical
Publication of CN111465721B publication Critical patent/CN111465721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/567—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of platinum group metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Credit Cards Or The Like (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种用于实施模块的电路(例如，印刷电路类型的电路)，所述模块用于集成在卡(例如，芯片卡)中。该模块包括用于使芯片与读/写系统连接和通信的电气触头区或连接器(3)。为了提供白色或接近白色的颜色，这些电气触头区至少部分地由铑合金的层(13)覆盖。本发明还涉及这种电路的制造方法。

Description

电路、该电路上实施的芯片卡的电子模块以及这种电路的实 施方法
技术领域
本发明涉及电路的领域。
例如，根据本发明的电路可为具有经雕刻在导电层中的导电轨道和/或电气触头区的印刷电路，所述导电层预先沉积在基板上，根据本发明的电路还可为包括一个或多个连接栅的电路，所述一个或多个连接栅中的每个由经切割的导电材料片制成并且与绝缘基板共层压在一起。这种电路用于实施例如芯片卡的电子模块的触头、芯片卡的天线、又或同时包括触头和天线的混合电路等。
背景技术
芯片卡具有多种用途：信用卡、移动电话的SIM卡、交通卡、身份证等。本发明尤其关注包括导电轨道和/或触头区的印刷电路的实施，所述导电轨道和/或触头区在成品上可见。
作为示例，如果以芯片卡为例，这些芯片卡通常由刚性支撑件构成，例如由塑料制成，所述塑料构成了所述芯片卡的主要部分，其中内置有分离地制造的电子模块。该电子模块包括通常柔性的印刷电路，所述印刷电路配备有芯片(集成电路)以及使所述芯片与能够在所述芯片中读取和/或写入数据的装置连接的连接部件。这些连接部件(或连接器)例如为由金属的导电轨道制成的触头，所述导电轨道在所述支撑件的表面上与电子模块齐平。触头除了需要极好的机械强度和极好的抗腐蚀性能以及一方面在芯片与触头之间和另一方面在触头与读/写装置之间的良好导电性，芯片卡的制造商希望使所述触头的颜色与所述芯片卡的颜色匹配。为此，触头通常由金层覆盖以获得包金修饰，或者由银层或钯层覆盖以获得包银修饰。
为了获得更多的颜色，可使用例如在文件US6259035B1中描述的方法。该方法建立在基于金、钯或银的溶液的使用的基础上以获得更广泛的颜色范围。
发明内容
本发明的目的在于实施一种柔性的印刷电路，所述印刷电路包括在成品上可见的导电轨道，所述导电轨道具有白色或接近白色的颜色(例如，近似白色的金属光泽)，同时保持使所述导电轨道适合于使用在芯片卡的具有触头的模块中的电气性能和机械性能。
为此，根据本发明，设计了一种用于实施芯片卡模块的电路，所述电路包括以下布置。
所述电路包括基板和至少一个导电轨道。所述基板是介电基板，例如玻璃环氧树脂的基板。有利地，该基板是柔性的。所述导电轨道例如通过光刻来实施。也就是说，导电材料层(例如，铜或铜合金的导电材料层)粘接和层压在基板上，在所述导电材料层中，接下来有利地雕刻图案以实施可例如用作电气触头的一个或多个导电轨道或导电区。可选地，在导电材料层(例如，铜或铜合金的导电材料层)与介电基板共层压在一起(该技术用英语表达成“lead frame(引线框架)”)之前，在所述导电材料层中切割出图案。
所述导电轨道还可包括一个或多个金属化层(例如，镍、镍磷、钴钨合金、金、银、钯或它们的合金中的一个的层)，所述一个或多个金属化层可在雕刻图案之前或之后又或在切割图案之前或之后进行沉积。所述导电轨道包括处在这些层中至少一层的至少一部分上的可见的且由铑合金构成的表面层，所述表面层通过电解沉积沉积在导电轨道上，所述铑合金中的铑的重量浓度大于或等于50％。有利地，所述金属化层中的至少一层形成屏障层(couche barrière)，所述屏障层能够限制或避免所述铑合金中的元素朝向下面的层并且/或者朝向下面的导电轨道和/或导电轨道的金属(例如，铜)、朝向沉积在所述屏障层上的层尤其是朝向铜扩散。
铑给所述导电轨道提供了白色外观。更确切地，铑的表面层具有灰白色的金属外观。这给该层提供了适用于在该层与连接器(例如，芯片卡的读/写装置的连接器)之间通过接触(压力)良好连接的导电性。然而，铑的重量浓度需有利地大于或等于50％，以保持铑的固有性能，尤其是良好的抗腐蚀性和沉积白度。
根据本发明的电路有利地包括彼此独立地考虑或与一个或多个其它特征组合地考虑的以下特征中的一个或另一个：
-所述铑合金包括钌；
-所述电路包括搭接层(couche amorce)，所述搭接层沉积在所述屏障层上且在所述铑合金的表面层下方，并且所述搭接层包括以下列表中所包括的金属中的至少一种金属或至少一种金属合金：铑、钌、钯、银和金；
-所述搭接层的厚度小于或等于15纳米；(尤其是，如果在所述屏障层过于钝化之前在所述屏障层上在与其上沉积有铑合金的面不同的另一面上快速地实施层(例如，金层)，则可不存在搭接层)；
-所述铑合金的层的厚度在10纳米与150纳米之间。
本发明还涉及一种基于如上文所述的电路获得的芯片卡的电子模块以及该电路(尤其是，用于实施芯片卡模块的电路)的制造方法。
因此，该电子模块包括根据本发明的电路，所述电路具有基板和至少一个导电轨道，所述至少一个导电轨道形成与所述芯片电气连接的触头区，其中，所述导电轨道至少部分地由经电解沉积的铑合金的层覆盖，所述合金中的铑的重量浓度大于50％。有利地，所述铑合金的层电解沉积在屏障层上，在所述铑合金的表面层通过电解沉积进行沉积之前，所述屏障层沉积在所述导电轨道上，并且，所述屏障层包括以下列表中的元素中的至少一种元素：纯镍、镍磷合金和钴钨合金。
所述制造方法包括以下步骤：
-提供基板
-在所述基板上实施导电层，所述导电轨道至少部分地由可见的且由铑合金构成的表面层覆盖，所述表面层通过电解沉积沉积在所述导电轨道上，所述铑合金中的铑的重量浓度大于或等于50％。有利地，所述铑合金的层电解沉积在屏障层上，在所述铑合金的表面层通过电解沉积进行沉积之前，所述屏障层沉积在所述导电轨道上，并且，所述屏障层包括以下列表中的元素中的至少一种元素：纯镍、镍磷合金和钴钨合金。
根据本发明的方法有利地包括彼此独立地考虑或与一个或多个其它特征组合地考虑的以下特征中的一个或另一个：
-在所述铑合金的表面层通过电解沉积进行沉积之前，搭接层沉积在所述屏障层上，所述搭接层包括以下列表中所包括的金属中的至少一种金属或至少一种金属合金：铑、钌、钯、银和金；
-所述导电轨道包括通过光刻实施的一组触头，所述触头的通过光刻的实施发生在所述铑合金的表面层通过电解沉积进行沉积之前；
-所述导电轨道通过使导电连接栅共层压在所述基板上来实施。
附图说明
通过阅读本发明的详细说明和附图，本发明的其它特征和优点将更加清楚，在所述附图中：
-图1以透视的方式示意性地示出了芯片卡，所述芯片卡包括根据本发明的模块的示例；
-图2示意性地示出了根据本发明的电路的一部分的俯视图，该部分包括芯片卡模块的多个连接器；
-图3以剖视的方式局部示意性地示出了如图1上所示的模块的连接器的示例；
-图4a至图4k示意性地示出了根据本发明的方法的实施例的步骤；以及
-图5示意性地示出了可通过根据本发明的方法获得的层的堆叠的示例，所述层的属性在下文的表格中进行明确。
具体实施方式
在该文件中，在芯片卡的领域中采用了根据本发明的电路的实施例，但本领域技术人员可在不使用创造性技术的情况下将该示例转换成其它电路应用。尤其是，在导电轨道在成品(例如，由消费者使用的成品)上可见的所有情况下，本发明都是特别有利的。例如，对于SD存储卡或USB钥匙来说，白色触头的实施可提供美观附加值。
根据由图1示出的根据本发明的电路的实施例，芯片卡1包括具有连接器3的模块2。所述模块2通常实施成插入到设置于所述芯片卡中的凹腔中的分离式元件的形式。该元件包括通常柔性的基板4(见图2)，所述基板由PET、玻璃环氧树脂等制成，连接器3实施在所述基板上，芯片(未示出)随后与所述连接器通过所述基板的与包括所述连接器3的面相反的面连接。
图2示出了具有六个连接器3的电路(此处印刷电路5)的一部分的示例。每个连接器3包括由导电轨道6形成的触头区8。此处，在所示的示例中，八个电气触头7基于导电轨道6制成。
更具体地，如图3上剖视所示，连接器3(即基本上无芯片的模块)具有多层结构，所述多层结构由基板4、黏性层9、铜层10、镍层11(任选地，实际上由其上安置有第二镍磷层的第一纯镍层构成)、可选的搭接层12以及最后地铑合金的层13形成。
图4a至图4k示意性地示出了根据本发明的用于制造连接器3的方法的示例的不同步骤。这些步骤包括：
-提供基板4(图4a)，
-在所述基板4的一个面上涂覆黏性层9(图4b)，
-对配备有所述黏性层9的基板4进行穿孔，以便实施连接孔14和任选地凹腔15，芯片随后容置在所述凹腔中(图4c)，
-使配备有所述黏性层9的基板4与导电层10(例如，铜片、铝片或其它)复合，使所述黏性层9热交联并且使如此获得的复合物脱氧(图4d)，
-在所述导电层10上层压干的光敏膜16(图4e)，
-穿过遮罩对所述光敏膜16进行曝光(图4f)，
-对所述光敏膜16进行冲洗(图4g)，
-在未被所述光敏膜16保护的区域中对导电层10进行化学雕刻(图4h)，
-对所述光敏膜16进行溶解(图4i)，
-通过一个或多个步骤对在雕刻之后获得的导电层17的轨道进行金属化，以形成镍(或镍合金)的屏障层11、任选的搭接层12(图4j)、以及沉积在连接孔14底部的一个或多个任选层(例如，镍层11和金层19)，以及
-再次进行金属化，以形成铑合金的层13(图4k)。注意到，任选的金层19也可在铑合金之后而不是在之前进行沉积。
最后的步骤有利地通过遮蔽保护所述背面18(也就是说，成品上的不可见的面)来实施。为此，遮罩实施在电路的与接收导电轨道6的面相反的面上。实际上，为了在导电轨道的背面(与该背面相反的面用于接收铑合金，称作“正面”或“接触面”)上获得用于与芯片连接的导线的更好的可焊性，在铑合金的沉积步骤期间，可在该面上通过施加保护膜或通过包覆遮蔽带又或通过使用选择性金属化轮来实施选择性金属化。因此，由于选择性的遮蔽，保持了可在背面上保留金作为表面层的可能性，以焊接芯片的连接导线。
所述铑合金的层13通过电化学进行沉积。所述铑合金的层的厚度在10纳米与150纳米之间。该厚度以及沉积条件能够获得或多或少光亮的沉积。铑合金有利地是铑钌合金，其中，铑在重量上占合金的50％或更多。钌浓度的增加能够减小电解池的溶液的成本，但会导致颜色更深的合金。
铑合金的溶液例如是由
Figure BDA0002512661590000062
或
Figure BDA0002512661590000063
出售的溶液。有利地，该溶液不包括氨基磺酸并且/或者在实践中不包括镁(例如，硫酸镁的形式)(也就是说，在所有情况下，镁的浓度小于1ppm)。
在55℃+/-10℃的温度下实施所述沉积，溶液中含有5+8/-3g/l的铑，在0与0.5g/l之间的钌，并且pH值小于1。金属化的速度根据用于实施所期望铑合金厚度的金属化电解电池的数量来调整。电流强度条件还根据要处理的表面、所希望的厚度以及所期待合金的组成来调整。
通过根据本发明的方法获得的铑合金的层具有满足本领域规格的良好的抗腐蚀性以及小于500mΩ的电阻。
下表示出了可通过根据本发明的方法在导电层10(例如，铜层、铝层或其它)上生产的层A至层D(层A形成屏障层，层B和层C可形成搭接层)的堆叠的一些示例(见图5，该图5上未示出沉积在背面上的任选金属层)：
Figure BDA0002512661590000061
Figure BDA0002512661590000071
在上表中，镍可由钴钨合金代替。
根据上文所述的方法的变型，通过在沉积铑合金的步骤之前实施遮蔽，可在黄色背景(例如，下面的金层)或较深灰色背景(例如，下面的钯层、银层或镍层)上实施灰白色的图案(例如，图标)。还可出于图形个性化或防复制保护的目的来实施这种图案。

Claims (11)

1.一种电路，尤其是用于实施芯片卡模块的电路，所述电路包括基板(4)和至少一个导电轨道(6)，所述导电轨道(6)至少部分地由可见的且由铑合金构成的表面层(13)覆盖，所述表面层通过电解沉积沉积在所述导电轨道(6)上，其特征在于，所述铑合金中的铑的重量浓度大于或等于50％，并且，所述铑合金沉积在至少一个屏障层上，在所述铑合金的表面层通过电解沉积进行沉积之前，所述屏障层沉积在所述导电轨道(6)上，并且，所述屏障层包括以下列表中的元素中的至少一种元素：纯镍、镍磷合金和钴钨合金。
2.根据权利要求1所述的电路，其中，所述铑合金包括钌。
3.根据权利要求1或2所述的电路，所述电路包括搭接层(12)，所述搭接层沉积在所述屏障层上且在所述铑合金的表面层下方，并且所述搭接层(12)包括以下列表中所包括的金属中的至少一种金属或至少一种金属合金：铑、钌、钯、银和金。
4.根据权利要求3所述的电路，其中，所述搭接层(12)的厚度小于或等于15纳米。
5.根据上述权利要求中任一项所述的电路，其中，所述铑合金的层(13)的厚度在10纳米与150纳米之间。
6.一种芯片卡的电子模块，所述电子模块包括根据上述权利要求中任一项所述的电路，所述电路具有基板(4)和至少一个导电轨道(6)，所述至少一个导电轨道形成与所述芯片电气连接的触头区(8)，其中，所述导电轨道(6)至少部分地由铑合金的层(13)覆盖，所述合金中的铑的重量浓度大于50％，所述铑合金的层(13)电解沉积在屏障层上，在所述铑合金的表面层通过电解沉积进行沉积之前，所述屏障层沉积在所述导电轨道(6)上，并且，所述屏障层包括以下列表中的元素中的至少一种元素：纯镍、镍磷合金和钴钨合金。
7.一种电路的制造方法，尤其是用于实施芯片卡模块的电路的制造方法，所述制造方法包括以下步骤：
-提供基板(4)，
-实施导电层(6)，所述导电层至少部分地覆盖所述基板(4)，并且所述导电轨道(6)至少部分地由可见的且由铑合金构成的表面层(13)覆盖，所述表面层通过电解沉积沉积在所述导电轨道(6)上，
其特征在于，所述铑合金中的铑的重量浓度大于或等于50％，并且，在屏障层(11)上至少部分地实施所述铑合金的层(13)的电解沉积，所述屏障层包括由纯镍、镍磷合金和钴钨合金构成的列表中的材料中的至少一种材料。
8.根据权利要求7所述的方法，其中，在所述铑合金的表面层通过电解沉积进行沉积之前，搭接层(12)沉积在所述屏障层上，所述搭接层(12)包括以下列表中所包括的金属中的至少一种金属或至少一种金属合金：铑、钌、钯、银和金。
9.根据权利要求7或8所述的方法，其中，所述导电轨道包括在所述铑合金的表面层通过电解沉积进行沉积之前通过光刻实施的一组触头。
10.根据权利要求7至9中任一项所述的方法，其中，所述导电轨道通过使导电连接栅共层压在所述基板(4)上来实施。
11.根据权利要求7至10中任一项所述的方法，其中，进行使所述基板的与至少部分地由所述导电层覆盖的面相反的面至少部分地被遮蔽。
CN201880076917.6A 2017-11-28 2018-11-27 电路、该电路上实施的芯片卡的电子模块以及这种电路的实施方法 Active CN111465721B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1761324 2017-11-28
FR1761324A FR3074193B1 (fr) 2017-11-28 2017-11-28 Circuit electrique, module electronique pour carte a puce realise sur ce circuit electrique et procede pour la realisation d’un tel circuit electrique.
PCT/FR2018/053011 WO2019106284A1 (fr) 2017-11-28 2018-11-27 Circuit électrique, module électronique pour carte à puce réalisé sur ce circuit électrique et procédé pour la réalisation d'un tel circuit électrique

Publications (2)

Publication Number Publication Date
CN111465721A true CN111465721A (zh) 2020-07-28
CN111465721B CN111465721B (zh) 2023-06-20

Family

ID=61750261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880076917.6A Active CN111465721B (zh) 2017-11-28 2018-11-27 电路、该电路上实施的芯片卡的电子模块以及这种电路的实施方法

Country Status (6)

Country Link
US (1) US11047060B2 (zh)
EP (1) EP3717679B1 (zh)
KR (1) KR102438037B1 (zh)
CN (1) CN111465721B (zh)
FR (1) FR3074193B1 (zh)
WO (1) WO2019106284A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3108634B1 (fr) * 2020-03-27 2022-07-15 Linxens Holding Procédé pour électrodéposer une couche grise ou noire sur un circuit électrique, circuit électrique pour module électronique de carte à puce comportant une telle couche
FR3110768A1 (fr) * 2020-05-21 2021-11-26 Linxens Holding Procédé de fabrication d’un circuit électrique pour module électronique de carte à puce avec des contacts ayant une couleur noire ou proche du noir et circuit électrique réalisé par ce procédé

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107137A1 (en) * 2001-09-24 2003-06-12 Stierman Roger J. Micromechanical device contact terminals free of particle generation
JP2006064511A (ja) * 2004-08-26 2006-03-09 Sumitomo Electric Ind Ltd 金属構造体
CN103857522A (zh) * 2011-11-07 2014-06-11 古河电气工业株式会社 换向器材料及其制造方法、使用了该换向器材料的微型电动机
JP2015137421A (ja) * 2014-01-24 2015-07-30 古河電気工業株式会社 電気接点用貴金属被覆材およびその製造方法
CN106591904A (zh) * 2016-11-29 2017-04-26 维沃移动通信有限公司 一种电镀镀层、端子及移动终端
US20170271800A1 (en) * 2016-03-18 2017-09-21 Apple Inc. Precious-metal-alloy contacts

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5544534A (en) * 1978-09-25 1980-03-28 Electroplating Eng Of Japan Co Coating of rhodium-ruthenium alloy film and alloy plating method thereof
ES2408855T3 (es) 1995-06-27 2013-06-21 Morpho Cards Gmbh Tarjeta inteligente
DE19625466C1 (de) 1996-06-26 1997-11-13 Orga Kartensysteme Gmbh Kontaktbehaftete Chipkarte
US6630203B2 (en) 2001-06-15 2003-10-07 Nanopierce Technologies, Inc. Electroless process for the preparation of particle enhanced electric contact surfaces
EP2405469B1 (en) * 2010-07-05 2016-09-21 ATOTECH Deutschland GmbH Method to form solder alloy deposits on substrates
JP5086485B1 (ja) * 2011-09-20 2012-11-28 Ｊｘ日鉱日石金属株式会社 電子部品用金属材料及びその製造方法
FR3012644B1 (fr) * 2013-10-25 2017-03-24 Linxens Holding Procede de realisation d'un circuit electrique et circuit electrique realise par ce procede
EP3570557B1 (en) 2015-09-30 2022-03-23 Apple Inc. Earbud case with charging system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107137A1 (en) * 2001-09-24 2003-06-12 Stierman Roger J. Micromechanical device contact terminals free of particle generation
JP2006064511A (ja) * 2004-08-26 2006-03-09 Sumitomo Electric Ind Ltd 金属構造体
CN103857522A (zh) * 2011-11-07 2014-06-11 古河电气工业株式会社 换向器材料及其制造方法、使用了该换向器材料的微型电动机
JP2015137421A (ja) * 2014-01-24 2015-07-30 古河電気工業株式会社 電気接点用貴金属被覆材およびその製造方法
US20170271800A1 (en) * 2016-03-18 2017-09-21 Apple Inc. Precious-metal-alloy contacts
CN106591904A (zh) * 2016-11-29 2017-04-26 维沃移动通信有限公司 一种电镀镀层、端子及移动终端

Also Published As

Publication number Publication date
US20200283924A1 (en) 2020-09-10
FR3074193B1 (fr) 2020-07-10
US11047060B2 (en) 2021-06-29
KR20200092326A (ko) 2020-08-03
FR3074193A1 (fr) 2019-05-31
EP3717679A1 (fr) 2020-10-07
KR102438037B1 (ko) 2022-08-31
EP3717679B1 (fr) 2024-05-29
WO2019106284A1 (fr) 2019-06-06
CN111465721B (zh) 2023-06-20

Similar Documents

Publication Publication Date Title
US6259035B1 (en) Chip card
CN105493639B (zh) 印刷布线板以及连接该布线板的连接器
KR102439790B1 (ko) 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스
CN105637984B (zh) 制造印刷电路的方法、印刷电路和电子模块
CN105493641B (zh) 印刷布线板以及连接该布线板的连接器
CN111787705A (zh) 用于制造电路板的方法、通过该方法获得的电路板以及包括这种电路板的智能卡
CN111465721B (zh) 电路、该电路上实施的芯片卡的电子模块以及这种电路的实施方法
US20240117518A1 (en) Method for Depositing a Bronze Alloy on a Printed Circuit and Printed Circuit Obtained by Said Method
US10706346B2 (en) Method for manufacturing a smart card module and a smart card
FR2997550A1 (fr) Circuit electrique, module electronique pour carte a puce realise sur ce circuit electrique et procede pour la realisation d’un tel circuit electrique.
US20230196053A1 (en) Method for Electrochemical Metallization of a Double-Sided Electrical Circuit for a Smart Card and Electrical Circuit Produced Using Said Method
CN114746583A (zh) 用于具有玫瑰金接触垫的电路的条带及该条带的制造方法
FR3012644A1 (fr) Procede de realisation d'un circuit electrique et circuit electrique realise par ce procede
EP3892759B1 (en) Tape for electrical circuits with rose-gold contact pads and method for manufacturing such a tape
JP2002312746A (ja) Ｉｃモジュール及びその製造方法、並びに該ｉｃモジュールを装着した携帯可能電子装置
CN115349034A (zh) 电路上的灰色层或黑色层的电沉积方法，以及用于包括该层的芯片卡的电子模块的电路
WO2023011304A1 (en) Subscriber identification module (sim) card assembly and method of forming a sim card
US10223629B2 (en) Multicolored logo on smart card modules
FR3141834A1 (fr) Circuit imprimé avec une couche d’alliage substitutive de l’or et procédé de fabrication d’un tel circuit imprimé
CN115668494A (zh) 用于制造具有彩色触片的电子芯片卡模块电路的方法和由该方法生产的电路
CN102376673A (zh) 封装基板及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant