CN111463266B - 一种具有倾斜侧壁场板的倒梯形栅mosfet器件结构 - Google Patents
一种具有倾斜侧壁场板的倒梯形栅mosfet器件结构 Download PDFInfo
- Publication number
- CN111463266B CN111463266B CN202010282871.2A CN202010282871A CN111463266B CN 111463266 B CN111463266 B CN 111463266B CN 202010282871 A CN202010282871 A CN 202010282871A CN 111463266 B CN111463266 B CN 111463266B
- Authority
- CN
- China
- Prior art keywords
- layer
- field plate
- type
- region
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000002161 passivation Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 14
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 8
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 238000000465 moulding Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 16
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明为一种具有倾斜侧壁场板的倒梯形栅MOSFET器件结构。该器件结构沿外延生长方向依次包括：漏极、N+型衬底、缓冲层、N‑型漂移层、P型层、N+型源区、钝化层；当衬底材质为氮化镓时，所述的器件结构没有缓冲层；该器件结构通过倒梯形形状的栅极结构、具有一定倾斜角度的倾斜台面结构，以及覆盖于倾斜侧壁上的倾斜场板结构，从而拓展了漂移区的耗尽宽度，减小了源‑漏电流，并且有效解决器件由于栅槽底部的强电场而造成器件过早击穿的问题，最终提高功率MOSFET的反向击穿电压，使其更适用于高压操作环境。本发明方法可操作性强，成本低，工艺简单可靠，适于工业上的推广使用。
Description
技术领域
本发明涉及电力电子器件领域，尤其涉及一种具有倾斜侧壁场板的倒梯形栅MOSFET器件(IT-MOSFET)的结构，具体说是一种降低栅槽底部电场，提高反向击穿电压，降低源-漏电流的新型垂直金属-氧化物半导体场效应晶体管结构。
背景技术
功率半导体器件随着电力电子技术的不断发展，作为能源转换的重要组成部分快速地在工业生产、电力系统、交通运输、国防军事、航空航天、新能源系统以及日常生活等各领域获得广泛的应用。然而，随着集成电路芯片集成度的不断提高，器件的尺寸也在不断的缩小。与此同时，硅基器件无论是在器件尺寸方面，还是其他物理性能方面都已经达到了其运用的极限。因此，越来越需要提高当前功率器件的性能，特别是寻找和研发适合运用于高压、高功率、高温、高频等环境下的新材料与新结构的功率器件。最近几年，宽禁带半导体材料如SiC、GaN等得到了众多科研人员的研究和关注，特别是GaN功率器件的应用得到了充分的发展，日渐开始取代以Si为基底的功率半导体器件。随着笔记本电脑、数码相机和智能手机的广泛应用，金属-氧化物半导体场效应晶体管(MOSFET)主要应用于DC/DC转换器、电源管理、功率高频高压开关和锂离子电池保护电路等，这些应用环境需要较低的导通状态电阻和较好关态反向特性的功率MOSFET，以减小功率损耗、提高开关速度以及延缓器件使用寿命等。
最初的垂直结构功率MOSFET由于输入阻抗高，开关速度快被称为理想的开关器件；然而源漏之间的内阻(JFET区)限制了功率MOSFET的功率与电流处理能力。在20世纪90年代，基于栅槽工艺开发出一种替代器件结构：V-MOSFET和U-MOSFET。这两种结构解决了垂直结构功率MOSFET源漏产生的寄生晶体管，但是栅槽底部电场很大，容易造成器件可靠性降低，从而造成器件的过早击穿，特别是对于V-MOSFET。
发明内容
本发明的目的是针对垂直MOSFET功率器件的结构和技术中存在的不足，提供一种具有倾斜侧壁场板的倒梯形栅MOSFET器件结构及其制备方法。该器件结构通过倒梯形形状的栅极结构、具有一定倾斜角度的倾斜台面结构，以及覆盖于倾斜侧壁上的倾斜场板结构，从而拓展了漂移区的耗尽宽度，减小了源-漏电流，并且有效解决器件由于栅槽底部的强电场而造成器件过早击穿的问题，最终提高功率MOSFET的反向击穿电压，使其更适用于高压操作环境。本发明方法可操作性强，成本低，工艺简单可靠，适于工业上的推广使用。
本发明解决该技术问题所采用的技术方案是：
一种具有倾斜侧壁场板的倒梯形栅MOSFET器件结构，该器件结构沿外延生长方向依次包括：漏极、N+型衬底、缓冲层、N-型漂移层、P型层、N+型源区、钝化层；当衬底材质为氮化镓时，所述的器件结构没有缓冲层；
所述的N-型漂移层分为上部梯形区与下部的矩形区，上部梯形区的厚度为0.1μm～14.1μm，且梯形斜边角度为1°～80°，下部的矩形区的厚度为0.9μm～14.9μm，且上部梯形区底端的直径是下部矩形区上端面直径的60％～85％；
所述的P型层(基区)也为梯形形状，梯形斜边的角度与N-型漂移层的上部梯形区的角度相同，且P型层(基区)107底端的直径和N-型漂移层上部梯形区上端面直径相同；
所述的N+型源区底端的直径是P型层上端面直径的65％～85％；
从N+型源区上端面到部分N-型漂移层的上部梯形区的中心区域，为倒梯形栅槽；包括覆盖于槽内壁的倒梯形栅极绝缘层，以及填充于内的倒梯形栅极多晶硅电极；倒梯形的斜边的角度为1°～80°，且栅槽上端面直径是N+型源区直径的60％～80％；
所述的钝化层覆盖于倒梯形栅槽和部分N+型源区上端面，厚度为0.01μm～0.6μm，且钝化层的直径是N+型源区直径的85％～95％；
所述的N-型漂移层下部的矩形区上端面的暴露部分、N-型漂移层上部梯形区的斜边区域、所述的P型层的斜边区域以及所述的P型层上端面的外沿部分，覆盖有场板介质层；P型层上端面覆盖有场板介质层的区域的直径占P型层上端面直径的2％～6％；
所述的场板介质层的上表面覆盖有倾斜侧壁场板金属；P型层上端面的暴露部分，N+型源区的侧壁以及N+型源区上端面的暴露部分，覆盖有源极，源极和倾斜侧壁场板金属相连接；
所述的N+衬底材料为Si、4H-SiC或GaN；
所述的GaN缓冲层的厚度为15nm～30nm；
所述的N-型漂移层的材料为GaN，材料的厚度为1μm～15μm，掺杂浓度不高于3×1016cm-3；
所述的P型层的材料为GaN，材料的厚度为0.5μm～5μm，掺杂浓度为1×1015cm-3～1×1019cm-3；
所述的N+型源区的材料为GaN，材料的厚度为0.2μm～3μm，掺杂浓度为1×1018cm-3～1×1020cm-3；N+型源区的掺杂浓度比P型层的高1～2个数量级；
所述的栅极电极是多晶硅，栅极绝缘层材料为Al2O3、SiO2或SiNx，其厚度为0.02μm～3μm；
所述的栅槽底部深入N-型漂移层，与所述P型层下表面的垂直高度差dm为0.1μm～5μm；
所述的P型层与N+型源区上表面通过源极共接；
场板介质层为SiO2、Si3N4、AlN、Al2O3或HfO2，厚度为0.01μm～4μm；
所述的源极与漏极的接触类型为欧姆接触，且源极与漏极都为Ti/Ni/Al/Au，厚度为0.2μm～1μm；所述场板金属为Ni/Au，厚度为0.2μm～1μm；
所述的一种具有倾斜侧壁场板的倒梯形栅MOSFET器件结构的制备方法，该方法的步骤如下：
第一步，在MOCVD(即金属有机化合物化学气相沉淀)或者MBE(分子束外延)反应炉中，对导电型衬底进行高温500℃～1400℃热处理，以去除附着在衬底表面的杂质；
第二步，在MOCVD或者MBE反应炉中，在第一步处理后的衬底表面上外延生长GaN缓冲层，生长温度为500℃～700℃，再升温900℃～1000℃进行高温退火，气压为90mbar～400mbar；
当衬底材质为氮化镓时，所述的器件结构没有缓冲层，无需此步，直接进行第三步；
第三步，在MOCVD或者MBE反应炉中，在衬底或GaN缓冲层上表面依次外延生长N-型漂移层、P型层、N+型源区，温度为960℃～1200℃，气压为90mbar～400mbar；
第四步，在N+型衬底下表面形成金属化漏极；
第五步，在N+型源区的中心区域通过干法刻蚀(ICP)手段形成倒梯形栅结构，栅槽延伸到N-型GaN漂移层中，保持栅槽底部与P型GaN层下表面的垂直距离为0.1μm～5μm；
第六步，在第五步的栅槽内壁采用等离子体增强化学气相沉积(PECVD)系统制备栅绝缘层，并沉积多晶硅，其中每次沉积过后都通过刻蚀技术，刻蚀多余的多晶硅或栅绝缘层到所需厚度，最终形成多晶硅栅极；
第七步，在第六步的基础上沉积覆盖器件表面的钝化层；
第八步，在第七步沉积钝化层后，利用光刻胶与SOG作为掩膜板，采用湿法刻蚀与干法刻蚀(ICP-RIE)结合方式在器件两边刻蚀出倾斜侧壁，且刻蚀深度延伸到N-型漂移层，使得N-型漂移层上部梯形区厚度为0.1μm～14.1μm；
第九步，在第八步的倾斜侧壁表面采用湿法刻蚀手段去掉残留的光刻胶与SOG，并且利用PECVD制备场板介质层；
第十步，在第九步的场板介质层表面沉积场板金属，再通过刻蚀形成倾斜侧壁场板结构；
第十一步，在第七步形成的钝化层上，对应于源极的位置刻蚀接触孔，然后在接触孔内沉积金属并刻蚀形成源极，形成覆盖整个P型层、N+型源区、钝化层上表面以及连接场板的源级场板一体结构；
由此得到具有倾斜侧壁场板的倒梯形栅MOSFET器件结构。
上述新型功率MOSFET器件，所涉及的原材料均可通过一般途径获得，其制备方法中的操作工艺是本技术领域的技术人员所具备的。
本发明的实质性特点为：
本发明提出的倒梯形形状的栅极结构，可以有效的解决栅槽底部由电势线拥挤造成的强电场问题；另外，本发明结构还设计了覆盖于倾斜侧壁上的倾斜场板结构，该结构可以拓宽N-型漂移区中的耗尽宽度，从而提高功率MOSFET的反向击穿电压并减小源-漏电流。
本发明的有益效果是：与现有技术相比，本发明具有如下的突出的实质性特点和显著进步：
(1)本发明首先改变了垂直功率MOSFET器件整体结构，与现有技术参考器件相比，设计了倒梯形栅极结构，如在漏-源电压为700V下，该结构可以有效地将器件栅槽底部的强电场从1.09×107V/cm降低到8.0×106V/cm，即栅槽底部电场降低了26％，从而提高了器件的可靠性。
(2)本发明结构还设计了覆盖于倾斜侧壁上的倾斜场板结构，该结构可以很大程度拓宽N-型漂移区中的耗尽宽度，在漏-源电流为10mA/cm2时，使器件的反向击穿电压由900V提高到将近1kV，使其更适用于高压操作环境，另外，在漏-源电压850V时，该结构将反向源-漏电流减小了约6倍。
(3)本发明方法可操作性强，成本低，工艺简单可靠，适于工业上的推广使用。
附图说明
下面结合附图对本发明作近一步的说明。
图1为现有技术中的标准U-MOSFET器件结构示意图。
图2为本发明的一种具有倾斜侧壁场板的倒梯形栅MOSFET(IT-MOSFET)的结构示意图，包含缓冲层。
图3为实施例1中，本发明的一种具有倾斜侧壁场板的倒梯形栅MOSFET(IT-MOSFET)的结构示意图，不含缓冲层。
图4为实施例1中，本发明的一种具有倾斜侧壁场板的倒梯形栅MOSFET(IT-MOSFET)器件的漏-源I-V曲线图谱。
图5为实施例1中，本发明的一种具有倾斜侧壁场板的倒梯形栅MOSFET(IT-MOSFET)器件的栅槽底部位置的横向峰值电场分部图。
其中，101-漏极；102-N+型衬底；103-缓冲层；104-N-型漂移层；105-场板介质层；106-1-倾斜侧壁场板金属；107-P型层(基区)；108-N+型源区；106-2-源极(与场板金属相连)；109-钝化层；110-倒梯形栅极多晶硅电极；111-倒梯形栅极绝缘层。
具体实施方式
下面结合实施例及附图对本发明作进一步说明，但不以此作为对本申请权利要求保护范围的限定。
现有技术中的标准U-MOSFET器件结构如图1所示。首先，该器件结构沿外延生长方向依次包括：漏极101、N+型衬底102、N-型漂移层104、P型层(基区)107、N+型源区108、钝化层109；然后，源极106-2覆盖在P型层(基区)107与N+型源区108的上部暴露端面；最后，U形栅极多晶硅电极110与U形栅极绝缘层111位于N-型漂移层104、P型层(基区)107，以及N+型源区108区域内，且位于钝化层109的下面。该器件结构栅槽底部电场很强，如在漏-源电压为700V时，栅槽底部的强电场能达到1.09×107V/cm。从而会造成器件的不稳定性与不可靠性，且该器件不适用于kV级的高压环境，击穿电压一般在1kV以下。
本发明的一种具有倾斜侧壁场板的倒梯形栅MOSFET(IT-MOSFET)的结构如图2所示。首先，该器件结构沿外延生长方向依次包括：漏极101、N+型衬底102、缓冲层103、N-型漂移层104、P型层(基区)107、N+型源区108、钝化层109；所述的衬底材质具体为Si、4H-SiC或GaN；当衬底材质为氮化镓时，所述的器件结构可以没有缓冲层；
所述的本发明的具有倾斜侧壁场板的倒梯形栅MOSFET器件的投影面积相对于现有技术中的标准U-MOSFET器件结构更大，且比标准U-MOSFET器件结构大10％～40％；所述的具有倾斜侧壁场板的倒梯形栅MOSFET器件的形状为中心对称的圆柱体(图2为通过中心轴线的剖视图，图中的“梯形”是指截面形状，具体为梯形圆台，即漏极101、N+型衬底102、缓冲层103、N-型漂移层104的下部、钝化层109均为圆柱体，N-型漂移层104的上部、P型层(基区)107、倒梯形栅极多晶硅电极110等为圆形梯台，场板介质层105、倾斜侧壁场板金属106-1、源极106-2为圆环状；
所述的N-型漂移层104分为上部梯形区与下部的矩形区，上部梯形区的厚度为0.1μm～14.1μm，且梯形斜边角度为1°～80°，下部的矩形区的厚度为0.9μm～14.9μm，且上部梯形区底端的直径是下部矩形区上端面直径的60％～85％；所述的梯形为等腰梯形；
所述的P型层(基区)107也为梯形形状，梯形斜边的角度与N-型漂移层104的上部梯形区的角度相同，即为1°～80°，且P型层(基区)107底端的直径和N-型漂移层104上部梯形区上端面直径相同；
所述的N+型源区108底端的直径是P型层(基区)107上端面直径的65％～85％；
所述的倒梯形栅槽，为从N+型源区108上端面到部分N-型漂移层104的上部梯形区的区域，在N-型漂移层104的上部梯形区内的深度为0.1μm～5μm；包括覆盖于槽内壁的倒梯形栅极绝缘层111与填充于111内的倒梯形栅极多晶硅电极110；倒梯形的斜边的角度为1°～80°，且栅槽上端面直径是N+型源区108直径的60％～80％；
所述的钝化层109覆盖于倒梯形栅槽和部分N+型源区108上端面，厚度为0.01μm～0.6μm，且钝化层109的直径是N+型源区108直径的85％～95％；
所述的N-型漂移层104下部的矩形区上端面的暴露部分、N-型漂移层104上部梯形区的斜边区域、所述的P型层(基区)107的斜边区域以及所述的P型层(基区)107上端面的外沿部分，覆盖有场板介质层105；P型层(基区)107上端面覆盖有场板介质层105的区域的直径占P型层(基区)107上端面直径的2％～6％；
所述的场板介质层105的上表面覆盖有倾斜侧壁场板金属106-1；P型层(基区)107上端面的暴露部分(即场板介质层105和N+型源区108侧壁之间的间隙)，N+型源区108的侧壁以及N+型源区108上端面的暴露部分，覆盖有源极106-2，源极106-2和倾斜侧壁场板金属106-1相连接；
所述的N+衬底102材料可以为Si、4H-SiC或GaN；
所述的GaN缓冲层103材料厚度为15nm～30nm；
所述的N-型漂移层104的材料为GaN，材料的厚度为1μm～15μm，掺杂浓度不高于3×1016cm-3；所述的P型层107的材料为GaN，材料的厚度为0.5μm～5μm，掺杂浓度为1×1015cm-3～1×1019cm-3；
所述的N+型源区108的材料为GaN，材料的厚度为0.2μm～3μm，掺杂浓度为1×1018cm-3～1×1020cm-3；N+型源区108的掺杂浓度比P型层107的高1～2个数量级；
所述的栅极电极110是多晶硅，栅极绝缘层材料111为Al2O3、SiO2或SiNx，其厚度为0.02μm～3μm；
所述的栅槽底部(110和111)深入N-型漂移层104，与所述P型层107下表面的垂直高度差dm为0.1μm～5μm；
所述的倾斜侧壁(N-型漂移层104与P型层107两侧斜面)刻蚀深入N-型漂移层104，使得N-型漂移层104上部梯形区的厚度为0.1μm～14.1μm；
所述的P型层107与N+型源区108上表面通过源极106-2共接；
所述的倾斜侧壁场板金属106-1与源极106-2相接；
场板介质层105为SiO2、Si3N4、AlN、Al2O3或HfO2等，厚度大约为0.01μm～4μm；
所述的源极106-2与漏极101的接触类型为欧姆接触，且源极106-2与漏极101都为Ti/Ni/Al/Au，厚度为0.2μm～1μm；所述场板金属106-1为Ni/Au，厚度为0.2μm～1μm。
实施例1
本实施例具有一种倾斜侧壁场板的倒梯形栅MOSFET(IT-MOSFET)的结构如图3所示。首先，该器件结构沿外延生长方向依次包括：漏极101、N+型衬底102、N-型漂移层104、P型层(基区)107、N+型源区108、钝化层109；然后，场板介质层105与倾斜侧壁场板金属106-1依次覆盖在N-型漂移层104、P型层(基区)107的侧面、P型层(基区)107上端面的外沿部分；其次，源极106-2覆盖于P型层(基区)107、N+型源区108的上部暴露端面，且与倾斜侧壁场板金属106-1相连接；最后，倒梯形栅极多晶硅电极110与倒梯形栅极绝缘层111位于N-型漂移层104、P型层(基区)107，以及N+型源区108区域内，且位于钝化层109的下面。
所述的本发明的具有倾斜侧壁场板的倒梯形栅MOSFET器件的投影面积相对于现有技术中的标准U-MOSFET器件结构更大，具体尺寸为678μm3，比标准U-MOSFET器件结构约大20％；
所述的N-型漂移层104分为上部梯形区与下部的矩形区，上部梯形区的角度为70°，厚度为2μm，下部的矩形区的厚度为7μm，且上部梯形区底端的直径是下部矩形区上端面直径的79％；
所述的P型层(基区)107也为梯形形状，梯形斜边的角度与N-型漂移层104的上部梯形区的角度相同，即为70°，且P型层(基区)107底端的直径和N-型漂移层104上部梯形区上端面直径相同；
所述的N+型源区108底端的直径是P型层(基区)107上端面直径的80％；
所述的钝化层109覆盖于倒梯形栅槽和部分N+型源区108上端面，厚度为0.5μm，且钝化层109的直径是N+型源区108直径的85％；
P型层(基区)107上端面覆盖有场板介质层105的区域的直径占P型层(基区)107上端面直径的3％；
所述的倒梯形栅槽，包括覆盖于槽内壁的倒梯形栅极绝缘层111与填充于111内的倒梯形栅极多晶硅电极110，整体两侧的倾斜侧壁角度与N-型漂移层104的梯形区、P型层(基区)107相同，即为70°，且栅槽上端面直径是N+型源区108直径的75％；
上述的N+衬底102材料为GaN自支撑衬底；
上述的N-型漂移层104的材料为GaN，材料的厚度为9μm，掺杂浓度为2×1016cm-3；P型层107的材料为GaN，材料的厚度为3μm，掺杂浓度为3×1017cm-3；N+型源区108的材料为GaN，材料的厚度为1.5μm，掺杂浓度为2×1019cm-3；N型外延层的掺杂浓度比N+型衬底102的掺杂浓度小4个数量级；
N-型漂移层104、P型层107、N+型源区108外延层是通过外延技术在N+型衬底102表面上外延形成的；栅极电极110是多晶硅，栅极介质材料111为Al2O3，其厚度为0.5μm；栅槽底部(110和111)深入N-型漂移层104，与所述P型层107下表面的垂直高度差dm为1μm；所述的倾斜侧壁(N-型漂移层104与P型层107两侧斜面)刻蚀深入N-型漂移层104，使得N-型漂移层104的上部梯形区的厚度为2μm；P型层107与N+型源区108上表面通过源极106-2共接；倾斜侧壁场板金属106-1与源极106-2相接，场板介质层105为SiO2，厚度为0.3μm；源极106-2与漏极101与半导体材料的接触类型为欧姆接触，且两者的材料都为Ti/Ni/Al/Au，厚度为200nm；所述场板金属106-1的材料为Ni/Au，厚度为200nm；
上述一种具有倾斜侧壁场板的倒梯形栅MOSFET(IT-MOSFET)的结构，其具体制备方法如下：
第一步，在通入H2的MOCVD(金属有机化合物化学气相沉淀)反应炉中，对衬底加热至1050℃热处理7min，以去除附着在衬底表面的杂质；
第二步，在MOCVD反应炉中，先在气压为320mbar，V/III为3/5的条件下，于GaN衬底上表面，在1050℃高温下生长的N-型GaN漂移层104、P型层107和N+型源区外延层108；
第三步，在N+型衬底102下表面形成金属化漏极101；
第四步，在N+型源区108的中心区域通过干法刻蚀(ICP)手段形成倒梯形栅结构，栅槽延伸到N-型GaN漂移层104中，保持栅槽底部相对于P型GaN层107下表面的垂直距离为1μm；
第五步，在第四步的栅槽内壁采用PECVD系统沉积栅绝缘层111，并沉积多晶硅110，其中每次沉积过后都需通过刻蚀技术，刻蚀多余的多晶硅或栅绝缘层到所需厚度，最终形成多晶硅栅极；
第六步，在第五步的基础上沉积覆盖器件表面的钝化层109；
第七步，在第六步沉积钝化层109后，利用光刻胶与SOG作为双层掩膜板，采用湿法刻蚀与干法刻蚀(ICP-RIE)结合方式在器件两边刻蚀角度为70°的倾斜侧壁，刻蚀深度延伸到N-型漂移层104，使得N-型漂移层104上部梯形区厚度为2μm；
第八步，在第七步的倾斜侧壁表面采用湿法刻蚀手段去掉残留的光刻胶与SOG，并且利用PECVD制备场板介质层105SiO2；
第九步，在第八步的场板介质层105表面沉积场板金属106-1，再通过刻蚀形成倾斜侧壁场板结构；
第十步，在第六步形成的钝化层109上，对应于源极的位置刻蚀接触孔，然后在接触孔内沉积金属并刻蚀形成源极106-2，形成覆盖整个P型层107、N+型源区108上表面、钝化层109上表面以及连接场板的源级场板一体结构。
图4为实施例1中，本发明的一种具有倾斜侧壁场板的倒梯形栅MOSFET(IT-MOSFET)器件的漏-源I-V曲线图谱。其中虚线表示的是本发明器件的漏-源I-V曲线，相对于标准U-MOSFET器件(实线)能获得更大的漏-源电压(击穿电压)，在漏-源电流为10mA/cm2时大约为1kV，主要是因为倾斜侧壁场板能拓展N-型漂移层的耗尽区，使之能够承担更大的漏-源电压。
图5为实施例1中，本发明的一种具有倾斜侧壁场板的倒梯形栅MOSFET(IT-MOSFET)器件的栅槽底部位置的横向峰值电场分部图。其中虚线表示的是本发明器件栅槽底部位置的横向峰值电场分布曲线，相对于标准U-MOSFET器件(实线)电场得到了削弱，在漏-源电压为700V下，被削弱了26％，主要是因为栅极倒梯形结构与倾斜侧壁场板的共同作用。
由此得到所述的一种具有倾斜侧壁场板的倒梯形栅MOSFET(IT-MOSFET)的结构。
通过与传统器件相比较，本发明器件通过采用一种倒梯形结构的栅极，从而很大程度降低器件栅槽底部的强电场，如在漏-源电压为700V下，该结构可以有效地将器件栅槽底部的强电场从1.09×107V/cm降低到8.0×106V/cm，即栅槽底部电场降低了26％，另外结合侧壁场板结构可以拓展N-漂移区的耗尽宽度，在漏-源电流在10mA/cm2，使器件的反向击穿电压由900V提高到将近1kV，使其更适用于高压(kV级别)开关环境，并且利用场板的作用也可以抑制源-漏电流，在漏-源电压850V时，该结构将反向源-漏电流减小了约6倍，从而大幅度提高器件在高压工作时的性能与可靠性。
实施例2
其他步骤同实施例1，不同之处为衬底102材质为Si或4H-SiC，衬底102上外延生长有缓冲层103，厚度为20nm。
本发明中的具有倾斜侧壁场板的倒梯形栅MOSFET(IT-MOSFET)的结构，其中器件体材料也可以为4H-SiC、AlGaN和Ga2O3等，场板介质层材料105也可以为Si3N4、AlN、Al2O3或HfO2等，并也将其视为属于本申请权利要求的保护范围，在此不再赘述。
本发明未尽事宜为公知技术。
Claims (5)
1.一种具有倾斜侧壁场板的倒梯形栅MOSFET器件结构，其特征为该器件结构沿外延生长方向依次包括：漏极、N+型衬底、缓冲层、N-型漂移层、P型层、N+型源区、钝化层；当衬底材质为氮化镓时，所述的器件结构没有缓冲层；
所述的N-型漂移层分为上部梯形区与下部的矩形区，且梯形斜边角度为1°～80°，且上部梯形区底端的直径是下部矩形区上端面直径的60％～85％；
所述的P型层(基区)也为梯形形状，梯形斜边的角度与N-型漂移层的上部梯形区的角度相同，且P型层(基区)底端的直径和N-型漂移层上部梯形区上端面直径相同；
所述的N+型源区底端的直径是P型层上端面直径的65％～85％；
从N+型源区上端面到部分N-型漂移层的上部梯形区的中心区域，为倒梯形栅槽；包括覆盖于槽内壁的倒梯形栅极绝缘层，以及填充于内的倒梯形栅极多晶硅电极；倒梯形的斜边的角度为1°～80°，且栅槽上端面直径是N+型源区直径的60％～80％；
所述的钝化层覆盖于倒梯形栅槽和部分N+型源区上端面，且钝化层的直径是N+型源区直径的85％～95％；
所述的N-型漂移层下部的矩形区上端面的暴露部分、N-型漂移层上部梯形区的斜边区域、所述的P型层的斜边区域以及所述的P型层上端面的外沿部分，覆盖有场板介质层；P型层上端面覆盖有场板介质层的区域的直径占P型层上端面直径的2％～6％；
所述的场板介质层的上表面覆盖有倾斜侧壁场板金属；P型层上端面的暴露部分，N+型源区的侧壁以及N+型源区上端面的暴露部分，覆盖有源极，源极和倾斜侧壁场板金属相连接；
所述的钝化层的厚度为0.01μm～0.6μm；
所述的N-型漂移层上部梯形区的厚度为0.1μm～14.1μm，下部的矩形区的厚度为0.9μm～14.9μm；
所述的栅极电极是多晶硅，栅极绝缘层材料为Al2O3、SiO2或SiNx，其厚度为0.02μm～3μm；
所述的栅槽底部深入N-型漂移层，与所述P型层下表面的垂直高度差dm为0.1μm～5μm。
2.如权利要求1所述的具有倾斜侧壁场板的倒梯形栅MOSFET器件结构，其特征为所述的N+型 衬底材料为Si、4H-SiC或GaN。
3.如权利要求1所述的具有倾斜侧壁场板的倒梯形栅MOSFET器件结构，其特征为所述的缓冲层的厚度为15nm～30nm；
所述的N-型漂移层的材料为GaN，材料的厚度为1μm～15μm，掺杂浓度不高于3×1016cm-3；
所述的P型层的材料为GaN，材料的厚度为0.5μm～5μm，掺杂浓度为1×1015cm-3～1×1019cm-3；
所述的N+型源区的材料为GaN，材料的厚度为0.2μm～3μm，掺杂浓度为1×1018cm-3～1×1020cm-3；N+型源区的掺杂浓度比P型层的高1～2个数量级。
4.如权利要求1所述的具有倾斜侧壁场板的倒梯形栅MOSFET器件结构，其特征为场板介质层为SiO2、Si3N4、AlN、Al2O3或HfO2，厚度为0.01μm～4μm；
所述的源极与漏极的接触类型为欧姆接触，且源极与漏极都为Ti/Ni/Al/Au，厚度为0.2μm～1μm；所述场板金属为Ni/Au，厚度为0.2μm～1μm。
5.如权利要求1所述的具有倾斜侧壁场板的倒梯形栅MOSFET器件结构的制备方法，其特征为该方法的包括如下步骤：
第一步，在MOCVD(金属有机化合物化学气相沉淀)或者MBE(分子束外延)反应炉中，对导电型衬底进行高温500℃～1400℃热处理，以去除附着在衬底表面的杂质；
第二步，在MOCVD或者MBE反应炉中，在第一步处理后的衬底表面上外延生长GaN缓冲层，生长温度为500℃～700℃，再升温900℃～1000℃进行高温退火，气压为90mbar～400mbar；
当衬底材质为氮化镓时，所述的器件结构没有缓冲层，无需此步，直接进行第三步；
第三步，在MOCVD或者MBE反应炉中，在衬底或GaN缓冲层上表面依次外延生长N-型漂移层、P型层、N+型源区，温度为960℃～1200℃，气压为90mbar～400mbar；
第四步，在N+型衬底下表面形成金属化漏极；
第五步，在N+型源区的中心区域通过干法刻蚀(ICP)手段形成倒梯形栅结构，栅槽延伸到N-型GaN漂移层中，保持栅槽底部与P型GaN层下表面的垂直距离为0.1μm～5μm；
第六步，在第五步的栅槽内壁采用等离子体增强化学气相沉积(PECVD)系统制备栅绝缘层，并沉积多晶硅，其中每次沉积过后都通过刻蚀技术，刻蚀多余的多晶硅或栅绝缘层到所需厚度，最终形成多晶硅栅极；
第七步，在第六步的基础上沉积覆盖器件表面的钝化层；
第八步，在第七步沉积钝化层后，利用光刻胶与SOG作为掩膜板，采用湿法刻蚀与干法刻蚀(ICP-RIE)结合方式在器件两边刻蚀出倾斜侧壁，且刻蚀深度延伸到N-型漂移层，使得N-型漂移层上部梯形区厚度为0.1μm～14.1μm；
第九步，在第八步的倾斜侧壁表面采用湿法刻蚀手段去掉残留的光刻胶与SOG，并且利用PECVD制备场板介质层；
第十步，在第九步的场板介质层表面沉积场板金属，再通过刻蚀形成倾斜侧壁场板结构；
第十一步，在第七步形成的钝化层上，对应于源极的位置刻蚀接触孔，然后在接触孔内沉积金属并刻蚀形成源极，形成覆盖整个P型层、N+型源区、钝化层上表面以及连接场板的源级场板一体结构；
由此得到具有倾斜侧壁场板的倒梯形栅MOSFET器件结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010282871.2A CN111463266B (zh) | 2020-04-13 | 2020-04-13 | 一种具有倾斜侧壁场板的倒梯形栅mosfet器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010282871.2A CN111463266B (zh) | 2020-04-13 | 2020-04-13 | 一种具有倾斜侧壁场板的倒梯形栅mosfet器件结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111463266A CN111463266A (zh) | 2020-07-28 |
| CN111463266B true CN111463266B (zh) | 2022-12-13 |
Family
ID=71678595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010282871.2A Active CN111463266B (zh) | 2020-04-13 | 2020-04-13 | 一种具有倾斜侧壁场板的倒梯形栅mosfet器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111463266B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113314405B (zh) * | 2021-05-26 | 2022-07-26 | 四川上特科技有限公司 | 半导体功率器件斜坡场板的制作方法 |
| CN115411095B (zh) * | 2022-11-02 | 2023-03-24 | 天津赛米卡尔科技有限公司 | 具有介电调控混合场板终端的sbd结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790745A (zh) * | 2004-08-27 | 2006-06-21 | 国际整流器公司 | 具有基于沟槽的源电极和栅电极的功率器件 |
| US7449762B1 (en) * | 2006-04-07 | 2008-11-11 | Wide Bandgap Llc | Lateral epitaxial GaN metal insulator semiconductor field effect transistor |
| CN101552293A (zh) * | 2008-03-31 | 2009-10-07 | 万国半导体股份有限公司 | 用于使用多晶硅的沟槽dmos器件的源极和本体连接结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9112048B2 (en) * | 2011-08-17 | 2015-08-18 | Ramgoss Inc. | Vertical field effect transistor on oxide semiconductor substrate |
-
2020
- 2020-04-13 CN CN202010282871.2A patent/CN111463266B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790745A (zh) * | 2004-08-27 | 2006-06-21 | 国际整流器公司 | 具有基于沟槽的源电极和栅电极的功率器件 |
| US7449762B1 (en) * | 2006-04-07 | 2008-11-11 | Wide Bandgap Llc | Lateral epitaxial GaN metal insulator semiconductor field effect transistor |
| CN101552293A (zh) * | 2008-03-31 | 2009-10-07 | 万国半导体股份有限公司 | 用于使用多晶硅的沟槽dmos器件的源极和本体连接结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111463266A (zh) | 2020-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI520337B (zh) | 階梯溝渠式金氧半場效電晶體及其製造方法 | |
| US8618557B2 (en) | Wide-band-gap reverse-blocking MOS-type semiconductor device | |
| CN103890923A (zh) | 半导体器件 | |
| CN103972284A (zh) | 半导体器件 | |
| CA2855324C (en) | Metal-oxide-semiconductor (mos) devices with increased channel periphery and methods of manufacture | |
| WO2012158438A1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| CN102709320B (zh) | 纵向导通的GaN基MISFET 器件及其制作方法 | |
| CA2855325C (en) | Metal-oxide-semiconductor (mos) devices with increased channel periphery and methods of manufacture | |
| CN109742135B (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| US20100244044A1 (en) | GaN-BASED FIELD EFFECT TRANSISTOR | |
| CN108807510B (zh) | 一种逆阻型氮化镓高电子迁移率晶体管 | |
| CN111463266B (zh) | 一种具有倾斜侧壁场板的倒梯形栅mosfet器件结构 | |
| WO2015077916A1 (zh) | GaN基肖特基二极管整流器 | |
| CN113644129B (zh) | 一种具有台阶式P型GaN漏极结构的逆阻型HEMT | |
| WO2015200885A9 (en) | Structures for nitride vertical transistors | |
| CN103745992B (zh) | 基于复合漏极的AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| WO2000046850A1 (en) | A LATERAL FIELD EFFECT TRANSISTOR OF SiC, A METHOD FOR PRODUCTION THEREOF AND A USE OF SUCH A TRANSISTOR | |
| CN112820648B (zh) | 一种氮化镓金属氧化物半导体晶体管及其制备方法 | |
| CN210897283U (zh) | 一种半导体器件 | |
| JP2014170886A (ja) | 半導体装置及びその製造方法 | |
| CN103745990B (zh) | 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| TW201250951A (en) | Vertical junction field effect transistors with improved thermal characteristics and methods of making | |
| TWI732813B (zh) | 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法 | |
| CN111739800B (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 | |
| Mishra | AlGaN/GaN transistors for power electronics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |