CN111435605A - 半导体器件及包括半导体器件的半导体系统 - Google Patents

半导体器件及包括半导体器件的半导体系统 Download PDF

Info

Publication number
CN111435605A
CN111435605A CN201910934837.6A CN201910934837A CN111435605A CN 111435605 A CN111435605 A CN 111435605A CN 201910934837 A CN201910934837 A CN 201910934837A CN 111435605 A CN111435605 A CN 111435605A
Authority
CN
China
Prior art keywords
data
input
control signal
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910934837.6A
Other languages
English (en)
Other versions
CN111435605B (zh
Inventor
金光淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111435605A publication Critical patent/CN111435605A/zh
Application granted granted Critical
Publication of CN111435605B publication Critical patent/CN111435605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本申请公开了一种半导体器件及包括半导体半导体器件的半导体系统。一种半导体系统包括第一半导体器件和第二半导体器件。第一半导体器件输出芯片选择信号、命令/地址信号和时钟信号。第一半导体器件在测试模式下的写入操作期间输出第一外部数据和选通信号，并且在测试模式下的读取操作期间接收第二外部数据以调整选通信号的输出时刻。第二半导体器件根据芯片选择信号和命令/地址信号而在写入操作期间同步于选通信号来锁存从第一外部数据产生的输入数据。第二半导体器件根据芯片选择信号和命令/地址信号而在读取操作期间从输入数据产生输出数据并将输出数据输出作为第二外部数据。

Description

半导体器件及包括半导体器件的半导体系统
相关申请的交叉引用
本申请要求2019年1月15日提交的申请号为10-2019-0005340的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
本公开的实施例总体而言涉及与测试模式有关的半导体器件和包括该半导体器件的半导体系统。
背景技术
通常，诸如双倍数据速率同步动态随机存取存储(DDR SDRAM)器件的半导体存储器件被配置为根据外部芯片组设备提供的命令来执行读取操作或写入操作。为了使半导体存储器件执行读取操作或写入操作，每个半导体存储器件可以被设计为包括各种内部电路，特别是用于有效控制大量数据的管道锁存电路。
此外，半导体存储器件已被设计成对于在读取操作或写入操作中使用的数据，使用选通信号来同步读取操作或写入操作。在这种情况下，为了防止在读取操作或写入操作期间发生错误，半导体存储器件被设计成在读取操作或写入操作之前在用于控制数据和选通信号的产生时刻的测试模式下工作。
发明内容
根据一个实施例，一种半导体系统可以包括第一半导体器件和第二半导体器件。第一半导体器件可以被配置为输出芯片选择信号、命令/地址信号和时钟信号。第一半导体器件可以被配置为在测试模式下的写入操作期间输出第一外部数据和选通信号，以及在测试模式下的读取操作期间接收第二外部数据以调整选通信号的输出时刻。第二半导体器件可以根据芯片选择信号和命令/地址信号而在写入操作期间同步于选通信号来锁存从第一外部数据产生的输入数据。第二半导体器件可以被配置为根据芯片选择信号和命令/地址信号而在读取操作期间从输入数据产生输出数据并将输出数据输出作为第二外部数据。
根据一个实施例，一种半导体器件可以包括控制信号发生电路和数据输入/输出(I/O)电路。控制信号发生电路可以被配置为产生输入控制信号，所述输入控制信号在测试模式下的写入操作期间被使能，并且产生输出控制信号，所述输出控制信号在所述测试模式下的读取操作期间被使能。数据输入/输出(I/O)电路可以被配置为：同步于选通信号来从输入数据产生写入数据，以将写入数据传输到I/O线。数据I/O电路可以被配置为：当输入控制信号被输入到数据I/O电路时，储存从被传输到I/O线的写入数据产生的读取数据，并且当输出控制信号被输入到数据I/O电路时，可以将被储存的读取数据输出作为输出数据。
附图说明
图1是示出根据本公开的一个实施例的半导体系统的配置的框图。
图2是示出图1的半导体系统中包括的控制电路的操作的表。
图3是示出图1的半导体系统中包括的控制信号发生电路的配置的框图。
图4是示出图3的控制信号发生电路中包括的输入控制信号发生电路的配置的电路图。
图5是示出图3的控制信号发生电路中包括的输出控制信号发生电路的配置的电路图。
图6是示出图1的半导体系统中包括的数据输入/输出(I/O)电路的配置的框图。
图7是示出图6的数据I/O电路中包括的输入缓冲器的配置的电路图。
图8是示出图6的数据I/O电路中包括的读取传输电路的配置的电路图。
图9示出了图6的数据I/O电路中包括的管道电路的配置。
图10是示出根据本公开的一个实施例的半导体系统的操作的时序图。
图11是示出采用图1至图10中所示的半导体系统的电子系统的配置的框图。
具体实施方式
在下文中将参考附图描述本公开的各种实施例。然而，本文中所描述的实施例仅用于说明性的目的，并不旨在限制本公开的范围。
如图1中所示，根据一个实施例的半导体系统1可以包括第一半导体器件10和第二半导体器件20。
第一半导体器件10可以输出芯片选择信号CS、第一命令/地址信号至第六命令/地址信号CA<1:6>和时钟信号CLK。当在测试模式下执行写入操作时，第一半导体器件10可以输出外部数据ED和选通信号DQS。在一个实施例中，测试模式是用于调整选通信号和第一外部数据的输出时刻的操作模式，所述输出时刻确定用于检测第一外部数据的逻辑电平的时间点。在一个实施例中，测试模式是用于在输出数据的逻辑电平组合与输入数据的逻辑电平组合不同时调整选通信号的产生时刻和输入数据的输入时刻的操作模式。在一些实施例中，当半导体系统1处于测试模式时，顺序地执行写入操作和读取操作。当在测试模式下执行写入操作时，第一半导体器件10可以接收外部数据ED。如果在测试模式下的读取操作期间输入到第一半导体器件10的外部数据ED的逻辑电平组合与在测试模式下的写入操作期间从第一半导体器件10输出的外部数据ED的逻辑电平不一致，则第一半导体器件10可以调整外部数据ED和选通信号DQS的产生时刻。例如，如果在测试模式下的读取操作期间输入到第一半导体器件10的外部数据ED的逻辑电平组合与在测试模式下的写入操作期间从第一半导体器件10输出的外部数据ED的逻辑电平不一致，则第一半导体器件10可以将外部数据ED的产生时刻提前或延迟。如果在测试模式下的读取操作期间输入到第一半导体器件10的外部数据ED的逻辑电平组合与在测试模式下的写入操作期间从第一半导体器件10输出的外部数据ED的逻辑电平组合不一致，则第一半导体器件10可以将选通信号DQS的产生时刻提前或延迟。如果测试模式终止，则第一半导体器件10可以输出其产生时刻已被调整的外部数据ED和选通信号DQS。当在正常模式下执行写入操作时，第一半导体器件10可以输出外部数据ED和选通信号DQS。当在正常模式下执行读取操作时，第一半导体器件10可以接收外部数据ED。
第二半导体器件20可以包括：第一焊盘至第五焊盘P1、P2、P3、P4和P5、控制电路100、控制信号发生电路200、数据I/O电路300、I/O线组400和存储电路500。
芯片选择信号CS可以通过第一焊盘P1被输入到控制电路100。第一命令/地址信号至第六命令/地址信号CA<1:6>可以通过第二焊盘P2被输入到控制电路100。时钟信号CLK可以通过第三焊盘P3被输入到控制电路100。在测试模式下的写入操作期间，外部数据ED可以通过第四焊盘P4作为输入数据DIN被输入到数据I/O电路300。当在测试模式下执行读取操作时，数据I/O电路300可以产生输出数据DOUT，并且由数据I/O电路300产生的输出数据DOUT可以通过第四焊盘P4作为外部数据ED被输入到第一半导体器件10。选通信号DQS可以通过第五焊盘P5被输入到数据I/O电路300。尽管在图1中第二焊盘P2被示为单个焊盘，但是第二焊盘P2可以被配置为包括多个焊盘，所述焊盘的数量等于在第一命令/地址信号至第六命令/地址信号CA<1:6>中包括的比特位的数量。
控制电路100可以根据芯片选择信号CS与第一命令/地址信号至第六命令/地址信号CA<1:6>的逻辑电平组合而同步于时钟信号CLK来产生读取信号RD、写入测试信号WTF和读取测试信号RDF。控制电路100可以产生读取使能信号RDEN，如果读取测试信号RDF被产生，则所述读取使能信号RDEN被使能。控制电路100可以同步于时钟信号CLK来将读取信号RD延迟，以产生读取延迟信号RD_RL。控制电路100可以同步于时钟信号CLK来将读取测试信号RDF延迟，以产生读取测试延迟信号RDF_RL。将参考图2描述用于在控制电路100中产生读取信号RD、写入测试信号WTF和读取测试信号RDF的芯片选择信号CS和第一命令/地址信号至第六命令/地址信号CA<1:6>的逻辑电平组合。控制电路100可以产生写入/读取脉冲信号WRP，所述写入/读取脉冲信号WRP包括在测试模式下的写入操作和读取操作期间产生的脉冲。
控制信号发生电路200可以产生第一输入控制信号至第四输入控制信号PIN<1:4>，所述第一输入控制信号至第四输入控制信号PIN<1:4>根据读取信号RD、写入测试信号WTF、读取测试信号RDF和读取使能信号RDEN而被使能，并且控制信号发生电路200可以产生第一输出控制信号至第四输出控制信号POUT<1:4>，如果读取延迟信号RD_RL和读取测试延迟信号RDF_RL被输入到控制信号发生电路200，则所述第一输出控制信号至第四输出控制信号POUT<1:4>被使能。控制信号发生电路200可以产生第一输入控制信号至第四输入控制信号PIN<1:4>，如果读取信号RD与写入测试信号WTF中的任意一个被输入到控制信号发生电路200，则所述第一输入控制信号至第四输入控制信号PIN<1:4>通过写入/读取脉冲信号WRP的脉冲而被顺序地使能。控制信号发生电路200可以产生第一输出控制信号至第四输出控制信号POUT<1:4>，如果读取延迟信号RD_RL与读取测试延迟信号RDF_RL中的任意一个被输入到控制信号发生电路200，则所述第一输出控制信号至第四输出控制信号POUT<1:4>被顺序地使能。
数据I/O电路300可以同步于选通信号DQS来锁存输入数据DIN，以产生写入数据WDIN。如果写入测试信号WTF被输入到数据I/O电路300，则数据I/O电路300可以同步于选通信号DQS来从输入数据DIN产生写入数据WDIN。写入数据WDIN可以通过在I/O线组400中包括的多个I/O线GIO1～GIOn中的任意一个来传输。如果第一输入控制信号至第四输入控制信号PIN<1:4>被输入到数据I/O电路300，则数据I/O电路300可以锁存从通过多个I/O线GIO1～GIOn中的任意一个传输的写入数据WDIN产生的读取数据RDOUT。如果写入测试信号WTF与读取信号RD中的任意一个被输入到数据I/O电路300，则数据I/O电路300可以同步于选通信号DQS来从读取数据RDOUT产生输出数据DOUT。如果第一输出控制信号至第四输出控制信号POUT<1:4>被输入到数据I/O电路300，则数据I/O电路300可以从被锁存的读取数据RDOUT产生输出数据DOUT。
当在正常模式下执行写入操作时，存储电路500可以储存内部数据ID，所述内部数据ID是从通过I/O线GIO1～GIOn传输的写入数据WDIN产生。当在正常模式下执行读取操作时，存储电路500可以通过I/O线GIO1～GIOn输出所储存的内部数据ID。
在下文中将参考图2来描述用于在控制电路100中产生读取信号RD、写入测试信号WTF和读取测试信号RDF的芯片选择信号CS和第一命令/地址信号至第六命令/地址信号CA<1:6>的逻辑电平组合。在图2中，“H”表示逻辑“高”电平，而“L”表示逻辑“低”电平。另外，在图2中，“X”表示“无关状态”。如本文中关于信号使用的高电平和低电平指的是信号的逻辑电平。具有低电平的信号区别于具有高电平的该信号。例如，高电平可以对应于具有第一电压的信号，而低电平可以对应于具有第二电压的信号。对于一些实施例，第一电压大于第二电压。在其他实施例中，信号的不同特性(诸如频率或幅值)确定了信号是具有高电平还是低电平。对于某些情况，信号的高电平和低电平代表逻辑二进制状态。
首先，用于产生读取信号RD的芯片选择信号CS和第一命令/地址信号至第六命令/地址信号CA<1:6>的逻辑电平组合可以通过示例来设置，在该示例中同步于时钟信号CLK的上升沿被输入的芯片选择信号CS和第一命令/地址信号至第五命令/地址信号CA<1:5>分别具有逻辑“高”电平、逻辑“低”电平、逻辑“高”电平、逻辑“低”电平、逻辑“低”电平和逻辑“低”电平。在这样的示例中，第六命令/地址信号CA<6>可以具有“无关状态”。
接下来，用于产生写入测试信号WTF的芯片选择信号CS和第一命令/地址信号至第六命令/地址信号CA<1:6>的逻辑电平组合可以通过示例来设置，在该示例中在芯片选择信号CS具有逻辑“高”电平时，同步于时钟信号CLK的上升沿被输入的第一命令/地址信号至第六命令/地址信号CA<1:6>分别具有逻辑“低”电平、逻辑“低”电平、逻辑“低”电平、逻辑“低”电平、逻辑“低”电平和逻辑“高”电平，而在芯片选择信号CS具有逻辑“低”电平时，同步于时钟信号CLK的上升沿被输入的第一命令/地址信号至第六命令/地址信号CA<1:6>则分别具有逻辑“高”电平、逻辑“高”电平、逻辑“高”电平、逻辑“低”电平、逻辑“低”电平和逻辑“低”电平。
接下来，用于产生读取测试信号RDF的芯片选择信号CS和第一命令/地址信号至第六命令/地址信号CA<1:6>的逻辑电平组合可以通过示例来设置，在该示例中在芯片选择信号CS具有逻辑“高”电平时，同步于时钟信号CLK的上升沿被输入的第一命令/地址信号至第六命令/地址信号CA<1:6>分别具有逻辑“低”电平、逻辑“低”电平、逻辑“低”电平、逻辑“低”电平、逻辑“低”电平和逻辑“高”电平，而在芯片选择信号CS具有逻辑“低”电平时，同步于时钟信号CLK的上升沿被输入的第一命令/地址信号至第六命令/地址信号CA<1:6>则分别具有逻辑“高”电平、逻辑“低”电平、逻辑“低”电平、逻辑“低”电平、逻辑“低”电平和逻辑“低”电平。
参考图3，控制信号发生电路200可以包括输入控制信号发生电路210和输出控制信号发生电路220。
输入控制信号发生电路210可以产生第一输入控制信号至第四输入控制信号PIN<1:4>，如果读取信号RD被输入到输入控制信号发生电路210，则所述第一输入控制信号至第四输入控制信号PIN<1:4>根据写入/读取脉冲信号WRP而被使能。如果读取使能信号RDEN被输入到输入控制信号发生电路210，则输入控制信号发生电路210可以禁止读取测试信号RDF被输入到输入控制信号发生电路210。输入控制信号发生电路210可以产生第一输入控制信号至第四输入控制信号PIN<1:4>，如果写入测试信号WTF被输入到输入控制信号发生电路210，则所述第一输入控制信号至第四输入控制信号PIN<1:4>根据写入/读取脉冲信号WRP而被使能。输入控制信号发生电路210可以产生第一输入控制信号至第四输入控制信号PIN<1:4>，如果读取信号RD与写入测试信号WTF中的任意一个被输入到输入控制信号发生电路210，则第一输入控制信号至第四输入控制信号PIN<1:4>被顺序地使能。
输出控制信号发生电路220可以产生第一输出控制信号至第四输出控制信号POUT<1:4>，如果读取延迟信号RD_RL被输入到输出控制信号发生电路220，则所述第一输出控制信号至第四输出控制信号POUT<1:4>被使能。输出控制信号发生电路220可以产生第一输出控制信号至第四输出控制信号POUT<1:4>，如果读取测试延迟信号RDF_RL被输入到输出控制信号发生电路220，则所述第一输出控制信号至第四输出控制信号POUT<1:4>被使能。输出控制信号发生电路220可以产生第一输出控制信号至第四输出控制信号POUT<1:4>，如果读取延迟信号RD_RL与读取测试延迟信号RDF_RL中的任意一个被输入到输出控制信号发生电路220，则所述第一输出控制信号至第四输出控制信号POUT<1:4>被顺序地使能。
参考图4，输入控制信号发生电路210可以包括内部输入控制信号发生电路211和输入控制信号输出电路212。
内部输入控制信号发生电路211可以包括传输控制信号发生电路2111和信号传输电路2112。
传输控制信号发生电路2111可以被配置为执行反相操作、与非运算以及或非运算，并且可以使用例如但不限于反相器IV11、IV12和IV13、与非门NAND11以及或非门NOR11来实现。如果具有逻辑“高”电平的读取使能信号RDEN被输入到传输控制信号发生电路2111，则传输控制信号发生电路2111可以禁止读取测试信号RDF被输入到传输控制信号发生电路2111。如果写入测试信号WTF被使能而具有逻辑“低电平”，则传输控制信号发生电路2111可以产生具有逻辑“低”电平的传输控制信号TCON。如果读取测试信号RDF与读取使能信号RDEN两者都具有逻辑“低”电平并且写入测试信号WTF具有逻辑“高”电平，则传输控制信号发生电路2111可以产生具有逻辑“高”电平的传输控制信号TCON。
如果具有逻辑“低”电平的传输控制信号TCON被输入到信号传输电路2112，则信号传输电路2112可以产生具有逻辑“低”电平的内部输入控制信号ICON。如果具有逻辑“高”电平的读取信号RD被输入到信号传输电路2112，则信号传输电路2112可以产生具有逻辑“低”电平的内部输入控制信号ICON。如果传输控制信号TCON具有逻辑“高”电平并且读取信号RD具有逻辑“低”电平，则信号传输电路2112可以产生具有逻辑“高”电平的内部输入控制信号ICON。
如上所述，如果读取使能信号RDEN被输入到内部输入控制信号发生电路211，则内部输入控制信号发生电路211可以禁止读取测试信号RDF被输入到内部输入控制信号发生电路211，并且产生内部输入控制信号ICON，如果读取信号RD与写入测试信号WTF中的任意一个被输入到内部输入控制信号发生电路211，则所述内部输入控制信号ICON被使能。
输入控制信号输出电路212可以包括传输信号发生电路2121和逻辑电路2122。
传输信号发生电路2121可以使用，例如但不限于，触发器FF11、FF12、FF13和FF14来实现。
触发器FF11可以产生第一传输信号TS<1>，如果复位信号RST被使能，则第一传输信号TS<1>被初始化为具有逻辑“高”电平。如果内部输入控制信号ICON具有逻辑“低”电平，则触发器FF11可以将第四传输信号TS<4>输出作为第一传输信号TS<1>。
触发器FF12可以产生第二传输信号TS<2>，如果复位信号RST被使能，则第二传输信号TS<2>被初始化为具有逻辑“低”电平。如果内部输入控制信号ICON具有逻辑“低”电平，则触发器FF12可以将第一传输信号TS<1>输出作为第二传输信号TS<2>。
触发器FF13可以产生第三传输信号TS<3>，如果复位信号RST被使能，则第三传输信号TS<3>被初始化为具有逻辑“低”电平。如果内部输入控制信号ICON具有逻辑“低”电平，则触发器FF13可以将第二传输信号TS<2>输出作为第三传输信号TS<3>。
触发器FF14可以产生第四传输信号TS<4>，如果复位信号RST被使能，则第四传输信号TS<4>被初始化为具有逻辑“低”电平。如果内部输入控制信号ICON具有逻辑“低”电平，则触发器FF14可以将第三传输信号TS<3>输出作为第四传输信号TS<4>。
复位信号RST可以被使能以执行半导体系统1的初始化操作。
逻辑电路2122可以被配置为执行与非运算以及反相操作，并且可以使用，例如但不限于，与非门NAND13、NAND14、NAND15和NAND16以及反相器IV16、IV17、IV18和IV19来实现。
与非门NAND13和反相器IV16可以串联耦接，并且如果写入/读取脉冲信号WRP具有逻辑“高”电平，则与非门NAND13和反相器IV16可以缓冲第一传输信号TS<1>以产生第一输入控制信号PIN<1>。
与非门NAND14和反相器IV17可以串联耦接，并且如果写入/读取脉冲信号WRP具有逻辑“高”电平，则与非门NAND14和反相器IV17可以缓冲第二传输信号TS<2>以产生第二输入控制信号PIN<2>。
与非门NAND15和反相器IV18可以串联耦接，并且如果写入/读取脉冲信号WRP具有逻辑“高”电平，则与非门NAND15和反相器IV18可以缓冲第三传输信号TS<3>以产生第三输入控制信号PIN<3>。
与非门NAND16和反相器IV19可以串联耦接，并且如果写入/读取脉冲信号WRP具有逻辑“高”电平，则与非门NAND16和反相器IV19可以缓冲第四传输信号TS<4>以产生第四输入控制信号PIN<4>。
参考图5，输出控制信号发生电路220可以包括内部输出控制信号发生电路221和输出控制信号输出电路222。
内部输出控制信号发生电路221可以被配置为执行或非运算以及反相操作，并且可以使用，例如但不限于，串联耦接的或非门NOR21和反相器IV21来实现。如果读取延迟信号RD_RL与读取测试延迟信号RDF_RL中的任意一个具有逻辑“高”电平，则内部输出控制信号发生电路221可以产生具有逻辑“高”电平的内部输出控制信号OCON。
输出控制信号输出电路222可以使用触发器FF21、FF22、FF23和FF24来实现。
触发器FF21可以产生第一输出控制信号POUT<1>，如果复位信号RST被使能，则所述第一输出控制信号POUT<1>被初始化为具有逻辑“高”电平。如果内部输出控制信号OCON具有逻辑“高”电平，则触发器FF21可以将第四输出控制信号POUT<4>输出作为第一输出控制信号POUT<1>。
触发器FF22可以产生第二输出控制信号POUT<2>，如果复位信号RST被使能，则所述第二输出控制信号POUT<2>被初始化为具有逻辑“低”电平。如果内部输出控制信号OCON具有逻辑“高”电平，则触发器FF22可以将第一输出控制信号POUT<1>输出作为第二输出控制信号POUT<2>。
触发器FF23可以产生第三输出控制信号POUT<3>，如果复位信号RST被使能，则所述第三输出控制信号POUT<3>被初始化为具有逻辑“低”电平。如果内部输出控制信号OCON具有逻辑“高”电平，则触发器FF23可以将第二输出控制信号POUT<2>输出作为第三输出控制信号POUT<3>。
触发器FF24可以产生第四输出控制信号POUT<4>，如果复位信号RST被使能，则所述第四输出控制信号POUT<4>被初始化为具有逻辑“低”电平。如果内部输出控制信号OCON具有逻辑“高”电平，则触发器FF24可以将第三输出控制信号POUT<3>输出作为第四输出控制信号POUT<4>。
参考图6，数据I/O电路300可以包括数据输入电路310和数据输出电路320。
数据输入电路310可以包括输入缓冲器311和写入传输电路312。
如果写入测试信号WTF被使能，则输入缓冲器311可以缓冲输入数据DIN以产生写入传输数据WTD。如果写入测试信号WTF被使能，则输入缓冲器311可以产生根据输入数据DIN的逻辑电平而被驱动的写入传输数据WTD。
写入传输电路312可以同步于选通信号DQS来锁存写入传输数据WTD并且从写入传输数据WTD的锁存数据产生写入数据WDIN。在选通信号DQS被转换的时间点，写入传输电路312可以检测写入传输数据WTD的逻辑电平以产生写入数据WDIN。例如，如果在选通信号DQS被转换的时间点，写入传输数据WTD具有逻辑“高”电平，则写入传输电路312可以产生具有逻辑“高”电平的写入数据WDIN。
数据输出电路320可以包括读取传输电路321、管道电路322和输出缓冲器323。
如果读取信号RD被使能，则读取传输电路321可以缓冲读取数据RDOUT以产生读取传输数据RTD。如果写入测试信号WTF被使能，则读取传输电路321可以缓冲读取数据RDOUT以产生读取传输数据RTD。
如果第一输入控制信号至第四输入控制信号PIN<1:4>被使能，则管道电路322可以锁存读取传输数据RTD。如果第一输出控制信号至第四输出控制信号POUT<1:4>被使能，则管道电路322可以从读取传输数据RTD的锁存数据产生锁存数据LD。
输出缓冲器323可以缓冲锁存数据LD以产生输出数据DOUT。输出缓冲器323可以产生根据锁存数据LD的逻辑电平而被驱动的输出数据DOUT。
参考图7，输入缓冲器311可以包括上拉/下拉信号发生电路3111和驱动电路3112。
上拉/下拉信号发生电路3111可以被配置为执行反相操作以及与非运算，并且可以使用，例如但不限于，反相器IV31以及与非门NAND31和NAND32来实现。上拉/下拉信号发生电路3111可以根据写入测试信号WTF的逻辑电平和输入数据DIN的逻辑电平来产生上拉信号PU或下拉信号PD。上拉/下拉信号发生电路3111可以产生上拉信号PU，如果写入测试信号WTF具有逻辑“低”电平并且输入数据DIN具有逻辑“高”电平，则所述上拉信号PU被使能为具有逻辑“低”电平。上拉/下拉信号发生电路3111可以产生下拉信号PD，如果写入测试信号WTF具有逻辑“低”电平并且输入数据DIN具有逻辑“低”电平，则所述下拉信号PD被使能为具有逻辑“高”电平。
驱动电路3112可以使用，例如但不限于，耦接在电源电压VDD端子与节点nd31之间的PMOS晶体管P31以及耦接在节点nd31与接地电压VSS端子之间的NMOS晶体管N31来实现。如果上拉信号PU被使能为具有逻辑“低”，则驱动电路3112可以将节点nd31上拉到电源电压VDD的电平，以产生具有逻辑“高”电平的写入传输数据WTD。如果下拉信号PD被使能为具有逻辑“高”电平，则驱动电路3112可以将节点nd31下拉到接地电压VSS的电平，以产生具有逻辑“低”电平的写入传输数据WTD。
参考图8，读取传输电路321可以包括使能信号发生电路3211和读取传输数据发生电路3212。
使能信号发生电路3211可以被配置为执行反相操作以及或非运算，并且可以使用，例如但不限于，反相器IV41和IV42以及或非门NOR41来实现。使能信号发生电路3211可以产生使能信号EN，如果读取信号RD与写入测试信号WTF中的任意一个被使能，则所述使能信号EN被使能。如果具有逻辑“高”电平的读取信号RD被输入到使能信号发生电路3211，则使能信号发生电路3211可以产生被使能为具有逻辑“高”电平的使能信号EN。如果具有逻辑“低”电平的写入测试信号WTF被输入到使能信号发生电路3211，则使能信号发生电路3211可以产生被使能为具有逻辑“高”电平的使能信号EN。
读取传输数据发生电路3212可以被配置为执行与非运算以及反相操作，并且可以使用，例如但不限于，与非门NAND42以及反相器IV43来实现。如果使能信号EN被使能为具有逻辑“高”电平，则读取传输数据发生电路3212可以缓冲读取数据RDOUT以产生读取传输数据RTD。如果使能信号EN被禁止为具有逻辑“低”电平，则读取传输数据发生电路3212可以禁止读取数据RDOUT的输入以产生具有逻辑“低”电平的读取传输数据RTD。
参考图9，管道电路322可以包括第一管道锁存器3221、第二管道锁存器3222、第三管道锁存器3223和第四管道锁存器3224。
第一管道锁存器3221可以被配置为执行反相操作，并且可以使用，例如但不限于，反相器IV51、IV52、IV53和IV54来实现。如果第一输入控制信号PIN<1>被使能为具有逻辑“高”电平，则第一管道锁存器3221可以接收读取传输数据RTD以产生储存数据SD。如果第一输入控制信号PIN<1>被使能为具有逻辑“高”电平，则第一管道锁存器3221可以反相缓冲读取传输数据RTD以产生储存数据SD。如果第一输出控制信号POUT<1>被使能为具有逻辑“高”电平，则第一管道锁存器3221可以从储存数据SD产生锁存数据LD。如果第一输出控制信号POUT<1>被使能为具有逻辑“高”电平，则第一管道锁存器3221可以反相缓冲储存数据SD以产生锁存数据LD。
第二管道锁存器3222、第三管道锁存器3223和第四管道锁存器3224中的每个可以使用除了其I/O信号之外的与第一管道锁存器3221基本相同的电路来实现。因此，在下文中将省略对第二管道锁存器至第四管道锁存器3222、3223和3224的描述。
下文中将参考图10结合示例来描述根据一个实施例的半导体系统1的操作，在该示例中连续执行在正常模式下的读取操作、在测试模式下的写入操作和在测试模式下的读取操作。
在时间点“T1”，第一半导体器件10可以输出芯片选择信号CS、第一命令/地址信号至第六命令/地址信号CA<1:6>和时钟信号CLK，以执行读取操作。在这种情况下，芯片选择信号CS和第一命令/地址信号至第五命令/地址信号CA<1:5>可以同步于时钟信号CLK的上升沿被输出，以分别具有逻辑“高(H)”电平、逻辑“低(L)”电平、逻辑“高(H)”电平、逻辑“低(L)”电平、逻辑“低(L)”电平和逻辑“低(L)”电平。
在时间点“T2”，根据在时间点“T1”被输入到控制电路100的芯片选择信号CS和第一命令/地址信号至第五命令/地址信号CA<1:5>的逻辑电平组合，控制电路100可以同步于时钟信号CLK来产生包括具有逻辑“高”电平的脉冲的读取信号RD。
根据具有逻辑“高”电平的读取信号RD，控制信号发生电路200可以产生被使能为具有逻辑“高”电平的第一输入控制信号PIN<1>。
在读取操作期间，存储电路500可以将储存在其中的内部数据ID通过I/O线GIO1～GIOn中的任意一个输出作为读取数据RDOUT。
根据具有逻辑“高”电平的第一输入控制信号PIN<1>，数据I/O电路300可以锁存通过I/O线GIO1～GIOn中的任意一个传输的读取数据RDOUT。
在时间点“T3”，控制电路100可以同步于时钟信号CLK来将在时间点“T2”处的读取信号RD延迟，以产生包括具有逻辑“高”电平的脉冲的读取延迟信号RD_RL。
根据具有逻辑“高”电平的读取延迟信号RD_RL，控制信号发生电路200可以产生被使能为具有逻辑“高”电平的第一输出控制信号POUT<1>。
根据具有逻辑“高”电平的第一输出控制信号POUT<1>，数据I/O电路300可以从在时间点“T2”处被锁存的读取数据RDOUT产生输出数据DOUT，并且可以通过第四焊盘P4将输出数据DOUT输出作为外部数据ED。
第一半导体器件10可以接收外部数据ED。
在时间点“T4”，第一半导体器件10可以输出芯片选择信号CS、第一命令/地址信号至第六命令/地址信号CA<1:6>和时钟信号CLK，以执行在测试模式下的写入操作。在这种情况下，芯片选择信号CS和第一命令/地址信号至第六命令/地址信号CA<1:6>可以同步于时钟信号CLK的上升沿而被输出，以分别具有逻辑“高(H)”电平、逻辑“低(L)”电平、逻辑“低(L)”电平、逻辑“低(L)”电平、逻辑“低(L)”电平、逻辑“低(L)”电平和逻辑“高(H)”电平。
在时间点“T5”，第一半导体器件10可以输出芯片选择信号CS、第一命令/地址信号至第六命令/地址信号CA<1:6>和时钟信号CLK，以执行在测试模式下的写入操作。在这种情况下，芯片选择信号CS和第一命令/地址信号至第六命令/地址信号CA<1:6>可以同步于时钟信号CLK的上升沿而被输出，以分别具有逻辑“低(L)”电平、逻辑“高(H)”电平、逻辑“高(H)”电平、逻辑“高(H)”电平、逻辑“低(L)”电平、逻辑“低(L)”电平和逻辑“低(L)”电平。
第一半导体器件10可以输出外部数据ED和选通信号DQS。可以通过第四焊盘P4输出外部数据ED作为输入数据DIN。
在时间点“T6”，根据在时间点“T4”和“T5”被输入到控制电路100的芯片选择信号CS和第一命令/地址信号至第六命令/地址信号CA<1:6>的逻辑电平组合，控制电路100可以同步于时钟信号CLK来产生包括具有逻辑“低”电平的脉冲的写入测试信号WTF。
根据具有逻辑“低”电平的写入测试信号WTF，控制信号发生电路200可以产生被使能为具有逻辑“高”电平的第二输入控制信号PIN<2>。
数据I/O电路300可以同步于选通信号DQS来锁存输入数据DIN，以产生写入数据WDIN。写入数据WDIN可以通过I/O线组400中包括的I/O线GIO1～GIOn中的任意一个线传输。
根据具有逻辑“高”电平的第二输入控制信号PIN<2>，数据I/O电路300可以锁存从通过I/O线GIO1～GIOn中的任意一个传输的写入数据WDIN产生的读取数据RDOUT。
在时间点“T7”，第一半导体器件10可以输出芯片选择信号CS、第一命令/地址信号至第六命令/地址信号CA<1:6>和时钟信号CLK，以执行在测试模式下的读取操作。在这种情况下，芯片选择信号CS和第一命令/地址信号至第六命令/地址信号CA<1:6>可以同步于时钟信号CLK的上升沿而被输出，以分别具有逻辑“高(H)”电平、逻辑“低(L)”电平、逻辑“低(L)”电平、逻辑“低(L)”电平、逻辑“低(L)”电平、逻辑“低(L)”电平和逻辑“高(H)”电平。
在时间点“T8”，第一半导体器件10可以输出芯片选择信号CS、第一命令/地址信号至第六命令/地址信号CA<1:6>和时钟信号CLK，以执行在测试模式下的读取操作。在这种情况下，芯片选择信号CS和第一命令/地址信号至第六命令/地址信号CA<1:6>可以同步于时钟信号CLK的上升沿而被输出，以分别具有逻辑“低(L)”电平、逻辑“高(H)”电平、逻辑“低(L)”电平、逻辑“低(L)”电平、逻辑“低(L)”电平、逻辑“低(L)”电平和逻辑“低(L)”电平。
在时间点“T9”，根据在时间点“T7”和“T8”输入到控制电路100的芯片选择信号CS和第一命令/地址信号至第六命令/地址信号CA<1:6>的逻辑电平组合，控制电路100可以同步于时钟信号CLK来产生包括具有逻辑“低”电平的脉冲的读取测试信号RDF和具有逻辑“低”电平的读取使能信号RDEN。
在时间点“T10”，控制电路100可以同步于时钟信号CLK来将时间点“T9”处的读取测试信号RDF延迟，以产生包括具有逻辑“高”电平的脉冲的读取测试延迟信号RDF_RL。
根据具有逻辑“高”电平的读取测试延迟信号RDF_RL，控制信号发生电路200可以产生被使能为具有逻辑“高”电平的第二输出控制信号POUT<2>。
根据具有逻辑“高”电平的第二输出控制信号POUT<2>，数据I/O电路300可以从在时间点“T6”处被锁存的读取数据RDOUT产生输出数据DOUT，并且可以通过第四焊盘P4将输出数据DOUT输出作为外部数据ED。
如果输入到第一半导体器件10的外部数据ED的逻辑电平组合与在时间点“T5”从第一半导体器件10输出的外部数据ED的逻辑电平组合不同，则第一半导体器件10可以调整外部数据ED和选通信号DQS的产生时刻。同时，如果输入到第一半导体器件10的外部数据ED的逻辑电平组合与在时间点“T5”从第一半导体器件10输出的外部数据ED的逻辑电平组合相同，则第一半导体器件10可以在不调整外部数据ED和选通信号DQS的产生时刻的情况下终止测试模式。
尽管图10示出了在测试模式下利用第一输入控制信号和第二输入控制信号PIN<1:2>以及第一输出控制信号和第二输出控制信号POUT<1:2>执行的写入操作和读取操作，然而在测试模式下利用第三输入控制信号和第四输入控制信号PIN<3:4>以及第三输出控制信号和第四输出控制信号POUT<3:4>执行的写入操作和读取操作也可以通过与参考图10所述的基本相同的过程来执行。因此，在下文中将省略对于在测试模式下利用第三输入控制信号和第四输入控制信号PIN<3:4>以及第三输出控制信号和第四输出控制信号POUT<3:4>执行的写入操作和读取操作的描述。
如上所述，根据一个实施例的半导体系统可以在不使用存储电路执行写入操作和读取操作的情况下执行调整数据和选通信号的产生时刻的测试模式，从而减少测试模式的运行时间。另外，半导体系统可以在测试模式下的写入操作之后没有任何中间时间的情况下直接执行读取操作，从而减少测试模式的运行时间。
参考图1至图10描述的半导体系统可以应用于包括存储系统、图形系统、计算系统或移动系统等的电子系统。例如，如图11中所示，根据一个实施例的电子系统1000可以包括数据储存电路1001、存储器控制器1002、缓冲存储器1003和输入/输出(I/O)接口1004。
根据从存储器控制器1002输出的控制信号，数据储存电路1001可以储存从存储器控制器1002输出的数据，或者可以读取所储存的数据并将其输出到存储器控制器1002。数据储存电路1001可以包括图1中所示的第二半导体器件20。同时，数据储存电路1001可以包括即使在其电源被中断时也能够保持它们储存的数据的非易失性存储器。非易失性存储器可以是诸如NOR型快闪存储器或NAND型快闪存储器的快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移扭矩随机存取存储器(STTRAM)或磁性随机存取存储器(MRAM)等。
存储器控制器1002可以通过I/O接口1004接收从外部设备(例如，主机设备)输出的命令，并且可以对从主机设备输出的命令进行解码，以控制用于将数据输入到数据储存电路1001和缓冲存储器1003的操作或者用于将储存在数据储存电路1001和缓冲存储器1003中的数据输出的操作。存储器控制器1002可以包括图1所示的第一半导体器件10。尽管图11以单个框示出了存储器控制器1002，然而存储器控制器1002可以包括用于控制由非易失性存储器组成的数据储存电路1001的一个控制器和用于控制由易失性存储器组成的缓冲存储器1003的另一个控制器。
缓冲存储器1003可以暂时储存要由存储器控制器1002处理的数据。即，缓冲存储器1003可以暂时储存从数据储存电路1001输出或要被输入到数据储存电路1001的数据。缓冲存储器1003可以根据控制信号而储存从存储器控制器1002输出的数据。缓冲存储器1003可以读取所储存的数据并将其输出到存储器控制器1002。缓冲存储器1003可以包括易失性存储器，诸如动态随机存取存储器(DRAM)、移动DRAM或静态随机存取存储器(SRAM)。
I/O接口1004可以将存储器控制器1002物理地和电气地连接到外部设备(即，主机)。因此，存储器控制器1002可以通过I/O接口1004从外部设备(即，主机)接收控制信号和数据，并且可以通过I/O接口1004将从存储器控制器1002输出的数据输出到外部设备(即，主机)。即，电子系统1000可以通过I/O接口1004与主机通信。I/O接口1004可以包括诸如以下各种接口协议中的任意一种：通用串行总线(USB)、多媒体卡(MMC)、外围组件互连快速(PCI-E)、串行附接SCSI(SAS)、串行AT附件(SATA)、并行AT附件(PATA)、小型计算机系统接口(SCSI)、增强型小型设备接口(ESDI)和集成驱动电子设备(IDE)。
电子系统1000可以用作主机的辅助储存设备或外部储存设备。电子系统1000可以包括固态盘(SSD)、USB存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)或紧凑型闪存(CF)卡等。

Claims (20)

1.一种半导体系统，包括：
第一半导体器件，其被配置为输出芯片选择信号、命令/地址信号和时钟信号，被配置为在测试模式下的写入操作期间输出第一外部数据和选通信号，以及被配置为在所述测试模式下的读取操作期间接收第二外部数据以调整所述选通信号的输出时刻；以及
第二半导体器件，其被配置为根据所述芯片选择信号和所述命令/地址信号而在所述写入操作期间同步于所述选通信号来锁存从所述第一外部数据产生的输入数据，并且被配置为根据所述芯片选择信号和所述命令/地址信号而在所述读取操作期间从所述输入数据产生输出数据并且将所述输出数据输出作为所述第二外部数据。
2.如权利要求1所述的半导体系统，其中，所述测试模式是用于调整所述选通信号和所述第一外部数据的输出时刻的操作模式，所述输出时刻确定用于检测所述第一外部数据的逻辑电平的时间点。
3.如权利要求1所述的半导体系统，其中，在所述测试模式下顺序地执行所述写入操作和所述读取操作。
4.如权利要求1所述的半导体系统，其中，所述第二半导体器件包括：
控制电路，其被配置为根据所述芯片选择信号和所述命令/地址信号的逻辑电平组合而同步于所述时钟信号来产生写入测试信号、读取测试信号和读取使能信号，并且被配置为同步于所述时钟信号来将所述读取测试信号延迟以产生读取测试延迟信号；
控制信号发生电路，其被配置为产生输入控制信号，所述输入控制信号根据所述写入测试信号、所述读取测试信号和所述读取使能信号而被使能，并且被配置为产生输出控制信号，所述输出控制信号在所述读取测试延迟信号被输入到所述控制信号发生电路时被使能；以及
数据输入/输出I/O电路，其被配置为同步于所述选通信号来锁存所述输入数据以产生被加载在I/O线上的写入数据，被配置为当所述输入控制信号被输入到所述数据I/O电路时，锁存从被加载在所述I/O线上的所述写入数据产生的读取数据，以及被配置为当所述输出控制信号被输入到所述数据I/O电路时，从被锁存的读取数据产生所述输出数据。
5.如权利要求4所述的半导体系统，其中，所述控制信号发生电路包括：
输入控制信号发生电路，其被配置为：当所述读取使能信号被输入到所述输入控制信号发生电路时，禁止所述读取测试信号被输入到所述输入控制信号发生电路，并且被配置为产生所述输入控制信号，当所述写入测试信号被输入到所述输入控制信号发生电路时，所述输入控制信号根据写入/读取脉冲信号而被使能；以及
输出控制信号发生电路，其被配置为产生所述输出控制信号，所述输出控制信号在所述读取测试延迟信号被输入到所述输出控制信号发生电路时被使能。
6.如权利要求5所述的半导体系统，其中，所述输入控制信号发生电路包括：
内部输入控制信号发生电路，其被配置为：当所述读取使能信号被输入到所述内部输入控制信号发生电路时，禁止所述读取测试信号被输入到所述内部输入控制信号发生电路，并且被配置为产生内部输入控制信号，所述内部输入控制信号在所述写入测试信号被输入到所述内部输入控制信号发生电路时被使能；以及
输入控制信号输出电路，其被配置为产生所述输入控制信号，当所述内部输入控制信号被输入到所述输入控制信号输出电路时，所述输入控制信号根据所述写入/读取脉冲信号而被使能。
7.如权利要求5所述的半导体系统，其中，所述输出控制信号发生电路包括：
内部输出控制信号发生电路，其被配置为产生内部输出控制信号，所述内部输出控制信号在所述读取测试延迟信号被输入到所述内部输出控制信号发生电路时被使能；以及
输出控制信号输出电路，其被配置为产生所述输出控制信号，所述输出控制信号在所述内部输出控制信号被输入到所述输出控制信号输出电路时被使能。
8.如权利要求4所述的半导体系统，其中，所述数据I/O电路包括：
数据输入电路，其被配置为：当所述写入测试信号被输入到所述数据输入电路时，同步于所述选通信号来锁存所述输入数据，以产生通过所述I/O线传输的所述写入数据；以及
数据输出电路，其被配置为：当所述写入测试信号被使能并且所述输入控制信号被输入到所述数据输出电路时，锁存从所述写入数据产生的所述读取数据，并且被配置为：当所述输出控制信号被输入到所述数据输出电路时，从被锁存的读取数据产生所述输出数据。
9.如权利要求8所述的半导体系统，其中，所述数据输入电路包括：
输入缓冲器，其被配置为当所述写入测试信号被使能时，缓冲所述输入数据以产生写入传输数据；以及
写入传输电路，其被配置为同步于所述选通信号来锁存所述写入传输数据，并且从被锁存的写入传输数据产生所述写入数据。
10.如权利要求8所述的半导体系统，其中，所述数据输出电路包括：
读取传输电路，其被配置为当所述写入测试信号被使能时，缓冲所述读取数据以产生读取传输数据；
管道电路，其被配置为当所述输入控制信号被使能时，锁存所述读取传输数据，并且被配置为当所述输出控制信号被使能时，从被锁存的读取传输数据产生锁存数据；以及
输出缓冲器，其被配置为缓冲所述锁存数据以产生所述输出数据。
11.一种半导体器件，包括：
控制信号发生电路，其被配置为产生输入控制信号，所述输入控制信号在测试模式下的写入操作期间被使能，并且被配置为产生输出控制信号，所述输出控制信号在所述测试模式下的读取操作期间被使能；以及
数据输入/输出I/O电路，其被配置为：同步于选通信号来从输入数据产生写入数据，以将所述写入数据传输到I/O线，被配置为：当所述输入控制信号被输入到所述数据I/O电路时，储存从被传输到所述I/O线的所述写入数据产生的读取数据，以及被配置为：当所述输出控制信号被输入到所述数据I/O电路时，将被储存的读取数据输出作为输出数据。
12.如权利要求11所述的半导体器件，其中，在所述测试模式下顺序地执行所述写入操作和所述读取操作。
13.如权利要求11所述的半导体器件，其中，所述测试模式是用于在所述输出数据的逻辑电平组合与所述输入数据的逻辑电平组合不同时调整所述选通信号的产生时刻和所述输入数据的输入时刻的操作模式。
14.如权利要求11所述的半导体器件，其中，所述控制信号发生电路包括：
输入控制信号发生电路，其被配置为：当读取使能信号被输入到所述输入控制信号发生电路时，禁止读取测试信号被输入到所述输入控制信号发生电路，并且被配置为产生所述输入控制信号，当写入测试信号被输入到所述输入控制信号发生电路时，所述输入控制信号根据写入/读取脉冲信号而被使能；以及
输出控制信号发生电路，其被配置为产生所述输出控制信号，所述输出控制信号在读取测试延迟信号被输入到所述输出控制信号发生电路时被使能。
15.如权利要求14所述的半导体器件，
其中，所述写入测试信号、所述读取测试信号和所述读取使能信号根据由外部设备提供的命令/地址信号的逻辑电平组合而被使能；以及
其中，所述读取测试延迟信号通过将所述读取测试信号延迟来产生。
16.如权利要求15所述的半导体器件，其中，所述输入控制信号发生电路包括：
内部输入控制信号发生电路，其被配置为：当所述读取使能信号被输入到所述内部输入控制信号发生电路时，禁止所述读取测试信号被输入到所述内部输入控制信号发生电路，并且被配置为产生内部输入控制信号，所述内部输入控制信号在所述写入测试信号被输入到所述内部输入控制信号发生电路时被使能；以及
输入控制信号输出电路，其被配置为产生所述输入控制信号，当所述内部输入控制信号被输入到所述输入控制信号输出电路时，所述输入控制信号根据所述写入/读取脉冲信号而被使能。
17.如权利要求15所述的半导体器件，其中，所述输出控制信号发生电路包括：
内部输出控制信号发生电路，其被配置为产生内部输出控制信号，所述内部输出控制信号在所述读取测试延迟信号被输入到所述内部输出控制信号发生电路时被使能；以及
输出控制信号输出电路，其被配置为产生所述输出控制信号，所述输出控制信号在所述内部输出控制信号被输入到所述输出控制信号输出电路时被使能。
18.如权利要求11所述的半导体器件，其中，所述数据I/O电路包括：
数据输入电路，其被配置为：当写入测试信号被输入到所述数据输入电路时，同步于所述选通信号来锁存所述输入数据，以产生通过所述I/O线传输的所述写入数据；以及
数据输出电路，其被配置为：当所述写入测试信号被使能并且所述输入控制信号被输入到所述数据输出电路时，锁存从所述写入数据产生的所述读取数据，并且被配置为：当所述输出控制信号被输入到所述数据输出电路时，从被锁存的读取数据产生所述输出数据。
19.如权利要求18所述的半导体器件，其中，所述数据输入电路包括：
输入缓冲器，其被配置为当所述写入测试信号被使能时，缓冲所述输入数据以产生写入传输数据；以及
写入传输电路，其被配置为同步于所述选通信号来锁存所述写入传输数据，并且从被锁存的写入传输数据产生所述写入数据。
20.如权利要求18所述的半导体器件，其中，所述数据输出电路包括：
读取传输电路，其被配置为在所述写入测试信号被使能时，缓冲所述读取数据以产生读取传输数据；
管道电路，其被配置为在所述输入控制信号被使能时，锁存所述读取传输数据，并且被配置为当所述输出控制信号被使能时，从被锁存的读取传输数据产生锁存数据；以及
输出缓冲器，其被配置为缓冲所述锁存数据以产生所述输出数据。
CN201910934837.6A 2019-01-15 2019-09-29 半导体器件及包括半导体器件的半导体系统 Active CN111435605B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190005340A KR20200088702A (ko) 2019-01-15 2019-01-15 반도체장치 및 반도체시스템
KR10-2019-0005340 2019-01-15

Publications (2)

Publication Number Publication Date
CN111435605A true CN111435605A (zh) 2020-07-21
CN111435605B CN111435605B (zh) 2023-08-25

Family

ID=71517747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910934837.6A Active CN111435605B (zh) 2019-01-15 2019-09-29 半导体器件及包括半导体器件的半导体系统

Country Status (3)

Country Link
US (1) US11107547B2 (zh)
KR (1) KR20200088702A (zh)
CN (1) CN111435605B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114067860B (zh) * 2020-08-03 2024-03-26 长鑫存储技术有限公司 存储系统
CN114070296A (zh) 2020-08-03 2022-02-18 长鑫存储技术有限公司 存储系统

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959929A (en) * 1997-12-29 1999-09-28 Micron Technology, Inc. Method for writing to multiple banks of a memory device
CN1405889A (zh) * 2001-09-18 2003-03-26 株式会社东芝 同步型半导体存储装置
KR20070036599A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 반도체 메모리 장치
US20080089167A1 (en) * 2006-10-12 2008-04-17 Elpida Memory, Inc. Semiconductor memory and memory module
US20100182857A1 (en) * 2009-01-21 2010-07-22 Elpida Memory, Inc. Tester for semiconductor device and semiconductor device
US20120002494A1 (en) * 2010-07-05 2012-01-05 Byoungsul Kim Test mode control circuit in semiconductor memory device and test mode entering method thereof
US20130114358A1 (en) * 2011-11-08 2013-05-09 Hynix Semiconductor Inc. Address decoding method and semiconductor memory device using the same
US20130176799A1 (en) * 2012-01-05 2013-07-11 SK Hynix Inc. Semiconductor device, semiconductor system having the same, and command address setup/hold time control method therefor
CN103365602A (zh) * 2012-04-04 2013-10-23 爱思开海力士有限公司 半导体存储电路和使用半导体存储电路的数据处理系统
US20130311717A1 (en) * 2012-05-17 2013-11-21 Globit Co., Ltd. Magnetic random access memory
CN103544989A (zh) * 2012-07-11 2014-01-29 爱思开海力士有限公司 半导体存储器器件
CN106356101A (zh) * 2015-07-13 2017-01-25 爱思开海力士有限公司 半导体器件和包括其的半导体系统
US9570121B1 (en) * 2015-09-17 2017-02-14 SK Hynix Inc. Semiconductor devices and semiconductor systems including the same
US20180053567A1 (en) * 2016-08-16 2018-02-22 SK Hynix Inc. Semiconductor devices, semiconductor systems, and methods thereof
US20180061472A1 (en) * 2016-08-31 2018-03-01 SK Hynix Inc. Semiconductor system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1068619B1 (en) 1998-04-01 2005-02-16 Mosaid Technologies Incorporated Semiconductor memory asynchronous pipeline
KR100663362B1 (ko) * 2005-05-24 2007-01-02 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법
JP2011009496A (ja) * 2009-06-26 2011-01-13 Elpida Memory Inc 半導体装置
KR101075493B1 (ko) 2010-02-26 2011-10-21 주식회사 하이닉스반도체 파이프 래치 회로와 그의 동작 방법

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959929A (en) * 1997-12-29 1999-09-28 Micron Technology, Inc. Method for writing to multiple banks of a memory device
CN1405889A (zh) * 2001-09-18 2003-03-26 株式会社东芝 同步型半导体存储装置
KR20070036599A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 반도체 메모리 장치
US20080089167A1 (en) * 2006-10-12 2008-04-17 Elpida Memory, Inc. Semiconductor memory and memory module
US20100182857A1 (en) * 2009-01-21 2010-07-22 Elpida Memory, Inc. Tester for semiconductor device and semiconductor device
US20120002494A1 (en) * 2010-07-05 2012-01-05 Byoungsul Kim Test mode control circuit in semiconductor memory device and test mode entering method thereof
US20130114358A1 (en) * 2011-11-08 2013-05-09 Hynix Semiconductor Inc. Address decoding method and semiconductor memory device using the same
US20130176799A1 (en) * 2012-01-05 2013-07-11 SK Hynix Inc. Semiconductor device, semiconductor system having the same, and command address setup/hold time control method therefor
CN103365602A (zh) * 2012-04-04 2013-10-23 爱思开海力士有限公司 半导体存储电路和使用半导体存储电路的数据处理系统
US20130311717A1 (en) * 2012-05-17 2013-11-21 Globit Co., Ltd. Magnetic random access memory
CN103544989A (zh) * 2012-07-11 2014-01-29 爱思开海力士有限公司 半导体存储器器件
CN106356101A (zh) * 2015-07-13 2017-01-25 爱思开海力士有限公司 半导体器件和包括其的半导体系统
US9570121B1 (en) * 2015-09-17 2017-02-14 SK Hynix Inc. Semiconductor devices and semiconductor systems including the same
US20180053567A1 (en) * 2016-08-16 2018-02-22 SK Hynix Inc. Semiconductor devices, semiconductor systems, and methods thereof
CN107767899A (zh) * 2016-08-16 2018-03-06 爱思开海力士有限公司 半导体器件、半导体系统及其方法
US20180061472A1 (en) * 2016-08-31 2018-03-01 SK Hynix Inc. Semiconductor system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张凤阳: "全彩LED显示屏控制系统的研究", no. 06, pages 138 - 678 *

Also Published As

Publication number Publication date
US20200227129A1 (en) 2020-07-16
US11107547B2 (en) 2021-08-31
CN111435605B (zh) 2023-08-25
KR20200088702A (ko) 2020-07-23

Similar Documents

Publication Publication Date Title
CN107767899B (zh) 半导体器件、半导体系统及其方法
US11037609B2 (en) Semiconductor devices
US10068633B2 (en) Semiconductor devices and integrated circuits including the same
US10847195B2 (en) Semiconductor device having ranks that performs a termination operation
US11189328B1 (en) Semiconductor devices and semiconductor systems
CN108628696B (zh) 半导体器件
CN111435605B (zh) 半导体器件及包括半导体器件的半导体系统
US11133055B1 (en) Electronic device to perform read operation and mode register read operation
US9672884B1 (en) Semiconductor devices and semiconductor systems including the same
US10872645B1 (en) Semiconductor devices
US20200302980A1 (en) Semiconductor devices
US10026461B2 (en) Semiconductor devices and semiconductor systems including the same
CN111199760B (zh) 半导体器件
US10636462B2 (en) Semiconductor devices
US10559340B2 (en) Semiconductor device
CN113012735A (zh) 半导体器件
US11763862B2 (en) Electronic device for performing read operation using pipe circuit
US10121524B1 (en) Semiconductor devices
CN109903808B (zh) 电子器件
US10861511B2 (en) Semiconductor devices
CN111081292B (zh) 半导体器件以及包括其的半导体系统
US9576628B1 (en) Semiconductor device
CN112750492A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant