CN111433919A - 用于制造光电子半导体芯片的方法和光电子半导体芯片 - Google Patents

用于制造光电子半导体芯片的方法和光电子半导体芯片 Download PDF

Info

Publication number
CN111433919A
CN111433919A CN201880065928.4A CN201880065928A CN111433919A CN 111433919 A CN111433919 A CN 111433919A CN 201880065928 A CN201880065928 A CN 201880065928A CN 111433919 A CN111433919 A CN 111433919A
Authority
CN
China
Prior art keywords
layer
precursor
type
current spreading
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880065928.4A
Other languages
English (en)
Inventor
王雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osram Oled GmbH
Original Assignee
Osram Oled GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Oled GmbH filed Critical Osram Oled GmbH
Publication of CN111433919A publication Critical patent/CN111433919A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/44—Gallium phosphide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种用于制造光电子半导体芯片(100)的方法，所述方法具有如下步骤：A)在腔(5)中提供表面(2)；B)在腔(5)中提供至少一种有机的第一前驱体(3)和第二前驱体(4)，其中有机的第一前驱体(3)具有气态的III族化合物材料(3)，其中第二前驱体(4)具有气态的含磷的化合物材料(41)；C)将第一和第二前驱体(3，4)在540℃和660℃之间的温度(其中包含边界值)和在30mbar和300mbar之间的压力(其中包含边界值)下外延沉积到腔(5)中的表面(2)上，以形成第一层(12)，所述第一层具有磷化物化合物半导体材料(6)，其中在第二前驱体和第一前驱体(3，4)之间的比例在5和200之间，其中包含边界值，其中所产生的磷化物化合物半导体材料(6)掺杂有碳，其中碳掺杂浓度为至少4×1019cm‑3。

Description

用于制造光电子半导体芯片的方法和光电子半导体芯片
技术领域
本发明涉及一种用于制造光电子半导体芯片的方法。此外，本发明涉及一种光电子半导体芯片，所述光电子半导体芯片优选借助在此所描述的方法产生。
背景技术
在基于磷化物化合物半导体材料的光电子半导体芯片中，对于在p型侧上的电流扩展和/或接触通常使用AlGaAs层。所述层然而可能腐蚀，这会造成半导体芯片的失效。此外，这种层显示出对于要在半导体芯片中产生的光的相对高的吸收。替选地，可以使用掺杂有镁的磷化镓。由此虽然可以避免相对于湿气的易受侵蚀性，但是实现比在AlGaAs中明显更差的比电阻。此外，镁可以在有源区域中扩散并且形成缺陷，这造成光损失。
发明内容
本发明的目的是，提供一种半导体芯片，所述半导体芯片在吸收损失小并且湿度稳定性高的同时具有良好的电流扩展和/或接触。尤其，半导体芯片应当简单地和/或低成本地通过在此所描述的方法产生。
所述一个或多个目的此外通过根据权利要求1的用于制造光电子半导体芯片的方法和根据权利要求17的光电子半导体芯片来实现。本发明的有利的设计方案和改进方案是从属权利要求的主题。
在至少一个实施方式中，用于制造光电子半导体芯片的方法具有如下步骤：
A)在腔中提供表面；
B)在腔中提供至少一种有机的第一前驱体和第二前驱体。有机的第一前驱体具有气态的III族化合物材料或由其构成。第二前驱体具有气态的含磷的化合物材料或由其构成；
C)将第一和第二前驱体外延沉积到腔中的表面上。由此形成第一层，所述第一层具有磷化物化合物半导体材料或由其构成。外延沉积在540℃和660℃之间的温度和在30mbar和300mbar之间的压力进行，其中包含边界值，其中在第二前驱体和第一前驱体之间的比例在5和200之间，其中包含边界值，其中所产生的磷化物化合物半导体材料掺杂有碳，其中碳掺杂浓度为至少2×1019cm-3或至少4×1019cm-3。
本发明还涉及一种光电子半导体芯片。优选地，光电子半导体芯片借助在此所描述的方法产生。在此，用于制造光电子半导体芯片的方法的所有定义和实施方案也适用于光电子半导体芯片并且反之亦然。
在至少一个实施方式中，光电子半导体芯片具有半导体层序列。半导体层序列尤其具有磷化物化合物半导体材料。半导体层序列具有设为用于产生辐射的有源区域、n型传导区域和p型传导区域。有源区域设置在n型传导区域和p型传导区域之间。p型传导区域具有第一层，或者第一层尤其直接地邻接于p型传导区域。第一层基于掺杂有碳的磷化物化合物半导体材料。磷化物化合物半导体材料的碳掺杂浓度为至少5×1019cm-3。第一层可以形成为p型接触层和/或p型电流扩展层。
根据至少一个实施方式，用于制造光电子器件的方法具有方法步骤A)，提供表面。表面在腔中提供。腔尤其是外延设施的组成部分。优选地，腔是用于金属有机气相外延(MOVPE)的设施的组成部分。
根据至少一个实施方式，表面是衬底或载体的表面。衬底例如可以是GaAs、蓝宝石或硅晶片。
附加地或替选地，表面是半导体层序列的表面。半导体层序列设为用于产生辐射，尤其经由有源区域产生辐射。半导体层序列具有n型传导区域和p型传导区域。有源区域设置在n型传导区域和p型传导区域之间。
有源区域尤其设为用于产生在蓝色、绿色、黄色、红色、红外和/或UV光谱范围内的辐射。
根据至少一个实施方式，半导体层序列的有源区域基于磷化物化合物半导体材料。替选地或附加地，第一层可以基于磷化物化合物半导体材料或由其构成。
“基于磷化物化合物半导体材料”在本文中意味着，材料具有磷化物化合物半导体材料，优选AlxInyGa1-x-yP或者由其构成，其中0≤x≤1，0≤y≤1并且x+y≤1。优选地，针对第一层x＝0并且y＝0。在此，所述材料不必强制性地具有根据上式的数学上精确的组成。更确切地说，所述材料例如可以具有一种或多种掺杂物以及附加的组成部分。然而为了简单，上式仅包含晶格的主要组成部分(Al、Ga、In、P)，即使这些主要组成部分可以部分地由少量其他物质替代和/或补充时也如此。
尤其，半导体层序列包括多个由磷化镓构成的层。
有源层例如可以构成为pn结、双异质结构、单量子系统结构或多量子系统结构。名称量子系统结构在此包括如下结构，其中载流子通过包围(Confinement，限域)经受其能量状态的量子化。尤其，名称量子系统结构不包含关于量子化的维度的说明。由此，所述量子系统结构此外包括量子阱、量子线或量子点和这些量子结构的任意组合。
根据至少一个实施方式，所述方法具有步骤B)，在腔中提供至少一种有机的第一前驱体和第二前驱体。有机的第一前驱体具有气态的III族化合物材料或由其构成。第二前驱体具有气态的含磷的化合物材料或由其构成。
根据至少一个实施方式，有机的第一前驱体和/或III族化合物材料是三甲基镓(TMGa)、三甲基铟(TMIn)或三甲基铝(TMAl)。优选地，有机的第一前驱体和/或III族化合物材料是三甲基镓。
根据至少一个实施方式，第二前驱体和/或含磷的化合物材料是磷化氢(PH3)。
根据至少一个实施方式，所述方法具有步骤C)，将第一和第二前驱体外延沉积到腔中的表面上。由此构成第一层。第一层包括C掺杂的磷化物化合物半导体材料，优选C掺杂的GaP或由其构成。外延沉积在540℃和660℃或700℃之间、包含边界值的温度和30mbar和300mbar之间、包含边界值的压力下进行，其中在第二前驱体和第一前驱体之间的比例在5和200之间，其中包含边界值(第二前驱体/第一前驱体＝5至200)。碳掺杂浓度为至少5×1019cm-3。
根据半导体芯片的至少一个实施方式，p型传导区域具有p型电流扩展层。p型电流扩展层尤其是半导体层序列的一部分。p型电流扩展层尤其在p型传导区域的背离有源区域的侧上构成。例如，p型电流扩展层形成在方法的步骤C)中产生的第一层，所述第一层包括C掺杂的磷化物化合物半导体材料。
替选地或附加地，在半导体层序列的p型传导区域上邻接有电流扩展层，所述电流扩展层具有透明导电氧化物。在电流扩展层上设置有金属的p型端子接触部，所述p型端子接触部至少局部地邻接于电流扩展层。p型端子接触部具有金属或金属合金并且设置在电流扩展层的背离半导体层序列的侧上。
金属的p型端子接触部尤其用于穿过电流扩展层将电流输送到n型传导区域中。然而，所述p型端子接触部也可以同时具有镜层的功能。尤其，在由透明导电氧化物形成的电流扩展层和p型传导区域之间设置有在步骤C)中产生的第一层，所述第一层尤其具有磷化物化合物半导体材料。
尤其，第一层由碳掺杂的磷化镓形成。第一层在此尤其用作为p型接触层。p型接触层有利地非常高浓度地掺杂有碳。第一层的磷化物化合物半导体材料的碳掺杂浓度尤其位于5·1019cm-3至1·1021cm-3之间，尤其对于形成为p型接触层的第一层如此。优选地，浓度为5·1020cm-3。此外，p型接触层是相对薄的层，所述层的厚度优选在5nm和200nm之间，尤其在10nm和35nm之间，例如是20nm。
根据至少一个实施方式，第一层形成为p型接触层。优选地，形成为p型接触层的第一层在步骤C)中在520℃或540℃和620℃之间(包含边界值)，尤其在540℃至580℃之间(包含边界值)，例如560℃的温度下，和在30mbar至300mbar的压力下，尤其在40至90mbar，例如66mbar的压力下，并且在第二前驱体材料与第一前驱体材料的比例为5至150，尤其10至50，例如15的条件下产生。
根据至少一个实施方式，形成为p型接触层的第一层在外延设施中，例如在VECCOE450、K450、K475或K475i或Aixtron G4或G5中产生。作为温度可以选择在560℃和600℃之间，例如560℃和/或600℃的温度。作为压力例如可以选择66mbar。第二前驱体与第一前驱体的比例在600℃可以是25和/或在560℃可以是16。作为第一前驱体可以使用三甲基镓并且作为第二前驱体可以使用磷化氢。尤其，作为在步骤C)中的载气可以使用氢气。第一层的所产生的层厚度尤其位于5nm和35nm之间。表面可以在腔中旋转，其中旋转例如具有500rpm和/或700rpm的转速。由此，可以产生具有第一层的光电子半导体芯片，所述第一层具有在磷化物化合物半导体材料中的高的碳掺杂。尤其，第一层的所产生的磷化物化合物半导体材料的碳掺杂浓度在5×1019cm-3和1×1021cm-3之间，其中包含边界值。光电子半导体芯片具有在1×10-5至1×10-4Ω·cm2之间的接触电阻ITO/GaP，对于金/磷化镓为大约2×10-5Ω·cm2并且对于铂金/磷化镓为大约7×10-6Ω·cm2。
根据至少一个实施方式，第一层形成为电流扩展结构。尤其，形成为p型电流扩展结构的第一层在步骤C)中在560℃和660℃之间的温度(实际温度)下，尤其在580℃至620℃，例如600℃的温度下，和在30mbar至300mbar，尤其40至90mbar，例如66mbar的压力下，和在第二前驱体和第一前驱体之间的比例为10至200，尤其为10至40，例如为24的情况下产生。
根据至少一个实施方式，在步骤C)中的温度对于形成为p型接触层的第一层在540℃和620℃之间或者对于形成为p型电流扩展层的第一层在560℃和660℃之间。
例如，形成为p型电流扩展层的第一层在外延设施中，例如VECCO E450、K450和K475的外延设施中产生。作为温度例如可以选择600℃，作为压力可以选择66mbar并且第二前驱体与第一前驱体的比例可以选择为25。作为前驱体可以使用三甲基镓和磷化氢。由此可以产生具有磷化物化合物半导体材料的第一层，其具有2×1019cm-3或4×1019cm-3至3×1020cm-3的碳掺杂浓度。第一层的层厚度可以位于200nm至350nm之间，例如为270nm。表面可以旋转，例如以500rpm和/或750rpm转速。所产生的光电子半导体芯片可以具有0.002Ω·cm至0.006Ω·cm的比电阻和在5×10-6和2×10-4Ω·cm2之间的接触电阻金/磷化镓。
发明人已认识到，通过在此所描述的方法，尤其通过在步骤C)中给出的方法参数窗口的组合可以产生由具有高的碳浓度的磷化物化合物半导体材料构成的第一层的光电子半导体芯片。尤其，碳掺杂浓度为至少4×1019cm-3或至少2×1019cm-3。由温度、压力和第二前驱体和第一前驱体的比例构成的组合刚好产生第一层。
附加地，第一层具有小的层厚度并且是湿度稳定的并且相对于脱层是稳定的。这与至今为止已知的镁掺杂的磷化镓和至今为止已知的砷化镓铝不同是有利的，所述镁掺杂的磷化镓必须形成为厚层并且具有小的接触电阻，所述砷化镓铝具有高的吸收和高的脱层。
根据至少一个实施方式，在步骤C)中使用载气。尤其，作为载气使用氢气。尤其，作为载气不使用氩气。载气优选用于，将气态的III族和/或含磷的化合物材料运输到腔中。第一和第二前驱体于是部分地已经在气相中起反应并且扩散至表面，在那里前驱体吸收并且发生分解反应。气态的产物脱附并且扩散远离腔。
尤其，前驱体不具有杂质，所述杂质可能通过制造到达前驱体中。III族化合物材料的分解优选在多级中进行，其中逐渐地在气相中甲基基团作为自由基分裂。单甲基基团-III族元素的最后的分解步骤随后在表面处在含磷的化合物材料参与的情况下进行。所述化合物材料在其分解时产生初生的氢原子，所述氢原子随后与最后的甲基基团反应成甲烷。甲烷随后可以作为副产物运出。载气尤其确定气相的流体动力学并且在所述载气作为反应物或产物在反应中出现时可以影响反应。
根据至少一个实施方式，在步骤C)中的外延沉积是金属有机气相外延(MOVPE)。金属有机气相外延也可以称作为有机金属气相外延(OMVPE)或称作为金属有机化学气相沉积(MOCVD)。金属有机气相外延的原理方法是本领域技术人员充分已知的从而在此处不进一步地阐述。
根据至少一个实施方式，使用附加的前驱体，气态的有机的第三前驱体。优选地，第三前驱体由CBr4形成。第三前驱体用于提高在第一层中的碳掺杂浓度。
根据至少一个实施方式，第一层具有5nm至200nm之间，包含边界值的层厚度。替选地，第一层具有50nm至500nm，包含边界值的层厚度，尤其具有200nm至350nm，包含边界值的层厚度。尤其，当第一层形成为p型接触层时，第一层的层厚度位于5nm和200nm之间。当第一层形成为p型电流扩展层时，第一层的层厚度尤其位于50nm和500nm之间。
根据至少一个实施方式，在步骤C)中的温度具有在560℃和600℃之间，例如600℃的值。
根据至少一个实施方式，在步骤C)中的压力具有在60mbar和70mbar之间，例如66mbar的值。
根据至少一个实施方式，碳掺杂浓度具有在1·1020cm-3和5·1020cm-3之间或在5·1019cm-3和3·1020cm-3之间的值。
根据至少一个实施方式，在步骤C)中的温度和/或压力是恒定的。换言之，在方法步骤C)期间没有出现温度和/或压力斜坡。
根据至少一个实施方式，在第二前驱体和第一前驱体之间的比例在5和150之间，其中包含边界值。替选地，在第二前驱体和第一前驱体之间的比例在10至200之间，其中包含边界值。在5和150之间、包含边界值的比例优选在形成为p型接触层的第一层的情况下存在。在10和200之间、包含边界值的比例优选在形成为p型电流扩展层的第一层的情况下存在。
根据至少一个实施方式，磷化物化合物半导体材料是磷化镓。
根据至少一个实施方式，磷化物化合物半导体材料是磷化铝镓。
根据至少一个实施方式，第一层直接邻接于半导体层序列的表面。第一层优选形成为p型接触层和/或形成为p型电流扩展层。
根据至少一个实施方式，在步骤C)之后进行冷却步骤。在该冷却步骤中，至少磷化物化合物半导体材料在腔中冷却。尤其，腔不具有第二前驱体材料。
根据至少一个实施方式，在步骤C)之后进行没有第二前驱体，尤其没有磷化物化合物和仅具有载气、例如氢气的冷却步骤。
在例如碳掺杂的磷化镓的外延生长之后，将表面，例如外延片在反应器的腔中在不具有磷化氢的情况下冷却。由此避免碳氢钝化，所述碳氢钝化造成例如30mV至50mV的高的UF。
在常见的外延工艺之后，将表面、例如外延片在第二前驱体下冷却，例如在存在磷化氢，AsH3或NH3的情况下冷却，因为这避免从外延表面解吸。
在具有磷化镓表面的情况下，在不存在磷化氢的冷却时没有观察到解吸。因此没有观察到老化效应。换言之，至今为止不常见的是，在没有第二前驱体的情况下执行冷却工艺，因为至今为止已知的是，在存在第二前驱体的条件下进行第一层的稳定化。发明人已经认识到，通过在冷却步骤中不存在第二前驱体，避免碳氢钝化从而减小高的UF。
根据至少一个实施方式，成形为p型接触层的第一层具有1·1020cm-3至5·1020cm-3的高的碳掺杂并且具有600cm-1至2000cm-1的吸收系数。这产生较小的接触电阻和半导体芯片的高的亮度。接触电阻明显低于在至今为止的文献中所描述的值ITO/GaP 1·10-5至1·10-4Ωcm2，Au/GaP大约为2·10-5Ωcm2，PtAu/GaP大约为7·10-6Ωcm2。
根据至少一个实施方式，形成为p型电流扩展层的第一层具有4·1019cm-3至3·1020cm-3的高的碳掺杂以及0.002Ω·cm2至0.006Ω·cm2的小的比电阻和在400cm-1至650cm-1的范围内的吸收参数。与例如AlGaAs:C的电流扩展层相比，碳掺杂的磷化镓具有改善的湿度稳定性和附着从而具有较小的或类似的吸收。与由镁掺杂的磷化镓构成的电流扩展层相比，碳掺杂的磷化镓不具有镁掺杂，其中老化风险由此明显降低。
至今为止，没有用于制造光电子半导体芯片的如下方法已知，所述方法在产生第一层的外延沉积中使用在此所描述的方法参数，如温度、压力和比值的组合。由此，可以产生高浓度掺杂有碳的磷化物化合物半导体材料层，其此外是湿度稳定的并且具有高的吸收。
至今为止，例如仅已知如下方法，所述方法在例如为470℃的较低的温度和50mbar的压力下借助氢气载气使用(Japanese Journal of Appl.Phys.第47卷，第9号，2008，第7023页至7025页)。在那产生的碳掺杂的磷化物化合物半导体材料层然而具有3.2·1019cm-3的较小的碳浓度。在Journal of Electrochemical Society，第157卷，第4号，2010，H459至H462页同样描述一种具有大于1·1019cm-3的浓度的碳掺杂的磷化物化合物半导体层。然而，这些层在530℃的较低温度下在第二前驱体与第一前驱体的比例为11的情况下借助氢气载气产生。
根据至少一个实施方式，在磷化物化合物半导体材料中的碳掺杂用作为p型掺杂。换言之，碳掺杂作用为受主。例如，碳在V族晶格位置处，尤其在磷晶格位置处嵌入。
已证实的是，通过在此所描述的方法可以产生半导体芯片，所述半导体芯片具有改善的湿度稳定性和较小的吸收损失并且还具有高的导电性从而具有有效的电流扩展。
碳的特征在于在半导体层序列之内的特别小的扩散。半导体层序列，尤其有源区域由于碳到有源区域中的扩散而引起损坏的风险和伴随于此的半导体层序列的光损失有效地避免。
关于半导体芯片的设计方案参照DE 10 2017 101 637.6和DE 10 2017104 719.0的权利要求和附图，其公开内容通过参引结合于此。
根据至少一个实施方式，第一层不具有镁。
附图说明
其他有利的实施方式和改进方案从下面描述的实施例中得出。
附图示出：
图1A至1D示出用于制造根据一个实施方式的光电子半导体芯片的方法；
图2A至3D分别示出根据一个实施方式的光电子半导体芯片的示意侧视图。
在实施例和附图中，相同的、同类的和起相同作用的元件可以分别设有相同的附图标记。示出的元件及其彼此间的大小比例不应视为是符合比例的。更确切地说，为了更好的可视性和/或为了更好的理解可以夸大地示出个别元件，例如层、构件、器件和区域。
具体实施方式
图1A至1D示出根据一个实施方式的用于制造光电子半导体芯片的方法。
图1A示出在腔5中提供表面。腔5例如是外延反应器，如VECCO K475的一部分。表面2优选是半导体层序列1的表面。半导体层序列1优选具有磷化物化合物半导体材料。半导体层序列1设为用于产生辐射。半导体层序列1具有有源区域20，所述有源区域设置在n型传导区域21和p型传导区域22之间(在此未示出)。
在图1B中示出方法步骤B，提供至少一个有机的第一前驱体3和第二前驱体4，所述第一前驱体具有气态的III族化合物材料31，所述第二前驱体具有气态的含磷的化合物材料41。第一前驱体3例如可以是三甲基镓而第二前驱体4例如可以是磷化氢。附加地，可以使用载气7，例如氢气，以便将气态的前驱体3、4运输到腔中。
前驱体3、4于是部分地已经在气相中反应并且扩散至表面2。尤其，表面2被加热。前驱体3、4被吸收，其中形成第一层12，所述第一层具有磷化物化合物半导体材料6或者由其构成。尤其地，磷化物化合物半导体材料6是磷化镓(参见图1C)。
在图1C中的第一层12的磷化物化合物半导体材料的外延沉积在520℃或540℃和660℃之间的温度(其中包含边界值)，在30mbar和300mbar之间的压力下(其中包含边界值)以及在第二前驱体和第一前驱体之间的比例在5和200之间(其中包含边界值)的情况下进行。借助给出的参数窗口，表面质量是良好的，导电率是高的并且吸收是低的。
作为副产物11，甲烷例如可以离开腔5。
图1D示出第一层12，所述第一层具有C掺杂的磷化物化合物半导体材料6或者由其构成。碳掺杂浓度至少具有5×1019cm-3的值。第一层12设置在表面2上。
图2A至2D分别示出根据一个实施方式的光电子半导体芯片的示意侧视图。在这些实施例中，第一层12优选形成为p型接触层。
图2A示出根据一个实施方式的光电子半导体芯片100的示意侧视图。半导体芯片100具有半导体层序列1，所述半导体层序列优选具有磷化物化合物半导体材料6。半导体层序列1设为用于产生辐射。半导体层序列1具有有源区域20，所述有源区域设置在p型传导区域22和n型传导区域21之间。
p型传导区域22具有第一层12，或者第一层12邻接于，优选直接邻接于p型传导区域22。第一层12具有碳掺杂的磷化物化合物半导体材料6，优选碳掺杂的磷化镓，其具有至少5×1019cm-3的碳掺杂浓度。在此情况下，第一层12形成为p型接触层9。p型接触层9设置在p型掺杂的磷化铟镓铝层(p-InGaAlP)之间。p型接触层9邻接于电流扩展层13。p型接触层9可以形成光电子半导体芯片100的p型侧的最外部的半导体层。
电流扩展层13包含透明导电氧化物，例如ITO。替选地，透明导电氧化物例如可以是氧化锌或IZO。电流扩展层13邻接于由金属或金属合金构成的p型端子接触部。
p型端子接触部14用作为电接触部，以便将电流传导到半导体层序列1中。n型端子接触部15用于电接触n型侧并且例如可以设置在载体16的背侧上。尤其，在使用导电载体时，n型端子接触部15设置在载体16的背侧上。替选地然而n型端子接触部15的其他设置方式也是可能的。
电流扩展层13在此具有如下优点，所述电流扩展层由于其高的透明度可以施加到整个p型接触层9上，由此进行没有明显的吸收损失的良好的电流扩展。电流扩展层13的厚度优选在10nm和300nm之间，例如大约为60nm。
p型接触层9有利地形成为薄层，所述薄层具有小于100nm，优选1nm至35nm的厚度。
因此，p型接触层9的这样小的厚度尤其是可能的，因为电流扩展已经在邻接的由透明导电氧化物构成的电流扩展层13中进行。由碳掺杂的磷化镓构成的p型接触层9因此不必用于电流扩展。与通常将一个或多个相对厚的p型半导体层用于电流扩展的常规的发光二极管芯片不同，非常薄的p型接触层9具有如下优点，吸收仅是非常小的。
此外，薄的接触层9的特征在于小的粗糙度。p型接触层9在与电流扩展层13的边界面处的rms表面粗糙度有利地小于2nm。小的粗糙度尤其能够通过小的厚度实现，因为p型接触层9在层厚度如此小的情况下基本上还未完全驰豫。换言之，p型接触层9张紧地在位于其下方的半导体层序列1上生长。到磷化镓半导体材料的晶格常数的过渡在层厚度较大时才通过构成错位而出现。
尤其，p型接触层9不具有铝。也就是说，p型接触层9的高的铝含量本身虽然具有如下优点，吸收由于通过高的铝含量而引起的大的电子带隙是小的。另一方面已经证实的是，具有高的铝含量的半导体层相对于湿气是相应灵敏的。因为在这里所描述的p型接触层9中吸收已经由于小的层厚度仅是非常小的，所以p型接触层9的半导体材料可以有利地不具有铝，而在p型接触层9中不会出现明显的吸收。
p型接触层9用碳掺杂具有如下优点，不发生常规使用的掺杂物镁到位于深处的半导体层，尤其有源区域20中的扩散。扩散的问题在将碳用作为掺杂物时比在使用镁时更小。
图2B示出根据一个实施方式的光电子半导体芯片100的示意测试图。光电子半导体芯片100在此形成为所谓的薄膜LED。在薄膜LED中，半导体层序列1从其初始的生长衬底剥离。在与初始的生长衬底相对置的侧上，具有至少一个连接层18，例如焊料层的半导体芯片100设置在载体衬底161上。因此，从有源区域20起观察，p型接触层9朝向载体衬底161。载体衬底161例如可以具有半导体材料，例如硅、锗、钼或陶瓷。
如已经结合图2A所描述的，图2B的半导体芯片100包含具有碳掺杂的磷化镓的p型接触层9并且邻接于电流扩展层13，所述电流扩展层包含透明导电氧化物，例如ITO。
在此，所有针对图2B的p型接触层9的实施方案也如已经结合图2A所描述的那样适用。
p型端子接触部14可以由银或金构成。银或金的特征在于高的反射率。在这里示出的实例中，在电流扩展层13和p型端子接触部14之间局部地设置有介电层19，所述介电层尤其可以是氧化硅层。由于介电层19的介电材料的相对小的折射率，介电层19可以引起朝向载体衬底161的方向发射的辐射的一部分朝向辐射出射面的全反射。
其他有利的设计方案和图2B的实施例的由此得出的优点对应于图2A的实施例从而不再次详细阐述。
图2C示出根据一个实施方式的光电子半导体芯片100的示意侧视图。图2C的半导体芯片与图2B的半导体芯片的区别在于，p型接触层9和电流扩展层13在区域中断开。为此，例如在制造光电子半导体芯片100时在施加介电层19和p型端子接触部14之前在电流扩展层13和p型接触层9中产生凹部。所述结构化尤其在剥离生长衬底之前和在将半导体芯片100与载体衬底161连接之前进行。这具有如下优点，减少穿过有源区域20的电通流。以这种方式实现，在n型端子接触部15下方产生少量辐射从而减少吸收损失。
此外，图2C的实施例对应于图2B的半导体芯片的实施方案。
图2A至2C的半导体芯片尤其在540℃和650℃之间的温度下，在30mbar和300mbar之间的压力下和在第二前驱体和第一前驱体之间的比例为5至150的情况下产生。第一层12的所得出的层厚度尤其在5nm和200nm之间，优选为5nm至35nm。
图3A至3D分别示出根据一个实施方式的光电子半导体芯片的示意侧视图。在此，第一层12尤其形成为p型电流扩展层。附加地，第一层12可以具有p型接触功能。
图3A的半导体芯片具有有源区域20，所述有源区域设置在n型传导区域21和p型传导区域22之间。
有源区域20基于磷化物化合物半导体材料。例如，有源区域20形成为量子结构，其具有多个量子层201和设置在其之间的阻挡层202。通过选择磷化物化合物半导体材料的材料组成和/或量子层201的层厚度，在有源区域20中要产生的辐射的发射波长可以从绿色经过黄色和红色直至到红外的光谱范围中变化。
p型传导区域22具有第一层12，所述第一层在此形成为p型电流扩展层6。电流扩展层6掺杂有碳并且具有磷化物化合物半导体材料，尤其C掺杂的GaP。碳掺杂浓度尤其在2×1019cm-3和3×1020cm-3之间。
在此，所有针对第一层12的至今为止示出的定义和实施方案也适用于图3A的实施例，这因此在此处不进行详细阐述。
图3A至3D的半导体芯片尤其在540℃和660℃之间的温度下，在30mbar和300mbar之间的压力下和在第二前驱体和第一前驱体之间的比例为10至200的情况下产生。第一层12的所产生的层厚度尤其在50nm和500nm之间，优选为200nm至350nm。
尤其，电流扩展层6不具有铝和/或铟。
电流扩展层6在上文提到的光谱范围中对于在有源区域20中要产生的辐射的特征在于高的透射。此外，这种电流扩展层与砷化铝镓电流扩展层相比是湿度更稳定的。
与半导体层序列1的其余层不同，电流扩展层6完全地或部分地驰豫从而不具有生长衬底的晶格常数。因此，半导体层序列的所有设置在电流扩展层6的朝向有源区域20的侧上的层具有相同的晶格常数。
p型传导区域22还可以在电流扩展层6的朝向有源区域20的侧上具有子区域221。子区域221借助于第二掺杂物p型传导地掺杂。尤其，第二掺杂物与碳不同。例如，第二掺杂物是镁。
图3B示出半导体芯片100，所述半导体芯片具有载体16。载体16借助于连接层18，例如焊料层或导电的粘接层固定在半导体层序列1上。在载体16和半导体层序列1之间可以设置有镜层200。镜层200同时用于电接触电流扩展层6。半导体芯片100还具有p型传导区域22、有源区域20和n型传导区域21。此外，半导体芯片100具有p型端子接触部14和n型端子接触部15。n型端子接触部15邻接于n型传导区域21，p型端子接触部14邻接于载体16。
所述实施例的其他有利的设计方案和从中得出的优点基本上对应于图3A的实施例。
尤其，根据图3B的半导体芯片形成为体积发射器。这表示如下半导体芯片，在所述半导体芯片中，辐射的主要部分，例如辐射的至少30％侧向地从半导体芯片射出。
图3C示出半导体芯片100的另一实施例。所述实施例基本上对应于结合图3B所描述的实施例。
与其不同，电流扩展层6沿横向方向具有结构化部。结构化部以多个凹部210的形式在电流扩展层6中构成。凹部210例如针对波导效应的干扰设计。这样可以提高耦合输出效率。
图3D示出根据一个实施方式的半导体本体100的另一实施例。所述实施例基本上对应于结合图3A所描述的实施例。与其不同，p型传导区域具有超晶格结构220。超晶格结构220设置在电流扩展层6和有源区域20之间。超晶格结构220例如具有多个第一子层2210和多个第二子层2220。为了简化示出，在图3D中分别示出仅一个第一子层2210和一个第二子层2220。对于第一子层2210适合的是磷化镓和对于第二子层2220适合的是磷化铝铟。
借助于超晶格结构220可以尽可能地减少晶格缺陷从电流扩展层6起朝向有源区域20的方向延伸的风险。由此引起的光损失因此可以避免。
总的来说，在此所描述的半导体本体和由此形成的半导体芯片的特征在于高的湿度稳定性，小的光损失并且其特征同时在于在吸收损失小的同时由于高的电导率而引起的良好的电流扩展和/或p型接触。此外，半导体芯片的可靠性可以由于介电层在电流扩展层上的改善的附着而改善。
结合附图所描述的实施例及其特征可以根据其他实施例也彼此组合，即使这些组合并未详尽地在附图中示出也如此。此外，结合附图所描述的实施例可以具有根据在概述部分中的说明的附加的或替选的特征。
本发明并不局限于根据实施例的描述。更确切地说，本发明包括任意特征以及特征的任意组合，这尤其包含权利要求中的特征的任意组合，即使所述特征或所述组合本身并未详尽地在权利要求或实施例中给出也如此。
本专利申请要求德国专利申请DE 10 2017 123 542.6的优先权，其公开内容通过参引结合于此。
附图标记列表
100 光电子半导体芯片
1 半导体层序列
2 半导体层序列的表面
20 有源区域
21 n型传导区域
22 p型传导区域
3 第一前驱体
4 第二前驱体
31 III族化合物材料
41 含磷的化合物材料
5 腔
6 磷化物化合物半导体材料
7 载气
8 第三前驱体
9 p型接触层
10 p型电流扩展层
11 副产物
12 第一层
13 电流扩展层
14 p型端子接触部
15 n型端子接触部
16 载体
161 载体衬底
17 p型InGaAlP层
18 连接层
19 介电层
200 镜层
210 凹部
220 超晶格结构
2210 第一子区域
2220 第二子区域

Claims (18)

1.一种用于制造光电子半导体芯片(100)的方法，所述方法具有如下步骤：
A)在腔(5)中提供表面(2)；
B)在所述腔(5)中提供至少一种有机的第一前驱体(3)和第二前驱体(4)，其中所述有机的第一前驱体(3)具有气态的III族化合物材料(3)，其中所述第二前驱体(4)具有气态的含磷的化合物材料(41)；
C)将所述第一前驱体和第二前驱体(3，4)在540℃和660℃之间、包含边界值的温度，和在30mbar和300mbar之间、包含边界值的压力下外延沉积到所述腔(5)中的所述表面(2)上，以形成第一层(12)，所述第一层具有磷化物化合物半导体材料(6)，其中所述第二前驱体和第一前驱体(3，4)之间的比例介于5和200之间，其中包含边界值，其中所产生的所述磷化物化合物半导体材料(6)掺杂有碳，其中碳掺杂浓度为至少4×1019cm-3，并且其中在步骤C)之后进行没有第二前驱体(4)并且仅具有载气(7)的冷却步骤。
2.根据权利要求1所述的方法，
其中在步骤C)之后在所述腔(5)中进行至少所述磷化物化合物半导体材料(6)的冷却步骤，其中所述腔(5)不具有所述第二前驱体(4)。
3.根据上述权利要求中任一项所述的方法，
其中在步骤C)中使用氢气作为载气(7)。
4.根据上述权利要求中任一项所述的方法，
其中附加地使用气态的有机的第三前驱体(8)CBr4。
5.根据上述权利要求中任一项所述的方法，
其中所述第一层(12)具有5nm至200nm或50nm至500nm的层厚度，其中包含边界值。
6.根据上述权利要求中任一项所述的方法，
其中在步骤C)中，对于形成为p型接触层(9)的第一层(12)的温度在540℃和620℃之间，或者对于形成为p型电流扩展层(10)的第一层(12)的温度在560℃和660℃之间。
7.根据上述权利要求中任一项所述的方法，
其中在步骤C)中的压力在60mbar和70mbar之间。
8.根据上述权利要求中任一项所述的方法，
其中对于形成为p型接触层(9)的第一层(12)的所述碳掺杂浓度在5×1019cm-3和1×1021cm-3之间，或者对于形成为p型电流扩展层(10)的第一层(12)的所述碳掺杂浓度在4×1019cm-3和3×1020cm-3之间。
9.根据上述权利要求中任一项所述的方法，
其中所述第二前驱体和第一前驱体(3，4)之间的比例介于5和150之间或者介于10和200之间，其中包含边界值。
10.根据上述权利要求中任一项所述的方法，
其中所述有机的第一前驱体(3)和/或所述III族化合物材料(31)是三甲基镓(TMGa)、三甲基铟(TMIn)或三甲基铝(TMAl)。
11.根据上述权利要求中任一项所述的方法，
其中所述第二前驱体(4)和/或所述含磷的化合物材料(41)是磷化氢(PH3)。
12.根据上述权利要求中任一项所述的方法，
其中在步骤C)中的所述外延沉积是金属有机气相外延(MOVPE)。
13.根据上述权利要求中任一项所述的方法，
其中所述磷化物化合物半导体材料(6)是GaP或AlGaP。
14.根据上述权利要求中任一项所述的方法，
其中所述表面(2)是半导体层序列(1)的表面，所述半导体层序列具有设为用于产生辐射的有源区域(20)、n型传导区域(21)和p型传导区域(22)，其中所述有源区域(20)设置在所述n型传导区域(21)和所述p型传导区域(22)之间。
15.根据上述权利要求中任一项所述的方法，
其中所述第一层(12)直接邻接于半导体层序列(1)的表面并且形成为p型接触层(9)和/或p型电流扩展层(10)。
16.一种光电子半导体芯片(100)，所述光电子半导体芯片具有：
-半导体层序列(1)，所述半导体层序列具有掺杂有碳的磷化物化合物半导体材料和设为用于产生辐射的有源区域(20)、n型传导区域(21)和p型传导区域(22)，其中
-所述有源区域(20)设置在所述n型传导区域(21)和所述p型传导区域(22)之间；
-所述p型传导区域(22)具有第一层(12)或者所述第一层(12)邻接于所述p型传导区域(22)，其中所述第一层(12)基于掺杂有碳的磷化物化合物半导体材料(6)，其中所述碳掺杂浓度为至少5×1019cm-3，其中所述第一层(12)形成为p型接触层(9)和p型电流扩展层(10)。
17.根据上一项权利要求所述的光电子半导体芯片(100)，
其中所述第一层(12)的层厚度在5nm和200nm之间。
18.根据权利要求16或17所述的光电子半导体芯片(100)，
其中在所述电流扩展层(13)和所述p型端子接触部(14)之间局部地设置有介电层(19)。
CN201880065928.4A 2017-10-10 2018-09-21 用于制造光电子半导体芯片的方法和光电子半导体芯片 Pending CN111433919A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017123542.6 2017-10-10
DE102017123542.6A DE102017123542A1 (de) 2017-10-10 2017-10-10 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
PCT/EP2018/075616 WO2019072520A1 (de) 2017-10-10 2018-09-21 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Publications (1)

Publication Number Publication Date
CN111433919A true CN111433919A (zh) 2020-07-17

Family

ID=63998681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880065928.4A Pending CN111433919A (zh) 2017-10-10 2018-09-21 用于制造光电子半导体芯片的方法和光电子半导体芯片

Country Status (4)

Country Link
US (1) US20200243709A1 (zh)
CN (1) CN111433919A (zh)
DE (1) DE102017123542A1 (zh)
WO (1) WO2019072520A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0886326A2 (en) * 1997-06-06 1998-12-23 Hewlett-Packard Company Separate hole injection structure for improved reliability light emitting semiconductor devices
CN102760815A (zh) * 2011-04-26 2012-10-31 株式会社东芝 半导体发光元件
JP2013243202A (ja) * 2012-05-18 2013-12-05 Stanley Electric Co Ltd 半導体発光素子の製造方法
CN105280771A (zh) * 2014-05-30 2016-01-27 Lg伊诺特有限公司 发光器件
WO2017141486A1 (ja) * 2016-02-15 2017-08-24 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3553147B2 (ja) * 1994-09-05 2004-08-11 三菱電機株式会社 半導体層の製造方法
JP3981218B2 (ja) * 1999-04-28 2007-09-26 日立電線株式会社 発光素子用エピタキシャルウエハおよび発光素子
EP1298461A1 (en) * 2001-09-27 2003-04-02 Interuniversitair Microelektronica Centrum Vzw Distributed Bragg reflector comprising GaP and a semiconductor resonant cavity device comprising such DBR
DE10253160A1 (de) * 2002-08-29 2004-03-11 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierendes Halbleiterbauelement und Verfahren zu dessen Herstellung
AU2003266544A1 (en) * 2002-09-20 2004-04-08 Mitsubishi Chemical Corporation Semiconductor crystal of group iii-v compound
DE102006057747B4 (de) * 2006-09-27 2015-10-15 Osram Opto Semiconductors Gmbh Halbleiterkörper und Halbleiterchip mit einem Halbleiterkörper
JP2009059918A (ja) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd 光半導体デバイス
US8450767B2 (en) * 2009-05-08 2013-05-28 Epistar Corporation Light-emitting device
JP5218476B2 (ja) * 2010-06-03 2013-06-26 住友電気工業株式会社 半導体素子、光学センサ装置および半導体素子の製造方法
JP2013093412A (ja) * 2011-10-25 2013-05-16 Showa Denko Kk 発光ダイオード、発光ダイオードの製造方法、発光ダイオードランプ及び照明装置
JP2016031970A (ja) * 2014-07-28 2016-03-07 三菱電機株式会社 光半導体装置
US9472719B2 (en) * 2015-02-18 2016-10-18 Epistar Corporation Light-emitting diode
DE102016006295A1 (de) * 2016-05-27 2017-11-30 Azur Space Solar Power Gmbh Leuchtdiode
DE102017101637A1 (de) * 2017-01-27 2018-08-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102017104719A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper und Halbleiterchip
US10396527B2 (en) * 2017-06-14 2019-08-27 Mellanox Technologies, Ltd. Vertical-cavity surface-emitting laser with high modulation speed

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0886326A2 (en) * 1997-06-06 1998-12-23 Hewlett-Packard Company Separate hole injection structure for improved reliability light emitting semiconductor devices
CN102760815A (zh) * 2011-04-26 2012-10-31 株式会社东芝 半导体发光元件
JP2013243202A (ja) * 2012-05-18 2013-12-05 Stanley Electric Co Ltd 半導体発光素子の製造方法
CN105280771A (zh) * 2014-05-30 2016-01-27 Lg伊诺特有限公司 发光器件
WO2017141486A1 (ja) * 2016-02-15 2017-08-24 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20200243709A1 (en) 2020-07-30
WO2019072520A1 (de) 2019-04-18
DE102017123542A1 (de) 2019-04-11

Similar Documents

Publication Publication Date Title
CN102067343B (zh) 用于制造光电子器件的方法以及光电子器件
JP5710638B2 (ja) オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法
US9853188B2 (en) Light-emitting diode chip with current spreading layer
EP2053668A2 (en) Group III nitride semiconductor light-emitting device
US9647174B2 (en) Optoelectronic semiconductor chip
KR19980087225A (ko) 질화 갈륨계 화합물 반도체 발광 소자 및 그 제조 방법
KR20210006373A (ko) 다이오드 매트릭스를 갖는 광전자 디바이스를 제조하기 위한 프로세스
WO2020255976A1 (ja) 半導体光デバイスの製造方法及び半導体光デバイス
KR20070068435A (ko) 박막 반도체 칩의 제조 방법
TWI497762B (zh) 用於製造光電半導體晶片之方法
TWI381557B (zh) 發光二極體裝置及其製造方法
US7242025B2 (en) Radiation emitting semiconductor component having a nitride compound semiconductor body and a contact metallization layer on its surface
TW404077B (en) Light emitting semiconductor element capable of suppressing change of driving current
US11177414B2 (en) Optoelectronic component and method for producing an optoelectronic component
TWI803785B (zh) 發光元件及其製造方法
CN111433919A (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
US11282983B2 (en) Semiconductor chip with transparent current spreading layer
JP3991193B2 (ja) 半導体発光素子
US8362501B2 (en) Light-emitting device
JP7413599B1 (ja) Ｉｉｉ－ｖ族化合物半導体発光素子及びｉｉｉ－ｖ族化合物半導体発光素子の製造方法
TW202412335A (zh) Iii-v族化合物半導體發光元件及iii-v族化合物半導體發光元件的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination