CN111430514B - 纳米柱的制备方法和纳米柱led器件的制备方法 - Google Patents
纳米柱的制备方法和纳米柱led器件的制备方法 Download PDFInfo
- Publication number
- CN111430514B CN111430514B CN202010354234.1A CN202010354234A CN111430514B CN 111430514 B CN111430514 B CN 111430514B CN 202010354234 A CN202010354234 A CN 202010354234A CN 111430514 B CN111430514 B CN 111430514B
- Authority
- CN
- China
- Prior art keywords
- type gan
- layer
- metal layer
- led
- gan layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002061 nanopillar Substances 0.000 title claims abstract description 86
- 238000002360 preparation method Methods 0.000 title abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 154
- 239000002184 metal Substances 0.000 claims abstract description 154
- 238000000137 annealing Methods 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000001704 evaporation Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 328
- 238000000034 method Methods 0.000 claims description 33
- 239000007789 gas Substances 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 5
- 229910002601 GaN Inorganic materials 0.000 description 116
- 238000010894 electron beam technology Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 229910001020 Au alloy Inorganic materials 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000005701 quantum confined stark effect Effects 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 238000002604 ultrasonography Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- -1 platinum (pt) Chemical class 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00111—Tips, pillars, i.e. raised structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Led Devices (AREA)
Abstract
本发明实施例提供了一种纳米柱的制备方法和纳米柱LED器件的制备方法。该纳米柱的制备方法包括：在LED晶片的上表面蒸镀第一金属层和第二金属层，其中，LED晶片包括p型GaN层、量子阱有源层、n型GaN层和衬底，其中p型GaN层的上表面作为LED晶片的上表面，p型GaN层的下表面与量子阱有源层的上表面接触，量子阱有源层的下表面与n型GaN层的上表面接触，n型GaN层的下表面和衬底的上表面接触；对蒸镀有第一金属层和第二金属层的LED晶片进行热退火处理以形成多个掩膜，掩膜与p型GaN层形成欧姆接触；通过掩膜对LED晶片的p型GaN层、量子阱有源层和n型GaN层进行刻蚀形成多个LED纳米柱，LED纳米柱的两端用于与电极连接。达到提高纳米LED的P型欧姆接触性能的效果。
Description
技术领域
本发明实施例涉及微纳器件制造技术领域，尤其涉及一种纳米柱的制备方法和纳米柱LED器件的制备方法。
背景技术
低维半导体器件在光学、电学等方面表现出与体材料截然不同的特性，近年来备受学术界和产业界关注，典型的如二维量子阱、一维纳米柱以及零维量子点。以氮化镓基(GaN)纳米级LED器件为例，由于其在沿量子阱生长方向及平行于量子阱方向均受到较强量子限制，其发光核心InGaN阱层的类量子点特性使其具有独特的光电特性。当器件尺寸减小到纳米量级时，量子阱所受应力基本被释放，量子限制斯塔克效应(QCSE)被消除。此外由于纳米级LED类量子点特性以及GaN较强的激子束缚能，GaN基纳米级LED也可用来作为单光子光源，用于量子计算、量子通讯等领域。
目前，制备纳米柱的常规方法包括：电子束曝光(EBL)或聚焦离子束刻蚀(FIB)。以电子束曝光(EBL)为例，电子束曝光是利用电子束较短的德布罗意波长，对样品进行曝光显影，进一步蒸镀电极金属。
然而，虽然EBL工艺精度高，但同时对电极金属厚度有所限制，因此在一定程度上削弱其导电性，导致纳米LED的P型欧姆接触性能较差。具体的，采用FIB工艺也可制备纳米级LED器件的电极，其原理是样品表面的目标区域，被电子束辐照后产生的二次电子，与通入腔室的气体反应，从而在目标区域沉积金属电极，其纳米LED的P型欧姆接触性能也较差。
发明内容
本发明实施例提供一种纳米柱的制备方法和纳米柱LED器件的制备方法，以实现提高纳米LED的P型欧姆接触性能的效果。
第一方面，本发明实施例提供了一种纳米柱的制备方法，包括：
在LED晶片的上表面蒸镀第一金属层和第二金属层，所述第一金属层的下表面和所述第二金属层的上表面接触，所述第二金属层的下表面和所述LED晶片的上表面接触，其中，所述LED晶片包括p型GaN层、量子阱有源层、n型GaN层和衬底，其中p型GaN层的上表面作为LED晶片的上表面，p型GaN层的下表面与量子阱有源层的上表面接触，量子阱有源层的下表面与n型GaN层的上表面接触，n型GaN层的下表面和衬底的上表面接触；
对蒸镀有所述第一金属层和第二金属层的LED晶片进行热退火处理以形成多个掩膜，所述掩膜与所述p型GaN层形成欧姆接触；
通过所述掩膜对所述LED晶片的p型GaN层、量子阱有源层和n型GaN层进行刻蚀形成多个LED纳米柱，所述LED纳米柱的两端用于与电极连接。
可选的，所述对蒸镀有所述第一金属层和第二金属层的LED晶片进行热退火处理以形成多个掩膜，包括：
将所述蒸镀有所述第一金属层和第二金属层的LED晶片放置在密闭空间，所述密闭空间具有预设比例的氮气和氧气；
在所述密闭空间对蒸镀有所述第一金属层和第二金属层的LED晶片进行热退火处理。
可选的，所述通过所述掩膜对所述LED晶片的p型GaN层、量子阱有源层和n型GaN层进行刻蚀形成多个LED纳米柱，包括：
将刻蚀气体沿目标方向喷射，所述目标方向为与所述LED晶片的上表面垂直的方向，所述掩膜用于阻挡所述刻蚀气体；
所述LED晶片在所述刻蚀气体的刻蚀下形成多个LED纳米柱。
可选的，所述第一金属层包括金。
可选的，所述第二金属层包括镍。
可选的，所述第一金属层为单层或多层，所述第二金属层为单层或多层。
可选的，所述刻蚀气体为Cl2或Cl3B。
可选的，所述第一金属层的厚度为1nm-20nm，所述第二金属层的厚度为1nm-20nm。
可选的，热退火处理的温度为650℃-850℃，退火时间为0.5分钟-10分钟。
第二方面，本发明实施例提供了一种纳米柱LED器件的制备方法，包括：
在LED晶片的上表面蒸镀第一金属层和第二金属层，所述第一金属层的下表面和所述第二金属层的上表面接触，所述第二金属层的下表面和所述LED晶片的上表面接触，其中，所述LED晶片包括p型GaN层、量子阱有源层、n型GaN层和衬底，其中p型GaN层的上表面作为LED晶片的上表面，p型GaN层的下表面与量子阱有源层的上表面接触，量子阱有源层的下表面与n型GaN层的上表面接触，n型GaN层的下表面和衬底的上表面接触；
对蒸镀有所述第一金属层和第二金属层的LED晶片进行热退火处理以形成多个掩膜，所述掩膜与所述p型GaN层形成欧姆接触；
通过所述掩膜对所述LED晶片的p型GaN层、量子阱有源层和n型GaN层进行刻蚀形成多个LED纳米柱，所述LED纳米柱的两端用于与电极连接；
在所述LED纳米柱的掩膜的一端制备第一电极，在所述LED纳米柱的n型GaN层的一端制备第二电极，以形成纳米柱LED器件，其中，所述量子阱有源层不与所述第一电极和第二电极接触所述掩膜与所述p型GaN层形成欧姆接触。
本发明实施例通过在LED晶片的上表面蒸镀第一金属层和第二金属层，所述第一金属层的下表面和所述第二金属层的上表面接触，所述第二金属层的下表面和所述LED晶片的上表面接触，其中，所述LED晶片包括p型GaN层、量子阱有源层、n型GaN层和衬底，其中p型GaN层的上表面作为LED晶片的上表面，p型GaN层的下表面与量子阱有源层的上表面接触，量子阱有源层的下表面与n型GaN层的上表面接触，n型GaN层的下表面和衬底的上表面接触；对蒸镀有所述第一金属层和第二金属层的LED晶片进行热退火处理以形成多个掩膜，所述掩膜与所述p型GaN层形成欧姆接触；通过所述掩膜对所述LED晶片的p型GaN层、量子阱有源层和n型GaN层进行刻蚀形成多个LED纳米柱，所述LED纳米柱的两端用于与电极连接，解决了常用的制备方法对电极金属厚度有所限制，因此在一定程度上削弱其导电性，导致纳米LED的P型欧姆接触性能较差的问题，实现了提高纳米LED的P型欧姆接触性能的效果。
附图说明
图1是本发明实施例一提供的一种纳米柱的制备方法的流程示意图；
图2是本发明实施例一提供的一种在LED晶片的上表面蒸镀第一金属层和第二金属层的示意图；
图3是本发明实施例一提供的一种进行热退火处理后形成多个掩膜的示意图；
图4是本发明实施例一提供的一种对所述LED晶片进行刻蚀形成多个LED纳米柱的示意图；
图5是本发明实施例二提供的一种纳米柱LED器件的制备方法的流程示意图；
图6是本发明实施例二提供的一种纳米柱LED期间的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时处理可以被终止，但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子计算机程序等等。
此外，术语“第一”、“第二”等可在本文中用于描述各种方向、动作、步骤或元件等，但这些方向、动作、步骤或元件不受这些术语限制。这些术语仅用于将第一个方向、动作、步骤或元件与另一个方向、动作、步骤或元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一金属层为第二金属层，且类似地，可将第二金属层称为第一金属层。第一金属层和第二金属层两者都是金属层，但其不是同一金属层。术语“第一”、“第二”等而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
实施例一
图1为本发明实施例一提供的一种纳米柱的制备方法的流程示意图，可适用于制备的场景。
如图1所示，本发明实施例一提供的纳米柱的制备方法包括：
S110、在LED晶片的上表面蒸镀第一金属层和第二金属层，所述第一金属层的下表面和所述第二金属层的上表面接触，所述第二金属层的下表面和所述LED晶片的上表面接触，其中，所述LED晶片包括p型GaN层、量子阱有源层、n型GaN层和衬底，其中p型GaN层的上表面作为LED晶片的上表面，p型GaN层的下表面与量子阱有源层的上表面接触，量子阱有源层的下表面与n型GaN层的上表面接触，n型GaN层的下表面和衬底的上表面接触。
其中，LED晶片可以是GaN基蓝光LED晶片，也可以是GaN基绿光LED晶片，本实施例的LED晶片不作具体限定，可以根据需要进行选择。其中，LED晶片包括p型GaN层、量子阱有源层、n型GaN层和衬底，其中p型GaN层的上表面作为LED晶片的上表面，p型GaN层的下表面与量子阱有源层的上表面接触，量子阱有源层的下表面与n型GaN层的上表面接触，n型GaN层的下表面和衬底的上表面接触。可选的，量子阱有源层可以是InxGa1XN量子阱有源层或GaN量子阱有源层，本实施例不作具体限定。衬底可以是蓝宝石材料制成的平滑衬底，本实施例不作具体限定。可选的，第一金属层包括金，可以根据需要设置其他金属，本实施例不作具体限定。可选的，第二金属层包括镍，可以根据需要设置其他金属，本实施例不作具体限定。可选的，第一金属层可以是单层，也可以是多层，本实施例不作具体限定。相类似的，第二金属层可以是单层，也可以是多层，本实施例不作具体限定。优选的，第一金属层为单层，第二金属层为单层。蒸镀是指在真空条件下，采用一定的加热蒸发方式蒸发镀膜材料(或称膜料)并使之气化，粒子飞至LED晶片表面凝聚成膜的工艺方法。在本步骤中，在LED晶片的上表面蒸镀第一金属层和第二金属层，第一金属层的下表面和所述第二金属层的上表面接触，所述第二金属层的下表面和所述LED晶片的上表面接触，但金属层未与LED晶片形成欧姆接触。可选的，第一金属层的厚度为1nm-20nm，可以根据需要选择。优选的，第一金属层为5nm。可选的，第二金属层的厚度为1nm-20nm，可以根据需要选择。优选的，第二金属层为5nm。
在本步骤中，可选的，可以是先在LED晶片的上表面蒸镀第二金属层，继而在的第二金属层的上表面蒸镀第一金属层。
具体的，可以参考图2，图2是本实施例提供的一种在LED晶片的上表面蒸镀第一金属层和第二金属层的示意图。通过图2可知，第二金属层200的下表面和LED晶片300的表面接触，第二金属层200的上表面和第一金属层100的下表面接触。LED晶片300包括p型GaN层301、量子阱有源层302、n型GaN层303和衬底304，其中p型GaN层301的上表面作为LED晶片300的上表面，p型GaN层301的下表面与量子阱有源层302的上表面接触，量子阱有源层302的下表面与n型GaN层303的上表面接触，n型GaN层303的下表面和衬底304的上表面接触。
S120、对蒸镀有所述第一金属层和第二金属层的LED晶片进行热退火处理以形成多个掩膜，所述掩膜与所述p型GaN层形成欧姆接触。
其中，进行热退火处理形成多个掩膜后，每个掩膜为第一金属层和第二金属层进行退火处理形成的合金。以第一金属层为金，第二金属层为镍为例，则掩膜为镍和金形成的合金。具体的，第一金属层和第二金属层在热处理后会收缩，因此掩膜也会收缩曾类似“球状”的形状。在本步骤中，对蒸镀有第一金属层和第二金属层的LED晶片进行快速退火处理后，得到的掩膜已经能与LED晶片的p型GaN层形成良好的欧姆接触。
可选的，热退火处理的温度为650℃-850℃，退火时间为0.5分钟-10分钟，可以根据需要选择热退火处理的温度和时间，本实施例不作具体限定。优选的，热退火处理的工艺参数为：温度为800℃，退火时间为0.5分钟。
在一个可选的实施方式中，对蒸镀有所述第一金属层和第二金属层的LED晶片进行热退火处理以形成多个掩膜，包括：
将所述蒸镀有所述第一金属层和第二金属层的LED晶片放置在密闭空间，所述密闭空间具有预设比例的氮气和氧气；在所述密闭空间对蒸镀有所述第一金属层和第二金属层的LED晶片进行热退火处理。
在本实施方式中，将蒸镀有所述第一金属层和第二金属层的LED晶片放置在具有预设比例的氮气和氧气的密闭空间中进行热退火处理。可选的，预设比例可以是4:1，可以根据需要设定此预设比例，从而达到退火效果最佳，本实施例不作具体限定。
具体的，可以参考图3，图3是本实施例提供的一种进行热退火处理后形成多个掩膜的示意图。通过图3可知，将蒸镀有所述第一金属层和第二金属层的LED晶片300进行热退火处理后会形成多个掩膜400。
S130、通过所述掩膜对所述LED晶片的p型GaN层、量子阱有源层和n型GaN层进行刻蚀形成多个LED纳米柱，所述LED纳米柱的两端用于与电极连接。
其中，通过掩膜对LED晶片的p型GaN层、量子阱有源层和n型GaN层进行刻蚀后，形成多个LED纳米柱，每个LED纳米柱都保留有掩膜、p型GaN层、量子阱有源层和n型GaN层，且所述LED纳米柱的两端用于单独与电极连接。
在一个可选的实施方式中，通过所述掩膜对所述LED晶片的p型GaN层、量子阱有源层和n型GaN层进行刻蚀形成多个LED纳米柱，包括：
将刻蚀气体沿目标方向喷射，所述目标方向为与所述LED晶片的上表面垂直的方向，所述掩膜用于阻挡所述刻蚀气体；所述LED晶片在所述刻蚀气体的刻蚀下形成多个LED纳米柱。
其中，刻蚀气体是指用于刻蚀LED晶片的p型GaN层、量子阱有源层、n型GaN层，但无法刻蚀掩膜和衬底的气体，可以根据需要进行选择。则LED晶片在刻蚀气体的刻蚀下形成多个LED纳米柱。可选的，刻蚀气体包括但不限于Cl2或Cl3B。
参考图4，图4是本实施例提供的一种对所述LED晶片进行刻蚀形成多个LED纳米柱的示意图。通过图4可知，通过400掩膜对LED晶片300进行刻蚀后可以得到多个LED纳米柱40，每个LED纳米柱40都携带有掩膜400、p型GaN层301、量子阱有源层302和n型GaN层303。
在本实施例中，具体的，在制作LED纳米柱时，直接通过热退火处理得到与LED晶片的p型GaN层形成欧姆接触的掩膜，且该掩膜是由第一金属层和第二金属层进行热处理收缩得到，因此掩膜也具备导电性，则增大了p型GaN层欧姆接触的面积，可以提高纳米LED的P型欧姆接触性能。
具体的，采用FIB工艺也可制备纳米级LED器件的电极，其原理是样品表面的目标区域，被电子束辐照后产生的二次电子，与通入腔室的气体反应，从而在目标区域沉积金属电极。目前FIB中常用的金属为铂(Pt)。对于氮化镓基LED而言，由于p型GaN较高的功函数，常用于制备欧姆接触的电极为Ni/Au。因此采用FIB工艺制备电极，其欧姆特性并不理想。因此本发明针对上述问题，利用Ni/Au合金与p-GaN表面形成欧姆接触，同时以Ni/Au在退火过程中形成的球形掩膜，来制备顶端具有Ni/Au合金的纳米柱结构，从而提高纳米级LED器件的p型欧姆接触特性。
本发明实施例的技术方案，通过在LED晶片的上表面蒸镀第一金属层和第二金属层，所述第一金属层的下表面和所述第二金属层的上表面接触，所述第二金属层的下表面和所述LED晶片的上表面接触，其中，所述LED晶片包括p型GaN层、量子阱有源层、n型GaN层和衬底，其中p型GaN层的上表面作为LED晶片的上表面，p型GaN层的下表面与量子阱有源层的上表面接触，量子阱有源层的下表面与n型GaN层的上表面接触，n型GaN层的下表面和衬底的上表面接触；对蒸镀有所述第一金属层和第二金属层的LED晶片进行热退火处理以形成多个掩膜，所述掩膜与所述p型GaN层形成欧姆接触；通过所述掩膜对所述LED晶片的p型GaN层、量子阱有源层和n型GaN层进行刻蚀形成多个LED纳米柱，所述LED纳米柱的两端用于与电极连接，由于得到的掩膜具有导电性，且掩膜已经与LED晶片形成良好的欧姆接触，从而提高了p型GaN层和电极欧姆接触的面积，达到提高纳米LED的P型欧姆接触性能的技术效果。
实施例二
图5是本发明实施例二提供的一种纳米柱的制备方法的流程示意图。本实施例是在上述技术方案的进一步细化，在通过所述掩膜对所述LED晶片的p型GaN层、量子阱有源层和n型GaN层进行刻蚀形成多个LED纳米柱的步骤之后增加了在所述LED纳米柱的掩膜的一端制备第一电极，在所述LED纳米柱的n型GaN层的一端制备第二电极的步骤，适用于制备纳米柱LED器件的场景。
如图5所示，本发明实施例二提供的纳米柱的制备方法包括：
S210、在LED晶片的上表面蒸镀第一金属层和第二金属层，所述第一金属层的下表面和所述第二金属层的上表面接触，所述第二金属层的下表面和所述LED晶片的上表面接触，其中，所述LED晶片包括p型GaN层、量子阱有源层、n型GaN层和衬底，其中p型GaN层的上表面作为LED晶片的上表面，p型GaN层的下表面与量子阱有源层的上表面接触，量子阱有源层的下表面与n型GaN层的上表面接触，n型GaN层的下表面和衬底的上表面接触；
S220、对蒸镀有所述第一金属层和第二金属层的LED晶片进行热退火处理以形成多个掩膜，所述掩膜与所述p型GaN层形成欧姆接触；
S230、通过所述掩膜对所述LED晶片的p型GaN层、量子阱有源层和n型GaN层进行刻蚀形成多个LED纳米柱，所述LED纳米柱的两端用于与电极连接；
S240、在所述LED纳米柱的掩膜的一端制备第一电极，在所述LED纳米柱的n型GaN层的一端制备第二电极，以形成纳米柱LED器件，其中，所述量子阱有源层不与所述第一电极和第二电极接触。
在本步骤中，在LED纳米柱的掩膜的一端制备第一电极，在LED纳米柱的n型GaN层的一端制备第二电极。具体的，本实施例对于如何在LED纳米柱的掩膜的一端制备第一电极，LED纳米柱的n型GaN层的一端制备第二电极不作具体限制。
在一个可选的实施方式中，在LED纳米柱的掩膜的一端制备第一电极，LED纳米柱的n型GaN层的一端制备第二电极可以包括：
将衬底和连接的多个LED纳米柱作为一个样品放入溶液(例如酒精或异丙醇)中，以在酒精或异丙醇中进行超声，利用超声的能量将LED纳米柱转移至溶液中，形成携带有LED纳米柱的悬浮液，再利用滴定管或移液枪，将悬浮液滴在绝缘衬底，并加热该绝缘衬底，使得溶液蒸发，剩下干燥的LED纳米柱。将放置有LED纳米柱的绝缘衬底放入至聚焦离子束(FIB)设备或电子束曝光(EBL)设备中，从而在LED纳米柱的掩膜的一端制备第一电极，LED纳米柱的n型GaN层的一端制备第二电极，从而形成纳米柱LED器件。具体的，聚焦离子束(FIB)设备或电子束曝光(EBL)设备中的扫描电子显微镜寻找出LED纳米柱的两端，再抓取第一电极放置在LED纳米柱的掩膜的一端，抓取第二电极放置在LED纳米柱的n型GaN层的一端，再通过聚焦离子束或电子束对第一电极包裹有掩膜的一端的区域进行轰击，以及对第二电极包裹有n型GaN层的一端的区域进行轰击，从而得到纳米柱LED器件。可选的，第一电极和第二电极的材料可以是金属，例如铂(pt)，可以根据需要选择其他材料等，此处不作具体限制。具体的，由于纳米柱LED器件的体积很小，则在测量纳米柱LED器件的正极(p极)和负极(n极)时，可以将纳米柱LED器件的一极放置在一个大面积(例如大于200纳米)的导电体上，再将纳米柱LED器件的一极放置在另一个大面积的导电体上，通过探针测量两个导电体从而确定出纳米柱LED器件的正负极。
具体的，可以参考图6，图6是本实施例提供的一种纳米柱LED器件的结构示意图。通过图6可知，纳米柱LED器件包括第一电极10、第二电极20和LED纳米柱40，其中第一电极10制备在LED纳米柱40的掩膜400的一端，第二电极20制备在LED纳米柱40的n型GaN层303的一端，且量子阱有源层302不与所述第一电极10和第二电极20接触。其中，可以是掩膜400单独和第一电极10接触，也可以是掩膜400以及p型GaN层301同时与第一电极10接触。
本发明实施例的技术方案，通过在LED晶片的上表面蒸镀第一金属层和第二金属层，所述第一金属层的下表面和所述第二金属层的上表面接触，所述第二金属层的下表面和所述LED晶片的上表面接触，其中，所述LED晶片包括p型GaN层、量子阱有源层、n型GaN层和衬底，其中p型GaN层的上表面作为LED晶片的上表面，p型GaN层的下表面与量子阱有源层的上表面接触，量子阱有源层的下表面与n型GaN层的上表面接触，n型GaN层的下表面和衬底的上表面接触；对蒸镀有所述第一金属层和第二金属层的LED晶片进行热退火处理以形成多个掩膜，所述掩膜与所述p型GaN层形成欧姆接触；通过所述掩膜对所述LED晶片的p型GaN层、量子阱有源层和n型GaN层进行刻蚀形成多个LED纳米柱，所述LED纳米柱的两端用于与电极连接，在所述LED纳米柱的掩膜的一端制备第一电极，在所述LED纳米柱的n型GaN层的一端制备第二电极，以形成纳米柱LED器件，其中，所述量子阱有源层不与所述第一电极和第二电极接触，由于得到的掩膜具有导电性，且掩膜已经与LED晶片形成良好的欧姆接触，从而提高了p型GaN层和电极欧姆接触的面积，达到提高纳米LED的P型欧姆接触性能的技术效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (8)
1.一种纳米柱的制备方法，其特征在于，包括：
在LED晶片的上表面蒸镀第一金属层和第二金属层，所述第一金属层的下表面和所述第二金属层的上表面接触，所述第二金属层的下表面和所述LED晶片的上表面接触，其中，所述LED晶片包括p型GaN层、量子阱有源层、n型GaN层和衬底，其中p型GaN层的上表面作为LED晶片的上表面，p型GaN层的下表面与量子阱有源层的上表面接触，量子阱有源层的下表面与n型GaN层的上表面接触，n型GaN层的下表面和衬底的上表面接触；
对蒸镀有所述第一金属层和第二金属层的LED晶片进行热退火处理以形成多个掩膜，所述掩膜与所述p型GaN层形成欧姆接触；
通过所述掩膜对所述LED晶片的p型GaN层、量子阱有源层和n型GaN层进行刻蚀形成多个LED纳米柱，所述LED纳米柱的两端用于与电极连接；
所述对蒸镀有所述第一金属层和第二金属层的LED晶片进行热退火处理以形成多个掩膜，包括：
将所述蒸镀有所述第一金属层和第二金属层的LED晶片放置在密闭空间，所述密闭空间具有预设比例的氮气和氧气；
在所述密闭空间对蒸镀有所述第一金属层和第二金属层的LED晶片进行热退火处理；
所述通过所述掩膜对所述LED晶片的p型GaN层、量子阱有源层和n型GaN层进行刻蚀形成多个LED纳米柱，包括：
将刻蚀气体沿目标方向喷射，所述目标方向为与所述LED晶片的上表面垂直的方向，所述掩膜用于阻挡所述刻蚀气体；
所述LED晶片在所述刻蚀气体的刻蚀下形成多个LED纳米柱。
2.如权利要求1所述的方法，其特征在于，所述第一金属层包括金。
3.如权利要求1所述的方法，其特征在于，所述第二金属层包括镍。
4.如权利要求1所述的方法，其特征在于，所述第一金属层为单层或多层，所述第二金属层为单层或多层。
5.如权利要求1所述的方法，其特征在于，所述刻蚀气体为Cl2或Cl3B。
6.如权利要求1-5任一项所述的方法，其特征在于，所述第一金属层的厚度为1nm-20nm，所述第二金属层的厚度为1nm-20nm。
7.如权利要求1-5任一项所述的方法，其特征在于，热退火处理的温度为650℃-850℃，退火时间为0.5分钟-10分钟。
8.一种纳米柱LED器件的制备方法，采用如权利要求1-7任一项所述的方法制备纳米柱，其特征在于，包括：
在LED晶片的上表面蒸镀第一金属层和第二金属层，所述第一金属层的下表面和所述第二金属层的上表面接触，所述第二金属层的下表面和所述LED晶片的上表面接触，其中，所述LED晶片包括p型GaN层、量子阱有源层、n型GaN层和衬底，其中p型GaN层的上表面作为LED晶片的上表面，p型GaN层的下表面与量子阱有源层的上表面接触，量子阱有源层的下表面与n型GaN层的上表面接触，n型GaN层的下表面和衬底的上表面接触；
对蒸镀有所述第一金属层和第二金属层的LED晶片进行热退火处理以形成多个掩膜，所述掩膜与所述p型GaN层形成欧姆接触；
通过所述掩膜对所述LED晶片的p型GaN层、量子阱有源层和n型GaN层进行刻蚀形成多个LED纳米柱，所述LED纳米柱的两端用于与电极连接；
在所述LED纳米柱的掩膜的一端制备第一电极，在所述LED纳米柱的n型GaN层的一端制备第二电极，以形成纳米柱LED器件，其中，所述量子阱有源层不与所述第一电极和第二电极接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010354234.1A CN111430514B (zh) | 2020-04-29 | 2020-04-29 | 纳米柱的制备方法和纳米柱led器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010354234.1A CN111430514B (zh) | 2020-04-29 | 2020-04-29 | 纳米柱的制备方法和纳米柱led器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111430514A CN111430514A (zh) | 2020-07-17 |
| CN111430514B true CN111430514B (zh) | 2023-06-27 |
Family
ID=71554861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010354234.1A Active CN111430514B (zh) | 2020-04-29 | 2020-04-29 | 纳米柱的制备方法和纳米柱led器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111430514B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09191129A (ja) * | 1995-11-09 | 1997-07-22 | Toshiba Corp | 半導体発光素子、半導体発光素子の電極および半導体発光素子の製造方法 |
| CN103094434A (zh) * | 2012-11-27 | 2013-05-08 | 南京大学 | ICP刻蚀GaN基多量子阱制备纳米阵列图形的方法 |
| CN105206727A (zh) * | 2015-10-08 | 2015-12-30 | 南京大学 | InGaN/GaN多量子阱单纳米柱LED器件及其制备方法 |
| CN106384763A (zh) * | 2016-10-31 | 2017-02-08 | 华南理工大学 | 非极性InGaN/GaN多量子阱纳米柱及其制法 |
| CN106449971A (zh) * | 2016-10-27 | 2017-02-22 | 中国科学院物理研究所 | 一种磁电耦合异质结结构及其制备方法和应用 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101123293A (zh) * | 2007-09-04 | 2008-02-13 | 普光科技（广州）有限公司 | 氮化镓基发光二极管p、n型层欧姆接触电极及其制法 |
-
2020
- 2020-04-29 CN CN202010354234.1A patent/CN111430514B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09191129A (ja) * | 1995-11-09 | 1997-07-22 | Toshiba Corp | 半導体発光素子、半導体発光素子の電極および半導体発光素子の製造方法 |
| CN103094434A (zh) * | 2012-11-27 | 2013-05-08 | 南京大学 | ICP刻蚀GaN基多量子阱制备纳米阵列图形的方法 |
| CN105206727A (zh) * | 2015-10-08 | 2015-12-30 | 南京大学 | InGaN/GaN多量子阱单纳米柱LED器件及其制备方法 |
| CN106449971A (zh) * | 2016-10-27 | 2017-02-22 | 中国科学院物理研究所 | 一种磁电耦合异质结结构及其制备方法和应用 |
| CN106384763A (zh) * | 2016-10-31 | 2017-02-08 | 华南理工大学 | 非极性InGaN/GaN多量子阱纳米柱及其制法 |
Non-Patent Citations (2)
| Title |
|---|
| 祁昌亚 ; 胡正飞 ; 张燕 ; 李向阳 ; .二次退火对Au/Ni/Au/Ni/p-AlGaN欧姆接触组织结构的影响.光电子・激光.2016,(04),全文. * |
| 闫晓密 ; 姜红苓 ; 贾美琳 ; .纳米柱InGaN/GaN多量子阱的干法刻蚀制备技术.半导体技术.2018,(第04期),全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111430514A (zh) | 2020-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8044388B2 (en) | Method of forming a carbon nanotube-based contact to semiconductor | |
| US7550755B2 (en) | Semiconductor device with tunable energy band gap | |
| EP1154493A2 (en) | Light-emitting semiconductor device having quantum dots | |
| CN103760336B (zh) | 一种线阵ZnO纳米线异质结LED生物传感器及制备方法 | |
| CN111430513B (zh) | 纳米柱的制备方法和纳米柱led器件的制备方法 | |
| TWI798695B (zh) | 紫外led及其製作方法 | |
| KR20100073757A (ko) | 마이크로 로드를 이용한 발광소자 및 그 제조방법 | |
| CN108767108A (zh) | 霍尔器件制备方法及霍尔器件 | |
| Kazanowska et al. | Fabrication and field emission properties of vertical, tapered GaN nanowires etched via phosphoric acid | |
| US9105484B2 (en) | Epitaxial stucture | |
| CN109712877A (zh) | 欧姆接触电极、hemt器件及制备方法 | |
| Spies et al. | Correlated and in-situ electrical transmission electron microscopy studies and related membrane-chip fabrication | |
| CN111430514B (zh) | 纳米柱的制备方法和纳米柱led器件的制备方法 | |
| KR100640661B1 (ko) | ｐ형 광대역 밴드 갭 화합물 반도체층에의 저저항 접촉콘택을 가지는 반도체 소자 및 제조 방법 | |
| CN111579609B (zh) | 基于钛酸锶/铝酸镧异质结的pH传感器及其制备方法 | |
| JP4855255B2 (ja) | ナノスケール及び原子スケール装置の製造 | |
| JP2010503994A (ja) | 電界効果ヘテロ構造トランジスタ | |
| US20210320223A1 (en) | Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip | |
| WO2017190511A1 (zh) | 场发射器件及其制作方法 | |
| CN110342456B (zh) | 一种基于mems的电离真空计及其制备方法 | |
| CN108597997B (zh) | GaN基器件欧姆接触电极的制备方法 | |
| CN108242466B (zh) | 场发射器件及其制作方法 | |
| KR101701316B1 (ko) | 질화갈륨계 고효율 발광다이오드 및 그의 제조방법 | |
| CN113793789B (zh) | 一种侧阳极真空沟道纳米间隙三极管及制备方法 | |
| Khan et al. | GaN LEDs fabricated using SF6 plasma RIE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |