CN111430298B - 一种接触孔刻蚀方法 - Google Patents

一种接触孔刻蚀方法 Download PDF

Info

Publication number
CN111430298B
CN111430298B CN202010316744.XA CN202010316744A CN111430298B CN 111430298 B CN111430298 B CN 111430298B CN 202010316744 A CN202010316744 A CN 202010316744A CN 111430298 B CN111430298 B CN 111430298B
Authority
CN
China
Prior art keywords
contact holes
layer
control gate
etching
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010316744.XA
Other languages
English (en)
Other versions
CN111430298A (zh
Inventor
王迪
刘磊
夏志良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010316744.XA priority Critical patent/CN111430298B/zh
Publication of CN111430298A publication Critical patent/CN111430298A/zh
Application granted granted Critical
Publication of CN111430298B publication Critical patent/CN111430298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请实施例公开一种接触孔刻蚀方法，包括：提供半导体结构，半导体结构包括若干堆叠排布的控制栅结构，控制栅结构的至少一侧形成台阶区域，台阶区域内下层控制栅结构侧壁凸出于上层控制栅结构侧壁；半导体结构还包括覆盖台阶区域的介质层；在介质层上形成硬掩膜层；采用第一光刻工艺在硬掩膜层上定义出与控制栅结构一一对应的接触孔图形；通过所述硬掩膜层为掩膜刻蚀介质层，以在介质层内形成与控制栅结构一一对应的接触孔；从高层台阶区域到低层台阶区域逐步刻蚀所述介质层，以使第二组接触孔加深到至少暴露部分控制栅结构表面。

Description

一种接触孔刻蚀方法
技术领域
本申请实施例涉及半导体制造领域，特别涉及一种接触孔刻蚀方法。
背景技术
随着半导体技术的不断发展，目前存储器制造技术已经逐步从简单的平面结构过渡到较为复杂的三维结构，通过将存储器单元三维地布置在衬底之上来提高集成密度。这种三维存储器件的技术研发是国际研发的主流之一。
在三维存储器件的制造过程中，需要在三维存储器件中的台阶区域的各级控制栅结构上刻蚀形成接触孔，然后填充接触孔，从而引出控制栅的电信号。而对于三维存储器件中台阶区域接触孔的形成，由于三维存储器件中存储层数较多，需要刻蚀的深度变得越来越深，接触孔刻蚀的工艺面临的挑战越来越大。
发明内容
有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种接触孔刻蚀方法。
为达到上述目的，本申请实施例的技术方案是这样实现的：
第一方面，本申请实施例提供一种接触孔刻蚀方法，所述方法包括：
提供半导体结构，所述半导体结构包括若干堆叠排布的控制栅结构，所述控制栅结构的至少一侧形成为台阶区域，所述台阶区域内位于下层的控制栅结构的侧壁凸出于位于上层的控制栅结构的侧壁；所述半导体结构还包括覆盖所述台阶区域的介质层；
在所述介质层上形成硬掩膜层；
采用第一光刻工艺在所述硬掩膜层上定义出与所述控制栅结构一一对应的接触孔图形；
通过所述硬掩膜层刻蚀所述介质层，以在所述介质层内形成与所述控制栅结构一一对应的接触孔；
从高层台阶区域到低层台阶区域逐步刻蚀所述介质层，以使所述第二组接触孔加深到至少暴露出部分控制栅结构的表面。
在一种可选的实施方式中，所述通过所述硬掩膜层刻蚀所述介质层，以在所述介质层内形成与所述控制栅结构一一对应的接触孔，包括：
以所述硬掩膜层为掩膜刻蚀所述介质层，以在所述介质层内形成与所述控制栅结构一一对应的接触孔，所述接触孔中包括暴露出部分控制栅结构表面的第一组接触孔以及未暴露出对应控制栅结构表面的第二组接触孔。
在一种可选的实施方式中，所述从高层台阶区域到低层台阶区域逐步刻蚀所述介质层，以使所述接触孔加深到至少暴露出部分控制栅结构的表面，包括：
形成填充所述第一组接触孔的光刻胶层；
以所述光刻胶层和所述硬掩膜层为掩膜再次刻蚀所述介质层，以使所述第二组接触孔加深到至少暴露出部分控制栅结构的表面。
在一种可选的实施方式中，所述第一组接触孔包括多个深度不同的接触孔；所述第二组接触孔包括多个深度相同的接触孔；所述第一组接触孔中多个接触孔的深度小于等于所述第二组接触孔中多个接触孔的深度。
在一种可选的实施方式中，所述第一组接触孔的数量大于等于64。
在一种可选的实施方式中，在再次刻蚀所述介质层的步骤之后，所述第二组接触孔中包括暴露出部分控制栅结构表面的第三组接触孔以及未暴露出对应控制栅结构表面的第四组接触孔；
所述方法还包括：
执行形成填充所述第三组接触孔的光刻胶层和再次刻蚀所述介质层的步骤，直至若干所述控制栅结构均被对应的接触孔暴露。
在一种可选的实施方式中，所述控制栅结构的堆叠层数大于等于193层。
在一种可选的实施方式中，所述第一组接触孔为高层台阶区域的高层接触孔，与若干所述控制栅结构中的位于高层的控制栅结构相对应；
所述第三组接触孔为中层台阶区域的中层接触孔，与若干所述控制栅结构中的位于中层的控制栅结构相对应；
所述第四组接触孔为低层台阶区域的低层接触孔，与若干所述控制栅结构中的位于低层的控制栅结构相对应。
在一种可选的实施方式中，在刻蚀所述介质层的步骤和/或再次刻蚀所述介质层的步骤之后，所述方法还包括：
利用清洗溶液对所述介质层的上表面以及所述接触孔进行清洗。
在一种可选的实施方式中，所述清洗溶液包括第一清洗溶液或第二清洗溶液；
其中，所述第一清洗溶液包括NH4OH、H2O2和水，所述第二清洗溶液包括HCl、H2O2和水。
在一种可选的实施方式中，所述形成填充所述第一组接触孔的光刻胶层，包括：
在所述硬掩膜层上形成第二光刻胶层，所述第二光刻胶层填充所述第一组接触孔和所述第二组接触孔；
执行第二光刻工艺，以去除填充在所述第二组接触孔内的第二光刻胶层，保留填充在所述第一组接触孔内的第二光刻胶层。
在一种可选的实施方式中，所述采用第一光刻工艺在所述硬掩膜层上定义出与所述控制栅结构一一对应的接触孔图形，包括：
在所述硬掩膜层上形成第一光刻胶层；
通过第一掩膜版对所述第一光刻胶层进行第一光刻工艺，以形成图案化的第一光刻胶层；
以所述图案化的第一光刻胶层为掩膜，刻蚀所述硬掩膜层，在所述硬掩膜层上定义出与所述控制栅结构一一对应的接触孔图形。
在一种可选的实施方式中，所述第二光刻工艺的光刻精度小于所述第一光刻工艺的光刻精度。
在一种可选的实施方式中，所述第一光刻工艺采用Arf光刻工艺；所述第二光刻工艺采用Krf光刻工艺。
本申请实施例提供了一种接触孔刻蚀方法，所述方法包括：提供半导体结构，所述半导体结构包括若干堆叠排布的控制栅结构，所述控制栅结构的至少一侧形成为台阶区域，所述台阶区域内位于下层的控制栅结构的侧壁凸出于位于上层的控制栅结构的侧壁；所述半导体结构还包括覆盖所述台阶区域的介质层；在所述介质层上形成硬掩膜层；采用第一光刻工艺在所述硬掩膜层上定义出与所述控制栅结构一一对应的接触孔图形；通过所述硬掩膜层刻蚀所述介质层，以在所述介质层内形成与所述控制栅结构一一对应的接触孔；从高层台阶区域到低层台阶区域逐步刻蚀所述介质层，以使所述第二组接触孔加深到至少暴露出部分控制栅结构的表面。本申请实施例采用第一光刻工艺定义出所有接触孔图形，并基于该接触孔图形对台阶区域进行分区刻蚀，以逐步在所述介质层内形成与所述控制栅结构一一对应的接触孔，且本申请实施例中通过形成填充第一组接触孔的光刻胶层来覆盖已暴露出部分控制栅结构表面的第一组接触孔，从而在后续刻蚀过程中仍然基于该接触孔图形即可实现对多个台阶区域的分区刻蚀。
附图说明
图1为本申请实施例提供的一种接触孔刻蚀方法的流程示意图；
图2a-图2b为本申请实施例提供的分版位置示意图；
图3a-图3g为本申请一具体示例提供的一种接触孔刻蚀方法中的结构示意图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。
本申请实施例提供一种接触孔刻蚀方法，图1为本申请实施例提供的一种接触孔刻蚀方法的流程示意图，该方法主要包括以下步骤：
步骤101、提供半导体结构，所述半导体结构包括若干堆叠排布的控制栅结构，所述控制栅结构的至少一侧形成为台阶区域，所述台阶区域内位于下层的控制栅结构的侧壁凸出于位于上层的控制栅结构的侧壁；所述半导体结构还包括覆盖所述台阶区域的介质层。
在本申请实施例中，提供半导体结构，所述半导体结构包括：半导体衬底以及形成在所述半导体衬底上的若干堆叠排布的控制栅结构。其中，所述半导体衬底可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)，或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。所述若干堆叠排布的控制栅结构具体为：多层交错堆叠的隔离层和导电层，导电层形成于相邻的隔离层之间。优选地，所述隔离层的材料为氧化硅或其他合适的隔离材料，所述导电层的材料为金属或多晶硅，所述金属可以为钨、铝或其他合适的金属。所述控制栅结构的至少一侧形成为台阶区域，所述台阶区域内位于下层的控制栅结构的侧壁凸出于位于上层的控制栅结构的侧壁；所述半导体结构还包括覆盖所述台阶区域的介质层。在实际应用时，可以通过沉积工艺形成氧化物层、氮化物层和介质层，例如，化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(PhysicalVapor Deposition，PVD)、等离子体增强化学气相沉积(Plasma-Enhanced CVD，PECVD)、溅镀(sputtering)、有机金属化学气相沉积(Metal-OrganicChemical Vapor Deposition，MOCVD)或原子层沉积(Atomic Layer Deposition，ALD)。
步骤102、在所述介质层上形成硬掩膜层。
步骤103、采用第一光刻工艺在所述硬掩膜层上定义出与所述控制栅结构一一对应的接触孔图形。
在本申请实施例中，在所述介质层上形成硬掩膜层，在所述硬掩膜层上形成第一光刻胶层，利用第一光刻工艺通过第一掩膜版对所述第一光刻胶层进行曝光处理，对经曝光处理后的第一光刻胶层进行显影，以将未被光照的第一光刻胶层去除，从而在所述硬掩膜层上形成图案化的第一光刻胶层。以所述图案化的第一光刻胶层为掩膜，刻蚀所述硬掩膜层，在所述硬掩膜层上定义出与所述控制栅结构一一对应的接触孔图形。在实际应用时，可以通过沉积工艺形成所述硬掩膜层。本申请实施例中只需要使用第一掩膜版就能够定义出所有接触孔图形，大幅减少了定义接触孔图形的掩膜版数量，缩减了生产成本。
在实际应用时，所述第一光刻工艺采用Arf光刻工艺，也就是说，所述第一光刻工艺可以是通过Arf光刻机台实现的。
在本申请的一些实施例中，在所述硬掩膜层上形成第一光刻胶层之前，还可以先在所述硬掩膜层上形成抗反射层；具体地，在所述介质层上形成硬掩膜层，在所述硬掩膜层上形成抗反射层，在所述抗反射层上形成图案化的第一光刻胶层。所述抗反射层用于吸收光刻反射光，减少光反射。所述抗反射层可以为有机抗反射层。
在实际应用时，所述硬掩膜层可以为氧化铝层和/或多晶硅层。
步骤104、通过所述硬掩膜层刻蚀所述介质层，以在所述介质层内形成与所述控制栅结构一一对应的接触孔。
在本申请实施例中，所述硬掩膜层上形成有与所述控制栅结构一一对应的接触孔图形，所述接触孔图形暴露所述介质层，以所述硬掩膜层为掩膜刻蚀所述介质层，以在所述介质层内形成与所述控制栅结构一一对应的接触孔，所述接触孔中包括暴露出部分控制栅结构表面的第一组接触孔以及未暴露出对应控制栅结构表面的第二组接触孔。这里，刻蚀所述介质层例如采用干法刻蚀工艺执行。在实际应用时，所述刻蚀工艺具体可以是溅射刻蚀、化学刻蚀或高密度等离子体刻蚀等中的一种。
在本申请实施例中，所述第一组接触孔包括多个深度不同的接触孔；所述第二组接触孔包括多个深度相同的接触孔；所述第一组接触孔中多个接触孔的深度小于等于所述第二组接触孔中多个接触孔的深度。所述第一组接触孔可以为高层台阶区域的高层接触孔，与若干所述控制栅结构中的位于高层的控制栅结构相对应。且所述第一组接触孔的数量大于等于64，也就是说，所述第一组接触孔对应的若干高层的控制栅结构的数量为64层。
在本申请实施例中，在所述以所述硬掩膜层为掩膜刻蚀所述介质层之后，利用清洗溶液对所述介质层的上表面以及所述接触孔进行清洗，以去除所述介质层的上表面以及所述接触孔内的聚合物(Polymer)。所述清洗溶液包括第一清洗溶液或第二清洗溶液；其中，所述第一清洗溶液包括NH4OH、H2O2和水，所述第二清洗溶液包括HCl、H2O2和水。在对所述介质层的上表面以及所述接触孔进行清洗之后，所述介质层的上表面以及所述接触孔内的聚合物被清洗溶液去除，从而避免所述介质层的上表面以及所述接触孔内的聚合物对后续的刻蚀步骤造成影响，还可以在很大程度上优化所述接触孔的形貌。在实际应用时，所述第一清洗溶液可以为SC1，所述第二清洗溶液可以为SC2。
在实际应用时，所述利用清洗溶液对所述介质层的上表面以及所述接触孔进行清洗具体可以包括：将所述半导体结构放置于装有化学试剂的清洗槽中，利用化学试剂与利用清洗溶液对所述介质层的上表面以及所述接触孔进行清洗内的聚合物发生化学反应，以去除所述聚合物；换言之，所述利用清洗溶液对所述介质层的上表面以及所述接触孔进行清洗的过程包括对所述介质层的上表面以及所述接触孔内的所述聚合物进行湿法刻蚀的过程；在此过程中，所述清洗溶液包含化学试剂。待所述介质层的上表面以及所述接触孔内的所述聚合物去除后，所述清洗还可以包括利用去离子水对所述介质层的上表面以及所述接触孔进行清洗，以去除残留的化学试剂；在此过程中，所述清洗溶液包含去离子水。
步骤105、从高层台阶区域到低层台阶区域逐步刻蚀所述介质层，以使所述接触孔加深到至少暴露出部分控制栅结构的表面。
在本申请实施例中，所述高层台阶区域到低层台阶区域逐步刻蚀所述介质层，以使所述接触孔加深到至少暴露出部分控制栅结构的表面的具体过程为：形成填充所述第一组接触孔的光刻胶层；以所述光刻胶层和所述硬掩膜层为掩膜再次刻蚀所述介质层，以使所述第二组接触孔加深到至少暴露出部分控制栅结构的表面。
在本申请实施例中，在所述硬掩膜层上形成第二光刻胶层，所述第二光刻胶层填充所述第一组接触孔和所述第二组接触孔；执行第二光刻工艺，以去除填充在所述第二组接触孔内的第二光刻胶层，保留填充在所述第一组接触孔内的第二光刻胶层。
在本申请实施例中，所述第二光刻工艺的光刻精度小于所述第一光刻工艺的光刻精度。在实际应用时，所述第二光刻工艺采用Krf光刻工艺，也就是说，所述第二光刻工艺可以是通过Krf光刻机台实现的。本申请实施例中在定义接触孔图形时采用光刻精度较高的Arf光刻工艺，而在后续的形成填充所述接触孔的光刻胶层(该步骤对光刻的精度要求不高)时采用光刻精度较低的Krf光刻工艺，本申请根据不同步骤的工艺需求，采用不同的光刻工艺，如此大大降低了工艺成本。
在本申请实施例中，以所述第二光刻胶层和所述硬掩膜层为掩膜再次刻蚀所述介质层，以使所述第二组接触孔加深到至少暴露出部分控制栅结构的表面。在再次刻蚀所述介质层的步骤之后，所述第二组接触孔中包括暴露出部分控制栅结构表面的第三组接触孔以及未暴露出对应控制栅结构表面的第四组接触孔；执行形成填充所述第三组接触孔的光刻胶层和再次刻蚀所述介质层的步骤，直至若干所述控制栅结构均被对应的接触孔暴露。
在本申请实施例中，所述第三组接触孔为中层台阶区域的中层接触孔，与若干所述控制栅结构中的位于中层的控制栅结构相对应；所述第四组接触孔为低层台阶区域的低层接触孔，与若干所述控制栅结构中的位于低层的控制栅结构相对应。其中，所述控制栅结构的堆叠层数大于等于192层；例如，所述控制栅结构的堆叠层数可以为256层，则可以将所述台阶区域分为四个区域进行刻蚀(则对应有四组接触孔)，每个区域64层台阶。
需要说明的是，本申请实施例中对所述台阶区域进行分区刻蚀，在实际应用时，可以根据控制栅结构的实际层数和刻蚀精度需求而对所述台阶区域的分区数量进行调整，例如，所述控制栅结构的堆叠层数为192层时，可以将所述台阶区域分为高层台阶区域、中层台阶区域和低层台阶区域三个区域进行刻蚀，每个区域64层台阶，那么第一次刻蚀在所述介质层内形成64个与所述高层控制栅结构一一对应的高层接触孔，第二次刻蚀在所述介质层内形成64个与所述中层控制栅结构一一对应的中层接触孔，第三次刻蚀在所述介质层内形成64个与所述低层控制栅结构一一对应的低层接触孔。
需要说明的是，在对台阶区域进行分区时，可以将台阶区域的分版位置设置在较宽的台阶对应的位置上，从而在形成填充所述接触孔的光刻胶层时，可以有较大的光刻窗口。图2a-图2b为本申请实施例提供的分版位置示意图，如图2a所示，L1对应一般台阶的宽度，L2对应较宽台阶的宽度，那么在对台阶区域进行分区时，如图2b所示，可以将台阶区域的分版位置设置在较宽台阶(L2)上，从而在分区刻蚀后，形成填充所述接触孔的光刻胶层时，可以增大光刻窗口(将光刻窗口的边界设置在L2区域内)。
在本申请实施例中，在以所述光刻胶层和所述硬掩膜层为掩膜再次刻蚀所述介质层之后，利用清洗溶液对所述介质层的上表面以及所述接触孔进行再次清洗，以去除所述介质层的上表面以及所述接触孔内的聚合物。需要说明的是，在本申请实施例提供的接触孔刻蚀方法中，每进行一次刻蚀后，均会对所述介质层的上表面以及所述接触孔进行清洗，以保证形成的所述接触孔具有良好的形貌。需要说明的是，这里的清洗步骤可以参考本申请实施例前述记载的清洗步骤，该清洗步骤过程相同，在此不做赘述。
本申请实施例采用第一光刻工艺就定义出所有接触孔图形，并基于该接触孔图形对台阶区域进行分区刻蚀，以逐步在所述介质层内形成与所述控制栅结构一一对应的接触孔，且本申请实施例中通过形成填充第一组接触孔的光刻胶层来覆盖已暴露出部分控制栅结构表面的第一组接触孔，从而在后续刻蚀过程中仍然基于该接触孔图形即可实现对多个台阶区域的分区刻蚀。
以下结合图3a-3g对本申请实施例提供一种接触孔刻蚀方法进行详细阐述。图3a-3g为本申请一具体示例提供的一种接触孔刻蚀方法中的结构示意图，需要说明的是，图3a-3g以将台阶区域分为三个区域进行刻蚀为例进行说明，如图3a所示，半导体结构包括：半导体衬底(图中未示出)，以及形成在所述半导体衬底上的若干堆叠排布的控制栅结构310。所述若干堆叠排布的控制栅结构310为多层交错堆叠的隔离层和导电层，导电层形成于相邻的隔离层之间。优选地，所述隔离层的材料为氧化硅或其他合适的隔离材料，所述导电层的材料为金属或多晶硅，所述金属可以为钨、铝或其他合适的金属。所述控制栅结构310的至少一侧形成为台阶区域，所述半导体结构还包括覆盖所述台阶区域的介质层320。
如图3b所示，在所述介质层320上沉积形成硬掩膜层330，在所述硬掩膜层330上形成第一光刻胶层340，通过第一掩膜版对所述第一光刻胶层340进行第一光刻工艺，以形成图案化的第一光刻胶层。以所述图案化的第一光刻胶层为掩膜，刻蚀所述硬掩膜层330，在所述硬掩膜层330上定义出与所述控制栅结构一一对应的接触孔图形331。
如图3c所示，以所述硬掩膜层330为掩膜刻蚀所述介质层320，以在所述介质层320内形成与所述控制栅结构310一一对应的接触孔350，所述接触孔350中包括暴露出部分控制栅结构310表面的第一组接触孔351以及未暴露出对应控制栅结构表面的第二组接触孔352。如图3c所示，所述第一组接触孔351包括多个深度不同的接触孔；所述第二组接触孔352包括多个深度相同的接触孔；所述第一组接触孔351中多个接触孔的深度均小于等于所述第二组接触孔352中多个接触孔的深度。所述第一组接触孔351为高层接触孔，与若干所述控制栅结构310中的位于高层的控制栅结构310相对应。在所述以所述硬掩膜层330为掩膜刻蚀所述介质层320之后，利用清洗溶液对所述介质层320的上表面以及所述接触孔350进行清洗，以去除所述介质层320的上表面以及所述接触孔350内的聚合物。
如图3d所示，在所述硬掩膜层330上形成第二光刻胶层360，所述第二光刻胶层360填充所述第一组接触孔351和所述第二组接触孔352；执行第二光刻工艺，以去除填充在所述第二组接触孔352内的第二光刻胶层360，保留填充在所述第一组接触孔351内的第二光刻胶层360。
如图3e所示，以所述第二光刻胶层360和所述硬掩膜层330为掩膜再次刻蚀所述介质层320，以使所述第二组接触孔352加深到至少暴露出部分控制栅结构的表面。再次刻蚀所述介质层后，所述第二组接触孔352中包括暴露出部分控制栅结构表面的第三组接触孔353以及未暴露出对应控制栅结构表面的第四组接触孔354。如图3e所示，所述第三组接触孔353包括多个深度不同的接触孔；所述第四组接触孔354包括多个深度相同的接触孔；所述第三组接触孔353中多个接触孔的深度均小于等于所述第四组接触孔354中多个接触孔的深度。所述第三组接触孔353为中层接触孔，与若干所述控制栅结构310中的位于中层的控制栅结构310相对应。在以所述第二光刻胶层360和所述硬掩膜层330为掩膜刻蚀所述介质层320之后，利用清洗溶液对所述介质层320的上表面以及所述接触孔350进行清洗，以去除所述介质层320的上表面以及所述接触孔350内的聚合物。
执行形成填充所述第三组接触孔353的第三光刻胶层和再次刻蚀所述介质层320的步骤，直至若干所述控制栅结构均被对应的接触孔暴露。其中，形成填充所述第三组接触孔353的光刻胶层的步骤和图3d所示的形成填充所述第一组接触孔351的光刻胶层的步骤相同，因此，本申请不对形成填充所述第三组接触孔353的第三光刻胶层的步骤进行赘述。
再次刻蚀所述介质层320的步骤如图3f所示，以所述第三光刻胶层和所述硬掩膜层330为掩膜再次刻蚀所述介质层320，以使所述第四组接触孔354加深到暴露出低层的控制栅结构310的表面。所述第四组接触孔354为低层接触孔，与若干所述控制栅结构中的位于低层的控制栅结构相对应。在以所述第三光刻胶层和所述硬掩膜层330为掩膜刻蚀所述介质层320之后，利用清洗溶液对所述介质层320的上表面以及所述接触孔350进行清洗，以去除所述介质层320的上表面以及所述接触孔350内的聚合物。
如图3g所示，对所述接触孔350进行填充，在所述接触孔350内填充金属材料和/或金属硅化物材料。其中，所述金属材料包括W和Cu，所述金属硅化物材料可以为TiSi。
本申请实施例提供了一种接触孔刻蚀方法，所述方法包括：提供半导体结构，所述半导体结构包括若干堆叠排布的控制栅结构，所述控制栅结构的至少一侧形成为台阶区域，所述台阶区域内位于下层的控制栅结构的侧壁凸出于位于上层的控制栅结构的侧壁；所述半导体结构还包括覆盖所述台阶区域的介质层；在所述介质层上形成硬掩膜层；采用第一光刻工艺在所述硬掩膜层上定义出与所述控制栅结构一一对应的接触孔图形；以所述硬掩膜层为掩膜刻蚀所述介质层，以在所述介质层内形成与所述控制栅结构一一对应的接触孔，所述接触孔中包括暴露出部分控制栅结构表面的第一组接触孔以及未暴露出对应控制栅结构表面的第二组接触孔；形成填充所述第一组接触孔的光刻胶层；以所述光刻胶层和所述硬掩膜层为掩膜再次刻蚀所述介质层，以使所述第二组接触孔加深到至少暴露出部分控制栅结构的表面。本申请实施例采用第一光刻工艺就定义出所有接触孔图形，并基于该接触孔图形对台阶区域进行分区刻蚀，以逐步在所述介质层内形成与所述控制栅结构一一对应的接触孔，且本申请实施例中通过形成填充第一组接触孔的光刻胶层来覆盖已暴露出部分控制栅结构表面的第一组接触孔，从而在后续刻蚀过程中仍然基于该接触孔图形即可实现对多个台阶区域的分区刻蚀。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种接触孔刻蚀方法，其特征在于，所述方法包括：
提供半导体结构，所述半导体结构包括若干堆叠排布的控制栅结构，所述控制栅结构的至少一侧形成为台阶区域，所述台阶区域内位于下层的控制栅结构的侧壁凸出于位于上层的控制栅结构的侧壁；所述半导体结构还包括覆盖所述台阶区域的介质层；
在所述介质层上形成硬掩膜层；
采用第一光刻工艺在所述硬掩膜层上定义出与所述控制栅结构一一对应的接触孔图形；
通过所述硬掩膜层刻蚀所述介质层，以在所述介质层内形成与所述控制栅结构一一对应的接触孔，所述接触孔中包括暴露出部分控制栅结构表面的第一组接触孔以及未暴露出对应控制栅结构表面的第二组接触孔；
从高层台阶区域到低层台阶区域逐步刻蚀所述介质层，以使所述接触孔加深到至少暴露出部分控制栅结构的表面。
2.根据权利要求1所述的接触孔刻蚀方法，其特征在于，所述从高层台阶区域到低层台阶区域逐步刻蚀所述介质层，以使所述接触孔加深到至少暴露出部分控制栅结构的表面，包括：
形成填充所述第一组接触孔的光刻胶层；
以所述光刻胶层和所述硬掩膜层为掩膜再次刻蚀所述介质层，以使所述第二组接触孔加深到至少暴露出部分控制栅结构的表面。
3.根据权利要求1所述的接触孔刻蚀方法，其特征在于，
所述第一组接触孔包括多个深度不同的接触孔；所述第二组接触孔包括多个深度相同的接触孔；所述第一组接触孔中多个接触孔的深度小于等于所述第二组接触孔中多个接触孔的深度。
4.根据权利要求1所述的接触孔刻蚀方法，其特征在于，
所述第一组接触孔的数量大于等于64。
5.根据权利要求2所述的接触孔刻蚀方法，其特征在于，在再次刻蚀所述介质层的步骤之后，所述第二组接触孔中包括暴露出部分控制栅结构表面的第三组接触孔以及未暴露出对应控制栅结构表面的第四组接触孔；
所述方法还包括：
执行形成填充所述第三组接触孔的光刻胶层和再次刻蚀所述介质层的步骤，直至若干所述控制栅结构均被对应的接触孔暴露。
6.根据权利要求5所述的接触孔刻蚀方法，其特征在于，
所述控制栅结构的堆叠层数大于等于192层。
7.根据权利要求5所述的接触孔刻蚀方法，其特征在于，
所述第一组接触孔为高层台阶区域的高层接触孔，与若干所述控制栅结构中的位于高层的控制栅结构相对应；
所述第三组接触孔为中层台阶区域的中层接触孔，与若干所述控制栅结构中的位于中层的控制栅结构相对应；
所述第四组接触孔为低层台阶区域的低层接触孔，与若干所述控制栅结构中的位于低层的控制栅结构相对应。
8.根据权利要求2所述的接触孔刻蚀方法，其特征在于，在刻蚀所述介质层的步骤和/或再次刻蚀所述介质层的步骤之后，所述方法还包括：
利用清洗溶液对所述介质层的上表面以及所述接触孔进行清洗。
9.根据权利要求8所述的接触孔刻蚀方法，其特征在于，
所述清洗溶液包括第一清洗溶液或第二清洗溶液；
其中，所述第一清洗溶液包括NH4OH、H2O2和水，所述第二清洗溶液包括HCl、H2O2和水。
10.根据权利要求2所述的接触孔刻蚀方法，其特征在于，所述形成填充所述第一组接触孔的光刻胶层，包括：
在所述硬掩膜层上形成第二光刻胶层，所述第二光刻胶层填充所述第一组接触孔和所述第二组接触孔；
执行第二光刻工艺，以去除填充在所述第二组接触孔内的第二光刻胶层，保留填充在所述第一组接触孔内的第二光刻胶层。
11.根据权利要求10所述的接触孔刻蚀方法，其特征在于，所述采用第一光刻工艺在所述硬掩膜层上定义出与所述控制栅结构一一对应的接触孔图形，包括：
在所述硬掩膜层上形成第一光刻胶层；
通过第一掩膜版对所述第一光刻胶层进行第一光刻工艺，以形成图案化的第一光刻胶层；
以所述图案化的第一光刻胶层为掩膜，刻蚀所述硬掩膜层，在所述硬掩膜层上定义出与所述控制栅结构一一对应的接触孔图形。
12.根据权利要求10所述的接触孔刻蚀方法，其特征在于，
所述第二光刻工艺的光刻精度小于所述第一光刻工艺的光刻精度。
13.根据权利要求12所述的接触孔刻蚀方法，其特征在于，
所述第一光刻工艺采用Arf光刻工艺；所述第二光刻工艺采用Krf光刻工艺。
CN202010316744.XA 2020-04-21 2020-04-21 一种接触孔刻蚀方法 Active CN111430298B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010316744.XA CN111430298B (zh) 2020-04-21 2020-04-21 一种接触孔刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010316744.XA CN111430298B (zh) 2020-04-21 2020-04-21 一种接触孔刻蚀方法

Publications (2)

Publication Number Publication Date
CN111430298A CN111430298A (zh) 2020-07-17
CN111430298B true CN111430298B (zh) 2023-05-23

Family

ID=71556599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010316744.XA Active CN111430298B (zh) 2020-04-21 2020-04-21 一种接触孔刻蚀方法

Country Status (1)

Country Link
CN (1) CN111430298B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206447A (zh) * 2015-05-05 2016-12-07 中芯国际集成电路制造(上海)有限公司 3d nand器件的形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206447A (zh) * 2015-05-05 2016-12-07 中芯国际集成电路制造(上海)有限公司 3d nand器件的形成方法

Also Published As

Publication number Publication date
CN111430298A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
US9576814B2 (en) Method of spacer patterning to form a target integrated circuit pattern
KR101662218B1 (ko) 다중 깊이 ｓｔｉ 방법
CN105830211A (zh) 使用光刻-冷冻-光刻-蚀刻工艺的细长接触件
TWI402937B (zh) 互連結構及其製造的方法
CN104658892B (zh) 用于集成电路图案化的方法
EP2080218A1 (en) Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures
CN103779191B (zh) 一种半导体器件的制造方法
US11257673B2 (en) Dual spacer metal patterning
EP2499660A2 (en) Semiconductor device fabrication using a multiple exposure and block mask approach to reduce design rule violations
CN107464812A (zh) 一种半导体器件的制造方法
CN111430298B (zh) 一种接触孔刻蚀方法
KR20080022387A (ko) 반도체 메모리 소자의 비트라인 형성 방법
CN111383913A (zh) 一种刻蚀方法
CN104658967A (zh) 一种半导体器件及其制造方法
US8361849B2 (en) Method of fabricating semiconductor device
CN103050382A (zh) 半导体器件的制造方法
CN112447513A (zh) 半导体结构及其形成方法
CN111564408B (zh) 一种开口的形成方法
CN113506772B (zh) 电容阵列的形成方法及半导体结构
KR100548570B1 (ko) 반도체소자의 금속배선 형성방법
TWI833601B (zh) 基底的處理方法
CN117080054B (zh) 半导体结构的制备方法
CN111627801B (zh) 半导体结构的形成方法
KR101113768B1 (ko) 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
US20230217657A1 (en) Three-dimensional nand memory device and method of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant