CN111430250B - 一种抑制芯片漂移与翘曲的封装方法 - Google Patents

一种抑制芯片漂移与翘曲的封装方法 Download PDF

Info

Publication number
CN111430250B
CN111430250B CN202010148694.9A CN202010148694A CN111430250B CN 111430250 B CN111430250 B CN 111430250B CN 202010148694 A CN202010148694 A CN 202010148694A CN 111430250 B CN111430250 B CN 111430250B
Authority
CN
China
Prior art keywords
carrier plate
rigid carrier
chip
particles
warpage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010148694.9A
Other languages
English (en)
Other versions
CN111430250A (zh
Inventor
杨冠南
罗绍根
崔成强
张昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN202010148694.9A priority Critical patent/CN111430250B/zh
Publication of CN111430250A publication Critical patent/CN111430250A/zh
Application granted granted Critical
Publication of CN111430250B publication Critical patent/CN111430250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape

Abstract

本发明涉及电子加工的技术领域，更具体地，涉及一种抑制芯片漂移与翘曲的封装方法，包括：S10.在第一刚性载板制作凹槽，将待封装芯片安装于第二刚性载板上；S20.将第一颗粒物堆叠于待封装芯片和第二刚性载板上，将第一刚性载板倒扣盖合于第二刚性载板上方并压紧，使第一颗粒物无法发生移动；S30.在第一刚性载板侧部或上部注入内混合有第二颗粒物的熔融态塑封料，第一颗粒物的颗粒直径大于第二颗粒物的颗粒直径；S40.保持压力进行可控温度场式升温，使塑封料逐层固化；S50.拆除第一刚性载板、第二刚性载板及临时键合层。本发明采用两种颗粒大小的颗粒物，利用大颗粒材料相互挤压产生压力抑制塑封料及芯片的相对位移与热变形，可以防止芯片发生漂移并减少翘曲，同时利用先部分融化、后逐次固化的方法进一步减少翘曲。

Description

一种抑制芯片漂移与翘曲的封装方法
技术领域
本发明涉及电子加工的技术领域，更具体地，涉及一种抑制芯片漂移与翘曲的封装方法。
背景技术
随着微电子封装技术的发展，芯片尺寸越来越小，晶体管数量越来越高，衍生出了大板级扇出型封装技术。大板级扇出型封装技术(Fan-Out Panel Level Packaging)是将芯片先用塑封材料进行封装，再通过金属再分布线层(RDL)等金属连接方式实现芯片I/O口的延伸。随着载板面积逐渐增大以及封装体厚度变薄，之前未知或影响不大的力影响到封装芯片的良率，这些力包括在塑封时注塑材料挤压芯片各表面的压力和注塑材料在固化时产生的收缩力，这些力分别会导致芯片的漂移和翘曲。而芯片的漂移会影响到芯片的电气性能，因为芯片发生漂移后其I/O也随之移位，再于原位置制作重布线层就会失效；芯片的翘曲会导致重布线层(RDL)结合强度下降、断裂等问题，对电荷载子迁移率产生不利影响。
发明内容
本发明的目的在于克服现有技术中的不足，提供一种抑制芯片漂移与翘曲的封装方法，采用两种颗粒大小的颗粒物，利用大颗粒材料相互挤压产生压力限制芯片位置，可以防止芯片发生漂移，并运用先部分融化、后整体固化的方法可减少翘曲。
为解决上述技术问题，本发明采用的技术方案是：
提供一种抑制芯片漂移与翘曲的封装方法，包括以下步骤：
S10.在第一刚性载板制作凹槽，将待封装芯片按照所需间隔和位置安装于覆盖有临时键合层的第二刚性载板上；
S20.先将第一颗粒物堆叠于待封装芯片和第二刚性载板上，将第一刚性载板盖合于第二刚性载板上方使得第一颗粒物紧密堆叠；
S30.升温至塑封料玻璃转变温度以上，所述塑封料内混合有第二颗粒物，在第一刚性载板侧部或上部注入熔融态塑封料；
S40.保持第一刚性载板和第二刚性载板之间的压力并进行可控温度场式升温，使所述塑封料逐层固化；
S50.待塑封料完全固化后，拆除第一刚性载板、第二刚性载板及临时键合层，即得到塑封好的芯片封装结构；
其中，所述第一颗粒物的颗粒直径大于第二颗粒物的颗粒直径。
本发明采用两种颗粒大小的颗粒物，先用固体状的大颗粒材料第一颗粒物限制待封装芯片位置，再用小颗粒材料第二颗粒物填充缝隙后进行整体固化；利用大颗粒材料相互挤压产生压力限制芯片位置，可以防止芯片发生漂移，并运用先部分融化、后整体固化的方法可减少翘曲。
优选地，所述第一颗粒物为二氧化硅颗粒或金属氧化物颗粒，第一颗粒物的颗粒尺寸为待封装芯片厚度的0.01倍～1倍。
优选地，第一颗粒物的形状为不规则碎片状、树枝状、棒状、多面体、球体中的一种或多种的组合。
优选地，所述第一颗粒物的表面经粗糙化处理，所述粗糙化处理手段包括化学腐蚀、氧化处理、包覆处理。
优选地，所述第二颗粒物的颗粒尺寸不大于第一颗粒物颗粒尺寸的0.2倍。
优选地，所述第一刚性载板设有若干突起，所述突起为点状结构、线状结构或网格状结构。
优选地，一部分突起位于待封装芯片间隔处，一部分突起位于待封装芯片上方，一部分突起位于待封装芯片的电路连接点或凸点位置。
优选地，所述第一刚性载板的底部可为平面、弧形凹面、弧形凸面或台阶状平面。
优选地，所述第一刚性载板开设有若干通孔，所述通孔的直径小于第一颗粒物的颗粒直径，一部分所述通孔用于注入塑封料，一部分所述通孔用于排气。
优选地，步骤S40中，可控温度场式升温的实现方法为：在第一刚性载板和/或第二刚性载板设置电热装置，通过控制第一刚性载板和/或第二刚性载板不同部位的热量输入调控温度场的分布。
优选地，步骤S40中，可控温度场式升温的实现方法为：在第一刚性载板和/或第二刚性载板的旁侧放置热辐射源，在所述热辐射源背面放置反光镜，通过控制第一刚性载板和/或第二刚性载板不同部位的热量输入调控温度场的分布。
与现有技术相比，本发明的有益效果是：
本发明采用两种颗粒大小的颗粒物，先用固体状的大颗粒材料第一颗粒物限制待封装芯片位置，再用半固体状的小颗粒材料第二颗粒物填充缝隙后进行整体固化；利用大颗粒材料相互挤压产生压力限制芯片位置，可以防止芯片发生漂移，并运用先部分融化、后整体固化的方法可减少翘曲；
本发明将第一刚性载板底部设计为弧形凹面、弧形凸面或台阶状平面，以调控注塑层内的塑封料流动与应力分布，利于减少翘曲；在第一刚性载板底部设置突起，注塑后可直接暴露芯片的I/O口，可减少激光等方式开口的步骤。
附图说明
图1为抑制芯片漂移与翘曲的封装方法的示意图I；
图2为抑制芯片漂移与翘曲的封装方法的示意图II；
图3为第一刚性载板的结构示意图；
图4为第一刚性载板与第二刚性载板盖合的结构示意图；
图5为抑制芯片漂移与翘曲的封装方法应用的反光镜的结构示意图；
图6为抑制芯片漂移与翘曲的封装方法中温度场分布示意图；
图7为具有环状凹面及倾斜凹面的反光镜的结构示意图；附图中：1-第一刚性载板；2-凹槽；3-第二刚性载板；4-临时键合层；5-通孔；6-热辐射源；7-反光镜；8-待封装芯片。
具体实施方式
下面结合具体实施方式对本发明作进一步的说明。其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
实施例
如图1至图6所示为本发明的抑制芯片漂移与翘曲的封装方法的实施例，包括以下步骤：
S10.在第一刚性载板1制作凹槽2，将待封装芯片按照所需间隔和位置安装于覆盖有临时键合层4的第二刚性载板3上；
S20.先将第一颗粒物堆叠于待封装芯片和第二刚性载板3上，将第一刚性载板1盖合于第二刚性载板3上方使得第一颗粒物紧密堆叠；可施加振动或超声，使第一颗粒物形成更紧密的堆叠结构；
S30.升温至塑封料玻璃转变温度以上，所述塑封料内混合有第二颗粒物，在第一刚性载板1侧部或上部注入熔融态塑封料；
S40.保持第一刚性载板1和第二刚性载板3之间的压力并进行可控温度场式升温，使塑封料逐层固化；
S50.待塑封料完全固化后，拆除第一刚性载板1、第二刚性载板3及临时键合层4，即得到塑封好的芯片封装结构；
所述第一颗粒物的颗粒直径大于第二颗粒物的颗粒直径。
其中，所述第一颗粒物为二氧化硅颗粒或金属氧化物颗粒，第一颗粒物的颗粒尺寸为待封装芯片8厚度的0.01倍～1倍，第一颗粒物的形状为不规则碎片状、树枝状、棒状、多面体、球体中的一种或多种的组合；所述第二颗粒物的颗粒尺寸不大于第一颗粒物颗粒尺寸的0.2倍。需要说明的是，第一颗粒物并不限于采用二氧化硅颗粒或金属氧化物颗粒，其他具有接近待封装芯片8材料硬度与膨胀系数的材料的颗粒也可适用于本发明；塑封料为固化前具有低粘度的塑封料，第二颗粒物为小尺寸的二氧化硅颗粒或金属氧化物颗粒或其他具有接近芯片材料硬度与膨胀系数的材料的颗粒；不论选取何种塑封料和第二颗粒物，塑封料的粘度及第二颗粒物的颗粒度需要保证在固化之前可以无缝填充于第一颗粒物的间隙中。
本实施例中采用两种颗粒大小的颗粒物，先用固体状的大颗粒材料第一颗粒物限制待封装芯片8位置，再用半固体状的小颗粒材料第二颗粒物填充缝隙后进行整体固化；利用大颗粒材料相互挤压产生压力限制芯片位置，可以防止芯片发生漂移，并运用先部分融化、后整体固化的方法可减少翘曲。
所述第一颗粒物的表面经粗糙化处理，所述粗糙化处理手段包括化学腐蚀、氧化处理、包覆处理；包覆处理是在第一颗粒物表面包覆高摩擦系数包覆层。粗糙化处理可使得颗粒之间具有较大的摩擦系数，第一颗粒物之间难以发生相对移动，利于抑制待封装芯片8的漂移。
所述第一刚性载板1靠近注塑空腔一侧面设有若干突起，所述突起为点状结构、线状结构或网格状结构，一部分突起的位置在待封装芯片8间隔处，用于防止塑封料横向流动和固化过程中引起的芯片漂移；一部分突起的位置在待封装芯片上方，用于顶住芯片，防止芯片在注塑和固化过程中的漂移；一部分突起的位置在芯片的电路连接点或凸点位置，用作后续的电路填充通道，如图4所示。所述第一刚性载板1的底部可为平面、弧形凹面、弧形凸面或台阶状平面，弧形凹面或弧形凸面可调控注塑层内的塑封料流动与应力分布，有益于减少芯片翘曲；当待封装芯片8组的芯片具有不同形状、高度或非均匀分布时，第一刚性载板1底部可根据芯片特点分布设计成台阶状平面，第一刚性载板1的形状如图3所示。
另外，本实施例可在第一刚性载板1上开设若干通孔5，但通孔5的直径应小于第一颗粒物的颗粒直径，一部分通孔5用于提供注入塑封料的通道，另一部分用于排出封装体中的气体，防止孔洞产生。通孔5可开设于第一刚性载板1的侧部，如图1所示；通孔5还可开设于第一刚性载板1的上部，如图2所示，在待封装芯片上方注入塑封料，使得塑封料和第二颗粒物通过毛细现象和重力完全填充至第一颗粒物的孔隙中。
步骤S40中，可控温度场式升温的实现方法为：在第一刚性载板1和/或第二刚性载板3内部嵌置或表面设置电热装置，通过控制第一刚性载板1和/或第二刚性载板3不同部位的热量输入调控温度场的分布。其中，电热装置可为电阻丝、硅碳棒中的一种或两种的组合，但电热装置列出的种类并不作为本发明限制性的规定。
另外，步骤S40中，可控温度场式升温的实现方法还可为：在第一刚性载板1和/或第二刚性载板3的旁侧放置热辐射源6，在所述热辐射源6背面放置反光镜7，通过控制第一刚性载板1和/或第二刚性载板3不同部位的热量输入调控温度场的分布，如图5所示。其中，反光镜的形状及位置可根据温度场分布需求进行调整，并不限于图5中反光镜的形状和位置；热辐射源为热灯、硅碳棒中的一种或两种的组合，但热辐射源列出的种类并不作为本发明限制性的规定。实施时，可使用具有凹面的反光镜7，以实现中心高温两侧低温、中间低温两侧高温、一侧高温另一侧低温、及更复杂的温度场分布，如图6所示。但需要说明的是，本实施例的反光镜不限于采用具有凹面的反光镜，还可采用具有环状凹面、倾斜凹面或者其他复杂形状的反光镜7，其中，具有环状凹面及倾斜凹面的反光镜7的结构如图7所示。
步骤S40中，可控温度场式升温用于实现塑封材料在非均匀温度分布下的逐次固化，具体温度分布包含但不限于：中心高温两侧低温、中间低温两侧高温、一侧高温另一侧低温、上部载板高温下部载板低温、下部载板高温上部载板低温、基于芯片分布的非均匀温度场分布等方式。
步骤S50中，为保护芯片，第一刚性载板1、第二刚性载板3及临时键合层4后，可在芯片裸露的表面涂覆保护层。但需要说明的是，保护层的设置是为了保护芯片而做出的优选，并不作为限制性规定。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (9)

1.一种抑制芯片漂移与翘曲的封装方法，其特征在于，包括以下步骤：
S10.在第一刚性载板(1)制作凹槽(2)，将待封装芯片按照所需间隔和位置安装于覆盖有临时键合层(4)的第二刚性载板(3)上；
S20.先将第一颗粒物堆叠于待封装芯片和第二刚性载板(3)上，将第一刚性载板(1)盖合于第二刚性载板(3)上方使得第一颗粒物紧密堆叠；
S30.升温至塑封料玻璃转变温度以上，所述塑封料内混合有第二颗粒物，在第一刚性载板(1)侧部或上部注入熔融态塑封料；
S40.保持第一刚性载板(1)和第二刚性载板(3)之间的压力并进行可控温度场式升温，使所述塑封料逐层固化；
S50.待塑封料完全固化后，拆除第一刚性载板(1)、第二刚性载板(3)及临时键合层(4)，即得到塑封好的芯片封装结构；
其中，所述第一颗粒物的颗粒直径大于第二颗粒物的颗粒直径；
所述第一刚性载板(1)设有若干突起，一部分突起位于待封装芯片(8)间隔处，一部分突起位于待封装芯片(8)上方，一部分突起位于待封装芯片(8)的电路连接点或凸点位置。
2.根据权利要求1所述的抑制芯片漂移与翘曲的封装方法，其特征在于，所述第一颗粒物为二氧化硅颗粒或金属氧化物颗粒，所述第一颗粒物的颗粒尺寸为待封装芯片厚度的0.01倍～1倍，第一颗粒物的形状为不规则碎片状、树枝状、棒状、多面体、球体中的一种或多种的组合。
3.根据权利要求2所述的抑制芯片漂移与翘曲的封装方法，其特征在于，所述第一颗粒物的表面经粗糙化处理，所述粗糙化处理手段包括化学腐蚀、氧化处理、包覆处理。
4.根据权利要求2或3所述的抑制芯片漂移与翘曲的封装方法，其特征在于，所述第二颗粒物的颗粒尺寸不大于第一颗粒物颗粒尺寸的0.2倍。
5.根据权利要求1所述的抑制芯片漂移与翘曲的封装方法，其特征在于，所述突起为点状结构、线状结构或网格状结构。
6.根据权利要求1所述的抑制芯片漂移与翘曲的封装方法，其特征在于，所述第一刚性载板(1)的底部可为平面、弧形凹面、弧形凸面或台阶状平面。
7.根据权利要求6所述的抑制芯片漂移与翘曲的封装方法，其特征在于，所述第一刚性载板(1)开设有若干通孔(5)，所述通孔(5)的直径小于第一颗粒物的颗粒直径，一部分所述通孔(5)用于注入塑封料，一部分所述通孔(5)用于排气。
8.根据权利要求1所述的抑制芯片漂移与翘曲的封装方法，其特征在于，步骤S40中，可控温度场式升温的实现方法为：在第一刚性载板(1)和/或第二刚性载板(3)设置电热装置，通过控制第一刚性载板(1)和/或第二刚性载板(3)不同部位的热量输入调控温度场的分布。
9.根据权利要求1所述的抑制芯片漂移与翘曲的封装方法，其特征在于，步骤S40中，可控温度场式升温的实现方法为：在第一刚性载板(1)和/或第二刚性载板(3)的旁侧放置热辐射源(6)，在所述热辐射源(6)背面放置反光镜(7)，通过控制第一刚性载板(1)和/或第二刚性载板(3)不同部位的热量输入调控温度场的分布。
CN202010148694.9A 2020-03-05 2020-03-05 一种抑制芯片漂移与翘曲的封装方法 Active CN111430250B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010148694.9A CN111430250B (zh) 2020-03-05 2020-03-05 一种抑制芯片漂移与翘曲的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010148694.9A CN111430250B (zh) 2020-03-05 2020-03-05 一种抑制芯片漂移与翘曲的封装方法

Publications (2)

Publication Number Publication Date
CN111430250A CN111430250A (zh) 2020-07-17
CN111430250B true CN111430250B (zh) 2021-10-29

Family

ID=71547443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010148694.9A Active CN111430250B (zh) 2020-03-05 2020-03-05 一种抑制芯片漂移与翘曲的封装方法

Country Status (1)

Country Link
CN (1) CN111430250B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402922B (zh) * 2010-05-03 2013-07-21 Powertech Technology Inc 半導體晶片之模封方法
CN206022312U (zh) * 2016-08-26 2017-03-15 广州兴森快捷电路科技有限公司 封装基板烘板治具
DE102017215797B4 (de) * 2017-09-07 2023-09-21 Infineon Technologies Ag Verfahren zur Herstellung von gehäusten Halbleitervorrichtungen
CN110752190A (zh) * 2018-07-24 2020-02-04 广东美的制冷设备有限公司 封装材料、智能功率模块和空调器

Also Published As

Publication number Publication date
CN111430250A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
US7732242B2 (en) Composite board with semiconductor chips and plastic housing composition and method
TWI415228B (zh) 半導體封裝結構、覆晶封裝、及半導體覆晶封裝的形成方法
US7672132B2 (en) Electronic packaging apparatus and method
US7632715B2 (en) Method of packaging semiconductor devices
US20140291834A1 (en) Semiconductor devices and packages including conductive underfill material and related methods
US20040178515A1 (en) Flip-chip package with underfill dam for stress control
TWI246174B (en) Heat spreader, package and package method thereof
US20080116586A1 (en) Methods for manufacturing thermally enhanced flip-chip ball grid arrays
US20110049701A1 (en) Semiconductor device and method of manufacturing the same
TWI628760B (zh) 用於經封裝半導體晶粒之內部熱擴散之設備及方法
TW200527630A (en) A heat spreader ball grid array (HSBGA) design for low-k integrated circuits (IC)
CN104821298B (zh) 半导体封装体和用于生产半导体封装体的方法
CN111430250B (zh) 一种抑制芯片漂移与翘曲的封装方法
US20220020726A1 (en) Semiconductor package structure having an annular frame with truncated corners
Chen et al. The Effect of Geometric and Material Uncertainty on Debonding Warpage in Fan-Out Panel Level Packaging
WO2024051238A1 (zh) 芯片封装结构及制备方法
CN111370337B (zh) 降低封装翘曲方法
JP2007173870A (ja) 半導体装置および半導体装置の製造方法
TW201032300A (en) Chip scale package and method of fabricating the same
CN111430249B (zh) 一种抑制芯片漂移与翘曲的封装方法
TWI751331B (zh) 半導體裝置的製造方法以及半導體裝置的中間體
TWI648140B (zh) 使用微柱封裝位於載體上的電子元件的模具、模壓機以及方法
US20120094441A1 (en) Semiconductor Chip Attach Configuration Having Improved Thermal Characteristics
JP2010092983A (ja) 半導体装置およびその製造方法ならびに半導体製造装置
KR20080025649A (ko) 반도체 다이 패키지 및 그 제조 방법과, 반도체 다이패키지로부터의 열 발산 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant