CN111370337B - 降低封装翘曲方法 - Google Patents

降低封装翘曲方法 Download PDF

Info

Publication number
CN111370337B
CN111370337B CN202010189519.4A CN202010189519A CN111370337B CN 111370337 B CN111370337 B CN 111370337B CN 202010189519 A CN202010189519 A CN 202010189519A CN 111370337 B CN111370337 B CN 111370337B
Authority
CN
China
Prior art keywords
layer
molding
chip
carrier plate
plastic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010189519.4A
Other languages
English (en)
Other versions
CN111370337A (zh
Inventor
沈志文
徐伟峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jiemicrochip Technology Co ltd
Original Assignee
Shenzhen Jiemicrochip Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jiemicrochip Technology Co ltd filed Critical Shenzhen Jiemicrochip Technology Co ltd
Priority to CN202010189519.4A priority Critical patent/CN111370337B/zh
Publication of CN111370337A publication Critical patent/CN111370337A/zh
Application granted granted Critical
Publication of CN111370337B publication Critical patent/CN111370337B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

本发明公开了一种降低封装翘曲方法，属于半导体技术领域，该方法包括：获取一载板，所述载板上覆盖有一层键合胶；在所述载板的中央区域安装至少一个芯片和至少一个无源元件；将安装后的所述载板进行双色注塑成型，以形成中央区域模塑层和包围所述模塑层侧面壁的塑封层，所述模塑层包覆所述芯片和无源元件。本发明采用双色注塑成型工艺形成中央模塑层和包围该模塑层侧面壁的塑封层，平衡芯片、无源元件、模塑层和塑封层之间热膨胀系数，降低模塑层和塑封层的材料流动性，从而提高芯片封装合格率。

Description

降低封装翘曲方法
技术领域
本发明属于半导体技术领域，尤其涉及一种降低封装翘曲方法。
背景技术
SIP封装，英文为System In a Package，是一个集成有多个不同功能的芯片而形成。例如，集成包括但不限于射频芯片、蓝牙芯片和处理器芯片。
随着电子产品轻小型化，SIP封装趋于薄型、小型结构，其封装由于各种封装材料(例如，芯片、元件、粘接剂、塑封料等)之间的热膨胀系数(CTE)存在较大差异，使封装材料呈不同方形的流动，导致封装表面翘曲，造成封装产品的不良率攀升。
发明内容
本发明提供一种降低封装翘曲方法，旨在减少封装材料的流动性，降低封装表面翘曲，提高封装合格率的问题。
为实现上述目的，本发明提供如下技术方案：
一种降低封装翘曲方法，该方法包括：
获取一载板，所述载板上覆盖有一层键合胶；
在所述载板的中央区域安装至少一个芯片和至少一个无源元件；
将安装后的所述载板进行双色注塑成型，以形成中央区域模塑层和包围所述模塑层侧面壁的塑封层，所述模塑层包覆所述芯片和无源元件。
优选地，所述模塑层包括填充物和无机物颗粒，所述无机物颗粒均匀分布于所述填充物中以调节注塑熔融状态的材料流动性。
优选地，所述填充物为环氧树脂，所述无机物颗粒为二氧化硅。
优选地，所述所述塑封层为环氧塑封料。
优选地，所述芯片和无源元件均匀分布在所述中央区域使封装体结构以对称的方式排列。
优选地，该方法还包括：
将双色注塑成型后的所述载板和键合胶去除；
在所述塑封层一侧面设置布线层，所述布线层与所述芯片和无源元件电信号连接，所述布线层设有焊接区；
所述布线层一侧设有金属凸块，所述金属凸块与所述布线层的焊接区焊接。
本发明与现有技术相比具有以下有益效果：
本发明提供一种降低封装翘曲方法，采用双色注塑成型工艺形成中央模塑层和包围该模塑层侧面壁的塑封层，平衡芯片、无源元件、模塑层和塑封层之间热膨胀系数，降低模塑层和塑封层的材料流动性，从而提高芯片封装合格率。
为更清楚地阐述本发明的结构特征和功效，下面结合附图与具体实施例来对本发明进行详细说明。
附图说明
图1为本发明降低封装翘曲方法流程示意图；
图2为本发明降低封装翘曲方法剖面结构示意图；
图3为本发明降低封装翘曲方法的塑封结构示意图；
图4为本发明降低封装翘曲方法的塑封结构俯视示意图；
图5为本发明降低封装翘曲方法的封装结构示意图；
图6为本发明降低封装翘曲方法的封装流程示意图；
附图标记：1、载板；2、键合胶；3、芯片；4、无源元件；5、模塑层；6、塑封层；7、绝缘层；8、布线层；801、焊接区；9、金属凸块。
具体实施方式
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
本发明实施例提供了一种降低封装翘曲方法，参考图1-3所示，该方法包括：
获取一载板1，所述载板1上覆盖有一层键合胶2；
在所述载板1的中央区域安装至少一个芯片3和至少一个无源元件4；
将安装后的所述载板1进行双色注塑成型，以形成中央区域模塑层5和包围所述模塑层5侧面壁的塑封层6，所述模塑层5包覆所述芯片3和无源元件4。
现有芯片在封装过程中，由于塑胶、芯片及金属等材料的热膨胀系数的差别造成封装表面翘曲。其中，芯片与注塑材料热膨胀系数的差别使注塑材料在冷却过程中产生翘曲是芯片封装技术中最主要原因。
本实施例中，针对封装材料的热膨胀系数对封装效果的影响，采用双色注塑成型工艺，在同一塑模型腔内进行两种不同结构材料的封塑，即利用两个注塑料桶，一个装模塑层5的材料，一个装塑封层6的材料，在材料熔融状态下间隔注塑两种材料，其中，中央区域为模塑层5，模塑层5侧面壁包覆有塑封层6，模塑层5包覆芯片3和无源元件4，注塑后在同一塑模型腔内冷却。相比以往先弄注塑层，再挖孔、安装芯片，最后再次注塑的方式(后注塑材料的热熔状态会加对前注塑层变形弯拱)，本实施例的同一模型腔内间隔注塑两个区域并同时冷却，能够平衡载板1上的芯片3、无源元件4、模塑层5和塑封层6之间的热膨胀系数，降低芯片3的封装翘曲。
所述双色注塑(Double-Shot Molding)是指将两种不同的材料注塑到同一套模具，从而实现注塑出来的零件由两种材料形成的成型工艺。
可选地，本实施例中的塑封层6为环氧塑封料，例如，聚酰亚胺、硅胶或EMC(EpoxyMolding Compound)材料。
进一步地，所述模塑层5包括填充物和无机物颗粒，所述无机物颗粒均匀分布于所述填充物中以调节注塑熔融状态的材料流动性。
本实施例中，在双色注塑的一个注塑桶放置复合材料，该复合材料采用填充物和无机物颗粒按一定比例加热搅拌，以无机物颗粒均匀分布于填充物，且形成的复合材料在熔融状态下的流动性偏低(例如，粘稠状态)，无机物颗粒还能起到对芯片3的负载作用，保护芯片3在热膨胀时变形过大而损坏，同时掺杂无机物颗粒的模塑层5对于芯片3和无源元件4具有良好的散热效果。
可选地，本实施例中的无机物颗粒包括二氧化硅，但不限于此，对于其他可调整填充树脂热膨胀系数的无机物颗粒均适用。
可选地，本实施例中的填充树脂为环氧树脂，环氧树脂包括但不限聚酰亚胺和氰酸酯型材质，其他可通过掺杂上述无机物颗粒以调整其热膨胀系数的树脂材料均适用。
进一步地，参考图4所示，所述芯片3和无源元件4均匀分布在所述中央区域使封装体结构以对称的方式排列。
本实施例中，为进一步降低芯片3塑封翘曲程度，在载板1上安装的至少一个芯片3和至少一个无源元件4以均匀分布在中央区域，尽可能是采用对称的方式进行排列。例如，上下、左右排列，或者一大两小排列。
可选的，本实施例中的模塑层5的中央区域面积不小于塑封层6所在的环形面积，减少塑封层6的环周过宽而降低封装翘曲。
进一步地，参考图5-6所示，该方法还包括：
将双色注塑成型后的所述载板1和键合胶2去除；
在所述塑封层6一侧面设置布线层8，所述布线层8与所述芯片3和无源元件4电信号连接，所述布线层8设有焊接区801；
所述布线层8一侧设有金属凸块9，所述金属凸块9与所述布线层8的焊接区801焊接。
在一个实施例中，由于双色注塑完成仅解决封塑最关键的翘曲步骤，需进一步封装。将双色注塑成型后的载板1和键合胶2去除，取出塑封层6；在塑封层6一侧面设置布线层8，该布线层8与塑封层6、模塑层5之间设置一绝缘层7，从芯片3和无源元件4底面引孔，通过引孔将布线层8与芯片3、无源元件4电信号连接，布线层8具有焊接区801和非焊接区801，焊接区801用于与布线层8一侧设有的金属凸块9焊接。
其中，载板1为不锈钢、玻璃或者有机基材等，载板1形状可以是方形或圆形。
以上结合具体实施例描述了本发明的技术原理，仅是本发明的优选实施方式。本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (6)

1.一种降低封装翘曲方法，其特征在于，该方法包括：
获取一载板，所述载板上覆盖有一层键合胶；
在所述载板的中央区域安装至少一个芯片和至少一个无源元件；
将安装后的所述载板进行双色注塑成型，以形成中央区域模塑层和包围所述模塑层侧面壁的塑封层，所述模塑层包覆所述芯片和无源元件，同一模型腔内间隔注塑两个区域并同时冷却，平衡载板上的芯片、无源元件、模塑层和塑封层之间的热膨胀系数，降低芯片的封装翘曲。
2.根据权利要求1所述的降低封装翘曲方法，其特征在于，所述模塑层包括填充物和无机物颗粒，所述无机物颗粒均匀分布于所述填充物中以调节注塑熔融状态的材料流动性。
3.根据权利要求2所述的降低封装翘曲方法，其特征在于，所述填充物为环氧树脂，所述无机物颗粒为二氧化硅。
4.根据权利要求1所述的降低封装翘曲方法，其特征在于，所述塑封层为环氧塑封料。
5.根据权利要求1所述的降低封装翘曲方法，其特征在于，所述芯片和无源元件均匀分布在所述中央区域使封装体结构以对称的方式排列。
6.根据权利要求1所述的降低封装翘曲方法，其特征在于，还包括：
将双色注塑成型后的所述载板和键合胶去除；
在所述塑封层一侧面设置布线层，所述布线层与所述芯片和无源元件电信号连接，所述布线层设有焊接区；
所述布线层一侧设有金属凸块，所述金属凸块与所述布线层的焊接区焊接。
CN202010189519.4A 2020-03-18 2020-03-18 降低封装翘曲方法 Active CN111370337B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010189519.4A CN111370337B (zh) 2020-03-18 2020-03-18 降低封装翘曲方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010189519.4A CN111370337B (zh) 2020-03-18 2020-03-18 降低封装翘曲方法

Publications (2)

Publication Number Publication Date
CN111370337A CN111370337A (zh) 2020-07-03
CN111370337B true CN111370337B (zh) 2022-03-18

Family

ID=71210563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010189519.4A Active CN111370337B (zh) 2020-03-18 2020-03-18 降低封装翘曲方法

Country Status (1)

Country Link
CN (1) CN111370337B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466957A (zh) * 2020-10-28 2021-03-09 杭州士兰微电子股份有限公司 光传感器封装体的封装方法及封装结构的封装方法
WO2023070442A1 (zh) * 2021-10-28 2023-05-04 深圳市大疆创新科技有限公司 激光二极管芯片的封装结构及方法、测距装置、可移动平台

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150266728A1 (en) * 2013-09-27 2015-09-24 Christian Geissler Stress buffer layer for integrated microelectromechanical systems (mems)
CN108074822A (zh) * 2016-11-10 2018-05-25 台湾积体电路制造股份有限公司 封装结构的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012713A (ja) * 2014-06-05 2016-01-21 日立化成株式会社 樹脂フィルム、半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150266728A1 (en) * 2013-09-27 2015-09-24 Christian Geissler Stress buffer layer for integrated microelectromechanical systems (mems)
CN108074822A (zh) * 2016-11-10 2018-05-25 台湾积体电路制造股份有限公司 封装结构的形成方法

Also Published As

Publication number Publication date
CN111370337A (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
US5120678A (en) Electrical component package comprising polymer-reinforced solder bump interconnection
CN104584209B (zh) 薄型衬底PoP结构
US7906857B1 (en) Molded integrated circuit package and method of forming a molded integrated circuit package
CN111370337B (zh) 降低封装翘曲方法
US20080299707A1 (en) Thermal paste containment for semiconductor modules
US20120098118A1 (en) Compliant heat spreader for flip chip packaging
CN102110660A (zh) 半导体倒装芯片封装及半导体倒装芯片封装的形成方法
CN109257888A (zh) 一种电路板双面封装方法、结构及移动终端
KR101010556B1 (ko) 반도체 장치 및 그 제조 방법
US20060273467A1 (en) Flip chip package and method of conducting heat therefrom
US8709197B2 (en) Method of making electronic component and heat conductive member and method of mounting heat conductive member for electronic component
CN1572023A (zh) 用于维持在引脚位置中的精确性的引脚焊料的封闭
US7602060B2 (en) Heat spreader in a flip chip package
US9793237B2 (en) Hollow-cavity flip-chip package with reinforced interconnects and process for making the same
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
EP0980305B1 (en) Apparatus for molding plastic packages
WO2022140980A1 (zh) 封装芯片及芯片的封装方法
WO2006109120A1 (en) Ball grid array package
CN114975293A (zh) 一种倒装芯片封装结构及其制备方法
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
KR100818090B1 (ko) 반도체 패키지
JPH09199639A (ja) 半導体装置およびその成形方法
US20060091567A1 (en) Cavity-down Package and Method for Fabricating the same
JP2001007503A (ja) 電子部品の実装方法
CN106328611A (zh) 半导体封装构造及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant