CN111430242A - 散热集成半导体晶体管及其制备方法 - Google Patents
散热集成半导体晶体管及其制备方法 Download PDFInfo
- Publication number
- CN111430242A CN111430242A CN202010163797.2A CN202010163797A CN111430242A CN 111430242 A CN111430242 A CN 111430242A CN 202010163797 A CN202010163797 A CN 202010163797A CN 111430242 A CN111430242 A CN 111430242A
- Authority
- CN
- China
- Prior art keywords
- semiconductor transistor
- diamond layer
- semiconductor
- front surface
- micron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 256
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 31
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 185
- 239000010432 diamond Substances 0.000 claims abstract description 185
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000000151 deposition Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 27
- 230000006911 nucleation Effects 0.000 claims abstract description 10
- 238000010899 nucleation Methods 0.000 claims abstract description 10
- 239000000843 powder Substances 0.000 claims description 17
- 238000000227 grinding Methods 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 9
- 238000007781 pre-processing Methods 0.000 claims description 6
- 238000009210 therapy by ultrasound Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000002105 nanoparticle Substances 0.000 claims description 4
- 238000002474 experimental method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 160
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052786 argon Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002113 nanodiamond Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Thin Film Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开一种散热集成半导体晶体管及其制备方法，该方法包括步骤：在半导体衬底的正面沉积电极层，形成半导体晶体管；对半导体晶体管的表面进行预处理，以增加半导体晶体管表面的形核密度；在半导体晶体管的表面沉积纳米级金刚石层；在纳米级金刚石层的表面沉积微米级金刚石层，形成散热集成半导体晶体管。通过本发明方案，可以有效提升半导体晶体管的散热效率，通过实验表明，相同尺寸下，使用金刚石集成设计的半导体晶体管将拥有更大的功率密度。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种散热集成半导体晶体管及其制备方法。
背景技术
目前，随着三代半导体晶体管的进一步发展，其实现了高禁带宽度、高电子迁移率，使得其可以在更高的频率以及更高的电压下工作。但是，当半导体晶体管在高频率以及高电压工作时，会产生大量热量。然而，现有中，无论采用SiC或是采用GaN等作为半导体衬底材料制备的半导体晶体管，其严重的热效应制约了功率密度的提升。这样，半导体晶体管尽管可以在更高的功率下工作，但是由于其热效应的累积，会致使器件的使用寿命明显降低，也影响功率管的工作稳定性。
发明内容
本发明公开一种散热集成半导体晶体管及其制备方法，用于解决现有技术中，半导体晶体管的散热效率较低的问题。
为了解决上述问题，本发明采用下述技术方案：
提供一种散热集成半导体晶体管的制备方法，包括步骤：
在半导体衬底的正面沉积电极层，形成半导体晶体管；
对半导体晶体管的表面进行预处理，以增加半导体晶体管表面的形核密度；
在半导体晶体管的表面沉积纳米级金刚石层；
在纳米级金刚石层的表面沉积微米级金刚石层，形成散热集成半导体晶体管。
可选的，所述半导体晶体管的表面包括正面和背面，则具体包括步骤：
步骤S00，在半导体衬底的正面沉积电极层，形成半导体晶体管；
步骤S10，对半导体晶体管的背面进行预处理，以增加半导体晶体管背面的形核密度；
步骤S20，在半导体晶体管的背面沉积纳米级金刚石层；
步骤S30，对半导体晶体管的正面进行预处理，以增加半导体晶体管正面的形核密度；
步骤S40，在半导体晶体管的正面沉积纳米级金刚石层，其中纳米级金刚石层覆盖电极层；
步骤S50，在半导体晶体管背面的纳米级金刚石层表面沉积微米级金刚石层；
步骤S60，在半导体晶体管正面的纳米级金刚石层表面沉积微米级金刚石层；
步骤S70，对半导体晶体管正面的微米级金刚石层和纳米级金刚石层进行光刻，露出电极，形成散热集成半导体晶体管，
其中，半导体晶体管的正面与半导体衬底的正面相对，半导体晶体管的背面与半导体衬底的正面相背。
可选的，步骤S00之后且步骤S10之前还包括步骤：
对半导体晶体管的背面中部进行减薄抛光，使垂直于半导体晶体管的沟道的延伸方向，半导体衬底中部的厚度小于两侧的厚度。
可选的，半导体晶体管背面各位置的纳米级金刚石层的厚度一致，半导体晶体管背面各位置的微米级金刚石层的外表面平齐。
可选的，步骤S50之后且步骤S60之前还包括步骤：
对半导体晶体管背面的微米级金刚石层进行研磨处理；
对半导体晶体管正面的纳米级金刚石层进行研磨处理，并采用金刚石粉体进行超声处理。
可选的，步骤S60之后且步骤S70之前还包括步骤：
对半导体晶体管正面的微米级金刚石层进行研磨抛光。
可选的，对半导体晶体管的表面进行预处理，具体包括步骤：
对半导体晶体管的表面进行研磨抛光；
采用金刚石粉体，在酒精溶液中对半导体晶体管的表面进行超声处理。
可选的，沉积微米级金刚石层时的温度大于沉积纳米级金刚石层时的温度；而沉积微米级金刚石层时的压力小于沉积纳米级金刚石层时的压力。
还提供一种散热集成半导体晶体管，包括：
半导体晶体管，包括半导体衬底和设置于半导体衬底正面的电极层；
纳米级金刚石层和微米级金刚石层，所述纳米级金刚石层和所述微米级金刚石层均依次向外沉积于所述半导体晶体管的正面和背面，且所述电极层裸露于所述微米级金刚石层。
可选的，垂直于所述半导体晶体管的沟道的延伸方向，所述半导体衬底中部的厚度小于两侧的厚度。
本发明采用的技术方案能够达到以下有益效果：
在半导体晶体管表面设有纳米级金刚石层，由纳米级金刚石层保护半导体晶体管，防止半导体晶体管被接下来的微米级金刚石层沉积的高温高压调节损坏；而且可以直接在半导体晶体管的表面生长金刚石层，避免引入其他介质层，消除了其他介质层材料热阻的影响，从而使半导体晶体管直接通过金刚石进行散热，有效解决半导体晶体管散热问题；
金刚石以高阻态的微米级形式生长在半导体晶体管表面，可以有效提升半导体晶体管的散热效率；同时在栅极电极层表面沉积高阻态的微米级金刚石层，一方面可以进一步提升器件的热导效率，另一方面也不影响晶体管的正常使用，通过实验表明，相同尺寸下，使用金刚石集成设计的半导体晶体管将拥有更大的功率密度。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，构成本发明的一部分，本发明的示意性实施例及其说明解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例公开的散热集成半导体晶体管的制备方法的流程示意图；
图2为本发明实施例公开的半导体晶体管的结构示意图；
图3为本发明实施例公开的在半导体晶体管背面沉积纳米级金刚石层后的结构示意图；
图4为本发明实施例公开的在半导体晶体管正面沉积纳米级金刚石层后的结构示意图；
图5为本发明实施例公开的在半导体晶体管背面沉积微米级金刚石层后的结构示意图；
图6为本发明实施例公开的在半导体晶体管正面沉积微米级金刚石层后的结构示意图；
图7为本发明实施例公开的对半导体晶体管正面微米级金刚石层和纳米金刚石层光刻后的俯视结构示意图；
图8为本发明实施例公开的对半导体晶体管正面的纳米级金刚石层研磨后的结构示意图。
其中，附图1-8中具体包括下述附图标记：
半导体晶体管-1；纳米级金刚石层-2；微米级金刚石层-3；半导体衬底-11；电极层-12；凹槽-111；正面-A；背面-B。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以下结合附图，详细说明本发明各个实施例公开的技术方案。
本发明的散热集成半导体晶体管的制备方法，如图1所示，包括以下步骤。
步骤S1，如图2所示，在半导体衬底11的正面A沉积电极层12，形成半导体晶体管1。
在该步骤中，半导体衬底11的材料可以为SiC、GaN或由GaN和AiN混合而成的化合物等。形成的半导体晶体管1可以为MOS晶体管1、CMOS晶体管1或TFT晶体管1等。形成半导体晶体管1的具体过程与通常的相同，在此不做详细赘述。
步骤S2，对半导体晶体管1的表面进行预处理，以增加半导体晶体管1表面的形核密度。
在该步骤中，对半导体晶体管1的表面进行预处理具体包括步骤：先对半导体晶体管1的表面进行研磨抛光；然后采用金刚石粉体，在酒精溶液中对半导体晶体管1的表面进行超声处理。其中，金刚石粉体超声处理就是让金刚石粉体不断撞击半导体晶体管1的表面，形成一定的缺陷，一方便可以附着微小的纳米金刚石粉，另一方面形成低势垒能量层，提升半导体晶体管1表面的形核密度，减小半导体晶体管1表面的孔隙，更加利于金刚石沉积过程中的形核过程。
金刚石粉体可以由直径为10～20nm的金刚石粉和直径为100nm～200nm的金刚石粉按照1:1混合而成的。如果使用更大尺寸的金刚石粉体会不利于在半导体晶体管1表面留下金刚石粉体，之后的沉积效果也会变差，如果使用过小尺寸金刚石粉，则会出现一定程度的团聚现象。
另外，需要说明的是，半导体晶体管1的表面可以为半导体晶体管1背面B(与半导体衬底11正面A朝向相反)和/或半导体晶体管1正面A(与半导体衬底11正面A朝向相同)。也就是说，可以最终在半导体晶体管1的正面A和/或在半导体晶体管1的背面B沉积用于散热的微米级金刚石层3。当在半导体晶体管1的正面A沉积用于散热的微米级金刚石层3时，对半导体晶体管1的正面A进行预处理。当在半导体晶体管1的背面B沉积用于散热的微米级金刚石层3时，对半导体晶体管1的背面B进行预处理。
其中，半导体晶体管1背面B构成与半导体晶体管1正面A构成不同。半导体晶体管1背面B由半导体衬底11背面B所形成。半导体晶体管1正面A由电极层12正面A(与半导体衬底11正面A朝向相同，具体包括栅极(G)电极层12、源极(S)电极层12和漏极(D)电极层12)和裸露在外的半导体衬底11正面A所形成。
步骤S3，如图3、图4所示，在半导体晶体管1的表面沉积纳米级金刚石层2。
在该步骤中，需要说明的是，纳米级金刚石层2是指，在该层，金刚石粉体的直径在纳米级。当在半导体晶体管1的正面A沉积用于散热的微米级金刚石层3时，对半导体晶体管1的正面A沉积纳米级金刚石层2。当在半导体晶体管1的背面B沉积用于散热的微米级金刚石层3时，对半导体晶体管1的背面B沉积纳米级金刚石层2。纳米级金刚石层2的厚度可以根据实际要求设定，例如在半导体晶体管1背面B沉积纳米级金刚石层2时，纳米级金刚石层2覆盖半导体晶体管1的表层即可；在半导体晶体管1正面A沉积纳米级金刚石层2时，纳米级金刚石层2覆盖电极层12即可。
通过上述方式设置，可以避免氢等离子体刻蚀半导体晶体管1；有些化合物半导体衬底11容易分解，适当低温生长纳米级金刚石层2可以避免在半导体衬底11生长微米级金刚石层3时半导体衬底11的分解，由纳米级金刚石层2保护半导体晶体管1，防止半导体晶体管1被接下来的微米级金刚石层3沉积的高温高压条件损坏；而且直接在半导体晶体管1的表面生长金刚石层，避免引入其他介质层，消除了其他介质层材料热阻的影响，从而使半导体晶体管1直接通过金刚石进行散热，有效解决半导体晶体管1散热问题。
沉积时，可以使用MPCVD(Microwave Plasma Chemical Vapor Deposition，微波等离子化学气相沉积)技术并控制氩氢比例(通过气氛的调节改变生长金刚石的大小，此时氩气含量可以控制在88％左右，具体例如氩气占比88％；甲烷占比2％；氢气占比10％)沉积纳米级金刚石层2。沉积过程中，沉积温度在300到700℃之间，沉积压力在9千帕到13千帕之间，压力可以通过气体进出流量进行控制，温度可以通过金刚石层的沉积高度以及沉积功率控制，以在保证纳米级金刚石层2的密度的前提下，减少对半导体晶体管1的损坏。
步骤S4，如图5、图6所示，在纳米级金刚石层2的表面沉积微米级金刚石层3，形成散热集成半导体晶体管。
在该步骤中，需要说明的是，微米级金刚石层3是指，在该层，金刚石粉体的直径在微米级。微米级金刚石层3的厚度可以在50到200微米之间。金刚石是目前自然界具有最高热导率的衬底11材料，以高阻态形式生长在半导体晶体管1表面，可以有效提升半导体晶体管1的散热效率；同时在栅极电极层12表面沉积高阻态的金刚石层，一方面可以进一步提升器件的热导效率，另一方面也不影响半导体晶体管1的正常使用，通过实验表明，相同尺寸下，使用金刚石集成设计的半导体晶体管1将拥有更大的功率密度。
沉积时，也可以使用MPCVD(Microwave Plasma Chemical Vapor Deposition，微波等离子化学气相沉积)技术并控制氩氢比例(此时氢气含量可以控制在80％左右，具体例如氩气占比10％；甲烷占比2％；氢气占比88％)沉积微米级金刚石层3。沉积微米级金刚石层3时的温度大于沉积纳米级金刚石层2时的温度，具体例如沉积过程中，沉积温度在600到800℃之间。沉积微米级金刚石层3时的压力小于沉积纳米级金刚石层2时的压力，在微米级金刚石层3沉积过程中，晶粒尺寸大小一般与气氛的关系更加紧密，而在改变气氛的同时，为了使得等离子体更加稳定，会适当改变压力，在采用的微波等离子设备中，大量的氩气加入，虽然更容易激发等离子体，但是需要维持9到13千帕时，等离子更加稳定，然而微米级金刚石一般以氢气为主导，实际沉积过程中，7到10千帕等离子即可以使得微米级金刚石稳定生长，因此沉积微米级金刚石层3时的具体沉积压力在7千帕到10千帕之间。通过上述方式设置，保证微米级金刚石层3的密度的前提下，保证微米级金刚石层3的热导率。
除上述步骤外，当在半导体晶体管1背面B沉积微米级金刚石层3时，还可以在步骤S2之前，可以先沿半导体晶体管1的沟道的延伸方向，对半导体晶体管1(具体为半导体衬底11)的背面B中部进行减薄抛光，使最终垂直于半导体晶体管1的沟道的延伸方向，半导体衬底11中部的厚度小于两侧的厚度，即半导体衬底11背面B中部设有沿沟道方向延伸的凹槽111，在凹槽111中填充纳米级金刚石层2和微米级金刚石层3，使得微米级金刚石层3更为接近沟道，从而使沟道处产生的大量的热可以有效通过半导体晶体管1背面B的微米级金刚石层3将热量传递出去，大大提升了半导体晶体管1的热耗散能力。
刻蚀凹槽111时，可以基本将沟道下方的半导体衬底11基本全部刻蚀，即凹槽111的深度应接近半导体晶体管1的沟道，但又不能破坏到沟道，再换句话说，即纳米级金刚石层2基本接近半导体晶体管1的沟道。理论上，半导体晶体管1背面B各位置的纳米级金刚石层2的厚度一致，以减少沉积纳米级金刚石层2所用时间；凹槽111部位的微米级金刚石层3的厚度较厚，而其他位置的微米级金刚石层3的厚度较薄，使半导体晶体管1背面B各位置的微米级金刚石层3的外表面平齐，以利于后续工序。
当在半导体晶体管1正面A沉积微米级金刚石层3时，微米级金刚石层3和纳米级金刚石层2会覆盖电极层12，因此还需要对微米级金刚石层3和纳米级金刚石层2进行光刻，如图7所示，以露出电极层12。光刻步骤具体包括：在微米级金刚石层3表面涂抹光刻胶并覆盖一层掩模版(掩模板裸露出半导体晶体管1的电极区域)；然后将半导体晶体管1送入光刻机中进行光刻，改变电极上方的光刻胶溶解度；将半导体晶体管1放入显影液中洗去电极区域上方的光刻胶；使用氧气刻蚀电极区域的金刚石层，裸露出半导体晶体管1的电极层12。
另外，还可以根据需要对半导体晶体管1正面A的纳米级金刚石层2和微米级金刚石层3进行研磨，以保证纳米级金刚石层2和微米级金刚石层3的平整性，利于后续工序。
以下以在半导体晶体管1的正面A和背面B均沉积有微米级金刚石层3为例，详细介绍散热集成半导体晶体管的制备方法，该方法具体包括步骤：
步骤S00，在半导体衬底11的正面A沉积电极层12，形成半导体晶体管1；
步骤S10，对半导体晶体管1的背面B进行预处理；
步骤S20，在半导体晶体管1的背面B沉积纳米级金刚石层2；
步骤S30，对半导体晶体管1的正面A进行预处理；
步骤S40，在半导体晶体管1的正面A沉积纳米级金刚石层2，其中纳米级金刚石层2覆盖电极层12，理论上，各部位纳米级金刚石层2的厚度可以大致相同；
步骤S50，在半导体晶体管1背面B的纳米级金刚石层2表面沉积微米级金刚石层3；
步骤S60，在半导体晶体管1正面A的纳米级金刚石层2表面沉积微米级金刚石层3；
步骤S70，对半导体晶体管1正面A的微米级金刚石层3和纳米级金刚石层2进行光刻，露出电极，形成散热集成半导体晶体管。
其中，步骤S00之后且步骤S10之前还包括步骤：对半导体晶体管1的背面B中部进行减薄抛光，使垂直半导体晶体管1的沟道的延伸方向，半导体衬底11中部的厚度小于两侧的厚度。
步骤S50之后且步骤S60之前还包括步骤：对半导体晶体管1背面B的微米级金刚石层3进行研磨处理；如图8所示，对半导体晶体管1正面A的纳米级金刚石层2进行研磨处理，使半导体晶体管1正面A的纳米级金刚石层2呈平面状，并采用金刚石粉体，在酒精溶液中对半导体晶体管1正面A的纳米级金刚石层2进行超声处理。
步骤S60之后且步骤S70之前还包括步骤：对半导体晶体管1正面A的微米级金刚石层3进行研磨抛光。
在该方法中，散热集成半导体晶体管的制备工序合理、紧凑；有效保证微米级金刚石层3的高组态，不影响半导体晶体管1的正常使用。
当然，在其他的实施例中，还可以先对半导体晶体管1的正面A进行预处理、沉积纳米级金刚石层2，再对半导体晶体管1的背面B进行预处理、沉积纳米金刚石层；或者对半导体晶体管1背面B的纳米级金刚石层2进行研磨处理等。
本发明的散热集成半导体晶体管包括：半导体晶体管1，包括半导体衬底11和设置于半导体衬底11正面A的电极层12；纳米级金刚石层2和微米级金刚石层3，纳米级金刚石层2和微米级金刚石层3均依次向外沉积于半导体晶体管1的正面A和背面B，且电极层12裸露于微米级金刚石层3。
在该散热集成半导体晶体管中，可以避免氢等离子体刻蚀半导体晶体管1；有些化合物半导体衬底11容易分解，适当低温生长纳米级金刚石层2可以避免在半导体衬底11生长微米级金刚石层3时半导体衬底11的分解，由纳米级金刚石层2保护半导体晶体管1，防止半导体晶体管1被接下来的微米级金刚石层3沉积的高温高压调节损坏；而且直接在半导体晶体管1的表面生长金刚石层，避免引入其他介质层，消除了其他介质层材料热阻的影响，从而使半导体晶体管1直接通过金刚石进行散热，有效解决半导体晶体管1散热问题。金刚石是目前自然界具有最高热导率的衬底11材料，以高阻态的微米级形式生长在半导体晶体管1表面，可以有效提升半导体晶体管1的散热效率；同时在栅极电极层12表面沉积高阻态的微米级金刚石层3，一方面可以进一步提升器件的热导效率，另一方面也不影响晶体管1的正常使用，通过实验表明，相同尺寸下，使用金刚石集成设计的半导体晶体管1将拥有更大的功率密度。
进一步的，垂直于半导体晶体管1的沟道的延伸方向，半导体衬底11中部的厚度小于两侧的厚度。如此设置，使微米级金刚石层3更为接近沟道，从而使沟道处产生的大量的热可以有效通过半导体晶体管1背面B的微米级金刚石层3将热量传递出去，大大提升了半导体晶体管1的热耗散能力。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。
Claims (10)
1.一种散热集成半导体晶体管的制备方法，其特征在于，包括步骤：
在半导体衬底的正面沉积电极层，形成半导体晶体管；
对半导体晶体管的表面进行预处理，以增加半导体晶体管表面的形核密度；
在半导体晶体管的表面沉积纳米级金刚石层；
在纳米级金刚石层的表面沉积微米级金刚石层，形成散热集成半导体晶体管。
2.根据权利要求1所述的散热集成半导体晶体管的制备方法，其特征在于，所述半导体晶体管的表面包括正面和背面，则具体包括步骤：
步骤S00，在半导体衬底的正面沉积电极层，形成半导体晶体管；
步骤S10，对半导体晶体管的背面进行预处理，以增加半导体晶体管背面的形核密度；
步骤S20，在半导体晶体管的背面沉积纳米级金刚石层；
步骤S30，对半导体晶体管的正面进行预处理，以增加半导体晶体管正面的形核密度；
步骤S40，在半导体晶体管的正面沉积纳米级金刚石层，其中纳米级金刚石层覆盖电极层；
步骤S50，在半导体晶体管背面的纳米级金刚石层表面沉积微米级金刚石层；
步骤S60，在半导体晶体管正面的纳米级金刚石层表面沉积微米级金刚石层；
步骤S70，对半导体晶体管正面的微米级金刚石层和纳米级金刚石层进行光刻，露出电极，形成散热集成半导体晶体管，
其中，半导体晶体管的正面与半导体衬底的正面相对，半导体晶体管的背面与半导体衬底的正面相背。
3.根据权利要求2所述的散热集成半导体晶体管的制备方法，其特征在于，步骤S00之后且步骤S10之前还包括步骤：
对半导体晶体管的背面中部进行减薄抛光，使垂直于半导体晶体管的沟道的延伸方向，半导体衬底中部的厚度小于两侧的厚度。
4.根据权利要求3所述的散热集成半导体晶体管的制备方法，其特征在于，半导体晶体管背面各位置的纳米级金刚石层的厚度一致，半导体晶体管背面各位置的微米级金刚石层的外表面平齐。
5.根据权利要求2所述的散热集成半导体晶体管的制备方法，其特征在于，步骤S50之后且步骤S60之前还包括步骤：
对半导体晶体管背面的微米级金刚石层进行研磨处理；
对半导体晶体管正面的纳米级金刚石层进行研磨处理，并采用金刚石粉体进行超声处理。
6.根据权利要求5所述的散热集成半导体晶体管的制备方法，其特征在于，步骤S60之后且步骤S70之前还包括步骤：
对半导体晶体管正面的微米级金刚石层进行研磨抛光。
7.根据权利要求1-6中任一项所述的散热集成半导体晶体管的制备方法，其特征在于，对半导体晶体管的表面进行预处理，具体包括步骤：
对半导体晶体管的表面进行研磨抛光；
采用金刚石粉体，在酒精溶液中对半导体晶体管的表面进行超声处理。
8.根据权利要求1-6中任一项所述的散热集成半导体晶体管的制备方法，其特征在于，沉积微米级金刚石层时的温度大于沉积纳米级金刚石层时的温度；而沉积微米级金刚石层时的压力小于沉积纳米级金刚石层时的压力。
9.一种散热集成半导体晶体管，其特征在于，包括：
半导体晶体管，包括半导体衬底和设置于半导体衬底正面的电极层；
纳米级金刚石层和微米级金刚石层，所述纳米级金刚石层和所述微米级金刚石层均依次向外沉积于所述半导体晶体管的正面和背面，且所述电极层裸露于所述微米级金刚石层。
10.根据权利要求9所述的散热集成半导体晶体管，其特征在于，垂直于所述半导体晶体管的沟道的延伸方向，所述半导体衬底中部的厚度小于两侧的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010163797.2A CN111430242B (zh) | 2020-03-10 | 2020-03-10 | 散热集成半导体晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010163797.2A CN111430242B (zh) | 2020-03-10 | 2020-03-10 | 散热集成半导体晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111430242A true CN111430242A (zh) | 2020-07-17 |
| CN111430242B CN111430242B (zh) | 2022-07-12 |
Family
ID=71546294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010163797.2A Active CN111430242B (zh) | 2020-03-10 | 2020-03-10 | 散热集成半导体晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111430242B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1928151A (zh) * | 2006-07-21 | 2007-03-14 | 上海大学 | 厚度可控的三层式金刚石薄膜的制备方法 |
| CN1937188A (zh) * | 2006-10-17 | 2007-03-28 | 杭州电子科技大学 | 一种改善氮化镓功率晶体管散热性能的方法 |
| US20070216024A1 (en) * | 2006-03-17 | 2007-09-20 | Kabushiki Kaisha Toshiba | Heat sink, electronic device, method of manufacturing heat sink, and method of manufacturing electronic device |
| US20080019098A1 (en) * | 2002-10-11 | 2008-01-24 | Chien-Min Sung | Diamond composite heat spreader and associated methods |
| CN101325153A (zh) * | 2008-07-16 | 2008-12-17 | 上海大学 | 一种半导体基片热沉复合材料的制备方法 |
| US20100155901A1 (en) * | 2008-12-22 | 2010-06-24 | Ralph Korenstein | Fabricating a gallium nitride layer with diamond layers |
| CN104733522A (zh) * | 2015-04-07 | 2015-06-24 | 杭州电子科技大学 | AlGaN/GaN HEMT压力传感器工艺实现方法 |
-
2020
- 2020-03-10 CN CN202010163797.2A patent/CN111430242B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080019098A1 (en) * | 2002-10-11 | 2008-01-24 | Chien-Min Sung | Diamond composite heat spreader and associated methods |
| US20070216024A1 (en) * | 2006-03-17 | 2007-09-20 | Kabushiki Kaisha Toshiba | Heat sink, electronic device, method of manufacturing heat sink, and method of manufacturing electronic device |
| CN1928151A (zh) * | 2006-07-21 | 2007-03-14 | 上海大学 | 厚度可控的三层式金刚石薄膜的制备方法 |
| CN1937188A (zh) * | 2006-10-17 | 2007-03-28 | 杭州电子科技大学 | 一种改善氮化镓功率晶体管散热性能的方法 |
| CN101325153A (zh) * | 2008-07-16 | 2008-12-17 | 上海大学 | 一种半导体基片热沉复合材料的制备方法 |
| US20100155901A1 (en) * | 2008-12-22 | 2010-06-24 | Ralph Korenstein | Fabricating a gallium nitride layer with diamond layers |
| CN104733522A (zh) * | 2015-04-07 | 2015-06-24 | 杭州电子科技大学 | AlGaN/GaN HEMT压力传感器工艺实现方法 |
Non-Patent Citations (1)
| Title |
|---|
| 吕反修: "化学气相沉积金刚石膜的研究与应用进展", 《材料热处理学报》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111430242B (zh) | 2022-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111223782B (zh) | 氧化镓半导体结构、垂直型氧化镓基功率器件及制备方法 | |
| TWI477666B (zh) | 具有微構造的外延結構體的製備方法 | |
| DE102012214559B4 (de) | Graphen- und Nanoröhrchen-/Nanodraht-Transistor mit einer selbstausgerichteten Gate-Elektrodenstruktur auf transparenten Substraten und Verfahren zur Herstellung desselben | |
| JP2023525597A (ja) | 窒化物エピタキシャルウェーハ、その製造方法、および半導体デバイス | |
| TWI459589B (zh) | 外延結構體的製備方法 | |
| CN109742026B (zh) | 直接生长法制备金刚石辅助散热碳化硅基底GaN-HEMTs的方法 | |
| TWI458672B (zh) | 具有微構造的外延結構體 | |
| CN103378235A (zh) | 发光二极管 | |
| US10916447B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN113889411B (zh) | 一种带金刚石微柱阵列的金刚石基GaN材料制备方法 | |
| CN111430242B (zh) | 散热集成半导体晶体管及其制备方法 | |
| CN107731972A (zh) | 一种长条阵列式纳米发光二极管及其制备方法 | |
| CN112466942B (zh) | 具有插指型金刚石散热层的GaN HEMT及制备方法 | |
| CN108511322A (zh) | 一种在二维石墨衬底上制备GaN薄膜的方法 | |
| CN107919395A (zh) | 基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法 | |
| WO2015005947A1 (en) | Semiconductor devices comprising edge doped graphene and methods of making the same | |
| US11948983B2 (en) | Method for preparating SiC ohmic contact with low specific contact resistivity | |
| CN107919400B (zh) | 一种InSe晶体管及其制备方法 | |
| CN113838817A (zh) | 一种金刚石基氮化镓异质结二极管器件的制备方法 | |
| CN113410312A (zh) | 一种氮极性面氮化镓共振隧穿二极管及其制作方法 | |
| CN217158196U (zh) | 晶体管 | |
| CN113745107B (zh) | 一种GaN器件的制作方法 | |
| CN1160797C (zh) | 点接触平面栅型单电子晶体管及其制备方法(二) | |
| CN214705935U (zh) | 基于氧化镓二维电子气的薄膜场效应晶体管 | |
| TWI621741B (zh) | Epitaxial heat dissipation substrate and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |