CN111427805B - 一种基于页模式操作的存储器快速访问方法 - Google Patents

一种基于页模式操作的存储器快速访问方法 Download PDF

Info

Publication number
CN111427805B
CN111427805B CN202010197761.6A CN202010197761A CN111427805B CN 111427805 B CN111427805 B CN 111427805B CN 202010197761 A CN202010197761 A CN 202010197761A CN 111427805 B CN111427805 B CN 111427805B
Authority
CN
China
Prior art keywords
page
data
access
memory
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010197761.6A
Other languages
English (en)
Other versions
CN111427805A (zh
Inventor
李威
刘未
杜涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010197761.6A priority Critical patent/CN111427805B/zh
Publication of CN111427805A publication Critical patent/CN111427805A/zh
Application granted granted Critical
Publication of CN111427805B publication Critical patent/CN111427805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种基于页模式操作的存储器快速访问方法，本发明属于半导体集成电路设计和制造技术领域。该发明在传统的存储器读写电路的基础上增加内部寄存器组、地址比较与运算模块、页流水与位宽配置控制器等模块，通过对寄存器组访问的切换来实现数据在页模式流水操作下的读写访问，节约了存储器页模式读写操作的跨页访问时间，提高了存储器的访问速度，并且在页模式流水操作的基础上，通过引入可配置手段实现数据位宽的可配置，即在实现存储器访问速度提高的同时，还实现了存储器具备多种访问数据速率的可配置，且在多字节数据位宽访问时的数据速率比单字节访问时线性倍增，提升了存储器的性能和通用性。

Description

一种基于页模式操作的存储器快速访问方法
技术领域
本发明属于半导体集成电路设计和制造技术领域，特别涉及一种基于页模式操作的存储器快速访问方法。
背景技术
存储器的读写操作是需要花费一定的总访问时间的，存储器总访问时间主要由IO时间、总线传输时间、存储阵列访问时间等构成。其中存储阵列访问时间在存储器总访问时间中所占比重最大。如果外部对存储器发起的每次读写操作都要访问一次存储阵列，这将耗费较长的存储器总访问时间。为了提高存储器的访问速度，最有效的方式就是通过引入页模式操作来减少存储阵列访问次数，即一次存储阵列读取操作获得一页数据，页数据缓存于内部寄存器中，当来自存储器外部的多次读写操作均属于页内访问时便可以直接对内部寄存器进行读写操作，而不用反复多次访问存储阵列，仅当一页访问结束后，才发起以页为单位的新的一次存储阵列访问。上述传统的页模式操作在一定程度上的确可以节约存储器总访问时间，达到提高访问速度的效果，不过其访问时间的节省只能在一页内体现，当发生跨页操作时则不能节省直接访问存储阵列的次数，节约存储器总访问时间的效果就会大打折扣。针对传统存储器页模式操作存在的上述不足，本发明通过引入流水线技术和可配置技术，对传统页模式操作进行改进，从而实现存储器的更快速访问，并兼顾良好的通用性。
发明内容
本发明的目的是针对传统存储器页模式操作存在的不足，提供一种改进型的存储器页模式操作方法，以提高存储器的访问速度并兼顾良好的通用性。本发明实现存储器页模式操作时，在页内访问加速的同时，还能实现跨页访问的加速，同时通过数据位宽可配置功能来实现多种访问数据速率的可配置，提升存储器的性能和通用性。
为实现上诉目的，本发明采取的技术方案如下所示。
本发明提供一种可实现存储器快速访问的改进型页模式操作方法，该方法基于流水线技术和可配置技术实现。
所述改进型页模式操作方法所对应的的存储器电路，其特征在于电路结构组成包括：逻辑控制模块，地址锁存模块，地址比较与运算模块，地址行译码与列译码模块，页流水与位宽配置控制器模块，内部寄存器模块，存储阵列模块，数据I/O模块。
存储器读写控制信号CE，WE，OE作为输入信号进入逻辑控制模块后产生内部控制逻辑信号实现对地址锁存模块、页流水与位宽配置控制器模块、地址比较与运算模块、数据I/O模块的控制；地址锁存模块采样并锁存ADDR地址输入信息提供给地址比较与运算模块；地址比较与运算模块根据页流水与位宽配置控制器模块产生的配置信号，经运算产生高位地址信号Ahigh和低位地址Alow信号，Ahigh参与地址的行译码，Alow参与地址的列译码；地址行译码定位存储阵列；配置信号CNFG输入页流水与位宽配置控制器模块，在控制逻辑模块的控制下，页流水与位宽配置控制器模块产生配置信号参与地址运算，产生选择信号控制内部寄存器的采样和输出选择，并生成一个反馈信号给控制逻辑模块；存储阵列模块与数据I/O模块的数据交互通过内部寄存器模块桥接实现；内部寄存器模块的数据桥接传送功能受页流水与位宽配置控制器模块和列译码模块的联合控制，实现页模式及页模式流水操作；数据I/O模块通过双向数据端口DQ实现数据的输入输出传输。
所述控制信号CE，WE，OE，CNFG均为单比特信号。
所述双向数据端口DQ为多比特并行信号端口，是存储器的外部数据端口，通过页流水与位宽配置控制器模块的控制可实现DQ数据位宽可配置。
所述ADDR地址输入信号为多比特并行信号端口，可根据存储阵列大小及数据端口DQ位宽的不同确定ADDR的有效地址位数。
所述内部寄存器模块的寄存器组数为从R0到Rn共计n+1组，可根据设计需要设定n的取值，每组寄存器的位宽大小可根据存储器页模式操作的需要设定。
所述改进型页模式操作方法的流水操作为：读取时，内部寄存器作为内部存储阵列和外部数据端口的桥接，在初始地址锁定时，首先从内部存储阵列读取第一页数据(多字节数据)到第一组内部寄存器；接下来外部数据端口便可以对该组内部寄存器进行读写访问，与此同时，读写电路又可继续从内部存储阵列读取第二页数据到第二组内部寄存器；然后继续从内部存储阵列读取再下一页数据到再下一组内部寄存器，依次逐页循环操作往下；在外部数据端口对第一组内部寄存器访问结束后，无需等待便可直接访问第二组内部寄存器，然后无需等待继续访问再下一组内部寄存器，依次循环直到访问结束。通过以页为单位的多组内部寄存器桥接切换方式进行流水线访问操作，消除了跨页时的等待时间，实现了跨页读取的无缝衔接，有效实现了跨页访问的加速。
所述改进型页模式操作方法的数据位宽可配置为：在改进型页模式的流水操作条件下，能实现外部数据端口对存储器的逐字节零延时连续读写访问，也正因为流水线访问与多组内部寄存器桥接切换方式的结合，从内部存储阵列按多字节的页进行读取并缓存入内部寄存器组中形成多页就绪数据，其访问数据速率高于外部数据端口对内部寄存器组的单字节访问数据速率，因此，外部数据端口可以按双字节或者多字节的形式对内部寄存器组进行读写操作，线性成倍提高外部数据端口的访问数据速率。在配置信号控制下，结合低位地址Alow的译码，实现端口数据位宽的可配置，即实现在外部数据端口对内部寄存器组访问时，实现可配置的单字节、双字节或多字节的并行访问。
本发明的有益效果是：本发明的基于页模式操作的存储器快速访问方法通过页模式流水操作节约了存储器页模式读写操作的跨页访问时间，提高了存储器的访问速度；并且在页模式流水操作的基础上，通过引入可配置手段实现数据位宽的可配置，即在实现存储器访问速度提高的同时，还实现了存储器具备多种访问数据速率可配置，而且在多字节数据位宽访问时的数据速率比单字节访问时线性倍增，提升了存储器的性能和可应用范围，增强了存储器的通用能力。
附图说明
附图1是本发明的存储器电路结构框图。
附图2是本发明的页模式流水操作实现原理图。
附图3是本发明的8bit数据读取流水操作实例示意图。
附图4是本发明的16bit数据读取流水操作实例示意图。
附图5是本发明的8bit数据写入流水操作实例示意图。
附图6是本发明的16bit数据写入流水操作实例示意图。
具体实施方式
下面结合附图对本发明作进一步说明。
附图1为本发明的存储器电路结构框图。实现本发明基于页模式操作的存储器快速访问方法的核心模块为图1所示的页流水与位宽配置控制器模块、内部寄存器模块、地址运算与比较模块。内部寄存器模块的寄存器组数为R0到Rn共n+1组，可根据设计需要改变组数，每组寄存器大小可根据存储器页读写需求的不同而改变。为了方便实施例的介绍，这里提供一种典型实例方案，即内部寄存器模块的每组寄存器大小为32bit，共计4组寄存器R0，R1，R2，R3。其中的页流水与位宽配置控制器控制内部寄存器模块的采样与输出操作，具体如下所示。
实施例1：8bit数据读取流水操作。流水操作通过页流水与位宽配置控制器产生的采样控制和输出控制信号来选择不同寄存器组采样数据总线数据和输出有效数据信号，通过切换寄存器组来实现流水操作，具体如图2所示，配置信号CNFG通过状态机检测，得到配置信息，若为8bit读写模式，实现如下操作：地址信号ADDR将作为初始地址被锁存；锁存信号进入地址比较与运算模块进行运算，得到高位地址信号Ahigh与低位地址信号Alow；高位地址行译码定位到存储阵列的一页，本实例中为32bit的存储单元，即可读出32bit数据到总线上，此时寄存器采样控制产生的信号使能寄存器R0，将阵列读出的32bit数据存入寄存器R0，存储阵列读取时间为Tread；此后可以通过寄存器输出控制信号和低位地址信号Alow的切换共同对寄存器R0进行页内访问，寄存器访问时间为T0，通过4个T0时间可以分别读出R0中的4个8bit数据中的一组输出到DQ。一般情况下存储阵列读取时间Tread为访问时间T0的两倍，如图3所示。由于数据从存储阵列输出到寄存器与从寄存器输出到外部数据端口DQ是相互独立的，因此在单页数据缓存于R0后，可继续从存储阵列读取下一页数据到R1，此时地址比较与运算模块计算得到下一页地址(即初始页地址增加1)并作为高位地址Ahigh经译码后输出到存储阵列，此时新的一页数据将从存储阵列读取到数据总线，此时寄存器采样控制产生的信号使能寄存器R1，将存储阵列读取的新一页数据存入寄存器R1，存储阵列读取时间为Tread，在外部端口DQ对寄存器R0访问结束后便可以切换寄存器输出控制信号直接访问寄存器R1。同理可以继续读取下一页到寄存器R2，之后再读取再下一页数据到寄存器R3。在新的一页读取到R3后，数据端口已经结束对寄存器R0的访问，因此又可以将新的一页从存储阵列读取到寄存器R0，因此可以每个Tread时间都可以从存储阵列读取数据到寄存器，每个T0时间都可以对寄存器访问读出数据到外部数据端口，这样就行成了页读取的流水操作，因此对于外部数据端口而言即可实现在每个寄存器访问时间T0都可以读出8bit数据，如图3所示。
实施例2：16bit数据读取流水操作。若为16bit读写模式，其读取流水操作与8bit模式基本相同，差异在于数据端口每次访问可以得到16bit数据，具体如下：地址信号ADDR将作为初始地址被锁存；锁存信号进入地址比较与运算模块进行运算，得到高位地址信号Ahigh与低位地址信号Alow；高位地址行译码定位到存储阵列的一页，本实例中为32bit的存储单元，即可读出32bit数据到总线上，此时寄存器采样控制产生的信号使能寄存器R0，将存储阵列读出的32bit数据存入寄存器R0，存储阵列读取时间为Tread；此后可以通过寄存器输出控制信号和低位地址信号Alow的切换对寄存器R0进行页内访问，寄存器访问时间为T0，每次访问将寄存器中的一个16bit数据输出到DQ，两次访问即可完成该寄存器32bit数据的完全访问。一般情况下存储阵列读取时间Tread为寄存器访问时间T0的两倍，如图4所示。由于数据从存储阵列输出到寄存器与从寄存器输出到外部数据端口DQ是相互独立的，因此在单页数据缓存于R0后，可继续从存储阵列读取下一页数据到R1，此时地址比较与运算模块计算得到下一页地址(即初始页地址增加1)并作为高位地址Ahigh经译码后输出到存储阵列，此时新的一页数据将从存储阵列读取到数据总线，此时寄存器采样控制产生的信号使能寄存器R1，将阵列读取的新一页数据存入寄存器R1，存储阵列读取时间为Tread，在外部端口DQ对寄存器R0访问结束后便可以切换寄存器输出控制信号直接访问寄存器R1。同理可以继续读取下一页到寄存器R2，之后再读取再下一页数据到寄存器R3。在新的一页读取到R3后，数据端口已经结束对寄存器R0的访问，因此又可以将新的一页从存储阵列读取到寄存器R0，这样存储器就可以快速地进行页读取的流水操作，数据便可以不断地读取出来，不需要任何的停顿等待时间，即对于外部数据端口而言即可实现在每个寄存器访问时间T0都可以读出16bit数据，如图4所示。
同理可得，在改变寄存器组数和寄存器位宽大小的情况下，配合低位地址译码还可以实现数据的32bit、64bit、128bit等不同位宽的访问。
实施例3：8bit数据写入流水操作。在写使能WE与位宽配置信号的控制下，数据端口有效位宽为8bit，每次写入8bit数据到内部寄存器，写入寄存器访问时间为T0，连续写入四次后即写满一组寄存器，然后接着写入数据到下一组寄存器，在第一组寄存器写满后便可以将其数据直接写入存储阵列，存储阵列写入时间为Twrite，等下一组寄存器写满后，再将该组寄存器数据继续写入存储阵列，如图5所示。
实施例4：16bit数据写入流水操作。在写使能WE与位宽配置信号的控制下，数据端口有效位宽为16bit，每次写入16bit数据到内部寄存器，写入寄存器访问时间为T0，连续写入两次后即写满一组寄存器，然后接着写入数据到下一组寄存器，在第一组寄存器写满后便可以将其数据直接写入存储阵列，在第一组数据写入阵列后下一组寄存器刚好写满又可以继续将其数据写入存储阵列，如图6所示。
数据写入流水操作相对读取操作简便一些，即外部端口将数据写入寄存器R0，写满R0后便可以继续写入下一组寄存器R1，写满R1后继续写R2，依次写入R3，R4，R1，……形成流水循环写入。当写满寄存器R0后便可以将其数据作为一页回写到存储阵列，写满寄存器R1后又可以将其数据作为一页回写到存储阵列，由此可以继续将写满的R2，R3，R1，……依次循环回写到存储阵列，直到所有数据都回写完成。从外部端口来看，数据可以像流水一样不断的写入存储器，无需停顿等待，便可以实现快速写入操作。同样可以通过改变寄存器组数和寄存器位宽大小的情况下，配合低位地址译码实现数据的8bit，16bit、32bit、64bit、128bit等不同位宽的写入访问，实现数据的快速写入。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种基于页模式操作的存储器快速访问方法，其特征在于，将内部寄存器组作为存储阵列与外部数据端口的桥接，通过对各组内部寄存器访问操作的切换，实现页模式读写的流水操作，使得数据在跨页操作时能够进行勿需等待的连续读写访问，并通过对内部寄存器组输入输出位宽的配置选择，实现外部数据端口的位宽可配置；
所述流水操作为：读取时，内部寄存器作为内部存储阵列和外部数据端口的桥接，在初始地址锁定时，首先从内部存储阵列读取第一页数据到第一组内部寄存器，所述第一页数据为多字节数据；接下来外部数据端口便能够对该组内部寄存器进行读写访问，与此同时，读写电路又能继续从内部存储阵列读取第二页数据到第二组内部寄存器；然后继续从内部存储阵列读取再下一页数据到再下一组内部寄存器，依次逐页循环操作；在外部数据端口对第一组内部寄存器访问结束后，无需等待便能直接访问第二组内部寄存器，然后无需等待继续访问再下一组内部寄存器，依次循环直到访问结束，通过以页为单位的多组内部寄存器桥接切换方式进行流水线访问操作，消除跨页时的等待时间，实现跨页读取的无缝衔接，即实现跨页访问的加速；
所述数据端口的位宽配置为：在页模式流水操作条件下，由于流水线访问与多组内部寄存器桥接切换方式的结合，从内部存储阵列按多字节的页进行读取并缓存入内部寄存器组中形成多页就绪数据，该内部存储阵列页操作的访问数据速率高于外部数据端口对内部寄存器组的单字节访问数据速率，因此，外部数据端口按双字节或多字节的形式对内部寄存器组进行读写操作，线性成倍提高外部数据端口的访问数据速率；在配置信号控制下，结合低位地址译码，实现端口数据位宽的可配置，即能实现单字节、双字节或多字节并行访问方式的选择配置。
2.根据权利要求1所述基于页模式操作的存储器快速访问方法，其特征在于，所述内部寄存器组的寄存器组数为R0，R1，……，Rn共n+1组，根据具体设计需要确定n的取值：当位宽较小时，n值取小一点，即减少寄存器组数，以节约硬件资源；当位宽较大时，n值取大一点，即增加寄存器组数，用更多的硬件资源耗费来换取大数据量时的快速访问功能的实现。
3.根据权利要求1所述基于页模式操作的存储器快速访问方法，其特征在于，所述内部寄存器组的每单组寄存器的位宽大小典型值为32bit；当用于高数据位宽的大数据访问速率应用的存储器访问时，只需增大每单组寄存器的位宽。
CN202010197761.6A 2020-03-19 2020-03-19 一种基于页模式操作的存储器快速访问方法 Active CN111427805B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010197761.6A CN111427805B (zh) 2020-03-19 2020-03-19 一种基于页模式操作的存储器快速访问方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010197761.6A CN111427805B (zh) 2020-03-19 2020-03-19 一种基于页模式操作的存储器快速访问方法

Publications (2)

Publication Number Publication Date
CN111427805A CN111427805A (zh) 2020-07-17
CN111427805B true CN111427805B (zh) 2023-04-07

Family

ID=71548121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010197761.6A Active CN111427805B (zh) 2020-03-19 2020-03-19 一种基于页模式操作的存储器快速访问方法

Country Status (1)

Country Link
CN (1) CN111427805B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112835842B (zh) * 2021-03-05 2024-04-30 深圳市汇顶科技股份有限公司 端序处理方法、电路、芯片以及电子终端
US11625198B1 (en) 2022-04-02 2023-04-11 Changxin Memory Technologies, Inc. Detection circuit, detection method and memory device
US11837304B2 (en) 2022-04-02 2023-12-05 Changxin Memory Technologies, Inc. Detection circuit
CN116935944A (zh) * 2022-04-02 2023-10-24 长鑫存储技术有限公司 检测电路、方法及存储装置
US11816361B2 (en) 2022-04-02 2023-11-14 Changxin Memory Technologies, Inc. Circuit and method for transmitting data to memory array, and storage apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920483A (en) * 1985-11-15 1990-04-24 Data General Corporation A computer memory for accessing any word-sized group of contiguous bits
US5524265A (en) * 1994-03-08 1996-06-04 Texas Instruments Incorporated Architecture of transfer processor
US6185629B1 (en) * 1994-03-08 2001-02-06 Texas Instruments Incorporated Data transfer controller employing differing memory interface protocols dependent upon external input at predetermined time

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6839821B2 (en) * 1999-11-16 2005-01-04 Lexar Media, Inc. Method and apparatus for memory control circuit
EP1825433A4 (en) * 2004-11-23 2010-01-06 Efficient Memory Technology METHOD AND APPARATUS FOR MULTIPLE INTERLAYING ADDRESSING INTERLACES OF PAGINATED MEMORIES AND INTELLIGENT MEMORY BANKS
CN100559362C (zh) * 2007-10-30 2009-11-11 北京时代民芯科技有限公司 一种外部存储器接口
US9582431B2 (en) * 2010-03-22 2017-02-28 Seagate Technology Llc Storage address space to NVM address, span, and length mapping/converting
CN104050107B (zh) * 2013-03-12 2017-01-25 光宝电子(广州)有限公司 固态储存装置及遭遇低电压时的数据处理方法
CN104216842B (zh) * 2013-06-05 2017-06-06 上海华虹宏力半导体制造有限公司 寄存器组与存储器数据双向传输结构及数据双向传输方法
WO2015013689A2 (en) * 2013-07-25 2015-01-29 Aplus Flash Technology, Inc. Nand array hiarchical bl structures for multiple-wl and all -bl simultaneous erase, erase-verify, program, program-verify, and read operations
JP6232109B1 (ja) * 2016-09-27 2017-11-15 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および連続読出し方法
CN110262982A (zh) * 2019-05-05 2019-09-20 杭州电子科技大学 一种固态硬盘地址映射的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920483A (en) * 1985-11-15 1990-04-24 Data General Corporation A computer memory for accessing any word-sized group of contiguous bits
US5524265A (en) * 1994-03-08 1996-06-04 Texas Instruments Incorporated Architecture of transfer processor
US6185629B1 (en) * 1994-03-08 2001-02-06 Texas Instruments Incorporated Data transfer controller employing differing memory interface protocols dependent upon external input at predetermined time

Also Published As

Publication number Publication date
CN111427805A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
CN111427805B (zh) 一种基于页模式操作的存储器快速访问方法
US7120754B2 (en) Synchronous DRAM with selectable internal prefetch size
US7349285B2 (en) Dual port memory unit using a single port memory core
KR100909805B1 (ko) 멀티포트 메모리 장치
US7907469B2 (en) Multi-port memory device for buffering between hosts and non-volatile memory devices
US5450364A (en) Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices
US7580319B2 (en) Input latency control circuit, a semiconductor memory device including an input latency control circuit and method thereof
JPH08263985A (ja) 半導体記憶装置
WO2006050983A1 (en) Memory access using multiple sets of address/data lines
CN111459857B (zh) 一种tcm控制器及数据缓存读取方法
JP2017045491A (ja) 半導体メモリ、メモリシステム
US6545942B2 (en) Semiconductor memory device and information processing unit
JP4588158B2 (ja) 半導体集積回路
JPH04228187A (ja) ランダム・アクセス・メモリ・アレイ
CN116403620A (zh) 数据产生电路和数据产生方法
KR100398954B1 (ko) 멀티웨이 세트 연관 구조의 캐쉬 메모리 및 데이터 판독방법
CN111627481B (zh) 一种字线译码电路、字线选通方法及存储器和电子设备
US8081526B1 (en) Serialized chip enables
CN219872882U (zh) 一种内容可寻址存储器
US20040085850A1 (en) Semiconductor memory capable of performing high-speed processing
JPH07226079A (ja) 半導体メモリ装置
US11366774B2 (en) Memory latency reduction in XIP mode
Wang et al. The design and analysis of a high performance embedded external memory interface
CN113889157A (zh) 存储装置及其连续读写方法
CN116701245A (zh) 可变延迟和位宽的流水线式高速缓存数据缓存方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant