CN111426945A

CN111426945A - 一种提高芯片测试效率的测试方法

Info

Publication number: CN111426945A
Application number: CN202010216026.5A
Authority: CN
Inventors: 张子裕
Original assignee: Beijing CEC Huada Electronic Design Co Ltd
Current assignee: Beijing CEC Huada Electronic Design Co Ltd
Priority date: 2020-03-25
Filing date: 2020-03-25
Publication date: 2020-07-17

Abstract

本发明涉及芯片测试电路设计领域。公开了一种提高芯片测试效率的测试方法。针对现有测试方法一次只能测试一个模块的不足，提出了一种能同时测试多个模块的测试方法。该测试方法采用测试组包的方式，可对多个模块同时进行测试，有效提高了测试效率。

Description

一种提高芯片测试效率的测试方法

技术领域

本发明涉及芯片测试电路设计领域，具体涉及一种提高芯片测试效率的测试方法。

背景技术

测试电路是芯片测试不可或缺的组成部分。伴随着微电子技术的快速发展，芯片的规模和性能得到了很大的提高，因此对芯片测试也提出了更高的要求。

然而，在现有测试方法下，芯片测试系统一次只能发送一条测试向量，待测试向量执行完成后，才能继续执行下一条向量，即一次只能测试一个被测电路。如果想同时测试芯片内部的多个电路，势必需要设置更多的探针，从而造成整体测试成本的提高。

发明内容

针对上述问题，本发明的目的是提供一种芯片测试方法，在不增加接脚(Pin)的情况下，实现对多个被测电路同时测量，以提高芯片测试效率，降低测试成本。

为了达到上述目的，本发明提供了一种提高芯片测试效率的测试方法，包括以下几个部分：

解析分包模块1：获取芯片测试系统5发过来的测试向量帧6，完成测试向量帧6的解析和分包，将测试向量7发送给对应的控制子模块3；

复接组包模块2：接收各个控制子模块3发过来的测试数据9，完成测试数据9的组包和复接，然后将测试数据帧8发送给芯片测试系统5；

控制子模块3：接收并执行解析分包模块1发来的测试向量7，然后将测试结果组装成测试数据9发送给复接组包模块2；

被测电路4：接收控制子模块3发来的测试控制信号，并向控制子模块3反馈测试结果；

芯片测试系统5：包括测试机、探卡等测试设备，向芯片发送测试向量帧6，接收并解析测试数据帧8。

所述的一种提高芯片测试效率的测试方法，所述的测试向量帧，包括帧头、N个测试向量包(N≥0)、帧尾。所述的帧头表示测试向量帧发送开始，由一组固定比特位宽的特征数据表示；所述的测试向量包由测试ID和测试向量组成；所述的帧尾表示测试向量帧发送结束，由一组固定比特位宽的特征数据表示，但与帧头有区别。

所述的一种提高芯片测试效率的测试方法，所述的测试ID是被测电路的唯一标识，不同被测电路的测试ID不能重复，测试ID不能与帧头和帧尾重叠；所述的测试向量指用于测试的命令，包括寄存器读写命令和测试命令。

所述的一种提高芯片测试效率的测试方法，所述的寄存器读写命令是对控制子模块中的测试寄存器进行读写操作的命令。寄存器写命令由读写命令ID、寄存器地址和写数据构成；寄存器读命令由读写命令ID、寄存器地址构成。不同控制子模块的寄存器地址可以重叠。

所述的一种提高芯片测试效率的测试方法，所述的测试命令是控制子模块接收后直接对被测电路进行测试的命令。测试命令由测试命令ID构成，不同控制子模块的测试命令ID可以重复，相同控制子模块的测试命令ID和读写命令ID不能重复。测试命令ID和寄存器读写命令ID的位宽相同。

所述的一种提高芯片测试效率的测试方法，所述的测试数据帧，包括帧头、N个测试数据包(N≥0)、帧尾。所述的帧头和所述的测试向量帧的帧头相同；所述的帧尾和所述的测试向量帧的帧尾相同。所述的测试数据包由测试ID和测试数据组成。所述的测试ID与所述的测试向量包的测试ID相同。所述的测试数据表示测试结果，分为寄存器数据和测试命令数据。

所述的一种提高芯片测试效率的测试方法，所述的寄存器数据由读写命令ID、寄存器地址和读数据构成，所述的读写命令ID和寄存器地址与所述的测试向量的读写命令ID和寄存器地址相同。寄存器写命令的读数据是命令执行标识。

所述的一种提高芯片测试效率的测试方法，所述的测试命令数据由测试命令ID和命令执行标识构成。所述的测试命令ID与所述的测试向量的测试命令ID相同。所述的命令执行标识表示测试命令是否执行，如果执行成功，则返回执行成功标识，否则返回执行失败标识。

所述的一种提高芯片测试效率的测试方法，所述的测试方法包括以下几步：

S1：芯片测试系统将N个测试向量包组成测试向量帧(N≥0)，发送给所述的解析分包模块；

S2：解析分包模块按照所述的测试向量帧的格式将所述的测试向量帧进行分包，得到N个测试向量包(N≥0)。所述的解析分包模块在串行接收测试向量帧的同时进行解析，即收到1个完整的测试向量包后将测试向量并行发送给对应的控制子模块；

S3：所述的控制子模块接收并执行对应的测试向量，然后将收集的测试数据按顺序存入内部FIFO中，并向所述的复接组包模块提供FIFO非空信号；

S4：所述的复接组包模块检测到FIFO非空信号有效后，从所有非空的FIFO中依次取出一组测试数据，然后完成组包和复接，将测试数据帧发送给所述的芯片测试系统；

S5：所述的芯片测试系统接收所述的复接组包模块发来的测试数据帧后，完成测试数据帧解析、存储等功能。

本发明的上述技术方案特点是可以同时测试芯片内部多个被测电路，从而缩短芯片测试时间；

附图说明

图1是本发明的提高芯片测试效率的测试电路总体框架图；

图2是测试向量帧的帧结构示意图；

图3是测试数据帧的帧结构示意图

图4是本发明的提高芯片测试效率的测试方法步骤图；

具体实施方式

下面将结合附图和实施例对本发明做进一步的详细说明。

以下请参考图2，图2是所述的测试向量帧的帧结构示意图。所述的测试向量帧由帧头、测试向量包、帧尾。帧头定义为3’b001，帧尾定义为3’b011。控制子模块一共有4个：控制子模块1的测试ID定义为4’b1000，控制子模块2的测试ID定义为4’b1001，控制子模块3的测试ID定义为4’b1010，控制子模块4的测试ID定义为4’b1011，即测试ID与控制子模块是一一对应的关系，亦即测试向量包与被测电路是一一对应的关系。

以控制子模块1为例，控制子模块1有两个寄存器和一条测试命令：寄存器1和寄存器2和测试命令1。寄存器1的位宽为8bit，其读写命令ID为4’b000x，bit0表示读写操作：0表示读，1表示写，bit2-bit1表示该寄存器的位宽：2’b00表示8bit，2’b01表示16bit，2’b10表示32bit，2’b11表示64bit。bit3表示该命令是寄存器读写命令；寄存器1的地址为4’b0000；如果该测试向量是向寄存器1写入8’b10001111，则该测试向量应为’b0001_0000_10001111。如果该测试向量是读寄存器1，则该测试向量应为’b0000_0000。寄存器2的位宽为32bit，其读写命令ID为4’b010x，bit0表示读写操作：0表示读，1表示写，bit2-bit1表示该寄存器的位宽：2’b00表示8bit，2’b01表示16bit，2’b10表示32bit，2’b11表示64bit；bit3表示该命令是寄存器读写命令；寄存器2的地址为4’b0001。如果该测试向量是向寄存器2写入32’h1000FFFF，则该测试向量应为{’b0101_0001,’h1000FFFF}。如果该测试向量是读寄存器2，则该测试向量应为’b0100_0001。测试命令1的测试命令ID为4’b1000，测试命令ID的位宽由测试命令条数决定。

控制子模块2至控制子模块4的读写命令ID的格式与控制子模块1相同。不同控制子模块的地址位宽可以不同，但同一控制子模块的地址位宽应相同，不同控制子模块的测试命令ID位宽可以不同，但同一控制子模块的测试命令ID位宽应相同。

以下请参考图3，图3是所述的测试数据帧的帧结构示意图。所述的测试数据帧由帧头、测试数据包、帧尾。帧头定义为3’b001，帧尾定义为3’b011。控制子模块一共有4个：控制子模块1至控制子模块4的测试ID与测试向量帧的测试ID相同。

以控制子模块2为例，控制子模块2有一个寄存器和一条测试命令：寄存器1和测试命令1。寄存器1的位宽为32bit，其读写命令ID为4’b010x，bit0表示读写操作：0表示读，1表示写，bit2-bit1表示该寄存器的位宽：2’b00表示8bit，2’b01表示16bit，2’b10表示32bit，2’b11表示64bit。bit3表示该命令是寄存器读写命令；寄存器1的地址为4’b0000；如果该测试数据是读寄存器1命令所产生的数据，则该测试数据应为{’b0100_0000,’h1000FFAA}，其中’h1000FFA是当前寄存器1的值。定义执行成功标识为8’b0001_0001，定义执行失败标识为8’b1000_1000。如果写寄存器1命令执行成功，则测试数据应为’b0101_0000_00010001，其中’b00010001表示写寄存器1成功；如果写寄存器1命令执行失败，则测试数据应为’b0001_0000_10001000，其中’b10001000表示写寄存器1失败。测试命令1的测试命令ID为4’b0000，如果测试命令1执行成功，则测试数据为’b0000_00010001，如果测试命令1执行失败，则测试数据为’b0000_10001000。

以下请参考图4，图4是所述的提高芯片测试效率的方法步骤图，描述所述提高芯片测试效率的测试方法，下面对所述测试方法做具体介绍。

S1：芯片测试系统按照图2所述的格式，将被测电路1、被测电路2……被测电路N的N个测试向量组装成N个测试向量包(N≥0)，然后将N个测试向量包按照图2所述的格式组成一个测试向量帧，组帧时应保证一个测试向量帧中每个被测电路最多只有一个测试向量包。芯片测试系统将测试向量帧串行发送给解析分包模块。

S2：解析分包模块从输入Pin上串行接收测试向量帧，输入Pin在没有测试向量帧传输时保持高电平，当收到帧头即3’b001后，表示测试向量帧接收开始。当收到读写命令ID后，解析分包模块根据寄存器位宽标识和寄存器读写标识可以确定是否有写数据及写数据的位宽，解析分包模块根据测试ID可以确定地址位宽，进而确定了测试向量的总位宽。当接收完一个测试向量包后，解析分包模块根据测试ID将收到的测试向量并行发送给对应的控制子模块，然后继续接收下一个测试向量包，若收到帧尾即3’b011后，表示该测试向量帧已结束。

S3：控制子模块接收并执行解析分包模块发来的测试向量，然后按照图3所述的格式，将对应的测试数据存入控制子模块的FIFO中。

S4：复接组包模块检测到各个控制子模块的FIFO有非空状态，并且解析分包模块处于空闲状态时，从所有非空的FIFO依次取出一组测试数据，按照图3所述的格式将所有测试数据组成测试数据帧，然后串行发送给芯片测试系统。

S5：芯片测试系统接收复接组包模块发来的测试数据帧后，按照图3所述的格式完成测试数据帧解析、存储等功能。

Claims

1.一种提高芯片测试效率的测试方法，其特征是该测试方法利用测试组包的方式，实现了同时测试多个模块的功能主要步骤包括：

芯片测试系统将多个测试向量包组成测试向量帧后发送给芯片内部的解析分包模块；解析分包模块完成测试向量帧的解析和分包，将测试向量发送给对应的控制子模块；控制子模块执行测试向量后，将得到的测试数据发送给复接组包模块；复接组包模块将多个测试数据组成测试数据帧返回给芯片测试系统。

2.根据权利要求1所述的测试方法，其特征在于，所述的测试向量帧由多个测试向量包组成，芯片测试系统将组装好的测试向量帧发送给芯片内部的解析分包模块。

3.根据权利要求1所述的测试方法，其特征在于，所述的测试数据帧由多个测试数据包组成，芯片内部的复接组包模块组装好的测试数据帧发送给外部的芯片测试系统。

4.根据权利要求1所述的测试方法，其特征在于，所述的测试向量帧主要包括：

帧头：表示测试向量帧发送开始，由一组固定比特位宽的特征数据表示；

测试向量包：由测试ID和测试向量组成；

帧尾：表示测试向量帧发送结束，由一组固定比特位宽的特征数据表示，但与帧头有区别。

5.根据权利要求1和4所述的测试方法，其特征在于，所述的测试ID，其宽度根据被测电路的数量决定，每个被测电路有且仅有一个测试ID，不同被测电路的测试ID不能重复，测试ID不能与帧头和帧尾重叠。

6.根据权利要求1和4所述的测试方法，其特征在于，所述的测试向量是指用于测试的命令，包括以下两类：

寄存器读写命令：由读写命令ID、寄存器地址和写数据构成，不同控制子模块的寄存器地址可以重复；

测试命令：由测试命令ID构成，不同控制子模块的测试命令ID可以重复，相同控制子模块的测试命令ID和读写命令ID不能重复，寄存器读写命令ID和测试命令ID的位宽相同。

7.根据权利要求1和3所述的测试方法，其特征在于，所述的测试数据帧包括：

帧头：表示测试数据帧接收开始，由一组固定比特位宽的特征数据表示；

测试数据包：由测试ID和测试数据组成；

帧尾：表示测试数据帧接收结束，由一组固定比特位宽的特征数据表示，但与帧头有区别。

8.根据权利要求1和7所述的测试方法，其特征在于，所述的测试数据，表示测试结果，包括以下两类：

寄存器数据：由读写命令ID、寄存器地址和读数据构成，不同控制子模块的地址可以重复，寄存器读命令的读数据即寄存器实际数据，寄存器写命令的读数据即命令执行标识；

测试命令数据：由测试命令ID和命令执行标识构成，不同控制子模块的测试命令ID可以重复，相同控制子模块的测试命令ID和读写命令ID不能重复。

9.根据权利要求1和8所述的测试方法，其特征在于，所述的命令执行标识，表示测试命令是否执行成功，如果执行成功，则返回执行成功标识，否则返回执行失败标识。