CN108226743A - 一种测试向量的生成方法及装置 - Google Patents

一种测试向量的生成方法及装置 Download PDF

Info

Publication number
CN108226743A
CN108226743A CN201611197099.4A CN201611197099A CN108226743A CN 108226743 A CN108226743 A CN 108226743A CN 201611197099 A CN201611197099 A CN 201611197099A CN 108226743 A CN108226743 A CN 108226743A
Authority
CN
China
Prior art keywords
clock domain
clock
whole
current
domains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611197099.4A
Other languages
English (en)
Other versions
CN108226743B (zh
Inventor
齐豫
葛凡
葛一凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201611197099.4A priority Critical patent/CN108226743B/zh
Priority to PCT/CN2017/085689 priority patent/WO2018113182A1/zh
Publication of CN108226743A publication Critical patent/CN108226743A/zh
Application granted granted Critical
Publication of CN108226743B publication Critical patent/CN108226743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2837—Characterising or performance testing, e.g. of frequency response

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明实施例公开了一种测试向量的生成方法及装置，该方法包括：获取待测芯片对应的全部时钟域；将全部时钟域划分到多个目标集合中；其中，各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域；根据各个目标集合生成所述待测芯片的各个测试向量。

Description

一种测试向量的生成方法及装置
技术领域
本发明涉及芯片测试技术，尤其涉及一种测试向量的生成方法及装置。
背景技术
芯片的可测性设计(Design for Testability，DFT)是芯片设计中的重要环节，通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑，可以使芯片容易测试，节省芯片测试成本。其中DFT主要包括：低速测试和高速测试。具体地，可以利用主流相关电子设计自动化(Electronic Design Automation，EDA)工具产生对应的测试向量进行芯片测试。随着芯片市场的竞争日益激烈，为了缩短芯片留片到回片的周期，一方面，需要缩短测试向量的产生时间；另一方面，需要在保证测试覆盖率的前提下尽量减少测试向量数目，从而降低在对大规模批量生产的芯片进行DFT向量的测试时产生的时间成本。
大规模的芯片时钟结构较为复杂，不同的时钟域之间可能存在交互路径，这些路径可能是真实路径，也可能是虚假路径；而且有些时钟域之间也存在没有交互路径的情况。对于存在虚假路径或者不存在交互路径的时钟域，如果时序分析文件对上述虚假路径或者无交互路径的时钟域关系定义明确，则可以按照时序分析文件完成时序修复，这样就会大大减少芯片时序修复的工作量。
目前，基于测试向量的测试方法是芯片测试技术中最常用的测试方法，现有的测试向量的生成方法主要包括以下两种方法：
第一、根据一个时钟域生成一个测试向量。具体地，针对一个时钟域生成一个测试向量，同时关闭其他时钟域，这样可以有效地保证芯片的测试质量；第二、根据多个时钟域生成一个测试向量。具体地，先将多个时钟域划分到同一个时钟域类型中，然后根据同一时钟域类型中的多个时钟域生成一个测试向量。
在实现本发明的过程中，发明人发现现有技术中至少存在如下问题：
在现有第一种测试向量的生成方法中，由于针对一个时钟域生成一个测试向量，这样就会延长生成测试向量所需要的时间，严重降低了测试向量的生成效率；在现有第二种测试向量的生成方法中，将多个时钟域划分到同一时钟域类型中，然后根据同一时钟域类型中的多个时钟域生成一个测试向量，因此采用现有第二种测试向量的生成方法生成的测试向量数目较多，也会降低测试向量的生成效率。
发明内容
为解决现有存在的技术问题，本发明实施例期望提供一种测试向量的生成方法及装置，不仅可以有效地保证生成测试向量的准确性，而且还可以有效地提高生成测试向量的及时性。
为达到上述目的，本发明实施例的技术方案是这样实现的：
本发明实施例提供了一种测试向量的生成方法，所述方法包括：
获取待测芯片对应的全部时钟域；
将全部时钟域划分到多个目标集合中；其中，各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域；
根据各个目标集合生成所述待测芯片的各个测试向量。
在上述实施例中，所述将全部时钟域划分到多个目标集合中，包括：
确定各个时钟域对应的时钟域集合；其中，各个时钟域与自身对应的时钟域集合中的全部时钟域均存在交互关系；
根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中。
在上述实施例中，所述根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中，包括：
当全部时钟域不为空时，在全部时钟域中选择一个时钟域作为当前时钟域；
根据所述当前时钟域对应的时钟域集合判断在全部目标集合中是否存在所述当前时钟域对应的当前目标集合；其中，所述当前时钟域与所述当前目标集合中任意一个时钟域均不存在交互关系；
当全部目标集合中存在所述当前目标集合时，将所述当前时钟域从全部时钟域中移出到所述当前目标集合中。
在上述实施例中，所述根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中，包括：
将各个时钟域与自身对应的时钟域集合中的各个时钟域划分为一个时钟域组；将全部时钟域组作为当前全部时钟域组；
当所述当前全部时钟域组不为空时，在所述当前全部时钟域组中确定第一时钟域组；其中，所述第一时钟域组包括：第一时钟域和所述第一时钟域对应的第一配对时钟域；
确定所述第一时钟域和所述第一配对时钟域各自对应的目标集合中，并将所述第一时钟域和所述第一配对时钟域从所述第一时钟域组中移出到各自对应的目标集合中；
在所述当前全部时钟域组中删除所述第一时钟域组；将删除所述第一时钟域组后的全部时钟域组作为当前时钟域组。
在上述实施例中，所述在所述当前全部时钟域中确定第一时钟域组，包括：
按照所述当前全部时钟域中各个时钟域在所述当前全部时钟域组中的出现次数对全部时钟域进行排序；
根据排序结果确定所述第一时钟域组。
本发明实施例还提供了一种测试向量的生成装置，其特征在于，所述装置包括：获取单元、划分单元和生成单元；其中，
所述获取单元，用于获取待测芯片对应的全部时钟域；
所述划分单元，用于将全部时钟域划分到多个目标集合中；其中，各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域；
所述生成单元，用于根据各个目标集合生成所述待测芯片的各个测试向量。
在上述实施例中，所述划分单元包括：确定子单元和划分子单元；其中，
所述确定子单元，用于确定各个时钟域对应的时钟域集合；其中，各个时钟域与自身对应的时钟域集合中的全部时钟域均存在交互关系；
所述划分子单元，用于根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中。
在上述实施例中，所述划分单元还包括：判断子单元；其中，
所述判断子单元，用于当全部时钟域不为空时，在全部时钟域中选择一个时钟域作为当前时钟域；根据所述当前时钟域对应的时钟域集合判断在全部目标集合中是否存在所述当前时钟域对应的当前目标集合；其中，所述当前时钟域与所述当前目标集合中任意一个时钟域均不存在交互关系；
所述划分子单元，还用于当全部目标集合中存在所述当前目标集合时，将所述当前时钟域从全部时钟域中移出到所述当前目标集合中。
在上述实施例中，所述确定子单元，还用于将各个时钟域与自身对应的时钟域集合中的各个时钟域划分为一个时钟域组；将全部时钟域组作为当前全部时钟域组；当全部时钟域不为空时，在所述当前全部时钟域中确定第一时钟域和所述第一时钟域对应的第一配对时钟域；确定所述第一时钟域和所述第一配对时钟域各自对应的目标集合；
所述划分子单元，还用于将所述第一时钟域和所述第一配对时钟域从全部时钟域中移出到各自对应的目标集合中；在所述当前全部时钟域组中删除所述第一时钟域组；将删除所述第一时钟域组后的全部时钟域组作为当前时钟域组。
在上述实施例中，所述确定子单元，具体用于按照所述当前全部时钟域中各个时钟域在所述当前全部时钟域组中的出现次数对全部时钟域进行排序；根据排序结果确定所述第一时钟域和所述第一配对时钟域。
本发明实施例提供的测试向量的生成方法及装置，先获取待测芯片对应的全部时钟域，然后将全部时钟域划分到多个目标集合中，最后根据各个目标集合生成待测芯片的各个测试向量。也就是说，在本发明的具体实施例中，可以根据各个目标集合中的多个时钟域生成各个测试向量，而且各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域。而在现有技术中，将多个时钟域划分到同一时钟域类型中，然后根据同一时钟域类型中的多个时钟域生成一个测试向量。因此，和现有技术相比，本发明实施例提供的测试向量的生成方法及装置，不仅可以有效地保证生成测试向量的准确性，而且还可以有效地提高生成测试向量的及时性；并且，本发明实施例的技术方案实现简单方便、便于普及，适用范围更广。
附图说明
图1为本发明实施例中测试向量的生成方法的实现流程示意图；
图2为本发明实施例中将全部时钟域划分到多个目标集合中的实现方法流程示意图；
图3为本发明实施例中各个时钟域对应的时钟域集合的组成结构示意图；
图4为本发明实施例中将全部时钟域划分到多个目标集合中的第一实现方法流程示意图；
图5为本发明实施例中将全部时钟域划分到多个目标集合中的第二实现方法流程示意图；
图6为本发明实施例中全部时钟域组的组成结构示意图；
图7为本发明实施例中确定第一时钟域组的实现方法流程示意图；
图8为本发明实施例中确定第一时钟域的实现方法示意图；
图9为本发明实施例中确定第一配对时钟域的实现方法示意图；
图10为本发明实施例中测试向量的生成装置的第一组成结构示意图；
图11为本发明实施例中测试向量的生成装置的第二组成结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
图1为本发明实施例中测试向量的生成方法的实现流程示意图。如图1所示，测试向量的生成方法包括以下步骤：
步骤101、获取待测芯片对应的全部时钟域。
在本发明的具体实施例中，可以先获取待测芯片对应的全部时钟域。具体地，可以利用STA(Static Timing Analysis)静态时序分析工具获取待测芯片对应的全部时钟域。具体地，待测芯片对应的全部时钟域为：{C1，C2，…，Cn}，其中，n为大于等于1的自然数。
步骤102、将全部时钟域划分到多个目标集合中；其中，各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域。
在本发明的具体实施例中，在获取到待测芯片对应的全部时钟域之后，可以将全部时钟域划分到多个目标集合中；其中，各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域。也就是说，将不存在交互关系的时钟域划分到一个目标集合中，这样可以保证各个目标集合内的时钟域在同时开启时不会相互影响。
图2为本发明实施例中将全部时钟域划分到多个目标集合中的实现方法流程示意图。如图2所示，将全部时钟域划分到多个目标集合中的方法可以包括以下步骤：
步骤102a、确定各个时钟域对应的时钟域集合；其中，各个时钟域与自身对应的时钟域集合中的全部时钟域均存在交互关系。
在本发明的具体实施例中，在将全部时钟域划分到多个目标集合中时，可以先确定各个时钟域对应的时钟域集合。具体地，可以利用静态时序分析(Static TimingAnalysis，STA)工具确定各个时钟域对应的时钟域集合。
图3为本发明实施例中各个时钟域对应的时钟域集合的组成结构示意图。如图3所示，利用静态时序分析工具可以确定m+i个时钟域对应的时钟域集合；其中，m和i均为大于等于1的自然数。具体地，m个时钟域对应的时钟域集合分别为：{G1、G2、…、Gm}；i个时钟域对应的时钟域集合分别为：{H1、H2、…、Hi}。在各个时钟域对应的时钟域集合中，各个时钟域与自身对应的时钟域集合中的全部时钟域均存在交互关系。例如，在时钟域C1,1对应的时钟域集合{C1,1|C1,2，…，C1,α}中，C1,1与C1,2、…、C1,α均存在交互关系；在时钟域Cm+1,1对应的时钟域集合{Cm+1,1}中，时钟域Cm+1,1与待测芯片对应的全部时钟域均不存在交互关系。
步骤102b、根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中。
在本发明的具体实施例中，在确定各个时钟域对应的时钟域集合之后，可以根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中。例如，如图3所示，在确定了C1,1对应的时钟域集合{C1,1|C1,2，…，C1,α}之后，可以根据时钟域C1,1对应的时钟域集合，将时钟域C1,1划分到时钟域C1,1对应的目标集合中。
图4为本发明实施例中将全部时钟域划分到多个目标集合中的第一实现方法流程示意图。如图4所示，根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中的方法可以包括以下步骤：
步骤401、当全部时钟域不为空时，在全部时钟域中选择一个时钟域作为当前时钟域。
在本发明的具体实施例中，当全部时钟域不为空时，可以先在全部时钟域中选择一个时钟域作为当前时钟域。例如，当全部时钟域不为空时，可以选择时钟域C1,1作为当前时钟域。
步骤402、根据当前时钟域对应的时钟域集合判断在全部目标集合中是否存在当前时钟域对应的当前目标集合；其中，当前时钟域与当前目标集合中任意一个时钟域均不存在交互关系。
在本发明的具体实施例中，可以根据当前时钟域对应的时钟域集合判断在全部目标集合中是否存在当前时钟域对应的当前目标集合。例如，假设选择C1,1为当前时钟域，在初始状态下，不存在任何目标集合，此时可以先创建目标集合F[1]，然后将C1,1划分到目标集合F[1]中；然后假设选择时钟域C1,2为当前时钟域，可以根据时钟域C1,2对应的时钟域集合判断在全部目标集合中是否存在时钟域C1,2对应的当前目标集合。具体地，可以判断目标集合F[1]中是否存在与时钟域C1,2存在交互关系的时钟域；当目标集合F[1]中不存在与时钟域C1,2存在交互关系的时钟域时，可以将时钟域C1,2从全部时钟域中移出到目标集合F[1]中；当目标集合F[1]中存在与时钟域C1,2存在交互关系的时钟域时，可以创建目标集合F[2]，以此类推。
步骤403、当全部目标集合中存在当前目标集合时，将当前时钟域从全部时钟域中移出到当前目标集合中，返回执行步骤401。
在本发明的具体实施例中，当全部目标集合中存在当前目标集合时，可以将当前时钟域从全部时钟域中移出到当前目标集合中，返回执行步骤401；当当全部目标集合中不存在当前目标集合时，可以创建新的目标集合，然后将当前时钟域从全部时钟域中移出到新的目标集合中，返回执行步骤401。
根据上述的分析可知，通过上述的步骤401～403，可以实现将全部时钟域划分到多个目标集合中，以保证各个目标集合中的任意两个时钟域之间均不存在交互关系，从而可以根据各个目标集合生成所述待测芯片的各个测试向量。
图5为本发明实施例中将全部时钟域划分到多个目标集合中的第二实现方法流程示意图。如图5所示，根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中的方法可以包括以下步骤：
步骤501、将各个时钟域与自身对应的时钟域集合中的各个时钟域划分为一个时钟域组；将全部时钟域组作为当前全部时钟域组。
在本发明的具体实施例中，在确定各个时钟域对应的时钟域集合之后，可以将各个时钟域与自身对应的时钟域集合中的各个时钟域划分为一个时钟域组；此时将全部时钟域组作为当前全部时钟域组。
图6为本发明实施例中全部时钟域组的组成结构示意图。如图6所示，将各个时钟域与自身对应的时钟域集合中的各个时钟域划分为一个时钟域组。例如，在确定C1,1对应的时钟域集合{C1,1|C1,2，…，C1,α}之后，可以将C1,1分别与C1,2，…，C1,α分别划分为一个时钟域组，即：{C1,1|C1,2}、{C1,1|C1,3}，…，{C1,1|C1,α}。
步骤502、当所述当前全部时钟域组不为空时，在当前全部时钟域组中确定第一时钟域组；其中，第一时钟域组包括：第一时钟域和第一时钟域对应的第一配对时钟域。
在本发明的具体实施例中，可以先判断当前全部时钟域组是否为空；当所述当前全部时钟域组不为空时，可以在当前全部时钟域组中确定第一时钟域组；其中，第一时钟域组包括：第一时钟域和第一时钟域对应的第一配对时钟域。当所述当前全部时钟域组为空时，可以结束将全部时钟域划分到多个目标集合中的流程。
图7为本发明实施例中确定第一时钟域组的实现方法流程示意图。如图7所示，在当前全部时钟域中确定第一时钟域组的方法可以包括以下步骤：
步骤701、按照当前全部时钟域中各个时钟域在当前全部时钟域组中的出现次数对全部时钟域进行排序。
在本发明的具体实施例中，可以先统计当前全部时钟域中各个时钟域在当前全部时钟域组中的出现次数；然后可以根据出现次数对全部时钟域进行排序。
图8为本发明实施例中确定第一时钟域的实现方法示意图。如图8所示，在统计完成各个时钟域在当前全部时钟域组中的出现次数之后，可以按照从大到小的顺序将全部时钟域进行排序。例如，排序后的全部时钟域依次为：Clk1[0]、Clk2[0]、…、Clkn[0]，各个时钟域在当前全部时钟域组中的出现次数依次为：M1[0]、M2[0]、…、Mk[0]。
步骤702、根据排序结果确定第一时钟域组。
在本发明的具体实施例中，在对全部时钟域进行排序之后，可以根据排序结果确定第一时钟域组。具体地，在对全部时钟域进行排序之后可以选择出现次数最多的时钟域作为第一时钟域。例如，假设时钟域Clk1[0]为出现次数最多的时钟域，则在本步骤中可以将时钟域Clk1[0]作为第一时钟域。
图9为本发明实施例中确定第一配对时钟域的实现方法示意图。如图9所示，在确定第一时钟域Clk1[0]之后，可以找出所有包含第一时钟域Clk1[0]的全部时钟域组，然后在所有包含第一时钟域Clk1[0]的全部时钟域组中找出出现次数最多的时钟域作为第一时钟域对应的第一配对时钟域；假设在包含第一时钟域Clk1[0]的全部时钟域组中时钟域Clk1,A[0]的出现次数最多，此时可以将时钟域Clk1,A[0]作为第一配对时钟域。因此，第一时钟域组GH[0]为：{Clk1[0],Clk1,A[0]}。
步骤503、确定第一时钟域和第一配对时钟域各自对应的目标集合中，并将第一时钟域和第一配对时钟域从第一时钟域组中移出到各自对应的目标集合中。
在本发明的具体实施例中，当不存在任何目标集合时，可以先创建两个目标集合：F[1]和F[2]；然后将第一时钟域从第一时钟域组中移出到目标集合F[1]中；将第一配对时钟域从第一时钟域组中移出到目标集合F[2]中，即：目标集合F[1]为第一时钟域对应的目标集合；目标集合F[2]为第一配对时钟域对应的目标集合。
此外，还可以将目标集合F[1]和F[2]定义为Fout[1]；当目标集合Fout[1]中存在第一时钟域且不存在第一配对时钟域时，在当前全部时钟域组中找出包含第一配对时钟域的全部时钟域组，判断包含第一配对时钟域的全部时钟域组中除第一配对时钟域之外的全部时钟域是中否至少有一个在目标集合F[1]中存在，如果包含第一配对时钟域的全部时钟域组中除第一配对时钟域之外的各个时钟域均在目标集合F[1]中不存在，将第一时钟域从第一时钟域组中移出到目标集合F[1]；如果包含第一配对时钟域的全部时钟域组中除第一配对时钟域之外的各个时钟域至少有一个在目标集合F[1]中存在时，判断包含第一配对时钟域的全部时钟域组中除第一配对时钟域之外的全部时钟域是中否至少有一个在目标集合F[2]中存在，如果包含第一配对时钟域的全部时钟域组中除第一配对时钟域之外的各个时钟域均在目标集合F[2]中不存在，将第一时钟域从第一时钟域组中移出到目标集合F[2]中；如果包含第一配对时钟域的全部时钟域组中除第一配对时钟域之外的各个时钟域至少有一个在目标集合F[2]中存在时，创建目标集合F[3]，将第一时钟域从第一时钟域组中移出到目标集合F[3]。
在本发明的具体实施例中，当目标集合Fout[1]中存在第一配对时钟域且不存在第一时钟域时，在当前全部时钟域组中找出包含第一时钟域的全部时钟域组，判断包含第一时钟域的全部时钟域组中除第一时钟域之外的全部时钟域是否至少有一个在目标集合F[1]中存在，如果包含第一时钟域的全部时钟域组中除第一时钟域之外的各个时钟域均在目标集合F[1]中不存在，将第一配对时钟域从第一时钟域组中移出到目标集合F[1]；如果包含第一时钟域的全部时钟域组中除第一时钟域之外的各个时钟域至少有一个在目标集合F[1]中存在时，判断包含第一时钟域的全部时钟域组中除第一时钟域之外的全部时钟域是中否至少有一个在目标集合F[2]中存在，如果包含第一时钟域的全部时钟域组中除第一配对时钟域之外的各个时钟域均在目标集合F[2]中不存在，将第一配对时钟域从第一时钟域组中移出到目标集合F[2]中；如果包含第一时钟域的全部时钟域组中除第一配对时钟域之外的各个时钟域至少有一个在目标集合F[2]中存在时，创建目标集合F[3]，将第一配对时钟域从第一时钟域组中移出到目标集合F[3]。
在本发明的具体实施例中，当目标集合Fout[1]中存在第一配对时钟域和第一时钟域时，说明第一时钟域和第一配对时钟域已经从第一时钟域组中移出至目标集合Fout[1]中，此时可以在当前全部时钟域中删除第一时钟域组。当目标集合Fout[1]中均不存在第一配对时钟域和第一时钟域时，按照上述方法将第一时钟域和第一配对时钟域从第一时钟域组中移出到各自对应的目标集合中。
步骤504、在当前全部时钟域组中删除第一时钟域组；将删除第一时钟域组后的全部时钟域组作为当前时钟域组，返回执行步骤502。
在本发明的具体实施例中，在将第一时钟域和第一配对时钟域从第一时钟域组中移出到各自对应的目标集合中之后，可以在当前全部时钟域组中删除第一时钟域组；此时将删除第一时钟域组后的全部时钟域组作为当前时钟域组，返回执行步骤502。
根据上述的分析可知，通过上述的步骤501～504，可以实现将全部时钟域划分到多个目标集合中，以保证各个目标集合中的任意两个时钟域之间均不存在交互关系，从而可以根据各个目标集合生成所述待测芯片的各个测试向量。
步骤103、根据各个目标集合生成所述待测芯片的各个测试向量。
在本发明的具体实施例中，可以根据各个目标集合生成待测芯片的各个测试向量。当目标集合中包括一个时钟域时，此时根据一个时钟域生成一个测试向量；当目标集合中包括多个时钟域时，此时根据多个时钟域生成一个测试向量。由于各个目标集合中的任意两个时钟域之间均不存在交互关系，因此，可以保证各个目标集合内的时钟域在同时开启时不会相互影响。
本发明实施例提供的测试向量的生成方法，先获取待测芯片对应的全部时钟域，然后将全部时钟域划分到多个目标集合中，最后根据各个目标集合生成待测芯片的各个测试向量。也就是说，在本发明的具体实施例中，可以根据各个目标集合中的多个时钟域生成各个测试向量，而且各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域。而在现有技术中，将多个时钟域划分到同一时钟域类型中，然后根据同一时钟域类型中的多个时钟域生成一个测试向量。因此，和现有技术相比，本发明实施例提供的测试向量的生成方法，不仅可以有效地保证生成测试向量的准确性，而且还可以有效地提高生成测试向量的及时性；并且，本发明实施例的技术方案实现简单方便、便于普及，适用范围更广。
图10为本发明实施例中测试向量的生成装置的第一组成结构示意图。如图10所示，所述装置包括：获取单元1001、划分单元1002和生成单元1003；其中，
所述获取单元1001，用于获取待测芯片对应的全部时钟域；
所述划分单元1002，用于将全部时钟域划分到多个目标集合中；其中，各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域；
所述生成单元1003，用于根据各个目标集合生成所述待测芯片的各个测试向量。
图11为本发明实施例中测试向量的生成装置的第二组成结构示意图。如图10所示，所述划分单元1002包括：确定子单元10021和划分子单元10022；其中，
所述确定子单元10021，用于确定各个时钟域对应的时钟域集合；其中，各个时钟域与自身对应的时钟域集合中的全部时钟域均存在交互关系；
所述划分子单元10022，用于根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中。
进一步的，所述划分单元1002还包括：判断子单元10023；其中，
所述判断子单元10023，用于当全部时钟域不为空时，在全部时钟域中选择一个时钟域作为当前时钟域；根据所述当前时钟域对应的时钟域集合判断在全部目标集合中是否存在所述当前时钟域对应的当前目标集合；其中，所述当前时钟域与所述当前目标集合中任意一个时钟域均不存在交互关系；
所述划分子单元10022，还用于当全部目标集合中存在所述当前目标集合时，将所述当前时钟域从全部时钟域中移出到所述当前目标集合中。
进一步的，所述确定子单元10021，还用于将各个时钟域与自身对应的时钟域集合中的各个时钟域划分为一个时钟域组；将全部时钟域组作为当前全部时钟域组；当全部时钟域不为空时，在所述当前全部时钟域中确定第一时钟域和所述第一时钟域对应的第一配对时钟域；确定所述第一时钟域和所述第一配对时钟域各自对应的目标集合；
所述划分子单元10022，还用于将所述第一时钟域和所述第一配对时钟域从全部时钟域中移出到各自对应的目标集合中；在所述当前全部时钟域组中删除所述第一时钟域组；将删除所述第一时钟域组后的全部时钟域组作为当前时钟域组。
进一步的，所述确定子单元10021，具体用于按照所述当前全部时钟域中各个时钟域在所述当前全部时钟域组中的出现次数对全部时钟域进行排序；根据排序结果确定所述第一时钟域和所述第一配对时钟域。
在实际应用中，所述获取单元1001、划分单元1002和生成单元1003均可由位于移动终端的中央处理器(CPU)、微处理器(MPU)、数字信号处理器(DSP)、或现场可编程门阵列(FPGA)等实现。
本发明实施例提供的测试向量的生成装置，先获取待测芯片对应的全部时钟域，然后将全部时钟域划分到多个目标集合中，最后根据各个目标集合生成待测芯片的各个测试向量。也就是说，在本发明的具体实施例中，可以根据各个目标集合中的多个时钟域生成各个测试向量，而且各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域。而在现有技术中，将多个时钟域划分到同一时钟域类型中，然后根据同一时钟域类型中的多个时钟域生成一个测试向量。因此，和现有技术相比，本发明实施例提供的测试向量的生成装置，不仅可以有效地保证生成测试向量的准确性，而且还可以有效地提高生成测试向量的及时性；并且，本发明实施例的技术方案实现简单方便、便于普及，适用范围更广。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种测试向量的生成方法，其特征在于，所述方法包括：
获取待测芯片对应的全部时钟域；
将全部时钟域划分到多个目标集合中；其中，各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域；
根据各个目标集合生成所述待测芯片的各个测试向量。
2.根据权利要求1所述的方法，其特征在于，所述将全部时钟域划分到多个目标集合中，包括：
确定各个时钟域对应的时钟域集合；其中，各个时钟域与自身对应的时钟域集合中的全部时钟域均存在交互关系；
根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中。
3.根据权利要求2所述的方法，其特征在于，所述根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中，包括：
当全部时钟域不为空时，在全部时钟域中选择一个时钟域作为当前时钟域；
根据所述当前时钟域对应的时钟域集合判断在全部目标集合中是否存在所述当前时钟域对应的当前目标集合；其中，所述当前时钟域与所述当前目标集合中任意一个时钟域均不存在交互关系；
当全部目标集合中存在所述当前目标集合时，将所述当前时钟域从全部时钟域中移出到所述当前目标集合中。
4.根据权利要求2所述的方法，其特征在于，所述根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中，包括：
将各个时钟域与自身对应的时钟域集合中的各个时钟域划分为一个时钟域组；将全部时钟域组作为当前全部时钟域组；
当所述当前全部时钟域组不为空时，在所述当前全部时钟域组中确定第一时钟域组；其中，所述第一时钟域组包括：第一时钟域和所述第一时钟域对应的第一配对时钟域；
确定所述第一时钟域和所述第一配对时钟域各自对应的目标集合中，并将所述第一时钟域和所述第一配对时钟域从所述第一时钟域组中移出到各自对应的目标集合中；
在所述当前全部时钟域组中删除所述第一时钟域组；将删除所述第一时钟域组后的全部时钟域组作为当前时钟域组。
5.根据权利要求4所述的方法，其特征在于，所述在所述当前全部时钟域中确定第一时钟域组，包括：
按照所述当前全部时钟域中各个时钟域在所述当前全部时钟域组中的出现次数对全部时钟域进行排序；
根据排序结果确定所述第一时钟域组。
6.一种测试向量的生成装置，其特征在于，所述装置包括：获取单元、划分单元和生成单元；其中，
所述获取单元，用于获取待测芯片对应的全部时钟域；
所述划分单元，用于将全部时钟域划分到多个目标集合中；其中，各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域；
所述生成单元，用于根据各个目标集合生成所述待测芯片的各个测试向量。
7.根据权利要求6所述的装置，其特征在于，所述划分单元包括：确定子单元和划分子单元；其中，
所述确定子单元，用于确定各个时钟域对应的时钟域集合；其中，各个时钟域与自身对应的时钟域集合中的全部时钟域均存在交互关系；
所述划分子单元，用于根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中。
8.根据权利要求7所述的装置，其特征在于，所述划分单元还包括：判断子单元；其中，
所述判断子单元，用于当全部时钟域不为空时，在全部时钟域中选择一个时钟域作为当前时钟域；根据所述当前时钟域对应的时钟域集合判断在全部目标集合中是否存在所述当前时钟域对应的当前目标集合；其中，所述当前时钟域与所述当前目标集合中任意一个时钟域均不存在交互关系；
所述划分子单元，还用于当全部目标集合中存在所述当前目标集合时，将所述当前时钟域从全部时钟域中移出到所述当前目标集合中。
9.根据权利要求7所述的装置，其特征在于，所述确定子单元，还用于将各个时钟域与自身对应的时钟域集合中的各个时钟域划分为一个时钟域组；将全部时钟域组作为当前全部时钟域组；当全部时钟域不为空时，在所述当前全部时钟域中确定第一时钟域和所述第一时钟域对应的第一配对时钟域；确定所述第一时钟域和所述第一配对时钟域各自对应的目标集合；
所述划分子单元，还用于将所述第一时钟域和所述第一配对时钟域从全部时钟域中移出到各自对应的目标集合中；在所述当前全部时钟域组中删除所述第一时钟域组；将删除所述第一时钟域组后的全部时钟域组作为当前时钟域组。
10.根据权利要求9所述的装置，其特征在于，所述确定子单元，具体用于按照所述当前全部时钟域中各个时钟域在所述当前全部时钟域组中的出现次数对全部时钟域进行排序；根据排序结果确定所述第一时钟域和所述第一配对时钟域。
CN201611197099.4A 2016-12-22 2016-12-22 一种测试向量的生成方法及装置 Active CN108226743B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611197099.4A CN108226743B (zh) 2016-12-22 2016-12-22 一种测试向量的生成方法及装置
PCT/CN2017/085689 WO2018113182A1 (zh) 2016-12-22 2017-05-24 一种测试向量的生成方法及装置、存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611197099.4A CN108226743B (zh) 2016-12-22 2016-12-22 一种测试向量的生成方法及装置

Publications (2)

Publication Number Publication Date
CN108226743A true CN108226743A (zh) 2018-06-29
CN108226743B CN108226743B (zh) 2020-04-24

Family

ID=62624516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611197099.4A Active CN108226743B (zh) 2016-12-22 2016-12-22 一种测试向量的生成方法及装置

Country Status (2)

Country Link
CN (1) CN108226743B (zh)
WO (1) WO2018113182A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111426945A (zh) * 2020-03-25 2020-07-17 北京中电华大电子设计有限责任公司 一种提高芯片测试效率的测试方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6904553B1 (en) * 2000-09-26 2005-06-07 Hewlett-Packard Development Company, L.P. Deterministic testing of edge-triggered logic
CN101038320A (zh) * 2007-04-09 2007-09-19 北京中星微电子有限公司 一种生成测试向量的方法
CN101082939A (zh) * 2006-05-31 2007-12-05 中国科学院微电子研究所 一种片上系统设计中的复位电路设计方法
CN101221216A (zh) * 2008-01-23 2008-07-16 清华大学 路径延迟故障测试向量压缩方法及装置
CN102305912A (zh) * 2011-07-29 2012-01-04 清华大学 数据可压缩的低功耗集成电路测试装置及其方法
CN102565683A (zh) * 2010-12-31 2012-07-11 中国航空工业集团公司第六三一研究所 一种测试向量的生成与验证方法
CN102707224A (zh) * 2012-06-04 2012-10-03 清华大学 集成电路转换延迟测试向量精简方法
CN103177145A (zh) * 2011-12-20 2013-06-26 国际商业机器公司 一种用于集成电路的多个时序模式合并的方法和系统
US20150058687A1 (en) * 2009-09-21 2015-02-26 Tabula, Inc. MICRO-GRANULAR DELAY TESTING OF CONFIGURABLE ICs
CN105930286A (zh) * 2016-04-13 2016-09-07 西安邮电大学 一种使用在otn分组交换接口芯片内部的分时存储电路结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10039001A1 (de) * 2000-08-10 2002-02-21 Philips Corp Intellectual Pty Anordnung zum Testen eines integrierten Schaltkreises
CN101464921B (zh) * 2008-12-31 2010-09-29 北京天碁科技有限公司 一种生成芯片工艺调整的测试向量的方法及系统
CN102183721B (zh) * 2010-12-14 2014-05-14 青岛海信信芯科技有限公司 多时钟域测试方法及测试电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6904553B1 (en) * 2000-09-26 2005-06-07 Hewlett-Packard Development Company, L.P. Deterministic testing of edge-triggered logic
CN101082939A (zh) * 2006-05-31 2007-12-05 中国科学院微电子研究所 一种片上系统设计中的复位电路设计方法
CN101038320A (zh) * 2007-04-09 2007-09-19 北京中星微电子有限公司 一种生成测试向量的方法
CN101221216A (zh) * 2008-01-23 2008-07-16 清华大学 路径延迟故障测试向量压缩方法及装置
US20150058687A1 (en) * 2009-09-21 2015-02-26 Tabula, Inc. MICRO-GRANULAR DELAY TESTING OF CONFIGURABLE ICs
CN102565683A (zh) * 2010-12-31 2012-07-11 中国航空工业集团公司第六三一研究所 一种测试向量的生成与验证方法
CN102305912A (zh) * 2011-07-29 2012-01-04 清华大学 数据可压缩的低功耗集成电路测试装置及其方法
CN103177145A (zh) * 2011-12-20 2013-06-26 国际商业机器公司 一种用于集成电路的多个时序模式合并的方法和系统
CN102707224A (zh) * 2012-06-04 2012-10-03 清华大学 集成电路转换延迟测试向量精简方法
CN105930286A (zh) * 2016-04-13 2016-09-07 西安邮电大学 一种使用在otn分组交换接口芯片内部的分时存储电路结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
曹天晓: "基于随机化聚类算法的扫描时钟分组方法", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
郭筝: "系统级的可测性设计", 《计算机工程》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111426945A (zh) * 2020-03-25 2020-07-17 北京中电华大电子设计有限责任公司 一种提高芯片测试效率的测试方法

Also Published As

Publication number Publication date
WO2018113182A1 (zh) 2018-06-28
CN108226743B (zh) 2020-04-24

Similar Documents

Publication Publication Date Title
US12001317B2 (en) Waveform based reconstruction for emulation
CN104091092B (zh) 大规模电力系统小干扰稳定性的特征值分析系统
US7643979B2 (en) Method to analyze an analog circuit design with a verification program
CN105468797B (zh) 一种信息处理方法及装置
JP2002514822A (ja) 有限状態機械を識別して回路設計を検査するシステムおよび方法
CN108595336A (zh) 一种基于以太网的计算机软件测试系统
US10282501B1 (en) Support for multiple user defined assertion checkers in a multi-FPGA prototyping system
US20080008021A1 (en) Method for recognizing and verifying fifo structures in integrated circuit designs
CN106093897B (zh) 一种雷达系统的测试系统及测试方法
Hutchings et al. Designing and debugging custom computing applications
US20230252212A1 (en) Testbench for sub-design verification
CN105954695A (zh) 一种基于同步的同质传感器突变参数识别方法与装置
CN110082666A (zh) 芯片测试分析方法、装置、设备及存储介质
US20090012771A1 (en) Transaction-based system and method for abstraction of hardware designs
CN116126700A (zh) 一种基于SystemC的芯片验证方法及系统
JP2006139729A (ja) ハードウェア検証用プログラミング言語モデル生成装置、ハードウェア検証用プログラミング言語モデル生成方法、コンピュータシステム、ハードウェアシミュレーション方法、制御プログラムおよび可読記憶媒体
CN109783837A (zh) 仿真设备、仿真系统、仿真方法和仿真程序
CN107943635A (zh) 一种存储设备的测试方法、装置及介质
CN108226743A (zh) 一种测试向量的生成方法及装置
Zhang et al. Path delay test generation toward activation of worst case coupling effects
CN106844203A (zh) 一种模型软件测试结果分析方法及装置
US20050240387A1 (en) Gate-level netlist reduction for simulating target modules of a design
CN112613185A (zh) 一种复合电流源噪声的建模方法
Zhou et al. A quantitative characterization of cross coverage
CN104268314A (zh) 基于Easy HDL仿真逻辑分析仪测得波形方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant