CN111415980A - 阶梯型混合栅p-GaN氮化镓基晶体管结构及制作方法 - Google Patents
阶梯型混合栅p-GaN氮化镓基晶体管结构及制作方法 Download PDFInfo
- Publication number
- CN111415980A CN111415980A CN202010252675.0A CN202010252675A CN111415980A CN 111415980 A CN111415980 A CN 111415980A CN 202010252675 A CN202010252675 A CN 202010252675A CN 111415980 A CN111415980 A CN 111415980A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- type gan
- gan cap
- transistor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 121
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000006911 nucleation Effects 0.000 claims abstract description 18
- 238000010899 nucleation Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000370 acceptor Substances 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 4
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 claims description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052791 calcium Inorganic materials 0.000 claims description 3
- 239000011575 calcium Substances 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052749 magnesium Inorganic materials 0.000 claims description 3
- 239000011777 magnesium Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 229910002704 AlGaN Inorganic materials 0.000 claims description 2
- 230000009286 beneficial effect Effects 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 239000010703 silicon Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本公开提供了一种阶梯型混合栅p‑GaN氮化镓基晶体管结构及制作方法，其阶梯型混合栅p‑GaN氮化镓基晶体管结构自下而上顺次包括：衬底、成核层、高阻层、高迁移率层和势垒层；还包括：p型GaN帽层、源极、漏极、绝缘介质层和栅极；p型GaN帽层、源极和漏极，分别制作在势垒层上面；绝缘介质层分别制作在势垒层和p型GaN帽层上；制作在势垒层上的绝缘介质层位于p型GaN帽层、源极和漏极间；在p型GaN帽层上制作的至少两个高度不同的绝缘介质层；栅极制作在p型GaN帽层和制作在p型GaN帽层上的绝缘介质层上面。本公开利于减小器件栅极漏电，改善器件栅极击穿特性，增加器件的栅压摆幅，增加器件阈值电压，提高氮化镓基器件的输出电流和可靠性。
Description
技术领域
本公开涉及半导体领域，尤其涉及一种阶梯型混合栅p-GaN氮化镓基晶体管结构及制作方法。
背景技术
由于氮化镓基高电子迁移率晶体管(GaN HEMTs)卓越的性能，例如高耐压、高频率、低的导通电阻等，GaN HEMTs在功率开关系统中有极大的前途。
为了避免噪声引起的误操作，GaN HEMTs器件被要求是常关型的，并且要求有一个大的阈值电压。目前实现增强型器件最常用的方法是采用p型GaN帽层来耗尽沟道的二维电子气。但是传统的肖特基栅极或者欧姆栅极p-GaN HEMTs器件，器件的阈值电压较低，栅极泄漏电流大。
因此，需要提高器件的阈值电压，减小器件的栅极泄漏电流，增加器件的栅压摆幅，从而解决以上问题。
发明内容
(一)要解决的技术问题
本公开提供了一种阶梯型混合栅p-GaN氮化镓基晶体管结构及制作方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种阶梯型混合栅p-GaN氮化镓基晶体管结构，自下而上顺次包括：衬底、成核层、高阻层、高迁移率层和势垒层；还包括：
p型GaN帽层、源极和漏极，分别制作在所述势垒层上面；
绝缘介质层，分别制作在所述势垒层和所述p型GaN帽层上；制作在所述势垒层上的所述绝缘介质层位于所述p型GaN帽层、所述源极和所述漏极间；在所述p型GaN帽层上制作至少两个高度不同的所述绝缘介质层；
栅极，制作在所述p型GaN帽层和制作在所述p型GaN帽层上的所述绝缘介质层上面。
在本公开的一些实施例中，所述p型GaN帽层上的所述绝缘介质层的高度范围为1nm～500nm。
在本公开的一些实施例中，所述p型GaN帽层上的所述绝缘介质层的长度范围为1nm～10000nm。
在本公开的一些实施例中，所述绝缘介质层材料为SiN、SiO2、Al2O3和HfO2中一种或多种。
在本公开的一些实施例中，所述成核层、所述高阻层、所述高迁移率层和所述势垒层的材料为A1GaN、InGaN、InAlN、GaN、AlN、InN中一种或多种，所述成核层、所述高阻层、所述高迁移率层和所述势垒层的厚度范围为1nm～500nm。
在本公开的一些实施例中，所述p型GaN帽层中的杂质为镁、钙或受主杂质中一种或多种，所述p型GaN帽层中的杂质的掺杂浓度为1016cm-3～1020cm-3。
根据本公开的一个方面，还提供了一种阶梯型混合栅p-GaN氮化镓基晶体管结构的制作方法，其中，包括：
自下而上顺次生长衬底、成核层、高阻层、高迁移率层和势垒层；
在势垒层上生长p型GaN帽层；
采用刻蚀的方法，将待制备的栅极对应的下方区域以外的p型GaN帽层刻蚀掉；
在势垒层上分别制备欧姆接触源极和欧姆接触漏极；
在势垒层和p型GaN帽层上生长一层绝缘介质层；
采用刻蚀的方法，多次选区刻蚀待制备栅极对应的下方区域的绝缘介质层，在绝缘介质层上形成阶梯型；
在具有阶梯型的绝缘介质层上制备栅极。
在本公开的一些实施例中，在具有阶梯型的绝缘介质层上制备栅极后还包括，采用刻蚀的方法，刻蚀源极和漏极上方的绝缘介质层。
在本公开的一些实施例中，源极、漏极和栅极的制备方法包括溅射、蒸发和电镀中一种或多种。
在本公开的一些实施例中，所述自下而上顺次生长衬底、成核层、高阻层、高迁移率层和势垒层包括：
选择一衬底；
在衬底上生长成核层；
在成核层上生长高阻层；
在高阻层上生长高迁移率层；
在高迁移率层上生长势垒层。
(三)有益效果
从上述技术方案可以看出，本公开阶梯型混合栅p-GaN氮化镓基晶体管结构及制作方法至少具有以下有益效果其中之一或其中一部分：
(1)本公开利于减小器件栅极漏电，改善器件栅极击穿特性，增加器件的栅压摆幅，增加器件阈值电压，提高氮化镓基器件的输出电流和可靠性。
(2)本公开中阶梯型混合栅结构可以更加方便的设计绝缘介质层参数以获得所需要的器件性能。
(3)本公开电场分布的更加均匀，器件的栅极漏电更低。
附图说明
图1为本公开实施例阶梯型混合栅p-GaN氮化镓基晶体管结构的结构示意图。
图2为本公开实施例阶梯型混合栅p-GaN氮化镓基晶体管结构制作方法的流程框图。
图3为本公开实施例阶梯型混合栅p-GaN氮化镓基晶体管结构与传统p-GaN帽层高电子迁移率晶体管器件的p-GaN表面电场分布图。
图4为本公开实施例阶梯型混合栅p-GaN氮化镓基晶体管结构与传统p-GaN帽层高电子迁移率晶体管器件的转移特性图。
【附图中本公开实施例主要元件符号说明】
10-衬底；
20-成核层；
30-高阻层；
40-高迁移率层；
50-势垒层；
60-p型GaN帽层；
70-源极；
80-漏极；
90-绝缘介质层；
100-栅极。
具体实施方式
本公开提供了一种阶梯型混合栅p-GaN氮化镓基晶体管结构自下而上顺次包括：衬底、成核层、高阻层、高迁移率层和势垒层；还包括：p型GaN帽层、源极、漏极、绝缘介质层和栅极；p型GaN帽层、源极和漏极，分别制作在势垒层上面；绝缘介质层分别制作在势垒层和p型GaN帽层上；制作在势垒层上的绝缘介质层位于p型GaN帽层、源极和漏极间；在p型GaN帽层上制作至少两个高度不同的绝缘介质层；栅极制作在p型GaN帽层和制作在p型GaN帽层上的绝缘介质层上面。本公开在势垒层和p型GaN帽层上引入绝缘介质层，通过多次选区刻蚀的方法，在栅极下方区域的绝缘介质层上刻蚀出至少两个高度、长度和排列方向均可调制的阶梯型绝缘介质层。在阶梯型绝缘介质层上制作栅极，栅极的材料填充阶梯型绝缘介质层上，形成阶梯型混合栅结构。阶梯型混合栅结构可以更加方便的设计栅介质层参数以获得所需要的器件性能。与传统p-GaN增强型结构相比，可以减小器件栅极漏电，改善器件栅极击穿特性，增加器件的栅压摆幅，增加器件阈值电压，提高氮化镓基器件的输出电流和可靠性。
在描述问题的解决方案之前，先定义一些特定词汇是有帮助的。
本文所述的「衬底(substrate)」，可包括任何底层材质，其上可形成装置，电路，外延层或半导体。一般来说，基底可用以定义位于半导体装置底下的层，或者是形成半导体装置的基层。基底可包括硅、掺杂硅(doped silicon)、锗、硅锗(silicon germanium)、半导体复合物(semiconductor compound)，或其他半导体材质的一或任何组合。
本文所述的「栅极结构」，是指半导体装置中的元件，像是存储装置。存储装置的非限制性例子包括快闪存储装置(例如NAND快闪存储装置)。可抹除编程只读存储器(Erasable Programmable Read-Only Memory，简称EPROM)以及电性可抹除编程只读存储器(Electrically Erasable Programmable Read-Only Memory，简称EEPROM)是快闪存储装置的非限定例子。本公开的栅极结构可以是一栅极结构集合，可于存储装置中操作，或是所述栅极结构的一或多个元件的一子集合。
本文所述的「刻蚀(Etch)」，狭义理解可以为光刻腐蚀，先通过光刻将光刻胶进行光刻曝光处理，然后通过其它方式实现腐蚀处理掉所需除去的部分。刻蚀是用化学或物理方法有选择地从硅片表面去除不需要的材料的过程，其基本目标是在涂胶的硅片上正确地复制掩模图形。随着微制造工艺的发展，广义上来讲，刻蚀成了通过溶液、反应离子或其它机械方式来剥离、去除材料的一种统称，成为微加工制造的一种普适叫法。刻蚀最简单最常用分类是：干法刻蚀和湿法刻蚀。湿法刻蚀是一个纯粹的化学反应过程，是指利用溶液与预刻蚀材料之间的化学反应来去除未被掩蔽膜材料掩蔽的部分而达到刻蚀目的。干法刻蚀方式很多，一般有：溅射与离子束铣蚀，等离子刻蚀(Plasma Etching)，高压等离子刻蚀，高密度等离子体(HDP)刻蚀，反应离子刻蚀(RIE)。另外，化学机械抛光CMP，剥离技术等等也可看成是广义刻蚀的一些技术。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
本公开某些实施例于后方将参照所附附图做更全面性地描述，其中一些但并非全部的实施例将被示出。实际上，本公开的各种实施例可以许多不同形式实现，而不应被解释为限于此数所阐述的实施例；相对地，提供这些实施例使得本公开满足适用的法律要求。
在本公开的一个示例性实施例中，提供了一种阶梯型混合栅p-GaN氮化镓基晶体管结构。图1为本公开实施例阶梯型混合栅p-GaN氮化镓基晶体管结构的结构示意图。如图1所示，本公开阶梯型混合栅p-GaN氮化镓基晶体管结构自下而上顺次包括：衬底10、成核层20、高阻层30、高迁移率层40和势垒层50；还包括：p型GaN帽层60、源极70、漏极80、绝缘介质层90和栅极100；p型GaN帽层60、源极70和漏极80，分别制作在势垒层50上面；绝缘介质层90分别制作在势垒层50和p型GaN帽层60上；制作在势垒层50上的绝缘介质层90位于p型GaN帽层60、源极70和漏极80间；在p型GaN帽层60上制作至少两个高度不同的绝缘介质层90；栅极100制作在p型GaN帽层60和制作在p型GaN帽层60上的绝缘介质层90上面。
具体的，关于绝缘介质层还包括：
阶梯型绝缘介质层的高度范围为1nm～500nm。阶梯型绝缘介质层的长度范围为1nm～10000nm。
具体的，所述成核层、所述高阻层、所述高迁移率层和所述势垒层的材料为AlGaN、InGaN、InAlN、GaN、AlN、InN中一种或多种，所述成核层、所述高阻层、所述高迁移率层和所述势垒层的厚度范围为1nm～500nm。
其中，绝缘介质层90材料为SiN、SiO2、Al2O3和HfO2中一种或多种。
其中，p型GaN帽层60中的杂质为镁、钙或受主杂质中一种或多种，p型GaN帽层60中的杂质的掺杂浓度为1016cm-3～1020cm-3关于受主杂质的掺杂原理，以硅晶体中掺入硼为例来说明受主杂质的作用，一个硼原子占据了硅原子的位置，硼原子有三个价电子，当它和周围的四个硅原子形成共价键时，还缺少一个电子，必须从别处的硅原子中夺取一个价电子，于是在硅晶体的共价键中产生了一个空穴。而硼原子接受一个电子后，成为带负电的硼离子，称为负电中心。负电中心对空穴的束缚较小，只需要很少的能量空穴就可以挣脱束缚，称为自由运动的导电空穴。因为杂质可以在硅、锗中能够接受电子产生导电空穴，并形成负电中心。
在本公开的一个示例性实施例中，还提供了一种阶梯型混合栅p-GaN氮化镓基晶体管结构的制作方法，其中，包括：
步骤1：选择一衬底10。
步骤2：在衬底10上生长成核层20。
步骤3：在成核层20上生长高阻层30。
步骤4：在高阻层30上生长高迁移率层40。
步骤5：在高迁移率层40上生长势垒层50。
步骤6：在势垒层50上生长p型GaN帽层60。
步骤7：采用刻蚀的方法，将待制备的栅极100对应的下方区域以外的p型GaN帽层60刻蚀掉。
步骤8：在势垒层50上分别制备欧姆接触源极70和欧姆接触漏极80。其中源极70和漏极80的制备方法包括溅射、蒸发和电镀中一种或多种。
步骤9：在势垒层50和p型GaN帽层上生长一层绝缘介质层90。
步骤10：采用刻蚀的方法，多次选区刻蚀待制备栅极100对应的下方区域的绝缘介质层90，在绝缘介质层90上形成阶梯型。
步骤11：在具有阶梯型的绝缘介质层90上制备栅极100。其中栅极100的制备方法包括溅射、蒸发和电镀中一种或多种。栅极100填充绝缘介质层90上的阶梯型结构，形成阶梯型混合栅结构，利于更加方便的设计绝缘介质层90参数以获得所需要的器件性能。
步骤12：刻蚀源极70和漏极80上方的绝缘介质层90。
图3为本公开实施例阶梯型混合栅p-GaN氮化镓基晶体管结构与传统p-GaN帽层高电子迁移率晶体管器件的p-GaN表面电场分布图。如图3所示，栅源电压为10V，漏源电压为7V。从图中可以看出，采用阶梯型混合栅结构的器件，p-GaN表面电场分布更加均匀。
图4为本公开实施例阶梯型混合栅p-GaN氮化镓基晶体管结构与传统p-GaN帽层高电子迁移率晶体管器件的转移特性图。如图4所示，漏源电压为7V。从图中可以看出，采用阶梯型混合栅结构的器件的阈值电压增加。
至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
依据以上描述，本领域技术人员应当对本公开阶梯型混合栅p-GaN氮化镓基晶体管结构及制作方法有了清楚的认识。
综上所述，本公开提供一种阶梯型混合栅p-GaN氮化镓基晶体管结构及制作方法利于提高器件的阈值电压。同时这种结构会使电场分布的更加均匀，器件的栅极漏电更低，从而可以广泛应用于半导体领域。
还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到「约」的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。
再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种阶梯型混合栅p-GaN氮化镓基晶体管结构，其中，自下而上顺次包括：衬底、成核层、高阻层、高迁移率层和势垒层；还包括：
p型GaN帽层、源极和漏极，分别制作在所述势垒层上面；
绝缘介质层，分别制作在所述势垒层和所述p型GaN帽层上；制作在所述势垒层上的所述绝缘介质层位于所述p型GaN帽层、所述源极和所述漏极间；在所述p型GaN帽层上制作至少两个高度不同的所述绝缘介质层；
栅极，制作在所述p型GaN帽层和制作在所述p型GaN帽层上的所述绝缘介质层上面。
2.根据权利要求1所述的阶梯型混合栅p-GaN氮化镓基晶体管结构，其中，所述p型GaN帽层上的所述绝缘介质层的高度范围为1nm～500nm。
3.根据权利要求1所述的阶梯型混合栅p-GaN氮化镓基晶体管结构，其中，所述p型GaN帽层上的所述绝缘介质层的长度范围为1nm～10000nm。
4.根据权利要求1所述的阶梯型混合栅p-GaN氮化镓基晶体管结构，其中，所述绝缘介质层材料为SiN、SiO2、Al2O3和HfO2中一种或多种。
5.根据权利要求1所述的阶梯型混合栅p-GaN氮化镓基晶体管结构，其中，所述成核层、所述高阻层、所述高迁移率层和所述势垒层的材料为AlGaN、InGaN、InAlN、GaN、AlN、InN中一种或多种，所述成核层、所述高阻层、所述高迁移率层和所述势垒层的厚度范围为1nm～500nm。
6.根据权利要求1所述的阶梯型混合栅p-GaN氮化镓基晶体管结构，其中，所述p型GaN帽层中的杂质为镁、钙或受主杂质中一种或多种，所述p型GaN帽层中的杂质的掺杂浓度为1016cm-3～1020cm-3。
7.一种阶梯型混合栅p-GaN氮化镓基晶体管结构的制作方法，其中，包括：
自下而上顺次生长衬底、成核层、高阻层、高迁移率层和势垒层；
在势垒层上生长p型GaN帽层；
采用刻蚀的方法，将待制备的栅极对应的下方区域以外的p型GaN帽层刻蚀掉；
在势垒层上分别制备欧姆接触源极和欧姆接触漏极；
在势垒层和p型GaN帽层上生长一层绝缘介质层；
采用刻蚀的方法，多次选区刻蚀待制备栅极对应的下方区域的绝缘介质层，在绝缘介质层上形成阶梯型；
在具有阶梯型的绝缘介质层上制备栅极。
8.根据权利要求7所述的阶梯型混合栅p-GaN氮化镓基晶体管结构的制作方法，其中，在具有阶梯型的绝缘介质层上制备栅极后还包括，采用刻蚀的方法，刻蚀源极和漏极上方的绝缘介质层。
9.根据权利要求7所述的阶梯型混合栅p-GaN氮化镓基晶体管结构的制作方法，其中，源极、漏极和栅极的制备方法包括溅射、蒸发和电镀中一种或多种。
10.根据权利要求7所述的阶梯型混合栅p-GaN氮化镓基晶体管结构的制作方法，其中，所述自下而上顺次生长衬底、成核层、高阻层、高迁移率层和势垒层包括：
选择一衬底；
在衬底上生长成核层；
在成核层上生长高阻层；
在高阻层上生长高迁移率层；
在高迁移率层上生长势垒层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010252675.0A CN111415980A (zh) | 2020-04-01 | 2020-04-01 | 阶梯型混合栅p-GaN氮化镓基晶体管结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010252675.0A CN111415980A (zh) | 2020-04-01 | 2020-04-01 | 阶梯型混合栅p-GaN氮化镓基晶体管结构及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111415980A true CN111415980A (zh) | 2020-07-14 |
Family
ID=71493458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010252675.0A Pending CN111415980A (zh) | 2020-04-01 | 2020-04-01 | 阶梯型混合栅p-GaN氮化镓基晶体管结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111415980A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140159116A1 (en) * | 2012-12-07 | 2014-06-12 | International Rectifier Corporation | III-Nitride Device Having an Enhanced Field Plate |
| US20160254363A1 (en) * | 2007-09-17 | 2016-09-01 | Transphorm Inc. | Gallium nitride power devices |
| CN107591439A (zh) * | 2017-08-18 | 2018-01-16 | 电子科技大学 | 一种带有阶梯场板和阶梯钝化层的晶体管 |
-
2020
- 2020-04-01 CN CN202010252675.0A patent/CN111415980A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160254363A1 (en) * | 2007-09-17 | 2016-09-01 | Transphorm Inc. | Gallium nitride power devices |
| US20140159116A1 (en) * | 2012-12-07 | 2014-06-12 | International Rectifier Corporation | III-Nitride Device Having an Enhanced Field Plate |
| CN107591439A (zh) * | 2017-08-18 | 2018-01-16 | 电子科技大学 | 一种带有阶梯场板和阶梯钝化层的晶体管 |
Non-Patent Citations (1)
| Title |
|---|
| CHUN-HSUN LEE 等: "Characterizations of Enhancement-Mode Double Heterostructure GaN HEMTs With Gate Field Plates", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11437485B2 (en) | Doped gate dielectrics materials | |
| JP7425790B2 (ja) | 垂直ゲートモジュールを有する横方向ｉｉｉ族窒化物デバイス | |
| US9024357B2 (en) | Method for manufacturing a HEMT transistor and corresponding HEMT transistor | |
| US7939391B2 (en) | III-Nitride devices with recessed gates | |
| US20220130990A1 (en) | Normally-off transistor with reduced on-state resistance and manufacturing method | |
| CN107452625B (zh) | 高功率和高频率异质结场效应晶体管 | |
| US20170092752A1 (en) | Iii-nitride semiconductors with recess regions and methods of manufacture | |
| KR102080745B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| CN108649071B (zh) | 半导体器件及其制造方法 | |
| CN106158923A (zh) | 基于多二维沟道的增强型GaN FinFET | |
| CN107887383B (zh) | GaN基单片功率逆变器及其制作方法 | |
| CN111710651B (zh) | 集成型GaN器件及其制备方法 | |
| US12119397B2 (en) | Semiconductor IC device including passivation layer for inactivating a dopant in a p-type semiconductor layer and method of manufacturing the same | |
| KR20110026797A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN111370472A (zh) | 混合栅p-GaN增强型氮化镓基晶体管结构及制作方法 | |
| CN114361034A (zh) | 一种低压高效率氮化镓功率器件及其制作方法 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN111415980A (zh) | 阶梯型混合栅p-GaN氮化镓基晶体管结构及制作方法 | |
| TW202329461A (zh) | 高電子遷移率電晶體及其製作方法 | |
| CN112768508B (zh) | 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法 | |
| CN113594035A (zh) | 一种hemt器件及其制备方法 | |
| KR102067596B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| CN209747520U (zh) | 一种新型增强型半导体器件 | |
| CN108695383B (zh) | 实现高频mis-hemt的方法及mis-hemt器件 | |
| CN110676166B (zh) | P-GaN帽层的FinFET增强型器件及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200714 |