CN111415917B - 一种支撑结构及半导体器件 - Google Patents
一种支撑结构及半导体器件 Download PDFInfo
- Publication number
- CN111415917B CN111415917B CN202010233390.2A CN202010233390A CN111415917B CN 111415917 B CN111415917 B CN 111415917B CN 202010233390 A CN202010233390 A CN 202010233390A CN 111415917 B CN111415917 B CN 111415917B
- Authority
- CN
- China
- Prior art keywords
- groove
- substrate
- soldering tin
- support
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 62
- 238000005476 soldering Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 229910000679 solder Inorganic materials 0.000 claims abstract description 42
- 238000003466 welding Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 abstract description 10
- 238000003860 storage Methods 0.000 abstract description 5
- 238000006073 displacement reaction Methods 0.000 abstract description 3
- 239000005022 packaging material Substances 0.000 description 3
- 230000009194 climbing Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Die Bonding (AREA)
Abstract
本发明提供一种支撑结构及半导体器件，所述支撑结构用于基片(晶圆)的支撑，支撑结构包括上、下两个支架，下支架在基片的焊接区域预设有第一凹槽作为焊锡储存位置，以及焊料收纳部作为多余焊锡收纳区，还包括可将第一凹槽与焊料收纳部连通的第二凹槽，通过上述设置可以防止焊料(焊锡)任意流动，上支架与基片焊接的一端设计为平面对称结构，两侧有对称的弧面，可以防止焊锡张力使基片受力移位。本发明可在指定位置有效固定基片，防止焊锡溢出污染基片侧面，防止焊锡四散流动；有效防止焊接过程中焊锡张力导致的基片移位或不平现象。
Description
技术领域
本发明属于电器领域，具体而言，涉及一种支撑结构及半导体器件。
背景技术
半导体如二极管属于电子元器件，广泛应用于空调产品的电路中，二极管常采用的结构有镀镁丝结合和支架固定结构，其中在支架固定结构中，每个制品有上、下两个支架，基片如晶圆放置于两支架之间，一般晶圆底部的支架，即下支架称为负极端或负极支架，晶圆与负极支架的固定常通过高温焊锡使二者结合而成，然而，在制造过程中焊锡在预热后易熔化流动，导致真正焊接晶圆位置的焊锡较少，进而影响晶圆的焊接质量。其次，焊锡溢出后粘接在晶圆侧面及流到支架其他位置。内部焊锡量填充不足或涂布不均匀时，焊锡熔化会使晶圆出现移位或倾斜现象，影响产品的质量可靠性。
发明内容
鉴于此，本发明提供一种固定基片(优选为基圆)用支撑结构及半导体器件，可以至少解决焊料如焊锡的溢出问题。优选地，本发明提出的基片支撑结构，包括上、下两个支架，下支架在晶圆的焊接区域预设有焊锡储存位置(第一凹槽)以及多余焊锡收纳区(焊料收纳部)，可以防止焊锡任意流动。优选地，上支架的与晶圆焊接的一端设计为平面对称结构，两侧有对称的弧面，可以防止焊锡张力使晶圆受力移位。
具体地：一种固定基片用支撑结构，所述支撑结构包括上支架、下支架，上支架包括第一支撑结构，下支架包括第二支撑结构，基片包括上表面、下表面，基片的上表面通过焊接的方式固定在上支架的第一支撑结构上；基片的下表面通过焊接的方式固定在下支架的第二支撑结构上，第二支撑结构上形成有至少一个第一凹槽，基片的下表面位于至少一个第一凹槽的上方，所述至少一个第一凹槽用于容纳焊料。
优选地，所述至少一个第一凹槽包括凹槽A，凹槽A形成为第一环形凹槽。
优选地，所述至少一个第一凹槽还包括凹槽B，凹槽B形成为第二环形凹槽，第一环形凹槽、第二环形凹槽二者形成为回字形结构。
优选地，第二支撑结构上还形成有第二凹槽、焊料收纳部，焊料收纳部通过第二凹槽与至少一个第一凹槽连通。
优选地，第二凹槽的深度小于至少一个第一凹槽的深度。
优选地，第一支撑结构与基片的焊接位置两侧形成为平面结构，平面结构的两侧形成有对称的弧面结构。
优选地，第一支撑结构与基片的焊接面形成有凹面结构。
优选地，第一支撑结构还形成有与凹面结构连通的焊料孔。
另外本发明提供一种半导体器件，包括基片，所述基片采用本发明的支撑结构固定。
优选地，所述基片为晶圆，所述半导体器件为二极管。
有益效果：
本发明可在指定位置有效固定基片，防止焊锡溢出污染基片侧面，防止焊锡四散流动；有效防止焊接过程中焊锡张力导致的基片移位或不平现象。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。
附图说明
通过参照附图详细描述其示例实施例，本公开的上述和其它目标、特征及优点将变得更加显而易见。下面描述的附图仅仅是本公开的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1本发明半导体器件立体示意图。
图2本发明固定基片用支撑结构立体示意图。
图3本发明固定基片用支撑结构主视图。
图4本发明固定基片用支撑结构剖面图。
图5本发明的固定基片用支撑结构的下支架立体示意图。
图6本发明的固定基片用支撑结构的上支架立体示意图。
图7本发明的另一实施方式的固定基片用支撑结构立体示意图。
图8本发明的另一实施方式的固定基片用支撑结构的上支架立体示意图。
其中：1-壳体，2-引脚，3-上支架，4-下支架，5-基片，6-焊料，31-第一支撑结构，32-焊料孔，33-凹面结构，41-第二支撑结构，42-凹槽A，43-凹槽B，44-第二凹槽，45-焊料收纳部。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。
应理解，虽然本文中可能使用术语第一、第二、第三等来描述各种结构，但这些结构不应受这些术语限制。这些术语乃用以区分一结构与另一结构。因此，下文论述的第一结构可称为第二结构而不偏离本公开概念的教示。如本文中所使用，术语“及/或”包括相关联的列出项目中的任一个及一或多者的所有组合。
本领域技术人员可以理解，附图只是示例实施例的示意图，附图中的模块或流程并不一定是实施本公开所必须的，因此不能用于限制本公开的保护范围。
下面结合附图1-8对本发明中的具体实施方式的内容进行详细描述：
如图1所示，示意出了一种半导体器件，包括壳体1和引脚2。其中的器件可为二极管产品。二极管通常由支撑结构、晶圆、焊料6(焊锡)及封装材料(壳体)组成。二极管的支架一端作为器件的引脚来使用，是漏出在封装材料外的，另一端是与封装内部的晶圆相连接，晶圆有两个极性，每个极性连接一个支架，一般情况下负极与下支架4相连接，即晶圆的下表面与下支架4相连接，晶圆与支架的连接通常采用高温焊锡来进行固定，晶圆的上、下两个表面都是采用高温焊锡来进行固定。
如图2-6所示，本发明的固定基片5用支撑结构，本发明的基片5可为基圆。支撑结构包括上支架3、下支架4，上支架3包括第一支撑结构31，下支架4包括第二支撑结构41，基片5包括上表面、下表面，基片5的上表面通过焊接的方式固定在上支架3的第一支撑结构31上；基片5的下表面通过焊接的方式固定在下支架4的第二支撑结构41上，第二支撑结构41上形成有至少一个第一凹槽，基片5的下表面位于至少一个第一凹槽的上方，至少一个第一凹槽用于容纳焊料6。
本发明的支撑结构的下支架4在基片5的焊接区域预设有焊锡储存位置以及多余焊锡收纳区，可以收纳多余或溢出焊锡。焊锡储存位置为第一凹槽，可为回字形格，即为回字形凹槽，焊接时焊锡会完全填充回字形格以及对应的基片5底部的区域，基片5放置于回字形格正上方位置。多余焊锡收纳区也称为焊料收纳部45.
本发明的至少一个第一凹槽包括凹槽A42，凹槽A42形成为第一环形凹槽。至少一个第一凹槽还包括凹槽B43，凹槽B43形成为第二环形凹槽，第一环形凹槽、第二环形凹槽二者形成为回字形结构。支撑结构还包括第二凹槽44、焊料收纳部45，焊料收纳部45通过第二凹槽44与至少一个第一凹槽连通。第二凹槽44的深度小于至少一个第一凹槽的深度。
上支架3与基片5焊接的一端设计为平面对称结构，两侧有对称的弧面，即第一支撑结构31与基片5的焊接位置两侧形成有对称的弧面结构。基片5顶部的焊锡在预热后与支架结合时可同时向支架两侧的对称弧面爬锡结合，防止焊锡只向一侧爬锡时因焊锡自身的张力使基片5移位或倾斜。
支架起到基本的支撑和电连接作用，一个二极管有2个支架，一般都为上下结构，又称为上支架3和下支架4，位于上部的为上支架3，位于下部的为下支架4。本发明的上、下仅仅是指相对位置关系，并不是对其具体位置的限定。
下支架4，在已往的产品上，下支架4与晶圆结合的位置是全平面的结构，常出现焊锡外溢现象。本发明中下支架4表面与晶圆结合的位置预设有回字形格，该回字形格是在支架的表面上开设有回字形的第一凹槽，内外两个凹槽A42、凹槽B43在角落的位置是相互连通的，连通的方式也是通过开设一定深度的第二凹槽44，在回字形格的外部设立有不同数量及规格的焊料收纳部45，可为焊锡收纳区，该收纳区是将下支架4表面开设第三凹槽，用来存储外溢出来的焊锡。焊锡收纳区与回字形的第一凹槽之间通过第二凹槽44相互连通，形成一个可以使熔化了的焊锡进行流动的线路。
与收纳区相连通的第二凹槽44的深度小于回字形格的第一凹槽的深度，防止焊锡过分流失影响焊接，一般情况下收纳区与晶圆焊接区域相离较远，当焊锡流到此处时温度逐渐降低，焊锡基本已经固化。
在晶圆与下支架4结合的过程中，先将焊料6即焊锡，放置在回字形格中央，进行预热，焊锡溶化后会分布在回字形格内部，轻轻的将晶圆放置在回字形区域的上方，二者进行焊接或结合。晶圆底部的焊锡同步向外扩散，一部分与晶圆和支架相结合形成合金，一部分过多的焊锡会通过最外一圈的回字形槽流入到焊锡收纳区，防止堆积在晶圆的附近。
上支架3，主要改善的地方是支架一端与晶圆结合的位置，晶圆的上表面与上支架3进行结合，二者也是通过焊锡进行结合，焊锡在预热后会出现熔化流动特性，具有一定的张力和吸附力，为了使上支架3与晶圆结合时尽可能的消除外力的影响，将上支架3与晶圆结合的位置设计成平面对称结构，与晶圆表面相接触的位置为完全的平面，两侧的位置设置有对称的向外向上的弧面，晶圆顶部的焊锡在预热后与支架结合的同时可向支架两侧的对称弧面同时爬锡，这样就避免了只向一侧爬锡引起的焊锡只向一侧流动，防止焊锡只向一侧爬锡时因焊锡自身的张力使晶圆移位或倾斜。
以上是说明支撑结构与晶圆的固定过程，上述过程实施后在对样品外面进行封装即可制作出成品二极管。
如图7，8所示，示意出了本发明的另一实施方式，其与前述实施方式不同之处在于：第一支架的第一支撑结构31与基片5的焊接面形成有凹面结构33。第一支撑结构31还形成有与凹面结构33连通的焊料孔32。
通过优化上支架3，与晶圆焊接一端的结构，支架中间开设一个焊料孔32(通孔)用于点锡，也可称点锡孔，采用主动点锡的技术方案进行焊接，支架的另一面即与晶圆的焊接面设计为凹面结构33，上支架3置于晶圆上方，凹面正置于晶圆上部，通过从点锡孔点入焊锡进行焊接。
凹面结构33底部设有焊接孔32，焊接时是将焊料6放入点锡孔内，即放入凹面结构33内。点锡孔凹面结构33可以是椭圆形形状，向内凹陷，非90度向内凹陷，类似圆锥结构，有一定弧度，一般设定为40-60度，通过上述设置，可有效防止焊锡溢出污染晶圆侧面，防止焊锡四散流动。
有益效果：
本发明的基片用支撑结构，包括上、下两个支架，下支架在晶圆的焊接区域预设有焊锡储存位置以及多余焊锡收纳区，可以防止焊锡任意流动，上支架的与晶圆焊接的一端设计为平面对称结构，两侧有对称的弧面，可以防止焊锡张力使晶圆受力移位。本发明可在指定位置有效固定晶圆，防止焊锡溢出污染晶圆侧面，防止焊锡四散流动；有效防止焊接过程中焊锡张力导致的芯片移位或不平现象。
以上具体地示出和描述了本公开的示例性实施例。应可理解的是，本公开不限于这里描述的详细结构、设置方式或实现方法；相反，本公开意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。
Claims (6)
1.一种用于基片的支撑结构，所述支撑结构包括上支架(3)、下支架(4)，上支架(3)包括第一支撑结构(31)，下支架(4)包括第二支撑结构(41)，其特征在于：
所述基片(5)包括上表面、下表面，基片(5)的上表面通过焊接的方式固定在上支架(3)的第一支撑结构(31)上；基片(5)的下表面通过焊接的方式固定在下支架(4)的第二支撑结构(41)上；
所述第二支撑结构(41)上形成有至少一个第一凹槽，基片(5)的下表面位于至少一个第一凹槽的上方，所述至少一个第一凹槽用于容纳焊料(6)；
所述至少一个第一凹槽包括凹槽A(42)，凹槽A(42)形成为第一环形凹槽；所述至少一个第一凹槽还包括凹槽B(43)，凹槽B(43)形成为第二环形凹槽；第一环形凹槽、第二环形凹槽二者形成为回字形结构；
所述第二支撑结构(41)上还形成有第二凹槽(44)、焊料收纳部(45)，焊料收纳部(45)通过第二凹槽(44)与至少一个第一凹槽连通；
所述第二凹槽(44)的深度小于至少一个第一凹槽的深度；
所述焊料收纳部设置在所述回字形结构的外部，用于存储外溢出来的焊锡并使焊锡温度逐渐降低。
2.根据权利要求1所述的支撑结构，其特征在于：所述第一支撑结构(31)与基片(5)的焊接位置形成为平面结构，平面结构的两侧形成有对称的弧面结构。
3.根据权利要求1所述的支撑结构，其特征在于：所述第一支撑结构(31)与基片(5)的焊接面形成有凹面结构(33)。
4.根据权利要求3所述的支撑结构，其特征在于：所述第一支撑结构(31)还形成有与所述凹面结构(33)连通的焊料孔(32)。
5.一种半导体器件，包括基片(5)，其特征在于：所述基片(5)采用权利要求1-4任一所述的支撑结构固定。
6.根据权利要求5所述的半导体器件，其特征在于：所述基片(5)为晶圆，所述半导体器件为二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010233390.2A CN111415917B (zh) | 2020-03-29 | 2020-03-29 | 一种支撑结构及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010233390.2A CN111415917B (zh) | 2020-03-29 | 2020-03-29 | 一种支撑结构及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111415917A CN111415917A (zh) | 2020-07-14 |
| CN111415917B true CN111415917B (zh) | 2021-07-23 |
Family
ID=71491510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010233390.2A Active CN111415917B (zh) | 2020-03-29 | 2020-03-29 | 一种支撑结构及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111415917B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117457444B (zh) * | 2023-12-25 | 2024-03-05 | 旭程电子(深圳)有限公司 | 一种新能源储能设备用的低压熔断器及其制造工艺 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4085768B2 (ja) * | 2002-10-08 | 2008-05-14 | トヨタ自動車株式会社 | 上部電極、パワーモジュール、および上部電極のはんだ付け方法 |
| JP2006156437A (ja) * | 2004-11-25 | 2006-06-15 | Seiko Epson Corp | リードフレーム及び半導体装置 |
| CN204144243U (zh) * | 2014-10-17 | 2015-02-04 | 常州银河世纪微电子有限公司 | 一种贴片式二极管的结构 |
| JP2019197803A (ja) * | 2018-05-09 | 2019-11-14 | 株式会社デンソー | 半導体装置 |
-
2020
- 2020-03-29 CN CN202010233390.2A patent/CN111415917B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111415917A (zh) | 2020-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8154683B2 (en) | Illumination device and method for manufacturing the same | |
| JP4836425B2 (ja) | 半導体搭載用リードピン | |
| US5926731A (en) | Method for controlling solder bump shape and stand-off height | |
| JP5368377B2 (ja) | 電子部品パッケージおよびその製造方法 | |
| CN111415917B (zh) | 一种支撑结构及半导体器件 | |
| KR101060924B1 (ko) | 패키지 기판용 리드핀 | |
| KR20100004200A (ko) | 패키지 기판용 리드핀 | |
| JPS6312142A (ja) | はんだ継手の形状の制御方法 | |
| CN220774348U (zh) | 一种基于金刚石散热的光通讯结构 | |
| CN108365357B (zh) | 端子及具有该端子的电连接器 | |
| US6054653A (en) | Apparatus for attaching a surface mount component | |
| JP2004281634A (ja) | 積層実装型半導体装置の製造方法 | |
| JP7318572B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN211929480U (zh) | 封装结构 | |
| CN218414564U (zh) | 基板焊接结构和芯片封装器件 | |
| CN219476674U (zh) | 芯片封装结构 | |
| JP3813767B2 (ja) | 樹脂製配線基板及びその製造方法 | |
| JP7136681B2 (ja) | 電子制御装置 | |
| JP2011086743A (ja) | 電力用半導体装置、及び該電力用半導体装置の製造方法 | |
| CN210167382U (zh) | 一种发光器件及照明车灯 | |
| US11478869B2 (en) | Method for forming bump electrode substrate | |
| JPH1187907A (ja) | 実装部品の半田付け実装方法 | |
| WO2012067109A1 (ja) | 接続端子及び回路部品 | |
| JP2010219488A (ja) | スルーホールのはんだ付け構造 | |
| CN109786349B (zh) | 一种排气式器件以及器件焊接结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |