CN111403475A - 一种二维二碲化钼垂直异质结及其制备方法和应用 - Google Patents

一种二维二碲化钼垂直异质结及其制备方法和应用 Download PDF

Info

Publication number
CN111403475A
CN111403475A CN202010152918.3A CN202010152918A CN111403475A CN 111403475 A CN111403475 A CN 111403475A CN 202010152918 A CN202010152918 A CN 202010152918A CN 111403475 A CN111403475 A CN 111403475A
Authority
CN
China
Prior art keywords
source
molybdenum
tellurium
mote
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010152918.3A
Other languages
English (en)
Other versions
CN111403475B (zh
Inventor
甘霖
李奥炬
翟天佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202010152918.3A priority Critical patent/CN111403475B/zh
Publication of CN111403475A publication Critical patent/CN111403475A/zh
Application granted granted Critical
Publication of CN111403475B publication Critical patent/CN111403475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于二维材料领域,并具体公开了一种二维二碲化钼垂直异质结及其制备方法和应用,其包括1T’‑MoTe2和2H‑MoTe2两部分,且两部分间通过层间范德华力连接;制备步骤:S1将四钼酸铵和氯化钠的混合溶液烘干后作为钼源放入反应器,并在钼源上放置生长基底,将碲粉作为碲源放入反应器并置于钼源的上游;S2将钼源和碲源处温度升高到反应温度后自然降温至室温,同时向反应器中通入载气以将碲源带至钼源处,并通入还原剂,在生长基底上生成二维二碲化钼垂直异质结。本发明制备出的金属相和半导体相垂直堆垛的MoTe2异质结构,可以有效降低金属电极和材料接触的肖特基势垒,为改善金属‑半导体接触提供了重要的思路。

Description

一种二维二碲化钼垂直异质结及其制备方法和应用
技术领域
本发明属于二维材料领域,更具体地,涉及一种二维二碲化钼垂直异质结及其制备方法和应用。
背景技术
在构筑半导体材料的微纳器件时,金属与半导体接触是制作半导体器件中十分重要的的问题,接触情况直接影响到器件性能。从性质上可以将金属半导体接触分为欧姆接触与肖特基接触,其中,肖特基接触的特点是接触区的电流电压特性是非线性的,呈现出类似于结电压电流效应,也称为整流效应;欧姆接触的特点是电流电压的特性是线性的,即接触类似于一个电阻的串联。欧姆接触产生时,金属电极与半导体本身之间不存在明显的电压降,当器件工作时,电压降应该主要落在器件的有源区中,在金属与半导体表面产生的电压降相比可以忽略。欧姆接触不会使器件的电压电流特性产生变化,也不会影响器件中半导体的平衡载流子浓度。在如今的半导体器件领域,获得理想的欧姆接触仍然是难题之一。
通过构筑金属/半导体异质结的方法,将电极直接搭在金属性的材料上来降低肖特基势垒,是得到低肖特基势垒接触器件非常好的途径。MoTe2作为一种典型的二维材料,其常见的晶体结构有1T,1T’,2H和3R等,其中研究较多的是在常温下具有稳定结构的半导体性的2H相和金属性的1T相,相较于其他的二维材料,单晶二维MoTe2的合成一直是一个挑战。对于MoTe2而言,由于Mo原子和Te原子的化学反应活性低,两元素之间的电负性差异也很小(小于0.3eV),导致MoTe2中Mo-Te键不稳定,在高温下容易失去Te;同时,由于MoTe2半导体性的2H相和金属性的1T’相之间的能量差非常小,在生长的过程中,两相极易发生转变,想得纯相的MoTe2较为困难。对于两相的生长而言,理论计算和实验研究表明,在较低温度时倾向于得到2H-MoTe2,而在较高温度时更容易得到1T’-MoTe2;在实际的CVD实验中发现,2H-MoTe2比较难得到,这是因为在CVD反应中要得到2H-MoTe2,需要保证在整个反应过程中保持足够的碲源供给,并且需严格控制升温速率和反应温度。之前的研究人员已经通过CVD的方法分别得到了1T’-MoTe2和2H-MoTe2二维单晶,同时2H-MoTe2作为半导体相,具有很好的光电性能,应用广泛。但是在制作微纳器件时,2H-MoTe2和金属电极接触,在接触界面处产生肖特基势垒,影响载流子的迁移从而影响器件的光电性能,而金属性的1T’-MoTe2载流子浓度较高,与金属电极接触,理论上可以实现欧姆接触。因此,如何降低2H-MoTe2器件的肖特基势垒,对于MoTe2的研究具有重要意义。
发明内容
针对现有技术的以上缺陷或改进需求,本发明提供了一种二维二碲化钼垂直异质结及其制备方法和应用,其目的在于,通过设置钼源和碲源及合适的反应条件,制备出金属相和半导体相垂直堆垛的MoTe2异质结构,可以有效降低金属电极和材料接触的肖特基势垒,为改善金属-半导体接触提供了重要的思路。
为实现上述目的,按照本发明的第一方面,提供了一种二维二碲化钼垂直异质结,包括1T’-MoTe2和2H-MoTe2两部分,且两部分通过层间范德华力连接。
作为进一步优选的,1T’-MoTe2为条带状或花瓣状,2H-MoTe2为等边三角形或六边形。
按照本发明的第二方面,提出了一种二维二碲化钼垂直异质结的制备方法,包括如下步骤:
S1将四钼酸铵和氯化钠的混合溶液烘干后作为钼源放入反应器,并在钼源上放置生长基底,将碲粉作为碲源放入反应器并置于钼源的上游;
S2将钼源和碲源处温度升高到反应温度后自然降温至室温,同时向反应器中通入载气以将碲源带至钼源处,并通入还原剂,使钼源和碲源反应,在生长基底上生成二维二碲化钼垂直异质结,完成二维二碲化钼垂直异质结的制备。
作为进一步优选的,所述反应器包括管式炉和一端开口的套管,所述S1中,先将钼源和碲源放入套管中,且碲源靠近套管开口一端,然后将套管放入管式炉中,并使钼源位于管式炉的中心位置。
作为进一步优选的,所述钼源和碲源的距离为0.5cm~1.5cm,进一步优选为1cm。
作为进一步优选的,所述混合溶液中四钼酸铵和氯化钠的质量比为1:1。
作为进一步优选的,所述混合溶液的浓度为40g/L~80g/L,进一步优选为60g/L;所述钼源的体积为1mL;所述碲源的质量为0.8g~1.2g,进一步优选为1.0g。
作为进一步优选的,所述载气为氩气,其流量速度为80sccm~100sccm;所述还原剂为氢气,其流量速度为3sccm~5sccm。
作为进一步优选的,所述S2中,以40℃/min的速率将钼源处升温至650℃~750℃,进一步优选为700℃,升温后碲源处的温度为450℃~500℃,进一步优选为480℃,然后不保温,自然降温至室温。
按照本发明的第三方面,提供了一种将上述二维二碲化钼垂直异质结用于制作半导体器件的应用。
总体而言,通过本发明所构思的以上技术方案与现有技术相比,主要具备以下的技术优点:
1.本发明将四钼酸铵和氯化钠的混合溶液烘干后作为钼源,将碲粉作为碲源,通过化学气相沉积制备得到金属相和半导体相垂直堆垛的MoTe2异质结构,其上部分为1T’-MoTe2,下部分为2H-MoTe2,两部分通过层间范德华力连接,可以有效降低金属电极和材料接触的肖特基势垒,改善金属-半导体接触。
2.本发明利用一端开口、一端封口的套管作为化学气相沉积反应的限域空间,使反应限制在小的空间里发生,可以提高反应物的蒸汽压;同时,反应刚开始时充足的碲源可以保证2H-MoTe2的生成,随着反应的进行,由于碲源的减少,在2H-MoTe2上开始生长一层1T’-MoTe2,形成1T’-MoTe2/2H-MoTe2垂直异质结。
3.本发明将四钼酸铵和氯化钠的混合溶液烘干后作为钼源,相较于粉末源直接混合,配置成溶液可以使得混合更加均匀,且氯化钠可以降低反应物的熔点,使其更加容易蒸起;同时,进一步控制四钼酸铵和氯化钠的质量比为1:1,以得到的尺寸和结晶性良好的样品。
4.本发明以氩气充当载气,将碲源带到钼源处,使碲源和钼源发生反应,以氢气充当还原剂,同时氢气还可以作为反应活性剂,提高样品边缘的活性,促进样品的生长。
5.本发明钼源和碲源反应在极短的时间内即可完成,因此达到保温时间后就立刻降温可以避免材料在高温下被刻蚀,有利于得到高结晶性的样品。
附图说明
图1是本发明实施例制备二维MoTe2垂直异质结的装置结构示意图;
图2a-图2f分别是本发明实施例1-6制备的二维MoTe2垂直异质结的光学显微镜图;
图3是本发明实施例2制备的二维MoTe2垂直异质结的原子力显微镜图;
图4是本发明实施例2制备的二维MoTe2垂直异质结的拉曼光谱Mapping图;
图5是本发明实施例2制备的二维MoTe2垂直异质结的透射电镜衍射斑点图;
图6a、图6b分别是本发明实施例中1T’接触的器件示意图、金属接触的器件示意图;
图7a、图7b分别是本发明实施例中1T’接触的器件肖特基势垒提取图、金属接触的器件肖特基势垒提取图。
在所有附图中,相同的附图标记用来表示相同的元件或结构,其中:1-套管,2-生长基底,3-水平管式炉,4-碲源,5-钼源。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明实施例提供的一种二维二碲化钼垂直异质结的制备方法,采用如图1所示的装置,包括如下步骤:
S1将四钼酸铵和氯化钠的混合溶液烘干后作为钼源5放入瓷舟中,并在该瓷舟正上方倒扣一硅片作为生长基底2,并使其间留有约5mm的缝隙,保证气体的进出,将碲粉作为碲源4放入另一瓷舟中;将两个瓷舟均放入一端开口的套管1中(该套管1优选直径为2cm,长度为17cm),且碲源4靠近套管1开口一端,然后将套管1放入水平管式炉3中,并使钼源5位于水平管式炉3的中心位置;
S2将水平管式炉中心位置温度升高到反应温度后自然降温至室温(25℃),同时向其中通入载气以将碲源带至钼源处,并通入还原剂,使钼源和碲源反应,反应刚开始时充足的碲源可以保证生长基底上2H-MoTe2的生成,随着反应的进行,由于碲源的减少,在2H-MoTe2上开始生长一层1T’-MoTe2,形成1T’-MoTe2/2H-MoTe2垂直异质结,完成二维二碲化钼垂直异质结的制备;具体的,以40℃/min的速率将水平管式炉中心位置即钼源处升温至650℃~750℃,进一步优选为700℃,升温后碲源处的温度为450℃~500℃,进一步优选为480℃,然后不保温,自然降温至室温。
进一步的,所述钼源和碲源的距离为0.5cm~1.5cm,进一步优选为1cm。
进一步的,所述混合溶液中四钼酸铵和氯化钠的质量比为1:1;所述混合溶液的浓度为40g/L~80g/L,进一步优选为60g/L;所述混合溶液烘干温度为120℃,烘干时间为30min;所述钼源的体积为1mL;所述碲源的质量为0.8g~1.2g,进一步优选为1.0g。
进一步的,所述生长基底使用前依次用乙醇、丙酮、异丙醇清洗,然后用氢氟酸处理;优选地,所述氢氟酸浓度为1:10,用氢氟酸处理的时间为30s。
进一步的,所述载气为氩气,其流量速度为80sccm~100sccm,所述还原剂为氢气,其流量速度为3sccm~5sccm;进一步优选氩气流量速度为80sccm,氢气流量速度为3sccm,以得到异质结的最优比例;在氩气和氢气气氛下,水平管式炉内的压强为100KPa~101KPa。
采用上述方法制备而成的二维二碲化钼垂直异质结包括1T’-MoTe2和2H-MoTe2两部分,其中,上部分为条带状或者花瓣状1T’-MoTe2,下部分为等边三角形或者六边形2H-MoTe2,且两部分通过层间范德华力连接。
该二维二碲化钼垂直异质结可用于制作半导体器件,具体的,通过EBL和热蒸镀的方法构筑不同接触类型的器件来比较肖特基势垒高度:将电极全部搭在1T’-MoTe2上,沟道为2H-MoTe2,构筑1T’接触的器件,如图6a所示;将电极全部搭在2H-MoTe2上,沟道也为2H-MoTe2,构筑金属接触的器件,如图6b所示。然后通过变温FET实验,测试器件在80K~330K转移特性曲线,通过Arrhenius公式拟合,提取和比较不同接触下的器件的肖特基势垒,结果如图7a和图7b所示,金属接触的器件肖特基势垒高度约为200meV,而1T’接触的器件肖特基势垒高度约为32meV,说明1T’-MoTe2/2H-MoTe2异质结可以明显降低肖特基势垒,改善器件的接触。
以下为具体实施例:
实施例1
将1g碲粉作为碲源放置在套管内上游,30mg四钼酸铵和30mg氯化钠溶于1mL去离子水中配成的混合溶液后,在120℃下烘干作为钼源。300nm厚氧化层的硅片用1:10的氢氟酸溶液浸泡30s后作为生长基底,倒扣在钼源上。反应前先进性预抽真空,然后通入400sccm流量的氩气5分钟使管式炉中的气压达到一个大气压,并排除残余的氧气。升温速率设置为40℃/min,反应温度设置为650℃。反应过程中氩气和氢气的流量分别为80sccm和5sccm,反应结束后保持载气不变,产物随炉冷却至室温,在硅片衬底上得到二维MoTe2垂直异质结,其光学显微镜图如图2a所示。
实施例2
将1g碲粉作为碲源放置在套管内上游,30mg四钼酸铵和30mg氯化钠溶于1mL去离子水中配成的混合溶液后,在120℃下烘干作为钼源。300nm厚氧化层的硅片用1:10的氢氟酸溶液浸泡30s后作为生长基底,倒扣在钼源上。反应前先进性预抽真空,然后通入400sccm流量的氩气5分钟使管式炉中的气压达到一个大气压,并排除残余的氧气。升温速率设置为40℃/min,反应温度设置为700℃。反应过程中氩气和氢气的流量分别为80sccm和5sccm,反应结束后保持载气不变,产物随炉冷却至室温,在硅片衬底上得到二维MoTe2垂直异质结,其光学显微镜图如图2b所示,原子力显微镜图如图3所示,拉曼光谱Mapping图如图4所示,透射电镜衍射斑点图如图5所示。
实施例3
将1g碲粉作为碲源放置在套管内上游,30mg四钼酸铵和30mg氯化钠溶于1mL去离子水中配成的混合溶液后,在120℃下烘干作为钼源。300nm厚氧化层的硅片用1:10的氢氟酸溶液浸泡30s后作为生长基底,倒扣在钼源上。反应前先进性预抽真空,然后通入400sccm流量的氩气5分钟使管式炉中的气压达到一个大气压,并排除残余的氧气。升温速率设置为40℃/min,反应温度设置为750℃。反应过程中氩气和氢气的流量分别为80sccm和5sccm,反应结束后保持载气不变,产物随炉冷却至室温,在硅片衬底上得到二维MoTe2垂直异质结,其光学显微镜图如图2c所示。
实施例4
将1g碲粉作为碲源放置在套管内上游,20mg四钼酸铵和20mg氯化钠溶于1mL去离子水中配成的混合溶液(即混合溶液浓度为40g/L),在120℃下烘干作为钼源。300nm厚氧化层的硅片用1:10的氢氟酸溶液浸泡30s后作为生长基底,倒扣在钼源上。反应前先进性预抽真空,然后通入400sccm流量的氩气5分钟使管式炉中的气压达到一个大气压,并排除残余的氧气。升温速率设置为40℃/min,反应温度设置为700℃。反应过程中氩气和氢气的流量分别为80sccm和5sccm,反应结束后保持载气不变,产物随炉冷却至室温,在硅片衬底上得到二维MoTe2垂直异质结,其光学显微镜图如图2d所示。
实施例5
将1g碲粉作为碲源放置在套管内上游,30mg四钼酸铵和30mg氯化钠溶于1mL去离子水中配成的混合溶液(即混合溶液浓度为60g/L),在120℃下烘干作为钼源。300nm厚氧化层的硅片用1:10的氢氟酸溶液浸泡30s后作为生长基底,倒扣在钼源上。反应前先进性预抽真空,然后通入400sccm流量的氩气5分钟使管式炉中的气压达到一个大气压,并排除残余的氧气。升温速率设置为40℃/min,反应温度设置为750℃。反应过程中氩气和氢气的流量分别为80sccm和5sccm,反应结束后保持载气不变,产物随炉冷却至室温,在硅片衬底上得到二维MoTe2垂直异质结,其光学显微镜图如图2e所示。
实施例6
将1g碲粉作为碲源放置在套管内上游,40mg四钼酸铵和40mg氯化钠溶于1mL去离子水中配成的混合溶液(即混合溶液浓度为80g/L),在120℃下烘干作为钼源。300nm厚氧化层的硅片用1:10的氢氟酸溶液浸泡30s后作为生长基底,倒扣在钼源上。反应前先进性预抽真空,然后通入400sccm流量的氩气5分钟使管式炉中的气压达到一个大气压,并排除残余的氧气。升温速率设置为40℃/min,反应温度设置为750℃。反应过程中氩气和氢气的流量分别为80sccm和5sccm,反应结束后保持载气不变,产物随炉冷却至室温,在硅片衬底上得到二维MoTe2垂直异质结,其光学显微镜图如图2f所示。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种二维二碲化钼垂直异质结,其特征在于,包括1T’-MoTe2和2H-MoTe2两部分,且两部分间通过层间范德华力连接。
2.如权利要求1所述的二维二碲化钼垂直异质结,其特征在于,1T’-MoTe2为条带状或花瓣状,2H-MoTe2为等边三角形或六边形。
3.一种如权利要求1或2所述的二维二碲化钼垂直异质结的制备方法,其特征在于,包括如下步骤:
S1将四钼酸铵和氯化钠的混合溶液烘干后作为钼源放入反应器,并在钼源上放置生长基底,将碲粉作为碲源放入反应器并置于钼源的上游;
S2将钼源和碲源处温度升高到反应温度后自然降温至室温,同时向反应器中通入载气以将碲源带至钼源处,并通入还原剂,使钼源和碲源反应,在生长基底上生成二维二碲化钼垂直异质结,完成二维二碲化钼垂直异质结的制备。
4.如权利要求3所述的二维二碲化钼垂直异质结的制备方法,其特征在于,所述反应器包括管式炉和一端开口的套管,所述S1中,先将钼源和碲源放入套管中,且碲源靠近套管开口一端,然后将套管放入管式炉中,并使钼源位于管式炉的中心位置。
5.如权利要求3所述的二维二碲化钼垂直异质结的制备方法,其特征在于,所述钼源和碲源的距离为0.5cm~1.5cm,进一步优选为1cm。
6.如权利要求3所述的二维二碲化钼垂直异质结的制备方法,其特征在于,所述混合溶液中四钼酸铵和氯化钠的质量比为1:1。
7.如权利要求6所述的二维二碲化钼垂直异质结的制备方法,其特征在于,所述混合溶液的浓度为40g/L~80g/L,进一步优选为60g/L;所述钼源的体积为1mL;所述碲源的质量为0.8g~1.2g,进一步优选为1.0g。
8.如权利要求3所述的二维二碲化钼垂直异质结的制备方法,其特征在于,所述载气为氩气,其流量速度为80sccm~100sccm;所述还原剂为氢气,其流量速度为3sccm~5sccm。
9.如权利要求3-8任一项所述的二维二碲化钼垂直异质结的制备方法,其特征在于,所述S2中,以40℃/min的速率将钼源处升温至650℃~750℃,进一步优选为700℃,升温后碲源处的温度为450℃~500℃,进一步优选为480℃,然后不保温,自然降温至室温。
10.一种如权利要求1或2所述的二维二碲化钼垂直异质结的应用,其特征在于,将该二维二碲化钼垂直异质结用于制作半导体器件。
CN202010152918.3A 2020-03-06 2020-03-06 一种二维二碲化钼垂直异质结及其制备方法和应用 Active CN111403475B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010152918.3A CN111403475B (zh) 2020-03-06 2020-03-06 一种二维二碲化钼垂直异质结及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010152918.3A CN111403475B (zh) 2020-03-06 2020-03-06 一种二维二碲化钼垂直异质结及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN111403475A true CN111403475A (zh) 2020-07-10
CN111403475B CN111403475B (zh) 2021-08-03

Family

ID=71430573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010152918.3A Active CN111403475B (zh) 2020-03-06 2020-03-06 一种二维二碲化钼垂直异质结及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN111403475B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964219A (zh) * 2021-09-08 2022-01-21 华南师范大学 一种基于拓扑绝缘体/二碲化钼异质结的光电晶体管及其制备方法和应用
CN114182351A (zh) * 2021-12-10 2022-03-15 中国科学院苏州纳米技术与纳米仿生研究所 四方相碲化亚铜及相可控合成四方相、六方相二维碲化亚铜的方法
CN114197036A (zh) * 2021-12-15 2022-03-18 华中科技大学 一种二维CuCrS2晶体材料及其制备方法
CN114597254A (zh) * 2022-05-09 2022-06-07 华中科技大学 一种MoTe2浮栅晶体管、ADC电路、DCA电路及方法
CN114807848A (zh) * 2022-04-20 2022-07-29 南京大学 一种大面积二碲化钼的pld制备方法
CN115261818A (zh) * 2021-04-30 2022-11-01 香港中文大学 在二维1t′相过渡金属碲化物表面制备金纳米颗粒的方法
CN115872367A (zh) * 2022-09-09 2023-03-31 陕西科技大学 一种分层结构MoTe2/C纳米花、制备方法及其应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180158955A1 (en) * 2016-11-21 2018-06-07 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Controlling structural phase transitions and properties of two-dimensional materials by integrating with multiferroic layers
CN109336069A (zh) * 2018-11-01 2019-02-15 西北大学 一种二碲化钼纳米线材料的制备及二碲化钼纳米线材料
CN109727846A (zh) * 2018-12-19 2019-05-07 北京大学 大面积制备金属相与半导体相接触的二维碲化钼面内异质结的方法及应用
CN110228796A (zh) * 2019-05-30 2019-09-13 西安电子科技大学 一种薄层二维过渡金属碲基固溶体的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180158955A1 (en) * 2016-11-21 2018-06-07 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Controlling structural phase transitions and properties of two-dimensional materials by integrating with multiferroic layers
CN109336069A (zh) * 2018-11-01 2019-02-15 西北大学 一种二碲化钼纳米线材料的制备及二碲化钼纳米线材料
CN109727846A (zh) * 2018-12-19 2019-05-07 北京大学 大面积制备金属相与半导体相接触的二维碲化钼面内异质结的方法及应用
CN110228796A (zh) * 2019-05-30 2019-09-13 西安电子科技大学 一种薄层二维过渡金属碲基固溶体的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SUYEON CHO 等: "Phase patterning for ohmic homojunction contact in MoTe2", 《SCIENCE》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115261818A (zh) * 2021-04-30 2022-11-01 香港中文大学 在二维1t′相过渡金属碲化物表面制备金纳米颗粒的方法
CN115261818B (zh) * 2021-04-30 2024-05-03 香港中文大学 在二维1t′相过渡金属碲化物表面制备金纳米颗粒的方法
CN113964219A (zh) * 2021-09-08 2022-01-21 华南师范大学 一种基于拓扑绝缘体/二碲化钼异质结的光电晶体管及其制备方法和应用
CN114182351A (zh) * 2021-12-10 2022-03-15 中国科学院苏州纳米技术与纳米仿生研究所 四方相碲化亚铜及相可控合成四方相、六方相二维碲化亚铜的方法
CN114182351B (zh) * 2021-12-10 2022-10-25 中国科学院苏州纳米技术与纳米仿生研究所 四方相碲化亚铜及其合成方法
CN114197036A (zh) * 2021-12-15 2022-03-18 华中科技大学 一种二维CuCrS2晶体材料及其制备方法
CN114807848A (zh) * 2022-04-20 2022-07-29 南京大学 一种大面积二碲化钼的pld制备方法
CN114597254A (zh) * 2022-05-09 2022-06-07 华中科技大学 一种MoTe2浮栅晶体管、ADC电路、DCA电路及方法
CN114597254B (zh) * 2022-05-09 2022-08-16 华中科技大学 一种MoTe2浮栅晶体管、ADC电路、DAC电路及方法
CN115872367A (zh) * 2022-09-09 2023-03-31 陕西科技大学 一种分层结构MoTe2/C纳米花、制备方法及其应用

Also Published As

Publication number Publication date
CN111403475B (zh) 2021-08-03

Similar Documents

Publication Publication Date Title
CN111403475B (zh) 一种二维二碲化钼垂直异质结及其制备方法和应用
CN111341839B (zh) 一种p型氮掺杂氧化镓薄膜及其制备方法
US11339499B2 (en) Method for epitaxial growth of single crystalline heterogeneous 2D materials and stacked structure
Tao et al. 730 mV implied Voc enabled by tunnel oxide passivated contact with PECVD grown and crystallized n+ polycrystalline Si
TW201030854A (en) Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
AU2017332300A1 (en) Method of manufacturing an insulation layer on silicon carbide and semiconductor device
CN210325807U (zh) 一种氧化镓基场效应晶体管
Lee et al. Anomalous growth and characterization of carbon-coated nickel silicide nanowires
CN111430228B (zh) 一种超高介电常数介质薄膜的制备方法
CN110349839B (zh) 一种p/n型碳化硅欧姆接触的制备方法
CN110323127B (zh) 一种利用peald在硅衬底上生长石墨烯的方法
US9035323B2 (en) Silicon carbide barrier diode
Morin et al. Polycrystalline silicon by glow discharge technique
WO2024007495A1 (zh) 改性隧穿氧化层及制备方法、TOPCon结构及制备方法和太阳电池
CN107093559B (zh) 一种基于Ni催化制备石墨烯电极MoS2场效应晶体管的方法
CN115763230A (zh) 一种p型氧化镓薄膜及其制备方法和应用
CN112820639B (zh) 一种改进的碳化硅mosfet器件的制备工艺
CN113871468A (zh) 一种具有叠栅结构的碳化硅mis器件及其制备方法
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
CN113097055B (zh) 一种高质量p型氧化镓纳米柱状结构薄膜及其制备方法
CN114959635B (zh) 一种硫化锡/二硫化钼混合维度范德华异质结的制备方法
CN113540208B (zh) 基于原位生长MIS结构的垂直GaN肖特基二极管及其制备方法
Gaman et al. Effect of chalcogenide elements on the electrical characteristics of GaAs MIS structures
CN115626639B (zh) 一种大面积氮化硼/石墨烯垂直异质结薄膜及其制备方法
PL219413B1 (pl) Sposób wytwarzania nanodrutów z krzemku palladu

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant