CN111403382A - 一种双向硅控整流器及其制备方法 - Google Patents

一种双向硅控整流器及其制备方法 Download PDF

Info

Publication number
CN111403382A
CN111403382A CN202010230017.1A CN202010230017A CN111403382A CN 111403382 A CN111403382 A CN 111403382A CN 202010230017 A CN202010230017 A CN 202010230017A CN 111403382 A CN111403382 A CN 111403382A
Authority
CN
China
Prior art keywords
doped region
well
distance
type
lightly doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010230017.1A
Other languages
English (en)
Inventor
朱天志
黄冠群
陈昊瑜
邵华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202010230017.1A priority Critical patent/CN111403382A/zh
Publication of CN111403382A publication Critical patent/CN111403382A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种双向硅控整流器及其制备方法，实际上是将原先单向无回滞效应硅控整流器阴极的结构全部去除，然后将两个原先单向无回滞效应硅控整流器阳极的结构用P阱左右对称地连接起来，本发明所提出的双向硅控整流器为双向器件，能同时适用于正负高压IO端口的防静电保护电路设计。另外，可通过调节所述第二距离的大小以调整所述双向硅控整流器回滞效应的触发电压，与现有技术中的无回滞效应硅控整流器相比，本发明提出的双向硅控整流器具有较高的触发电压。

Description

一种双向硅控整流器及其制备方法
技术领域
本发明涉及半导体集成电路技术领域，尤其是涉及一种双向硅控整流器及其制备方法。
背景技术
在高压集成电路防静电保护设计领域，由于无回滞效应硅控整流器多级串联应用于高压端口的防静电保护电路的设计方案具有节省版图面积的优点而广受关注。
现有技术中国专利CN108183101A公开了一种无回滞效应硅控整流器型ESD保护结构及其实现方法，请参考图1，具体包括：半导体衬底80；生成于半导体衬底的N阱60和P阱70；高浓度P型掺杂20、高浓度N型掺杂28置于N阱60上部，高浓度P型掺杂20、N阱60及P阱70构成等效PNP三极管结构，高浓度N型掺杂24、高浓度P型掺杂26置于P阱70上部，N阱60、基体80/P阱70与高浓度N型掺杂24构成等效NPN三极管结构，高浓度P型掺杂22置于N阱60与P阱70分界处上方，所述高浓度P型掺杂20、高浓度N型掺杂28间为N阱60的一部分且间距为S，高浓度N型掺杂28与高浓度P型掺杂22之间为N阱60的一部分。该申请的技术方案N阱中的N型重掺杂与左侧的P型重掺杂之间的浅沟道绝缘层去除，并将该N型重掺杂直接和硅控整流器的阳极直接相连，构成加强型的保护环，在回滞效应发生时，对空穴从阳极注入到N阱并到达N阱/P阱界面的影响程度(阻挡效率)大大提高，可以大大减小实现无回滞效应时所需的保护环的宽度，减少器件尺寸，另外该N型重掺杂同时起到N阱接出点的作用，所以可以同时去除原先位于阳极左侧的N阱接出点，进一步可以减少器件尺寸。
为了提升无回滞效应硅控整流器的触发电压以减少用于高压端防静电保护设计时的串联级数，从而进一步缩减版图面积，现有技术中还公开了以下技术方案：请参考图2，在如图1所示的无回滞效应硅控整流器结构基础上将高浓度P型掺杂22去除并将高浓度N型掺杂28替换为轻浓度N型掺杂28，以此提出了如图2所示的无回滞效应硅控整流器结构；如图2的无回滞效应硅控整流器结构触发电压最大值由N阱60及P阱70的反向击穿电压决定，这提高该无回滞效应硅控整流器的触发电压。
现有技术中提出的这两种无回滞效应硅控整流器都是一种单向器件，只适用于正高压端口的防静电保护电路设计，不适用于负高压端口的防静电保护电路设计，因为当无回滞效应硅控整流器的阳极施加负高压时，无回滞效应硅控整流器内部寄生的二极管处于正向导通状态。因此，现有技术中的这两种无回滞效应硅控整流器无法适用于负高压场景。
需要说明的是，公开于该发明背景技术部分的信息仅仅旨在加深对本发明一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种双向硅控整流器及其制备方法，用于解决现有技术中的无回滞效应硅控整流器无法适用于负高压场景的问题。
为了解决上述技术问题，本发明提出一种双向硅控整流器，包括：
半导体衬底(10)；
设置于所述半导体衬底(10)上的P阱(20)、第一N阱(30)以及第二N阱(40)，所述P阱(20)设置在所述第一N阱(30)以及所述第二N阱(40)间用于连接所述第一N阱(30)以及所述第二N阱(40)；
所述第一N阱(30)上间隔设置有第一P型重掺杂区(301)、第一N型轻掺杂区(302)，所述第一P型重掺杂区(301)远离所述第一N型轻掺杂区(302)的一侧设置有第一浅沟道隔离区(303)，其中，所述第一P型重掺杂区(301)设置在远离所述P阱(20)的位置，所述第一N型轻掺杂区(302)设置在靠近所述P阱(20)的位置，所述第一P型重掺杂区(301)与所述第一N型轻掺杂区(302)的间距为第一距离(D1)，所述第一N型轻掺杂区(302)与所述P阱(20)的间距为第二距离(D2)；
所述第二N阱(40)上间隔设置有第二P型重掺杂区(401)、第二N型轻掺杂区(402)，所述第二P型重掺杂区(401)远离所述第二N型轻掺杂区(402)的一侧设置有第二浅沟道隔离区(403)，其中，所述第二P型重掺杂区(401)设置在远离所述P阱(20)的位置，所述第二N型轻掺杂区(402)设置在靠近所述P阱(20)的位置，所述第二P型重掺杂区(401)与所述第二N型轻掺杂区(402)的间距等于所述第一距离(D1)，所述第二N型轻掺杂区(402)与所述P阱(20)的间距等于所述第二距离(D2)；
所述第一N型轻掺杂区(302)的宽度为第三距离(D3)，所述第二N型轻掺杂区(402)的宽度与所述第一N型轻掺杂区(302)的宽度相同；
所述第一P型重掺杂区(301)以及所述第一N型轻掺杂区(302)利用金属相连接后构成所述双向硅控整流器的阳极(A)，所述第二P型重掺杂区(401)以及所述第二N型轻掺杂区(402)利用金属相连接后构成所述双向硅控整流器的阴极(K)。
可选地，所述双向硅控整流器通过调节所述第二距离(D2)的大小以调整所述双向硅控整流器回滞效应的触发电压。
可选地，所述P阱(20)的宽度为第四距离(D4)，所述双向硅控整流器通过调节所述第一距离(D1)、所述第三距离(D3)以及所述第四距离(D4)的大小以选择所述双向硅控整流器是否进入无回滞模式。
可选地，所述第一距离(D1)的大小范围为0.2um～10um，所述第二距离(D2)的大小范围为0um～2um，所述第三距离(D3)的大小范围为0.4um～10um，所述第四距离(D4)的大小范围为1um～10um。
基于同一发明构思，本发明还提出一种双向硅控整流器的制备方法，包括以下步骤：
提供一半导体衬底(10)；
在所述半导体衬底(10)上设置P阱(20)、第一N阱(30)以及第二N阱(40)，所述P阱(20)设置在所述第一N阱(30)以及所述第二N阱(40)间用于连接所述第一N阱(30)以及所述第二N阱(40)；
在所述第一N阱(30)上间隔设置第一P型重掺杂区(301)、第一N型轻掺杂区(302)，所述第一P型重掺杂区(301)远离所述第一N型轻掺杂区(302)的一侧设置有第一浅沟道隔离区(303)，其中，所述第一P型重掺杂区(301)设置在远离所述P阱(20)的位置，所述第一N型轻掺杂区(302)设置在靠近所述P阱(20)的位置，所述第一P型重掺杂区(301)与所述第一N型轻掺杂区(302)的间距为第一距离(D1)，所述第一N型轻掺杂区(302)与所述P阱(20)的间距为第二距离(D2)；
在所述第二N阱(40)上间隔设置第二P型重掺杂区(401)、第二N型轻掺杂区(402)，所述第二P型重掺杂区(401)远离所述第二N型轻掺杂区(402)的一侧设置有第二浅沟道隔离区(403)，其中，所述第二P型重掺杂区(401)设置在远离所述P阱(20)的位置，所述第二N型轻掺杂区(402)设置在靠近所述P阱(20)的位置，所述第二P型重掺杂区(401)与所述第二N型轻掺杂区(402)的间距等于所述第一距离(D1)，所述第二N型轻掺杂区(402)与所述P阱(20)的间距等于所述第二距离(D2)，其中，所述第一N型轻掺杂区(302)的宽度为第三距离(D3)，所述第二N型轻掺杂区(402)的宽度与所述第一N型轻掺杂区(302)的宽度相同；
在所述第一P型重掺杂区(301)以及所述第一N型轻掺杂区(302)利用金属相连接后构成所述双向硅控整流器的阳极(A)，所述第二P型重掺杂区(401)以及所述第二N型轻掺杂区(402)利用金属相连接后构成所述双向硅控整流器的阴极(K)。
可选地，还包括以下步骤：
通过调节所述第二距离(D2)的大小以调整所述双向硅控整流器回滞效应的触发电压。
可选地，还包括以下步骤：
所述P阱(20)的宽度为第四距离(D4)；
通过调节所述第一距离(D1)、所述第三距离(D3)以及所述第四距离(D4)的大小以选择所述双向硅控整流器是否进入无回滞模式。
可选地，所述第一距离(D1)的大小范围为0.2um～10um，所述第二距离(D2)的大小范围为0um～2um，所述第三距离(D3)的大小范围为0.4um～10um，所述第四距离(D4)的大小范围为1um～10um。
与现有技术相比，本发明提出的技术方案具有以下有益效果：
本发明提出的一种双向硅控整流器及其制备方法，实际上是将现有技术中单向无回滞效应硅控整流器阴极的结构全部去除，并将阳极的N型重掺杂区替换为N型轻掺杂区，然后将两个原先单向无回滞效应硅控整流器阳极的结构用P阱左右对称地连接起来，本发明所提出的双向硅控整流器为双向器件，能同时适用于正负高压IO端口的防静电保护电路设计。
另外，可通过调节所述第二距离的大小以调整所述双向硅控整流器回滞效应的触发电压，与现有技术中的无回滞效应硅控整流器相比，本发明提出的双向硅控整流器具有较高的触发电压。
附图说明
图1为现有技术中提出的一种无回滞效应硅控整流器结构示意图；
图2为现有技术中提出的另一种无回滞效应硅控整流器结构示意图；
图3为本发明一实施例提供的一种双向硅控整流器结构示意图；
图4为本发明另一实施例提供的一种双向硅控整流器的制备方法流程示意图；
图5为本发明实施例提供的用于实施本发明技术方案的应用场景示意图；
其中，图3中：10-半导体衬底，20-P阱，30-第一N阱，301-第一P型重掺杂区，302-第一N型轻掺杂区，303-第一浅沟道隔离区，40-第二N阱，401-第二P型重掺杂区，402-第二N型轻掺杂区，403第二浅沟道隔离区，D1-第一距离，D2-第二距离，D3-第三距离，D4-第四距离，A-阳极，K-阴极。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在本发明的描述中，需要理解的是，术语“中心”、“上”、“下”、“左”、“右”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
请参考图3，本发明实施例提出一种双向硅控整流器，包括：
半导体衬底10，设置于所述半导体衬底10上的P阱(P-Well)20、第一N阱(N-Well)30以及第二N阱(N-Well)40，所述P阱(P-Well)20设置在所述第一N阱(N-Well)30以及所述第二N阱(N-Well)40间用于连接所述第一N阱(N-Well)30以及所述第二N阱(N-Well)40。所述第一N阱(N-Well)30上间隔设置有第一P型重掺杂区(P+)301、第一N型轻掺杂区(NLDD)302，所述第一P型重掺杂区(P+)301远离所述第一N型轻掺杂区(NLDD)302的一侧设置有第一浅沟道隔离区303，其中，所述第一P型重掺杂区(P+)301设置在远离所述P阱(P-Well)20的位置，所述第一N型轻掺杂区(NLDD)302设置在靠近所述P阱(P-Well)20的位置，所述第一P型重掺杂区(P+)301与所述第一N型轻掺杂区(NLDD)302的间距为第一距离D1，所述第一N型轻掺杂区(NLDD)302与所述P阱(P-Well)20的间距为第二距离D2。所述第二N阱(N-Well)40上间隔设置有第二P型重掺杂区(P+)401、第二N型轻掺杂区(NLDD)402，所述第二P型重掺杂区(P+)401远离所述第二N型轻掺杂区(NLDD)402的一侧设置有第二浅沟道隔离区403，其中，所述第二P型重掺杂区(P+)401设置在远离所述P阱(P-Well)20的位置，所述第二N型轻掺杂区(NLDD)402设置在靠近所述P阱(P-Well)20的位置，所述第二P型重掺杂区(P+)401与所述第二N型轻掺杂区(NLDD)402的间距等于所述第一距离D1，所述第二N型轻掺杂区(NLDD)402与所述P阱(P-Well)20的间距等于所述第二距离D2。
所述第一N型轻掺杂区(NLDD)302的宽度为第三距离D3，所述第二N型轻掺杂区(NLDD)402的宽度与所述第一N型轻掺杂区(NLDD)302的宽度相同。所述第一P型重掺杂区(P+)301以及所述第一N型轻掺杂区(NLDD)302利用金属相连接后构成所述双向硅控整流器的阳极A，所述第二P型重掺杂区(P+)401以及所述第二N型轻掺杂区(NLDD)402利用金属相连接后构成所述双向硅控整流器的阴极K。
对比图2和图3不难看出本发明实施例提出的技术方案实际上是将现有技术中单向无回滞效应硅控整流器阴极K的结构全部去除，然后将两个原先单向无回滞效应硅控整流器阳极A的结构用P阱(P-Well)20左右对称地连接起来。通过上述描述以及参考图3可以看出，本发明实施例提供的双向硅控整流器的结构沿所述P阱(P-Well)20对称。本发明实施例所提出的双向硅控整流器为双向器件，能同时适用于正负高压IO端口的防静电保护电路设计。
进一步地，本发明实施例提供的所述双向硅控整流器可通过调节所述第一N型轻掺杂区(NLDD)302与所述P阱(P-Well)20的间距以及所述第二N型轻掺杂区(NLDD)402与所述P阱(P-Well)20的间距(也即所述第二距离D2)的大小在一定范围内以调整所述双向硅控整流器回滞效应的触发电压。与现有技术中的无回滞效应硅控整流器相比，本发明提出的双向硅控整流器具有较高的触发电压。
更进一步地，所述P阱(P-Well)20的宽度为第四距离D4，所述双向硅控整流器通过调节所述第一P型重掺杂区(P+)301与所述第一N型轻掺杂区(NLDD)302的间距以及所述第二P型重掺杂区(P+)401与所述第二N型轻掺杂区(NLDD)402的间距(也即所述第一距离D1)、所述第一N型轻掺杂区(NLDD)302的宽度以及所述第二N型轻掺杂区(NLDD)402的宽度(也即所述第三距离D3)以及所述第四距离D4的大小以选择所述双向硅控整流器是否进入无回滞模式。
需要注意的是，在本发明实施例中对于所述第一距离(D1)、所述第二距离(D2)、所述第三距离(D3)以及所述第四距离(D4)提出以下范围限制：所述第一距离(D1)的大小范围为0.2um～10um，所述第二距离(D2)的大小范围为0um～2um，所述第三距离(D3)的大小范围为0.4um～10um，所述第四距离(D4)的大小范围为1um～10um。本领域技术人员应当理解的是，所述第一距离(D1)、所述第二距离(D2)、所述第三距离(D3)以及所述第四距离(D4)的大小并不局限于本发明实施例提出的范围，还可以选择其它范围，但是本发明提出的以上范围限制，可作为本发明的优选实施例来实施。
基于同一发明构思，本发明另一实施例还提出一种双向硅控整流器的制备方法，请参考图4，包括以下步骤：
S1：提供一半导体衬底10；
S2：在所述半导体衬底10上设置P阱(P-Well)20、第一N阱(N-Well)30以及第二N阱(N-Well)40，所述P阱(P-Well)20设置在所述第一N阱(N-Well)30以及所述第二N阱(N-Well)40间用于连接所述第一N阱(N-Well)30以及所述第二N阱(N-Well)40；
S3：在所述第一N阱(N-Well)30上间隔设置第一P型重掺杂区(P+)301、第一N型轻掺杂区(NLDD)302，所述第一P型重掺杂区(P+)301远离所述第一N型轻掺杂区(NLDD)302的一侧设置有第一浅沟道隔离区303，其中，所述第一P型重掺杂区(P+)301设置在远离所述P阱(P-Well)20的位置，所述第一N型轻掺杂区(NLDD)302设置在靠近所述P阱(P-Well)20的位置，所述第一P型重掺杂区(P+)301与所述第一N型轻掺杂区(NLDD)302的间距为第一距离D1，所述第一N型轻掺杂区(NLDD)302与所述P阱(P-Well)20的间距为第二距离D2；
S4：在所述第二N阱(N-Well)40上间隔设置第二P型重掺杂区(P+)401、第二N型轻掺杂区(NLDD)402，所述第二P型重掺杂区(P+)401远离所述第二N型轻掺杂区(NLDD)402的一侧设置有第二浅沟道隔离区403，其中，所述第二P型重掺杂区(P+)401设置在远离所述P阱(P-Well)20的位置，所述第二N型轻掺杂区设置在靠近所述P阱(P-Well)20的位置，所述第二P型重掺杂区(P+)401与所述第二N型轻掺杂区(NLDD)402的间距等于所述第一距离D1，所述第二N型轻掺杂区(NLDD)402与所述P阱(P-Well)20的间距等于所述第二距离D2，其中，所述第一N型轻掺杂区(NLDD)302的宽度为第三距离D3，所述第二N型轻掺杂区(NLDD)402的宽度与所述第一N型轻掺杂区(NLDD)302的宽度相同；
S5：在所述第一P型重掺杂区(P+)301以及所述第一N型轻掺杂区(NLDD)302利用金属相连接后构成所述双向硅控整流器的阳极A，所述第二P型重掺杂区(P+)401以及所述第二N型轻掺杂区(NLDD)402利用金属相连接后构成所述双向硅控整流器的阴极K。
可选地，还包括以下步骤：
通过调节所述第二距离D2的大小以调整所述双向硅控整流器回滞效应的触发电压。
可选地，还包括以下步骤：
所述P阱(P-Well)20的宽度为第四距离D4；
通过调节所述第一距离D1、所述第三距离D3以及所述第四距离D4的大小以选择所述双向硅控整流器是否进入无回滞模式。
请参考图5，可以将本发明实施例提供的双向硅控整流器应用到ESD(Electro-Static discharge)保护电路中的输入输出端的保护电路中以及电源对地的保护电路中，以此来提升芯片整体的ESD防护能力。
综上所述，本发明提出的一种双向硅控整流器及其制备方法，实际上是将原先单向无回滞效应硅控整流器阴极的结构全部去除，并将阳极的N型重掺杂区替换为N型轻掺杂区，然后将两个原先单向无回滞效应硅控整流器阳极的结构用P阱左右对称地连接起来，本发明所提出的双向硅控整流器为双向器件，能同时适用于正负高压IO端口的防静电保护电路设计。
另外，可通过调节所述第二距离的大小以调整所述双向硅控整流器回滞效应的触发电压，与现有技术中的无回滞效应硅控整流器相比，本发明提出的双向硅控整流器具有较高的触发电压。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”或“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (8)

1.一种双向硅控整流器，其特征在于，包括：
半导体衬底(10)；
设置于所述半导体衬底(10)上的P阱(20)、第一N阱(30)以及第二N阱(40)，所述P阱(20)设置在所述第一N阱(30)以及所述第二N阱(40)间用于连接所述第一N阱(30)以及所述第二N阱(40)；
所述第一N阱(30)上间隔设置有第一P型重掺杂区(301)、第一N型轻掺杂区(302)，所述第一P型重掺杂区(301)远离所述第一N型轻掺杂区(302)的一侧设置有第一浅沟道隔离区(303)，其中，所述第一P型重掺杂区(301)设置在远离所述P阱(20)的位置，所述第一N型轻掺杂区(302)设置在靠近所述P阱(20)的位置，所述第一P型重掺杂区(301)与所述第一N型轻掺杂区(302)的间距为第一距离(D1)，所述第一N型轻掺杂区(302)与所述P阱(20)的间距为第二距离(D2)；
所述第二N阱(40)上间隔设置有第二P型重掺杂区(401)、第二N型轻掺杂区(402)，所述第二P型重掺杂区(401)远离所述第二N型轻掺杂区(402)的一侧设置有第二浅沟道隔离区(403)，其中，所述第二P型重掺杂区(401)设置在远离所述P阱(20)的位置，所述第二N型轻掺杂区(402)设置在靠近所述P阱(20)的位置，所述第二P型重掺杂区(401)与所述第二N型轻掺杂区(402)的间距等于所述第一距离(D1)，所述第二N型轻掺杂区(402)与所述P阱(20)的间距等于所述第二距离(D2)；
所述第一N型轻掺杂区(302)的宽度为第三距离(D3)，所述第二N型轻掺杂区(402)的宽度与所述第一N型轻掺杂区(302)的宽度相同；
所述第一P型重掺杂区(301)以及所述第一N型轻掺杂区(302)利用金属相连接后构成所述双向硅控整流器的阳极(A)，所述第二P型重掺杂区(401)以及所述第二N型轻掺杂区(402)利用金属相连接后构成所述双向硅控整流器的阴极(K)。
2.如权利要求1所述的一种双向硅控整流器，其特征在于，所述双向硅控整流器通过调节所述第二距离(D2)的大小以调整所述双向硅控整流器回滞效应的触发电压。
3.如权利要求1所述的一种双向硅控整流器，其特征在于，所述P阱(20)的宽度为第四距离(D4)，所述双向硅控整流器通过调节所述第一距离(D1)、所述第三距离(D3)以及所述第四距离(D4)的大小以选择所述双向硅控整流器是否进入无回滞模式。
4.如权利要求3所述的一种双向硅控整流器，其特征在于，所述第一距离(D1)的大小范围为0.2um～10um，所述第二距离(D2)的大小范围为0um～2um，所述第三距离(D3)的大小范围为0.4um～10um，所述第四距离(D4)的大小范围为1um～10um。
5.一种双向硅控整流器的制备方法，其特征在于，包括以下步骤：
提供一半导体衬底(10)；
在所述半导体衬底(10)上设置P阱(20)、第一N阱(30)以及第二N阱(40)，所述P阱(20)设置在所述第一N阱(30)以及所述第二N阱(40)间用于连接所述第一N阱(30)以及所述第二N阱(40)；
在所述第一N阱(30)上间隔设置第一P型重掺杂区(301)、第一N型轻掺杂区(302)，所述第一P型重掺杂区(301)远离所述第一N型轻掺杂区(302)的一侧设置有第一浅沟道隔离区(303)，其中，所述第一P型重掺杂区(301)设置在远离所述P阱(20)的位置，所述第一N型轻掺杂区(302)设置在靠近所述P阱(20)的位置，所述第一P型重掺杂区(301)与所述第一N型轻掺杂区(302)的间距为第一距离(D1)，所述第一N型轻掺杂区(302)与所述P阱(20)的间距为第二距离(D2)；
在所述第二N阱(40)上间隔设置第二P型重掺杂区(401)、第二N型轻掺杂区(402)，所述第二P型重掺杂区(401)远离所述第二N型轻掺杂区(402)的一侧设置有第二浅沟道隔离区(403)，其中，所述第二P型重掺杂区(401)设置在远离所述P阱(20)的位置，所述第二N型轻掺杂区(402)设置在靠近所述P阱(20)的位置，所述第二P型重掺杂区(401)与所述第二N型轻掺杂区(402)的间距等于所述第一距离(D1)，所述第二N型轻掺杂区(402)与所述P阱(20)的间距等于所述第二距离(D2)，其中，所述第一N型轻掺杂区(302)的宽度为第三距离(D3)，所述第二N型轻掺杂区(402)的宽度与所述第一N型轻掺杂区(302)的宽度相同；
在所述第一P型重掺杂区(301)以及所述第一N型轻掺杂区(302)利用金属相连接后构成所述双向硅控整流器的阳极(A)，所述第二P型重掺杂区(401)以及所述第二N型轻掺杂区(402)利用金属相连接后构成所述双向硅控整流器的阴极(K)。
6.如权利要求4所述的一种双向硅控整流器的制备方法，其特征在于，还包括以下步骤：
通过调节所述第二距离(D2)的大小以调整所述双向硅控整流器回滞效应的触发电压。
7.如权利要求4所述的一种双向硅控整流器的制备方法，其特征在于，还包括以下步骤：
所述P阱(20)的宽度为第四距离(D4)；
通过调节所述第一距离(D1)、所述第三距离(D3)以及所述第四距离(D4)的大小以选择所述双向硅控整流器是否进入无回滞模式。
8.如权利要求7所述的一种双向硅控整流器的制备方法，其特征在于，所述第一距离(D1)的大小范围为0.2um～10um，所述第二距离(D2)的大小范围为0um～2um，所述第三距离(D3)的大小范围为0.4um～10um，所述第四距离(D4)的大小范围为1um～10um。
CN202010230017.1A 2020-03-27 2020-03-27 一种双向硅控整流器及其制备方法 Pending CN111403382A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010230017.1A CN111403382A (zh) 2020-03-27 2020-03-27 一种双向硅控整流器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010230017.1A CN111403382A (zh) 2020-03-27 2020-03-27 一种双向硅控整流器及其制备方法

Publications (1)

Publication Number Publication Date
CN111403382A true CN111403382A (zh) 2020-07-10

Family

ID=71413630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010230017.1A Pending CN111403382A (zh) 2020-03-27 2020-03-27 一种双向硅控整流器及其制备方法

Country Status (1)

Country Link
CN (1) CN111403382A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370409A (zh) * 2020-04-28 2020-07-03 上海华力微电子有限公司 一种硅控整流器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183101A (zh) * 2017-12-28 2018-06-19 上海华力微电子有限公司 无回滞效应硅控整流器型esd保护结构及其实现方法
CN109273532A (zh) * 2018-09-12 2019-01-25 上海华力微电子有限公司 应用于高压电路防静电保护的无回滞效应硅控整流器
CN110690270A (zh) * 2019-10-12 2020-01-14 上海华力微电子有限公司 一种内嵌硅控整流器的pmos器件及其实现方法
CN110867487A (zh) * 2019-11-28 2020-03-06 上海华力微电子有限公司 硅控整流器及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183101A (zh) * 2017-12-28 2018-06-19 上海华力微电子有限公司 无回滞效应硅控整流器型esd保护结构及其实现方法
CN109273532A (zh) * 2018-09-12 2019-01-25 上海华力微电子有限公司 应用于高压电路防静电保护的无回滞效应硅控整流器
CN110690270A (zh) * 2019-10-12 2020-01-14 上海华力微电子有限公司 一种内嵌硅控整流器的pmos器件及其实现方法
CN110867487A (zh) * 2019-11-28 2020-03-06 上海华力微电子有限公司 硅控整流器及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370409A (zh) * 2020-04-28 2020-07-03 上海华力微电子有限公司 一种硅控整流器及其制造方法
CN111370409B (zh) * 2020-04-28 2023-11-03 上海华力微电子有限公司 一种硅控整流器及其制造方法

Similar Documents

Publication Publication Date Title
TWI405323B (zh) 使用溝槽隔離之無閉鎖垂直暫態電壓抑制二極體陣列結構及其製造方法
CN110649016B (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
US20200335494A1 (en) Protection Devices with Trigger Devices and Methods of Formation Thereof
CN101930974B (zh) 用于配置超低电压瞬态电压抑制器的底部源极n型金属氧化物半导体触发的齐纳箝位
US8823128B2 (en) Semiconductor structure and circuit with embedded Schottky diode
KR20090085601A (ko) 바이폴라 트랜지스터 베이스 스내치를 사용한 대칭 블로킹 과도전압 억제기
CN108336085B (zh) 一种栅极嵌入小岛式可控硅静电防护器件
US9041054B2 (en) High holding voltage electrostatic discharge protection device
CN111668209B (zh) 一种低漏电的用于低压esd防护的可控硅整流器
CN112216690A (zh) 具有低寄生电容的静电放电保护结构及其静电放电保护电路
KR101489328B1 (ko) 높은 홀딩 전압을 갖는 스택형 실리콘 제어 정류기를구비한 정전기 방전 보호소자
CN111403382A (zh) 一种双向硅控整流器及其制备方法
CN110246837B (zh) 一种双二极管esd保护电路
CN111403383A (zh) 一种双向硅控整流器及其制备方法
Wang et al. Optimization of deep well gate-controlled dual direction SCR device for ESD protection in 0.5 μm CMOS process
CN111244090B (zh) 一种双向硅控整流器及其制备方法
CN114068525A (zh) 一种双向硅控整流器
CN211265471U (zh) 一种双向可控硅静电防护器件
CN112071835A (zh) 一种栅约束硅控整流器及其实现方法
CN112071836A (zh) 一种栅约束硅控整流器及其实现方法
CN111799256A (zh) 提升高压集成电路防负电流闩锁能力的保护环及实现方法
CN217562565U (zh) 一种双向硅控整流器
JPH11251533A (ja) 半導体集積回路装置及びその製造方法
CN112510664B (zh) 基于二极管的esd保护结构设计、制备方法及保护电路
CN220065697U (zh) 一种瞬态抑制二极管芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination