CN109273532A - 应用于高压电路防静电保护的无回滞效应硅控整流器 - Google Patents

应用于高压电路防静电保护的无回滞效应硅控整流器 Download PDF

Info

Publication number
CN109273532A
CN109273532A CN201811064488.9A CN201811064488A CN109273532A CN 109273532 A CN109273532 A CN 109273532A CN 201811064488 A CN201811064488 A CN 201811064488A CN 109273532 A CN109273532 A CN 109273532A
Authority
CN
China
Prior art keywords
doped region
heavily doped
type heavily
echo effect
tension circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811064488.9A
Other languages
English (en)
Other versions
CN109273532B (zh
Inventor
朱天志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201811064488.9A priority Critical patent/CN109273532B/zh
Publication of CN109273532A publication Critical patent/CN109273532A/zh
Application granted granted Critical
Publication of CN109273532B publication Critical patent/CN109273532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种应用于高压电路防静电保护的无回滞效应硅控整流器，包括：硅基衬底；N阱和P阱，设置在硅基衬底上，并在界面处设置P型重掺杂区；第一P型重掺杂区与第一N型重掺杂区，间隔设置在N阱上，且第一P型重掺杂区与第一N型重掺杂区之间为未设置浅沟槽隔离的有源区；第二P型重掺杂区与第二N型重掺杂区，间隔设置在P阱上，并在之间设置第一浅沟槽隔离；第二浅沟槽隔离，设置在第一N型重掺杂区与P型重掺杂区之间；第三浅沟槽隔离，设置在第二N型重掺杂区与P型重掺杂区之间；阳极，与第一P型重掺杂区和第一N型重掺杂区电连接；阴极，与第二P型重掺杂区与第二N型重掺杂区电连接。本发明在满足无回滞效应的功能下，实现器件版面结构之小型化，值得业界推广应用。

Description

应用于高压电路防静电保护的无回滞效应硅控整流器
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种应用于高压电路防静电保护的无回滞效应硅控整流器。
背景技术
高压电路的防静电保护设计一直是一个技术难题，这是因为构成高压电路的核心：高压器件(例如LDMOS)本身不像普通的低压器件一样应用于防静电保护设计，因为高压器件的回滞效应曲线所表现出来的特性很差。
请参阅图4，图4所示为常规高压器件LDMOS回滞效应曲线。从图4可知，(1)触发电压(Vt1)很高。(2)维持电压(Vh)过低，往往远远低于高压电路的工作电压，高压电路正常工作时容易导致闩锁效应。(3)二次击穿电流(热击穿电流，It2)过低，这是因为LDMOS在泄放ESD电流时因为器件结构特性发生局部电流拥堵(Localized Current Crowding)所致。
因而工业界在解决高压电路防静电保护设计的时候，往往采用以下两种思路来实现：(1)对用于防静电保护模块的高压器件结构进行调整，优化其回滞效应曲线，使之应用于防静电保护设计。但是，往往因为高压器件本身之结构特性的原因实践起来比较困难。(2)用一定数量的低压防静电保护器件串联起来构成能承受高压的防静电保护电路。因为低压防静电保护器件的特性相对容易调整和控制，所以工业界特别是集成电路设计公司往往积极开发采用一定数量的低压防静电保护器件串联来实现高压电路防静电保护的方法。
因为高压电路防静电保护设计窗口的需要，这就对低压防静电保护器件的回滞效应特性有一定的要求，往往要求其回滞效应窗口越小越好，最好没有回滞效应，也就是回滞效应的维持电压和触发电压基本保持一致。
低压PMOS器件是一种常见的无回滞效应静电防护器件，因为其发生回滞效应时的寄生PNP三极管电流增益比较小。但是，低压PMOS器件之回滞效应的二次击穿电流(It2)比较小。所以寻求一种既没有回滞效应又具有较高二次击穿电流的防静电保护器件已成为本领域技术人员亟待解决的问题之一。业界常见的硅控整流器(SCR,Silicon ControlledRectifier)本身具有较大的二次击穿电流，但是往往具有强回滞效应，其维持电压往往远低于触发电压，所以开发设计一种维持电压接近或等于触发电压的无回滞效应硅控整流器成为静电防护领域研究的一个课题。
请参阅图5、图6，图5所示为现有无回滞效应硅控整流器的结构示意图。图6所示为现有无回滞效应硅控整流器回滞效应曲线与D2关系图。所述现有无回滞效应硅控整流器的实验数据表明，当N型重掺杂区(28)和P型重掺杂区(22)的尺寸(D2)达到一定程度时，所述硅控整流器表现出无回滞效应的特性。如图6所示，现有无回滞效应硅控整流器非常适合多级串联起来用于高压电路防静电保护设计的需要。但是，所述现有无回滞效应硅控整流器的缺点是器件尺寸较大，尤其是在需要几级串联的时候，版图面积较大。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种应用于高压电路防静电保护的无回滞效应硅控整流器。
发明内容
本发明是针对现有技术中，传统的无回滞效应硅控整流器尺寸较大，尤其是在需要几级串联的时候，版图面积过大，不可接受等缺陷提供一种应用于高压电路防静电保护的无回滞效应硅控整流器。
为实现本发明之目的，本发明提供一种应用于高压电路防静电保护的无回滞效应硅控整流器，所述应用于高压电路防静电保护的无回滞效应硅控整流器，包括：硅基衬底，用于设置各功能器件；N阱和P阱，分别设置在所述硅基衬底上，并在所述N阱和所述P阱之界面处设置P型重掺杂区；第一P型重掺杂区与第一N型重掺杂区，间隔设置在所述N阱上，且所述第一P型重掺杂区与所述第一N型重掺杂区之间为未设置浅沟槽隔离的有源区；第二P型重掺杂区与第二N型重掺杂区，间隔设置在所述P阱上，并在所述第二P型重掺杂区与所述第二N型重掺杂区之间设置第一浅沟槽隔离；第二浅沟槽隔离，设置在所述第一N型重掺杂区与所述P型重掺杂区之间；第三浅沟槽隔离，设置在所述第二N型重掺杂区与所述P型重掺杂区之间；阳极，与所述第一P型重掺杂区和所述第一N型重掺杂区电连接；阴极，与所述第二P型重掺杂区与所述第二N型重掺杂区电连接。
可选地，所述应用于高压电路防静电保护的无回滞效应硅控整流器无单一作为N阱之接触点的N型重掺杂区。
可选地，所述第一N型重掺杂区和所述阳极直接电连接，兼具器件中N阱之接触点。
可选地，所述适用于高压电路防静电保护的无回滞效应硅控整流器通过调节所述第一N型重掺杂区之尺寸大小，以及所述第一P型重掺杂区与所述第一N型重掺杂区之间的距离来调节维持电压，以实现无回滞效应特性。
可选地，作为保护环用的第一N型重掺杂区的宽度范围值为0.1～4μm。
可选地，所述第一P型重掺杂区与所述第一N型重掺杂区之间为未设置浅沟槽隔离的有源区，且所述有源区的宽度范围值为0.1～4μm。
可选地，所述适用于高压电路防静电保护的无回滞效应硅控整流器通过调节第一N型重掺杂区与P型重掺杂区之间的第二浅沟槽隔离之尺寸大小，以调节回滞效应时的触发电压。
可选地，作为保护环用的第一N型重掺杂区与P型重掺杂区之间的第二浅沟槽隔离的宽度范围值为0.1～2μm。
可选地，所述回滞效应的维持电压接近或者等于触发电压。
可选地，所述适用于高压电路防静电保护的无回滞效应硅控整流器之构成反向P-i-N二极管的第一N型重掺杂区与P型重掺杂区之间插入第二浅沟槽隔离。
可选地，所述适用于高压电路防静电保护的无回滞效应硅控整流器应用于ESD保护电路中的输入输出端的保护电路和电源对地的保护电路。
综上所述，本发明通过减少单一作为N阱接触点的N型重掺杂区，并通过调节所述第一N型重掺杂区之尺寸大小，以及所述第一P型重掺杂区与所述第一N型重掺杂区之间的距离来调节维持电压，以实现无回滞效应特性，通过调节所述应用于高压电路防静电保护的无回滞效应硅控整流器之第一N型重掺杂区与P型重掺杂区之间的第二浅沟槽隔离之尺寸大小，以调节回滞效应时的触发电压(Vt1)，以及通过在反向构成P-i-N二极管的第一N型重掺杂区与P型重掺杂区之间插入所述第二浅沟槽隔离，可在一定程度上降低本发明所述应用于高压电路防静电保护的无回滞效应硅控整流器在正常工作时的漏电流，在满足无回滞效应的功能下，实现器件版面结构之小型化，值得业界推广应用。
附图说明
图1所示为本发明应用于高压电路防静电保护的无回滞效应硅控整流器之结构示意图；
图2所示为本发明应用于高压电路防静电保护的无回滞效应硅控整流器之TLP曲线；
图3所示为本发明应用于高压电路防静电保护的无回滞效应硅控整流器之实际应用电路框架图；
图4所示为高压器件LDMOS回滞效应曲线；
图5所示为现有无回滞效应硅控整流器的结构示意图；
图6所示为现有无回滞效应硅控整流器回滞效应曲线与D2关系图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
高压电路的防静电保护设计一直是一个技术难题，这是因为构成高压电路的核心：高压器件(例如LDMOS)本身不像普通的低压器件一样应用于防静电保护设计，因为高压器件的回滞效应曲线所表现出来的特性很差。
请参阅图4，图4所示为常规高压器件LDMOS回滞效应曲线。从图4可知，(1)触发电压(Vt1)很高。(2)维持电压(Vh)过低，往往远远低于高压电路的工作电压，高压电路正常工作时容易导致闩锁效应。(3)二次击穿电流(热击穿电流，It2)过低，这是因为LDMOS在泄放ESD电流时因为器件结构特性发生局部电流拥堵(Localized Current Crowding)所致。
因而工业界在解决高压电路防静电保护设计的时候，往往采用以下两种思路来实现：(1)对用于防静电保护模块的高压器件结构进行调整，优化其回滞效应曲线，使之应用于防静电保护设计。但是，往往因为高压器件本身之结构特性的原因实践起来比较困难。(2)用一定数量的低压防静电保护器件串联起来构成能承受高压的防静电保护电路。因为低压防静电保护器件的特性相对容易调整和控制，所以工业界特别是集成电路设计公司往往积极开发采用一定数量的低压防静电保护器件串联来实现高压电路防静电保护的方法。
因为高压电路防静电保护设计窗口的需要，这就对低压防静电保护器件的回滞效应特性有一定的要求，往往要求其回滞效应窗口越小越好，最好没有回滞效应，也就是回滞效应的维持电压和触发电压基本保持一致。
低压PMOS器件是一种常见的无回滞效应静电防护器件，因为其发生回滞效应时的寄生PNP三极管电流增益比较小。但是，低压PMOS器件之回滞效应的二次击穿电流(It2)比较小。所以寻求一种既没有回滞效应又具有较高二次击穿电流的防静电保护器件已成为本领域技术人员亟待解决的问题之一。业界常见的硅控整流器(SCR,Silicon ControlledRectifier)本身具有较大的二次击穿电流，但是往往具有强回滞效应，其维持电压往往远低于触发电压，所以开发设计一种维持电压接近或等于触发电压的无回滞效应硅控整流器成为静电防护领域研究的一个课题。
请参阅图5、图6，图5所示为现有无回滞效应硅控整流器的结构示意图。图6所示为现有无回滞效应硅控整流器回滞效应曲线与D2关系图。所述现有无回滞效应硅控整流器的实验数据表明，当N型重掺杂区(28)和P型重掺杂区(22)的尺寸(D2)达到一定程度时，所述硅控整流器表现出无回滞效应的特性。如图6所示，现有无回滞效应硅控整流器非常适合多级串联起来用于高压电路防静电保护设计的需要。但是，所述现有无回滞效应硅控整流器的缺点是器件尺寸较大，尤其是在需要几级串联的时候，版图面积较大。
请参阅图1，图1所示为本发明应用于高压电路防静电保护的无回滞效应硅控整流器之结构示意图。所述应用于高压电路防静电保护的无回滞效应硅控整流器1，包括：
硅基衬底11，所述硅基衬底11上用于设置各功能器件；
N阱12和P阱13，所述N阱12和所述P阱13分别设置在所述硅基衬底11上，并在所述N阱12和所述P阱13之界面处设置P型重掺杂区10；
第一P型重掺杂区121与第一N型重掺杂区122，所述第一P型重掺杂区121与所述第一N型重掺杂区122间隔设置在所述N阱12上，且所述第一P型重掺杂区121与所述第一N型重掺杂区122之间为未设置浅沟槽隔离的有源区(Active Area)；
第二P型重掺杂区123与第二N型重掺杂区124，所述第二P型重掺杂区123与所述第二N型重掺杂区124间隔设置在所述P阱13上，并在所述第二P型重掺杂区123与所述第二N型重掺杂区124之间设置第一浅沟槽隔离125；
第二浅沟槽隔离126，所述第二浅沟槽隔离126设置在所述第一N型重掺杂区122与所述P型重掺杂区10之间；
第三浅沟槽隔离127，所述第三浅沟槽隔离127设置在所述第二N型重掺杂区124与所述P型重掺杂区10之间；
阳极14，所述阳极14与所述第一P型重掺杂区121和所述第一N型重掺杂区122电连接；
阴极15，所述阴极15与所述第二P型重掺杂区123与所述第二N型重掺杂区124电连接。
明显地，本发明所述应用于高压电路防静电保护的无回滞效应硅控整流器1无单一作为N阱12接触点的N型重掺杂区。
本发明所述应用于高压电路防静电保护的无回滞效应硅控整流器1将N阱12中第一P型重掺杂区121和第一N型重掺杂区122直接电连接至阳极(Anode)14，所述第一N型重掺杂区122因为直接和阳极14电连接，故在发生回滞效应时具有高正电压，所以能起到加强型的保护环(Guard Ring)作用，相较于现有的悬浮结构，第一N型重掺杂区122上所具有的高电压所产生的电场会排斥从第一P型重掺杂区121注入到N阱12并流经第一N型重掺杂区122的空穴，另外，作为保护环用的第一N型重掺杂区122与第一P型重掺杂区121之间为未设置浅沟槽隔离的有源区(Active Area)，因此作为保护环用的第一N型重掺杂区122上所具有的高电压所产生的电场对从第一P型重掺杂区121注入到N阱12并流经第一N型重掺杂区122的空穴的排斥作用更强，所以可以大大降低所述应用于高压电路防静电保护的无回滞效应硅控整流器1中寄生的PNP三极管的空穴从第一P型重掺杂区121注入到N阱12中，并到达所述N阱12和所述P阱13之界面的效率，从而进一步降低所述寄生的PNP三极管的电流增益，亦即所述保护环(Guard Ring)的效率更高。所以相对于现有的无回滞效应硅控整流器结构，所述作为保护环用的第一N型重掺杂区122和所述P型重掺杂区10之尺寸均可设计的更小。
另一方面，所述第一N型重掺杂区122和所述阳极14直接电连接，兼具器件中N阱12之接触点的作用，所以本发明所述应用于高压电路防静电保护的无回滞效应硅控整流器1无单一作为N阱12接触点的N型重掺杂区，故而可进一步缩减器件尺寸，节省版图面积。
作为本领域技术人员，容易理解地，本发明所述应用于高压电路防静电保护的无回滞效应硅控整流器1可以通过调节所述第一N型重掺杂区122之尺寸大小，以及所述第一P型重掺杂区121与所述第一N型重掺杂区122之间的距离来调节维持电压，以实现无回滞效应特性。作为具体实施方式，优选地，所述作为保护环用的第一N型重掺杂区122的宽度范围值为0.1～4μm。
同时，亦可通过调节所述应用于高压电路防静电保护的无回滞效应硅控整流器1之第一N型重掺杂区122与P型重掺杂区10之间的第二浅沟槽隔离126之尺寸大小，以调节回滞效应时的触发电压(Vt1)。作为具体实施方式，优选地，作为保护环用的第一N型重掺杂区122与P型重掺杂区10之间的第二浅沟槽隔离126的宽度范围值为0.1～2μm。所述第一P型重掺杂区121与所述第一N型重掺杂区122之间为未设置浅沟槽隔离的有源区(Active Area)，且所述有源区(Active Area)的宽度范围值为0.1～4μm。
再者，本发明所述应用于高压电路防静电保护的无回滞效应硅控整流器1之反向构成P-i-N二极管的第一N型重掺杂区122与P型重掺杂区10之间插入所述第二浅沟槽隔离126，可在一定程度上降低本发明所述应用于高压电路防静电保护的无回滞效应硅控整流器1在正常工作时的漏电流。
为了更直观的揭露本发明之技术特征，凸显本发明之有益效果，现结合具体实施方式，对本发明应用于高压电路防静电保护的无回滞效应硅控整流器之工作原理和应用进行阐述。在具体实施方式中，所述结构设计、测试平台、测试数据等仅为列举，不应视为对本发明技术方案的限制。
请参阅图2，图2所示为本发明应用于高压电路防静电保护的无回滞效应硅控整流器之TLP曲线。所述测试结果是在高压工艺平台上实际测试到的本发明应用于高压电路防静电保护的无回滞效应硅控整流器之TLP曲线。所述TLP曲线表明本发明应用于高压电路防静电保护的无回滞效应硅控整流器1完美的实现了无回滞效应，即回滞效应的维持电压非常接近触发电压，其理想状态为回滞效应的维持电压与触发电压相等，所以本发明可以应用到高压电路的防静电保护电路设计中。
更具体地，请参阅图3，图3所示为本发明应用于高压电路防静电保护的无回滞效应硅控整流器之实际应用电路框架图。从图3可知，本发明应用于高压电路防静电保护的无回滞效应硅控整流器1应用到ESD保护电路中的输入输出端的保护电路中和电源对地的保护电路中，可用以提升芯片整体的ESD防护能力。
显然地，本发明应用于高压电路防静电保护的无回滞效应硅控整流器1通过减少单一作为N阱12接触点的N型重掺杂区，并通过调节所述第一N型重掺杂区122之尺寸大小，以及所述第一P型重掺杂区121与所述第一N型重掺杂区122之间的距离来调节维持电压，以实现无回滞效应特性，通过调节所述应用于高压电路防静电保护的无回滞效应硅控整流器1之第一N型重掺杂区122与P型重掺杂区10之间的第二浅沟槽隔离126之尺寸大小，以调节回滞效应时的触发电压(Vt1)，以及通过在反向构成P-i-N二极管的第一N型重掺杂区122与P型重掺杂区10之间插入所述第二浅沟槽隔离126，可在一定程度上降低本发明所述应用于高压电路防静电保护的无回滞效应硅控整流器1在正常工作时的漏电流，在满足无回滞效应的功能下，实现器件版面结构之小型化，值得业界推广应用。
综上所述，本发明通过减少单一作为N阱接触点的N型重掺杂区，并通过调节所述第一N型重掺杂区之尺寸大小，以及所述第一P型重掺杂区与所述第一N型重掺杂区之间的距离来调节维持电压，以实现无回滞效应特性，通过调节所述应用于高压电路防静电保护的无回滞效应硅控整流器之第一N型重掺杂区与P型重掺杂区之间的第二浅沟槽隔离之尺寸大小，以调节回滞效应时的触发电压(Vt1)，以及通过在反向构成P-i-N二极管的第一N型重掺杂区与P型重掺杂区之间插入所述第二浅沟槽隔离，可在一定程度上降低本发明所述应用于高压电路防静电保护的无回滞效应硅控整流器在正常工作时的漏电流，在满足无回滞效应的功能下，实现器件版面结构之小型化，值得业界推广应用。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。

Claims (11)

1.一种应用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述应用于高压电路防静电保护的无回滞效应硅控整流器(1)，包括：
硅基衬底(11)，用于设置各功能器件；
N阱(12)和P阱(13)，分别设置在所述硅基衬底(11)上，并在所述N阱(12)和所述P阱(13)之界面处设置P型重掺杂区(10)；
第一P型重掺杂区(121)与第一N型重掺杂区(122)，间隔设置在所述N阱(12)上，且所述第一P型重掺杂区(121)与所述第一N型重掺杂区(122)之间为未设置浅沟槽隔离的有源区。
第二P型重掺杂区(123)与第二N型重掺杂区(124)，间隔设置在所述P阱(13)上，并在所述第二P型重掺杂区(123)与所述第二N型重掺杂区(124)之间设置第一浅沟槽隔离(125)；
第二浅沟槽隔离(126)，设置在所述第一N型重掺杂区(122)与所述P型重掺杂区(10)之间；
第三浅沟槽隔离(127)，设置在所述第二N型重掺杂区(124)与所述P型重掺杂区(10)之间；
阳极(14)，与所述第一P型重掺杂区(121)和所述第一N型重掺杂区(122)电连接；
阴极(15)，与所述第二P型重掺杂区(123)与所述第二N型重掺杂区(124)电连接。
2.如权利要求1所述应用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述应用于高压电路防静电保护的无回滞效应硅控整流器(1)无单一作为N阱(12)之接触点的N型重掺杂区。
3.如权利要求2所述应用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述第一N型重掺杂区(122)和所述阳极(14)直接电连接，兼具器件中N阱(12)之接触点。
4.如权利要求1所述适用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述适用于高压电路防静电保护的无回滞效应硅控整流器(1)通过调节所述第一N型重掺杂区(122)之尺寸大小，以及所述第一P型重掺杂区(121)与所述第一N型重掺杂区(122)之间的距离来调节维持电压，以实现无回滞效应特性。
5.如权利要求4所述适用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，作为保护环用的第一N型重掺杂区(122)的宽度范围值为0.1～4μm。
6.如权利要求4所述适用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述第一P型重掺杂区(121)与所述第一N型重掺杂区(122)之间为未设置浅沟槽隔离的有源区，且所述有源区的宽度范围值为0.1～4μm。
7.如权利要求1所述适用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述适用于高压电路防静电保护的无回滞效应硅控整流器(1)通过调节第一N型重掺杂区(122)与P型重掺杂区(10)之间的第二浅沟槽隔离(126)之尺寸大小，以调节回滞效应时的触发电压。
8.如权利要求7所述适用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，作为保护环用的第一N型重掺杂区(122)与P型重掺杂区(10)之间的第二浅沟槽隔离(126)的宽度范围值为0.1～2μm。
9.如权利要求7所述适用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述回滞效应的维持电压接近或者等于触发电压。
10.如权利要求1所述适用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述适用于高压电路防静电保护的无回滞效应硅控整流器(1)之构成反向P-i-N二极管的第一N型重掺杂区(122)与P型重掺杂区(10)之间插入第二浅沟槽隔离(126)。
11.如权利要求1所述适用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述适用于高压电路防静电保护的无回滞效应硅控整流器(1)应用于ESD保护电路中的输入输出端的保护电路和电源对地的保护电路。
CN201811064488.9A 2018-09-12 2018-09-12 应用于高压电路防静电保护的无回滞效应硅控整流器 Active CN109273532B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811064488.9A CN109273532B (zh) 2018-09-12 2018-09-12 应用于高压电路防静电保护的无回滞效应硅控整流器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811064488.9A CN109273532B (zh) 2018-09-12 2018-09-12 应用于高压电路防静电保护的无回滞效应硅控整流器

Publications (2)

Publication Number Publication Date
CN109273532A true CN109273532A (zh) 2019-01-25
CN109273532B CN109273532B (zh) 2022-03-11

Family

ID=65188854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811064488.9A Active CN109273532B (zh) 2018-09-12 2018-09-12 应用于高压电路防静电保护的无回滞效应硅控整流器

Country Status (1)

Country Link
CN (1) CN109273532B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403382A (zh) * 2020-03-27 2020-07-10 上海华力微电子有限公司 一种双向硅控整流器及其制备方法
CN111403383A (zh) * 2020-03-27 2020-07-10 上海华力微电子有限公司 一种双向硅控整流器及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605493B1 (en) * 2001-08-29 2003-08-12 Taiwan Semiconductor Manufacturing Company Silicon controlled rectifier ESD structures with trench isolation
CN1992194A (zh) * 2005-12-29 2007-07-04 艾格瑞系统有限公司 增强的浅沟槽隔离结构及其制作方法
CN101728428A (zh) * 2008-10-10 2010-06-09 和舰科技(苏州)有限公司 一种硅控整流器及其制造方法
CN102054861A (zh) * 2009-11-05 2011-05-11 上海宏力半导体制造有限公司 双向晶闸管以及静电保护电路
CN102214597A (zh) * 2011-05-27 2011-10-12 上海宏力半导体制造有限公司 浅沟槽隔离结构及其加工方法和半导体器件制造方法
CN103367394A (zh) * 2012-03-29 2013-10-23 中国科学院微电子研究所 半导体器件及其制造方法
CN106449635A (zh) * 2016-09-30 2017-02-22 上海华力微电子有限公司 一种新型低触发电压硅控整流器及其制作方法
CN108183101A (zh) * 2017-12-28 2018-06-19 上海华力微电子有限公司 无回滞效应硅控整流器型esd保护结构及其实现方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605493B1 (en) * 2001-08-29 2003-08-12 Taiwan Semiconductor Manufacturing Company Silicon controlled rectifier ESD structures with trench isolation
CN1992194A (zh) * 2005-12-29 2007-07-04 艾格瑞系统有限公司 增强的浅沟槽隔离结构及其制作方法
CN101728428A (zh) * 2008-10-10 2010-06-09 和舰科技(苏州)有限公司 一种硅控整流器及其制造方法
CN102054861A (zh) * 2009-11-05 2011-05-11 上海宏力半导体制造有限公司 双向晶闸管以及静电保护电路
CN102214597A (zh) * 2011-05-27 2011-10-12 上海宏力半导体制造有限公司 浅沟槽隔离结构及其加工方法和半导体器件制造方法
CN103367394A (zh) * 2012-03-29 2013-10-23 中国科学院微电子研究所 半导体器件及其制造方法
CN106449635A (zh) * 2016-09-30 2017-02-22 上海华力微电子有限公司 一种新型低触发电压硅控整流器及其制作方法
CN108183101A (zh) * 2017-12-28 2018-06-19 上海华力微电子有限公司 无回滞效应硅控整流器型esd保护结构及其实现方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
刘鸣,陈虹,贾晨,王志华: "亚阈值32位数据通路设计", 《清华大学学报(自然科学版)》 *
范焕章,黎想: "亚微米器件制造技术的发展动态", 《半导体技术》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403382A (zh) * 2020-03-27 2020-07-10 上海华力微电子有限公司 一种双向硅控整流器及其制备方法
CN111403383A (zh) * 2020-03-27 2020-07-10 上海华力微电子有限公司 一种双向硅控整流器及其制备方法

Also Published As

Publication number Publication date
CN109273532B (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
CN108183101B (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
CN108807372B (zh) 一种低压触发高维持电压可控硅整流器静电释放器件
CN102832233B (zh) Scr型ldmos esd器件
CN108091650B (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
CN102569360A (zh) 一种基于二极管辅助触发的双向可控硅器件
CN104409454B (zh) 一种nldmos防静电保护管
CN110649016A (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
CN101174622B (zh) 接垫的静电放电保护装置与其方法及结构
CN103904076B (zh) 静电放电保护电路
CN109273532A (zh) 应用于高压电路防静电保护的无回滞效应硅控整流器
CN109148441A (zh) 适用于高压电路防静电保护的无回滞效应硅控整流器
CN104269402A (zh) 一种堆叠scr-ldmos的高压esd保护电路
CN102544068B (zh) 一种基于pnp型三极管辅助触发的双向可控硅器件
CN106129125B (zh) 三端自带防护功能的横向恒流器件及其制造方法
CN106356335B (zh) 一种esd器件及其制作方法
CN103730458B (zh) 硅控整流器
CN104465666B (zh) Soi工艺的静电保护结构及其构成的静电保护电路
CN104241276B (zh) 一种堆叠stscr‑ldmos的高压esd保护电路
CN105428353A (zh) 一种具有类鳍式ldmos结构的高压esd保护器件
CN205248270U (zh) 一种具有类鳍式ldmos结构的高压esd保护器件
CN102544066B (zh) 一种基于npn型三极管辅助触发的双向可控硅器件
CN203659859U (zh) 一种具有高维持电流的环形vdmos结构的esd保护器件
CN102544067B (zh) 一种基于nmos管辅助触发的双向可控硅器件
CN102569295B (zh) 一种基于电容辅助触发的双向可控硅器件
CN107591401B (zh) 一种用于高压esd保护的ldmos-scr器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant