CN111403324A - 半导体器件翻转装置 - Google Patents

半导体器件翻转装置 Download PDF

Info

Publication number
CN111403324A
CN111403324A CN202010370818.8A CN202010370818A CN111403324A CN 111403324 A CN111403324 A CN 111403324A CN 202010370818 A CN202010370818 A CN 202010370818A CN 111403324 A CN111403324 A CN 111403324A
Authority
CN
China
Prior art keywords
semiconductor device
arms
clamp
bonded
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010370818.8A
Other languages
English (en)
Other versions
CN111403324B (zh
Inventor
刘孟勇
丁滔滔
刘武
邢瑞远
陈国良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010370818.8A priority Critical patent/CN111403324B/zh
Publication of CN111403324A publication Critical patent/CN111403324A/zh
Application granted granted Critical
Publication of CN111403324B publication Critical patent/CN111403324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Robotics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

公开了用于翻转半导体器件的装置及其使用方法的实施例。在示例中，用于翻转半导体器件的装置包括至少一个夹具和连接到至少一个夹具的旋转单元。至少一个夹具配置成通过同时挤压半导体器件的第一表面和第二表面来保持半导体器件。第一表面与第二表面相对。旋转单元被配置为旋转至少一个夹具以翻转由至少一个夹具保持的半导体器件。

Description

半导体器件翻转装置
本申请是申请日为2018年10月23日、申请号为201880002201.1、发明名称为“半导体器件翻转装置”的发明专利的分案申请。
背景技术
本公开的实施例涉及半导体器件制造装置及其使用方法。
通过改进工艺技术、电路设计、编程算法和制造工艺，将诸如存储单元的平面半导体器件缩放到较小的尺寸。然而，随着半导体器件的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性并且成本高。三维(3D)器件架构可以解决一些平面半导体器件(例如，闪存器件)中的密度限制。
可以通过堆叠半导体晶片或管芯并将它们垂直互连来形成3D半导体器件，使得所得到的结构用作单个器件，以实现与传统平面工艺相比在降低功率和更小尺寸的性能改进。在用于堆叠半导体衬底的各种技术中，由于其形成高密度互连的能力，诸如混合键合之类的键合被认为是有前途的技术之一。
发明内容
本文公开了用于翻转半导体器件的装置及其使用方法的实施例。
在一个示例中，用于翻转半导体器件的装置包括至少一个夹具和连接到至少一个夹具的旋转单元。至少一个夹具被配置成通过同时挤压半导体器件的第一表面和第二表面来保持半导体器件。第一表面与第二表面相对。旋转单元被配置为旋转至少一个夹具以翻转由至少一个夹具保持的半导体器件。
在另一个示例中，用于保持半导体器件的夹具包括在半导体器件的相对侧上对准的两个臂和连接到两个臂的伸展/缩回机构。伸展/缩回机构被配置为在垂直于半导体器件的方向上使两个臂朝向彼此移动，以同时从其相对侧挤压半导体器件。
在又一个示例中，公开了一种用于翻转半导体器件的方法。半导体器件的第一表面和第二表面由至少一个夹具同时挤压。第一表面与第二表面相对。在通过至少一个夹具同时挤压半导体器件的第一表面和第二表面期间，通过旋转单元旋转至少一个夹具以翻转半导体器件。
在又一个示例中，用于键合半导体器件的系统包括键合模块、翻转模块和至少一个机械臂。键合模块被配置为键合具有第一表面的第一器件芯片和具有第二表面的第二器件芯片以形成键合的半导体器件。在键合的半导体器件上第一表面与第二表面相对。翻转模块包括至少一个夹具，该夹具被配置为通过同时挤压键合的半导体器件上的第一表面和第二表面来保持键合的半导体器件。翻转模块还包括旋转单元，所述旋转单元连接到至少一个夹具并且被配置为旋转该至少一个夹具以翻转由至少一个夹具保持的所键合的半导体器件。至少一个机械臂被配置成将键合的半导体器件从键合模块移动并加载到翻转模块。
附图说明
并入本文中并且构成说明书的部分的附图示出了本公开的实施例，并且与说明书一起进一步用来对本公开的原理进行解释，并且使相关领域技术人员能够实施和使用本公开。
图1示出了用于翻转键合的半导体器件的装置及其操作。
图2A示出了根据本公开的一些实施例的示例性键合的半导体器件的横截面。
图2B示出了根据本公开的一些实施例的另一示例性键合的半导体器件的横截面。
图3示出了根据本公开的一些实施例的具有用于翻转半导体器件的夹具的示例性装置的顶部前透视图。
图4示出了根据本公开的一些实施例的用于保持半导体器件的示例性夹具的侧视图。
图5A示出了根据本公开的一些实施例的保持半导体器件的示例性单个夹具的俯视图或仰视图。
图5B示出了根据本公开的一些实施例的保持半导体器件的四个示例性夹具的俯视图或仰视图。
图6示出了根据本公开的一些实施例的包括翻转模块的示例性键合系统的示意图。
图7是根据本公开的一些实施例的用于翻转半导体器件的示例性方法的流程图。
将参考附图来描述本公开的实施例。
具体实施方式
尽管对具体配置和布置进行了讨论，但应当理解，这只是出于示例性目的而进行的。相关领域中的技术人员将认识到，可以使用其它配置和布置而不脱离本公开的精神和范围。对相关领域的技术人员显而易见的是，本公开还可以用于多种其它应用中。
要指出的是，在说明书中提到“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等指示所述的实施例可以包括特定特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。此外，这样的短语未必是指同一个实施例。另外，在结合实施例描述特定特征、结构或特性时，结合其它实施例(无论是否明确描述)实现这种特征、结构或特性应在相关领域技术人员的知识范围内。
通常，可以至少部分从上下文中的使用来理解术语。例如，至少部分取决于上下文，本文中使用的术语“一个或多个”可以用于描述单数意义的特征、结构或特性，或者可以用于描述复数意义的特征、结构或特性的组合。类似地，至少部分取决于上下文，诸如“一”或“所述”的术语可以被理解为传达单数使用或传达复数使用。另外，术语“基于”可以被理解为不一定旨在传达一组排他性的因素，而是可以替代地，至少部分地取决于上下文，允许存在不一定明确描述的其他因素。
应当容易理解，本公开中的“在…上”、“在…之上”和“在…上方”的含义应当以最宽方式被解读，以使得“在…上”不仅表示“直接在”某物“上”而且还包括在某物“上”且其间有居间特征或层的含义，并且“在…之上”或“在…上方”不仅表示“在”某物“之上”或“上方”的含义，而且还可以包括其“在”某物“之上”或“上方”且其间没有居间特征或层(即，直接在某物上)的含义。
此外，诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相关术语在本文中为了描述方便可以用于描述一个元件或特征与另一个或多个元件或特征的关系，如在附图中示出的。空间相关术语旨在涵盖除了在附图所描绘的取向之外的在设备使用或操作中的不同取向。设备可以以另外的方式被定向(旋转90度或在其它取向)，并且本文中使用的空间相关描述词可以类似地被相应解释。
如本文中使用的，术语“衬底”是指向其上增加后续材料的材料。可以对衬底自身进行图案化。增加在衬底的顶部上的材料可以被图案化或可以保持不被图案化。此外，衬底可以包括宽范围的半导体材料，例如硅、锗、砷化镓、磷化铟等。替代地，衬底可以由诸如玻璃、塑料或蓝宝石晶圆的非导电材料制成。
如本文中使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水平、竖直和/或沿倾斜表面延伸。衬底可以是层，其中可以包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成互连线和/或通孔触点)和一个或多个电介质层。
如本文使用的，术语“标称/标称地”是指在生产或过程的设计阶段期间设置的针对部件或过程操作的特性或参数的期望或目标值，以及高于和/或低于期望值的值的范围。值的范围可能是由于制造过程或容限中的轻微变化导致的。如本文使用的，术语“大约”指示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定技术节点，术语“大约”可以指示给定量的值，其例如在值的10％-30％(例如，值的±10％、±20％或±30％)内变化。
如本文所使用的，术语“3D存储器件”指的是在横向取向的衬底上具有垂直取向的存储单元晶体管串(在本文中称为“存储器串”，例如NAND存储器串)使得存储器串相对于衬底在垂直方向上延伸的半导体器件。如本文所使用的，术语“垂直/垂直地”意味着标称上正交于衬底的横向表面。
在键合工艺中，例如，由于不同的晶片背面光滑度和/或晶片材料，待键合的两个晶片需要以特定的堆叠顺序布置，以便实现最佳的键合结果。然而，在键合工艺之后，可能需要反转堆叠顺序以适应后面的制造工艺，其需要不同的堆叠顺序。结果，键合的半导体器件通常需要在键合工艺之后翻转。
然而，已知的半导体制造装置不能可靠地翻转键合的半导体器件。例如，图1示出了用于翻转键合的半导体器件102的装置100及其操作。装置100包括旋转单元104，其通过抽吸键合的半导体器件102的一个表面来保持键合的半导体器件102。由于旋转单元104仅保持键合的半导体器件102的一个器件芯片，所以当旋转单元104旋转键合的半导体器件102时，另一个器件芯片可能会脱落，因为紧接在键合工艺之后(例如在退火工艺之前)的键合强度仍然相对较弱。
根据本公开的各种实施例提供了一种用于紧接在键合工艺之后(例如在退火工艺之前)翻转半导体器件，特别是键合的半导体器件的可靠装置。在翻转半导体器件期间，例如通过同时挤压半导体器件的两个相对表面来保持半导体器件的两侧。因此，可以显着降低键合的半导体器件分离的风险，从而提高制造效率和产品产量。本文公开的装置也可以容易地集成到现有的键合仪器中作为翻转模块。
由本文公开的半导体器件翻转装置处理的半导体器件可以包括任何合适的非单片半导体器件，例如键合的半导体器件。术语“非单片”是指半导体器件的组件分别形成在不同的衬底上，然后键合以形成键合的半导体器件。衬底可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)、玻璃、石英、聚合物或任何其他合适的材料。键合的半导体器件在2D、2.5D或3D架构中可以包括但不限于逻辑器件、易失性存储器件(例如，动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM))、以及非易失性存储器件(例如，闪存)。
图2A示出了根据本公开的一些实施例的示例性键合的半导体器件200的横截面。键合的半导体器件200可以包括存储阵列器件芯片202和在存储阵列器件芯片202顶部以面对面方式键合在键合界面206处的外围器件芯片204。在一些实施例中，键合界面206被设置在存储阵列器件芯片202和外围器件芯片204之间作为混合键合(也称为“金属/电介质混合键合”)的结果，该混合键合是直接键合技术(例如，在不使用诸如焊料或粘合剂的中间层的情况下在表面之间形成键合)并且可以同时获得金属-金属键合和电介质-电介质键合。
应注意，x和y轴包括在图2A中以进一步示出了具有衬底208的键合的半导体器件200中的组件的空间关系。衬底208包括在x方向(即，横向方向)上横向延伸的两个横向表面(例如，顶表面和底表面)。如本文所使用的，一个组件(例如，层或器件)是否在半导体器件(例如，键合的半导体器件200)的另一组件(例如，层或器件)“上”、“之上”或“之下”是在衬底在y方向上位于半导体器件的最低部平面中时、相对于半导体器件的衬底(例如，衬底208)在y方向(即，垂直方向)上所确定的。在整个本公开中均采用用于描述空间关系的相同概念。
在一些实施例中，存储阵列器件芯片202是NAND闪存器件，其中存储单元以NAND存储器串210的阵列的形式提供，每个NAND存储器串210垂直延伸穿过多个对，每个对包括导体层和电介质层(本文称为“导体/电介质层对”)。堆叠的导体/电介质层对在本文中统称为“存储堆叠层”212。存储堆叠层212中的导体层和电介质层可以在垂直方向上交替堆叠。每个NAND存储器串210可以包括半导体沟道和复合电介质层(也称为“存储膜”)，该复合电介质层包括隧穿层、存储层(也称为“电荷捕获/存储层”)和阻挡层(未示出)。在一些实施例中，存储阵列器件芯片202还包括垂直延伸穿过存储堆叠层212的栅缝隙(“GLS”)214。GLS214可用于通过栅极替换工艺形成存储堆叠层212中的导体/电介质层对，并可填充有导电材料以用于电连接阵列共源极(ACS)。
在一些实施例中，存储阵列器件芯片202还包括用于将电信号传送到NAND存储器串210和从NAND存储器串210传送电信号的互连层。如图2A所示，存储阵列器件芯片202可包括NAND存储器串210之上的阵列互连层，其包括多个互连(在本文中也称为“触点”)，包括垂直互连接入(通孔)触点216和横向互连线218。如本文所使用的，术语“互连”可以广泛地包括任何合适类型的互连，例如中段工序(MEOL)互连和后段工序(BEOL)互连。阵列互连层还可以包括一个或多个层间电介质(ILD)层(也称为“金属间电介质(IMD)层”)，其中可以形成互连线218和通孔触点216。
外围器件芯片204可包括设置在半导体层220(例如减薄的衬底)下方的多个晶体管222。在一些实施例中，外围器件芯片204可包括用于促进键合的半导体器件200的操作的任何合适的数字、模拟和/或混合信号外围电路。例如，外围器件芯片204可包括以下中的一个或多个：页面缓冲器、解码器(例如，行解码器和列解码器)、读出放大器、驱动器、电荷泵、电流或电压基准源、或电路的任何有源或无源组件(例如，晶体管、二极管、电阻器或电容器)。
类似于存储阵列器件芯片202，外围器件芯片204还可包括用于将电信号传送到晶体管222和从晶体管222传送电信号的互连层。如图2A所示，外围器件芯片204可包括晶体管222和半导体层220下方的外围互连层，并且还包括晶体管222和半导体层220之上的BEOL互连层(未示出)。在一些实施例中，BEOL互连层包括任何合适的BEOL互连和接触焊盘，其可以在键合的半导体器件200和外部电路之间传送电信号。外围互连层可以包括多个互连，包括一个或多个ILD层中的互连线226和通孔触点224。在一些实施例中，外围互连层中的互连还包括垂直延伸穿过半导体层220的通孔触点228(例如，如果半导体层220是减薄的硅衬底，则为穿硅通孔(TSV))。
图2B示出了根据本公开的一些实施例的另一示例性键合的半导体器件201的横截面。类似于上面在图2A中描述的键合的半导体器件200，键合的半导体器件201表示非单片3D存储器件的示例，其中外围器件芯片203和存储阵列器件芯片205分开形成并以面对面的方式键合在键合界面207处。与上面在图2A中描述的外围器件芯片204位于存储阵列器件芯片202之上的键合的半导体器件200不同，图2B中的键合的半导体器件201包括设置在存储阵列器件芯片205下方的外围器件芯片203。应当理解，下面不再重复两个键合的半导体器件200和201中的类似结构(例如，材料、制造工艺、功能等)的细节。
外围器件芯片203可以包括设置在衬底209上和/或衬底209中的多个晶体管211。在一些实施例中，外围器件芯片203可以包括用于便于操作键合的半导体器件201的任何合适的数字、模拟和/或混合信号外围电路。例如，外围器件芯片203可包括以下中的一个或多个：页面缓冲器、解码器(例如，行解码器和列解码器)、读出放大器、驱动器、电荷泵、电流或电压基准源、或电路的任何有源或无源组件(例如，晶体管、二极管、电阻器或电容器)。外围器件芯片203还可以包括用于将电信号传送到晶体管211和从晶体管211传送电信号的互连层。如图2B所示，外围器件芯片203可以包括晶体管211之上的外围互连层。外围互连层可以包括多个互连，包括一个或多个ILD层中的互连线215和通孔触点213。
在一些实施例中，存储阵列器件芯片205是NAND闪存器件，其中存储单元以NAND存储器串221的阵列的形式提供，每个存储器串221垂直延伸穿过半导体层219(例如，减薄的衬底)下方的存储堆叠层217。每个NAND存储器串221可包括半导体沟道和复合电介质层(也称为“存储器膜”)，该复合电介质层包括隧穿层、存储层(也称为“电荷捕获/存储层”)和阻挡层(未示出)。在一些实施例中，存储阵列器件芯片205还包括垂直延伸穿过存储堆叠层217的GLS 223。GLS 223可用于通过栅极替换工艺在存储堆叠层217中形成导体/电介质层对，并且可以用导电材料填充以用于电连接阵列共源极ACS。
存储阵列器件芯片205还可包括用于将电信号传送到NAND存储器串221和从NAND存储器串221传送电信号的互连层。如图2B所示，存储阵列器件芯片205可包括NAND存储器串221和半导体层219下方的外围互连层，并且还包括NAND存储器串221和半导体层219之上的BEOL互连层(未示出)。在一些实施例中，BEOL互连层包括可以在键合的半导体器件201和外部电路之间传送电信号的任何合适的BEOL互连和接触焊盘。外围互连层可以包括多个互连，其包括一个或多个ILD层中的互连线229和通孔触点227。在一些实施例中，存储阵列器件芯片205还包括一个或多个贯穿阵列触点(TAC)225，其垂直延伸穿过整个存储堆叠层217和至少部分半导体层219。TAC 225的上端可以接触BEOL互连层(未示出)中的互连，TAC 225的下端可以接触阵列互连层中的另一个互连227或229。因此，TAC 225可以在外围互连层和BEOL互连层之间形成电连接，并且将来自外围器件芯片203的电信号传送到键合的半导体器件201的BEOL互连。
应当理解，可由本文公开的半导体器件翻转装置处理的键合的半导体器件不限于图2A-2B中所示的示例，并且在2D、2.5D或3D架构中可以包括任何其他合适的半导体器件，例如逻辑器件、易失性存储器件(例如，动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM))、以及非易失性存储器件(例如，闪存)。
图3示出了根据本公开的一些实施例的具有用于翻转半导体器件302的夹具304的示例性装置300的顶部前透视图。半导体器件302可以是键合的半导体器件，例如上面在图2A-2B中描述的键合的半导体器件200和201。装置300可以集成为键合仪器的模块或独立的制造仪器。
装置300可以在键合工艺之后但在退火工艺之前翻转半导体器件302。与图1中的在半导体器件被翻转期间仅保持半导体器件的一侧(例如，仅抽吸半导体器件的一个表面)的装置100不同，装置300包括一个或多个夹具(例如，夹具304)，其可以例如通过在半导体器件302被翻转期间同时挤压半导体器件302的两个表面来保持半导体器件302的两侧。结果，可以避免在半导体器件302中键合在一起的两个器件芯片之间的相对运动，从而防止在半导体器件302被翻转期间键合的器件芯片的分离。
如图3所示，根据一些实施例，装置300包括两个夹具304，其具有相同的结构并且关于半导体器件302的直径308对称地设置。在一些实施例中，每个夹具304被配置为通过同时挤压半导体器件302的两个相对表面来保持半导体器件302。两个表面中的一个可以是半导体器件302的衬底的后侧表面。在一些实施例中，装置300还包括旋转单元306，旋转单元306例如通过杆或任何合适的连接机构连接到夹具304，该连接机构在旋转单元306绕轴旋转时可驱动夹具304绕轴(例如，半导体器件302的直径308)旋转。在一些实施例中，旋转单元306固定到基座并由电机或任何合适的致动器驱动。可以控制旋转单元306的旋转角度以使半导体器件302翻转例如大约180度，例如180度。应当理解，翻转半导体器件302的旋转角度可以在170度和190度之间。在翻转半导体器件302期间可以控制旋转速度，以避免任何剧烈的速度变化。
在一些实施例中，半导体器件302包括键合到第二器件芯片的第一器件芯片，第一器件芯片和第二器件芯片每一者包括半导体器件302的两个相对表面中的一个。装置300的每个夹具304可以在旋转单元306旋转半导体器件302期间同时挤压半导体器件302的第一表面和第二表面，即，同时从半导体器件302的相对侧挤压键合的第一和第二器件芯片。结果，半导体器件302的第一和第二器件芯片在任何方向上相对于彼此不移动。在翻转半导体器件302之后，夹具304可释放半导体器件302以用于后续工艺。
图4示出了根据本公开的一些实施例的用于保持半导体器件302的示例性夹具304的侧视图。夹具304可包括在半导体器件302的相对侧上彼此对准的两个臂402。夹具304还可包括伸展/缩回机构404，其连接到两个臂402并配置成在垂直于半导体器件302的方向上使两个臂402朝向彼此移动和使两个臂402远离彼此移动。在一些实施例中，当伸展/缩回机构404缩回时，两个臂402在垂直于半导体器件302的第一和第二表面的方向上朝向彼此移动。相反，根据一些实施例，当伸展/缩回机构404伸展时，两个臂402在垂直于半导体器件302的第一和第二表面的方向上远离彼此移动。应当理解，伸展/缩回机构404可以包括任何合适的致动器，其可以同时引起两个臂402的相对运动，如上所述。
在一些实施例中，每个臂402包括在臂402的朝向半导体器件302的一端处的一个或多个垫圈408，使得当两个臂402朝向彼此移动时，两个臂402上的垫圈408分别接触半导体器件302的第一和第二表面。垫圈408可以由任何合适的材料制成，例如橡胶，其可以与半导体器件302的表面牢固地接触以避免任何相对的运动并且同时充当垫子以避免损坏半导体器件302的表面。应理解，垫圈408的数量和/或布局不限于图4的示例，并可以在其他实施例中变化。在一些实施例中，在垫圈408处施加在半导体器件302的每个表面上的压力被实时监测并且作为反馈提供给伸展/缩回机构404以确定伸展/缩回机构404的缩回何时停止，例如压力何时在合适的范围内。
在一些实施例中，每个臂402包括真空路径406，其配置成抽吸半导体器件302的第一表面或第二表面。真空路径406可通过管道流体连接到真空源(例如，真空泵)，以通过在朝向半导体器件302的一端处形成空气的负流体压力来产生吸力。在一些实施例中，抽吸发生在与垫圈408相同的位置。例如，每个垫圈408可包括真空路径406的吸盘或任何合适的端口，其可以抽吸半导体器件302的表面以进一步增加保持半导体器件302的力。在一些实施例中，当垫圈408接触半导体器件302的表面时施加吸力，并且当垫圈408与半导体器件302的表面分离时释放吸力。应当理解，真空路径406(例如，吸盘)的数量和/或布局不限于图4的示例并可以在其他实施例中变化。还应理解，在一些实施例中，一个或两个臂402不包括真空路径406。
在各种实施例中，夹具304的数量和/或布局可以变化。如上面参考图3所述，两个夹具304可以关于半导体器件302的直径308对称地设置。图5A示出了根据本公开的一些实施例的保持半导体器件302的示例性单个夹具304的俯视图或仰视图。图5B示出了根据本公开的一些实施例的保持半导体器件302的四个示例性夹具304的俯视图或仰视图。如图5A所示，单个夹具304可以横跨半导体器件302的中心设置。如图5B所示，四个夹具304可以例如沿着半导体器件302的边缘彼此间隔开。
图6示出了根据本公开的一些实施例的包括翻转模块602的示例性键合系统600的示意图。键合系统600还可以包括键合模块604、退火模块606和一个或多个机械臂608。根据一些实施例，键合模块604被配置为键合第一器件芯片和第二器件芯片以形成键合的半导体器件。键合的半导体器件的示例包括上面针对图2A-2B描述的键合的半导体器件200和201。第一和第二器件芯片可分别包括第一表面和第二表面。在键合之后，在键合的半导体器件上，第一表面与第二表面相对。在一些实施例中，键合模块604执行混合键合以形成键合的半导体器件。可以理解，在紧接通过键合模块604键合之后(例如，在退火之前)，第一和第二器件芯片之间的键合强度可能不足以维持传统翻转装置(例如，装置100)的翻转操作。
翻转模块602可以被配置为翻转由键合模块604形成的键合的半导体器件，同时挤压键合的半导体器件的第一表面和第二表面，从而避免在翻转期间使键合的第一和第二器件芯片分离的风险。键合系统600的翻转模块602的一个示例是具有上面针对图3、4和5A-5B描述的夹具304的装置300，并且不再重复装置300和夹具304的细节。退火模块606可以被配置为使翻转的键合半导体器件退火。在一些实施例中，退火模块606包括用于快速热退火(RTA)的模块。通过对键合的半导体器件进行退火，可以增加第一和第二器件芯片之间的键合强度，以降低后续工艺中的分离风险。应当理解，在一些实施例中，键合系统600不包括退火模块606。机械臂608可以在键合系统600中的不同模块之间转移键合的半导体器件。在一些实施例中，机械臂608被配置为将键合的半导体器件从键合模块604移动和加载到翻转模块602。在一些实施例中，机械臂608被配置为将翻转的键合半导体器件从翻转模块602移动并加载到退火模块606。
图7是根据本公开的一些实施例的用于翻转半导体器件的方法700的流程图。可以执行方法700的操作的装置的示例包括图3中所示的装置300。应当理解，方法700中示出的操作不是详尽的，并且可以在任何所示操作之前、之后或之间执行其他操作。此外，一些操作可以同时执行，或者以与图7中所示不同的顺序执行。
参考图7，方法700开始于操作702，其中第一器件芯片和第二器件芯片被键合以形成半导体器件。在一些实施例中，第一和第二器件芯片使用混合键合以面对面方式进行键合，使得第一和第二器件芯片的后侧衬底表面成为半导体器件的两个相对的外表面。
在键合第一和第二器件芯片之后，半导体器件可以通过键合仪器的机械臂或任何合适的运输模块移动并加载到半导体器件翻转装置，例如键合仪器的模块。半导体器件翻转装置可以包括至少一个夹具，该夹具具有在半导体器件被加载到半导体器件翻转装置之后在半导体器件的相对侧上对准的两个臂。
方法700前进到操作704，如图7所示，其中至少一个夹具中的每一个的两个臂在垂直于半导体器件的两个相对表面(例如，第一表面和第二表面)的方向上朝向彼此移动。在一些实施例中，夹具304的伸展/缩回机构404在垂直于半导体器件302的第一表面和第二表面的方向上使两个臂402朝向彼此移动。
方法700前进到操作706，如图7所示，其中第一表面和第二表面由至少一个夹具同时挤压。可以同时挤压半导体器件的第一器件芯片和第二器件芯片，使得第一和第二器件芯片不会相对于彼此移动。在一些实施例中，夹具304的伸展/缩回机构404经由每个夹具304的两个臂402在半导体器件302的第一和第二表面上施加压力。
方法700前进到操作708，如图7所示，其中至少一个夹具通过旋转单元旋转，以在半导体器件的第一表面和第二表面被至少一个夹具同时挤压期间翻转半导体器件。在一些实施例中，在半导体器件302的第一和第二表面被两个臂402同时挤压在半导体器件302的相对侧上期间，旋转单元306使每个夹具304围绕半导体器件302的直径308旋转180度以翻转半导体器件302。
方法700前进到操作710，如图7所示，其中半导体器件的第一表面和第二表面在半导体器件被翻转期间被抽吸。在一些实施例中，夹具304的每个臂402的真空路径406在半导体器件302被翻转期间抽吸半导体器件302的第一和第二表面。
方法700前进到操作712，如图7所示，其中至少一个夹具中的每一个的两个臂在垂直于半导体器件的方向上彼此远离移动，以在半导体器件被翻转之后释放半导体器件。在一些实施例中，夹具304的伸展/缩回机构404在垂直于半导体器件302的第一表面和第二表面的方向上使两个臂402彼此远离移动，以在半导体器件302被翻转之后释放半导体器件302。一旦半导体器件被翻转，键合仪器的机械臂或任何合适的运输模块可以将翻转的半导体器件移动并加载到键合仪器的另一模块或另一制造仪器以用于后续工艺，例如退火(例如，RTA)。
根据本公开的一个方面，一种用于翻转半导体器件的装置包括至少一个夹具和连接到所述至少一个夹具的旋转单元。至少一个夹具被配置成通过同时挤压半导体器件的第一表面和第二表面来保持半导体器件。第一表面与第二表面相对。旋转单元被配置为旋转至少一个夹具以翻转由至少一个夹具保持的半导体器件。
在一些实施例中，所述至少一个夹具中的每一个包括两个臂，所述两个臂被配置为在垂直于半导体器件的第一表面和第二表面的方向上朝向彼此移动和远离彼此移动。在一些实施例中，所述至少一个夹具中的每一个包括伸展/缩回机构，所述伸展/缩回机构连接到所述两个臂并且配置成使所述两个臂在所述方向上朝向彼此移动和远离彼此移动。
在一些实施例中，两个臂在半导体器件的相对侧上对准。
在一些实施例中，两个臂中的每一个包括在臂的一端处的至少一个垫圈，其与半导体器件的第一表面或第二表面接触。在一些实施例中，两个臂中的每一个包括真空路径，该真空路径被配置为抽吸半导体器件的第一表面或第二表面。
在一些实施例中，所述至少一个夹具包括彼此间隔开的多个夹具。在一些实施例中，所述至少一个夹具包括横跨半导体器件的中心设置的单个夹具。
在一些实施例中，在旋转单元旋转期间，至少一个夹具同时挤压半导体器件的第一表面和第二表面。
在一些实施例中，半导体器件包括具有第一表面的第一器件芯片和具有第二表面的第二器件芯片，第一器件芯片键合到第二器件芯片。至少一个夹具可以同时挤压第一器件芯片和第二器件芯片，使得第一和第二器件芯片不相对于彼此移动。
根据本公开的另一方面，一种用于保持半导体器件的夹具包括在半导体器件的相对侧上对准的两个臂和连接到两个臂的伸展/缩回机构。伸展/缩回机构被配置为在垂直于半导体器件的方向上使两个臂朝向彼此移动，以同时从其相对侧挤压半导体器件。
在一些实施例中，两个臂中的每一个包括在臂的一端处的与半导体器件接触的至少一个垫圈。在一些实施例中，两个臂中的每一个包括配置成抽吸半导体器件的真空路径。
在一些实施例中，伸展/缩回机构被配置为使两个臂彼此远离移动以释放半导体器件。
在一些实施例中，半导体器件包括第一器件芯片和键合到第一器件芯片的第二器件芯片。夹具可以同时挤压第一器件芯片和第二器件芯片，使得第一和第二器件芯片不相对于彼此移动。
根据本公开的又一方面，公开了一种用于翻转半导体器件的方法。半导体器件的第一表面和第二表面由至少一个夹具同时挤压。第一表面与第二表面相对。在通过至少一个夹具同时挤压半导体器件的第一表面和第二表面期间，通过旋转单元旋转至少一个夹具以翻转半导体器件。
在一些实施例中，为了同时挤压，所述至少一个夹具中的每一个的两个臂在垂直于半导体器件的第一表面和第二表面的方向上朝向彼此移动。
在一些实施例中，在翻转半导体器件之后，所述至少一个夹具中的每一个的两个臂在所述方向上彼此远离移动，以释放半导体器件。
在一些实施例中，在翻转半导体器件期间抽吸半导体器件的第一表面和第二表面。
在一些实施例中，具有第一表面的第一器件芯片和具有第二表面的第二器件芯片被键合以形成半导体器件。可以同时挤压第一器件芯片和第二器件芯片，使得第一和第二器件芯片不相对于彼此移动。
根据本公开的又一方面，一种用于键合半导体器件的系统包括键合模块、翻转模块和至少一个机械臂。键合模块被配置为将具有第一表面的第一器件芯片和具有第二表面的第二器件芯片键合，以形成键合的半导体器件。在键合的半导体器件上，第一表面与第二表面相对。翻转模块包括至少一个夹具，该夹具被配置为通过同时挤压键合的半导体器件上的第一表面和第二表面来保持键合的半导体器件。所述翻转模块还包括旋转单元，所述旋转单元连接到所述至少一个夹具并且被配置为旋转所述至少一个夹具以翻转由所述至少一个夹具保持的键合的半导体器件。至少一个机械臂被配置成将键合的半导体器件从键合模块移动并加载到翻转模块。
在一些实施例中，该系统还包括退火模块，该退火模块被配置为使翻转的键合半导体器件退火。所述至少一个机械臂可以被配置为将翻转的键合半导体器件从翻转模块移动并加载到退火模块。
在一些实施例中，所述至少一个夹具中的每一个包括两个臂，所述两个臂被配置为在垂直于所述键合的半导体器件的第一表面和第二表面的方向上朝向彼此移动和远离彼此移动。在一些实施例中，所述至少一个夹具中的每一个包括伸展/缩回机构，所述伸展/缩回机构连接到所述两个臂并且配置成使所述两个臂在所述方向上朝向彼此移动和远离彼此移动。
在一些实施例中，两个臂在键合的半导体器件的相对侧上对准。
在一些实施例中，两个臂中的每一个包括在臂的一端处的至少一个垫圈，其与键合的半导体器件的第一表面或第二表面接触。在一些实施例中，两个臂中的每一个包括真空路径，该真空路径被配置为抽吸键合的半导体器件的第一表面或第二表面。
在一些实施例中，在旋转单元旋转期间，至少一个夹具同时挤压键合的半导体器件的第一表面和第二表面。对特定实施例的上述说明因此将揭示本公开的一般性质，使得他人能够通过运用本领域技术范围内的知识容易地对这种特定实施例进行修改和/或调整以用于各种应用，而不需要过度实验，且不脱离本公开的一般概念。因此，基于本文呈现的教导和指导，这种调整和修改旨在处于所公开的实施例的等同物的含义和范围内。应当理解，本文中的措辞或术语是用于说明的目的，而不是为了进行限制，从而本说明书的术语或措辞将由技术人员按照所述教导和指导进行解释。
上文已经借助于功能构建块描述了本公开的实施例，功能构建块例示了指定功能及其关系的实施方式。在本文中出于方便描述的目的任意地定义了这些功能构建块的边界。可以定义替代的边界，只要适当执行指定的功能及其关系即可。
发明内容和摘要部分可以阐述发明人所设想的本公开的一个或多个示例性实施例，但未必是所有示例性实施例，并且因此，并非旨在通过任何方式限制本公开和所附权利要求。
本公开的广度和范围不应受任何上述示例性实施例的限制，并且应当仅根据所附权利要求书及其等同物来进行限定。

Claims (23)

1.一种用于翻转半导体器件的装置，包括：
至少一个夹具，其被配置为通过同时挤压所述半导体器件的第一表面和第二表面来保持所述半导体器件，其中所述第一表面与所述第二表面相对，其中，所述至少一个夹具中的每一个夹具包括两个臂，所述两个臂中的每一个包括在所述臂的一端处的至少一个垫圈，所述垫圈与所述半导体器件的所述第一表面或所述第二表面接触，其中，所述至少一个夹具中的每一个夹具包括伸展/缩回机构，所述伸展/缩回机构连接到所述两个臂并且被配置为使所述两个臂在垂直于所述半导体器件的第一表面和第二表面的方向上朝向彼此移动和远离彼此移动，其中，所述伸展/缩回机构被配置为基于所述垫圈施加在所述半导体器件的第一和/或第二表面上的压力来控制所述挤压，其中，所述垫圈所施加的压力被实时监测以确定所述压力是否在合适的范围内；以及
旋转单元，其连接到所述至少一个夹具并且被配置为旋转所述至少一个夹具以翻转由所述至少一个夹具保持的所述半导体器件。
2.根据权利要求1所述的装置，其中所述两个臂在所述半导体器件的相对侧上对准。
3.根据权利要求1或2所述的装置，其中所述两个臂中的每一个包括真空路径，所述真空路径被配置为抽吸所述半导体器件的第一表面或第二表面。
4.根据权利要求1或2所述的装置，其中，所述至少一个夹具包括彼此间隔开的多个夹具。
5.根据权利要求1或2所述的装置，其中，所述至少一个夹具包括横跨所述半导体器件的中心设置的单个夹具。
6.根据权利要求1或2所述的装置，其中，在所述旋转单元旋转期间，所述至少一个夹具同时挤压所述半导体器件的第一表面和第二表面。
7.根据权利要求1或2所述的装置，其中，
所述半导体器件包括具有所述第一表面的第一器件芯片和具有所述第二表面的第二器件芯片，所述第一器件芯片键合到所述第二器件芯片；以及
所述至少一个夹具同时挤压所述第一器件芯片和所述第二器件芯片，使得所述第一器件芯片和第二器件芯片不相对于彼此移动。
8.一种用于保持半导体器件的夹具，包括：
在所述半导体器件的相对侧对准的两个臂，所述两个臂中的每一个包括在所述臂的一端处与所述半导体器件接触的至少一个垫圈；以及
伸展/缩回机构，其连接到所述两个臂并且被配置为在垂直于所述半导体器件的方向上使所述两个臂朝向彼此移动，以同时从其相对侧挤压所述半导体器件，其中，所述伸展/缩回机构被配置为基于所述垫圈施加在所述半导体器件的第一和/或第二表面上的压力来控制所述挤压，其中，所述垫圈所施加的压力被实时监测以确定所述压力是否在合适的范围内。
9.根据权利要求8所述的夹具，其中所述两个臂中的每一个包括被配置为抽吸所述半导体器件的真空路径。
10.根据权利要求8或9所述的夹具，其中，所述伸展/缩回机构被配置为使所述两个臂远离彼此移动以释放所述半导体器件。
11.根据权利要求8或9所述的夹具，其中，
所述半导体器件包括具有第一表面的第一器件芯片和具有第二表面的第二器件芯片，所述第一器件芯片键合到所述第二器件芯片；以及
所述夹具同时挤压所述第一器件芯片和所述第二器件芯片，使得所述第一器件芯片和第二器件芯片不相对于彼此移动。
12.一种用于翻转半导体器件的方法，包括：
通过至少一个夹具同时挤压所述半导体器件的第一表面和第二表面，其中所述第一表面与所述第二表面相对，其中，所述至少一个夹具中的每一个夹具包括两个臂，所述两个臂中的每一个包括在所述臂的一端处的至少一个垫圈；
基于所述至少一个夹具上的垫圈施加在所述半导体器件的第一和/或第二表面上的压力来控制所述两个臂对所述半导体器件的所述挤压，其中，所述垫圈所施加的压力被实时监测以确定所述压力是否在合适的范围内；以及
在由所述至少一个夹具同时挤压所述半导体器件的第一表面和第二表面期间，通过旋转单元旋转所述至少一个夹具以翻转所述半导体器件。
13.根据权利要求12所述的方法，其中同时挤压包括在垂直于所述半导体器件的第一表面和第二表面的方向上将所述至少一个夹具中的每一个夹具的两个臂朝向彼此移动。
14.根据权利要求13所述的方法，还包括在翻转所述半导体器件之后，使所述至少一个夹具中的每一个夹具的两个臂在所述方向上远离彼此移动以释放所述半导体器件。
15.根据权利要求12-14中任一项所述的方法，还包括在翻转所述半导体器件期间抽吸所述半导体器件的第一表面和第二表面。
16.根据权利要求12所述的方法，还包括将具有所述第一表面的第一器件芯片和具有所述第二表面的第二器件芯片键合以形成所述半导体器件。
17.根据权利要求16所述的方法，其中同时挤压所述第一器件芯片和所述第二器件芯片，使得所述第一器件芯片和所述第二器件芯片不相对于彼此移动。
18.一种用于键合半导体器件的系统，包括：
键合模块，被配置为将具有第一表面的第一器件芯片和具有第二表面的第二器件芯片键合，以形成键合的半导体器件，其中在所述键合的半导体器件上，所述第一表面与所述第二表面相对；
翻转模块，包括：
至少一个夹具，其被配置为通过同时挤压所述键合的半导体器件上的第一表面和第二表面来保持所述键合的半导体器件，其中，所述至少一个夹具中的每一个夹具包括两个臂，所述两个臂中的每一个包括在所述臂的一端处的至少一个垫圈，所述垫圈与所述半导体器件的所述第一表面或所述第二表面接触，其中，所述至少一个夹具中的每一个夹具包括伸展/缩回机构，所述伸展/缩回机构连接到所述两个臂并且被配置为使所述两个臂在垂直于所述半导体器件的第一表面和第二表面的方向上朝向彼此移动和远离彼此移动，其中，所述伸展/缩回机构被配置为基于所述垫圈施加在所述半导体器件的第一和/或第二表面上的压力来控制所述挤压，其中，所述垫圈所施加的压力被实时监测以确定所述压力是否在合适的范围内；以及
旋转单元，其连接到所述至少一个夹具并且被配置为旋转所述至少一个夹具以翻转由所述至少一个夹具保持的所述键合的半导体器件；以及
至少一个机械臂，其被配置为将所述键合的半导体器件从所述键合模块移动并加载到所述翻转模块。
19.根据权利要求18所述的系统，还包括退火模块，所述退火模块被配置为使所翻转的键合的半导体器件退火。
20.根据权利要求19所述的系统，其中，所述至少一个机械臂被配置为将所翻转的键合的半导体器件从所述翻转模块移动并加载到所述退火模块。
21.根据权利要求18所述的系统，其中所述两个臂在所述键合的半导体器件的相对侧上对准。
22.根据权利要求18-21中任一项所述的系统，其中所述两个臂中的每一个包括真空路径，所述真空路径被配置为抽吸所述键合的半导体器件的第一表面或第二表面。
23.根据权利要求18-21中任一项所述的系统，其中，在所述旋转单元旋转期间，所述至少一个夹具同时挤压所述键合的半导体器件的第一表面和第二表面。
CN202010370818.8A 2018-10-23 2018-10-23 半导体器件翻转装置 Active CN111403324B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010370818.8A CN111403324B (zh) 2018-10-23 2018-10-23 半导体器件翻转装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2018/111428 WO2020082232A1 (en) 2018-10-23 2018-10-23 Semiconductor device flipping apparatus
CN201880002201.1A CN109496349B (zh) 2018-10-23 2018-10-23 半导体器件翻转装置
CN202010370818.8A CN111403324B (zh) 2018-10-23 2018-10-23 半导体器件翻转装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880002201.1A Division CN109496349B (zh) 2018-10-23 2018-10-23 半导体器件翻转装置

Publications (2)

Publication Number Publication Date
CN111403324A true CN111403324A (zh) 2020-07-10
CN111403324B CN111403324B (zh) 2021-03-12

Family

ID=65713881

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010370818.8A Active CN111403324B (zh) 2018-10-23 2018-10-23 半导体器件翻转装置
CN201880002201.1A Active CN109496349B (zh) 2018-10-23 2018-10-23 半导体器件翻转装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201880002201.1A Active CN109496349B (zh) 2018-10-23 2018-10-23 半导体器件翻转装置

Country Status (4)

Country Link
US (1) US11257706B2 (zh)
CN (2) CN111403324B (zh)
TW (1) TWI673824B (zh)
WO (1) WO2020082232A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403324B (zh) 2018-10-23 2021-03-12 长江存储科技有限责任公司 半导体器件翻转装置
KR20200078773A (ko) * 2018-12-21 2020-07-02 세메스 주식회사 반전 유닛 및 이를 가지는 기판 처리 장치
CN111033728A (zh) 2019-04-15 2020-04-17 长江存储科技有限责任公司 具有可编程逻辑器件和动态随机存取存储器的键合半导体器件及其形成方法
CN110870062A (zh) 2019-04-30 2020-03-06 长江存储科技有限责任公司 具有可编程逻辑器件和nand闪存的键合半导体器件及其形成方法
CN110720143B (zh) * 2019-04-30 2021-01-29 长江存储科技有限责任公司 具有处理器和nand闪存的键合半导体器件及其形成方法
JP7311615B2 (ja) 2019-04-30 2023-07-19 長江存儲科技有限責任公司 プロセッサおよびｎａｎｄフラッシュメモリを有する接合半導体デバイスならびにそれを形成する方法
CN110911349A (zh) * 2019-11-06 2020-03-24 芯盟科技有限公司 一种芯片、半导体器件及其制备方法
CN114536951B (zh) * 2022-02-21 2023-05-02 Tcl王牌电器(惠州)有限公司 印刷辅助装置及印刷系统
CN117316851B (zh) * 2023-11-29 2024-04-02 天津中科晶禾电子科技有限责任公司 晶圆翻转夹具、晶圆键合设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030085300A (ko) * 2002-04-30 2003-11-05 삼성전자주식회사 광센서 및 압력 센서를 구비하는 웨이퍼 이송 암
CN101211758A (zh) * 2006-12-27 2008-07-02 大日本网目版制造株式会社 基板处理装置
CN201490176U (zh) * 2009-07-29 2010-05-26 东莞宏威数码机械有限公司 夹持机构
CN203118914U (zh) * 2013-03-07 2013-08-07 苏州均华精密机械有限公司 芯片接合装置
CN103910196A (zh) * 2013-01-09 2014-07-09 三星钻石工业股份有限公司 吸附反转装置
US20140242756A1 (en) * 2013-02-24 2014-08-28 Alpha And Omega Semiconductor Incorporated Method for preparing semiconductor devices applied in flip chip technology
CN104360507A (zh) * 2014-11-17 2015-02-18 合肥京东方光电科技有限公司 翻转装置、基板对盒系统及基板对盒方法
CN105023869A (zh) * 2014-04-25 2015-11-04 上海微电子装备有限公司 半自动对准机
CN107611078A (zh) * 2017-09-27 2018-01-19 成都柒瑰科技有限公司 一种薄膜太阳能电池基板的提升翻转装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW318258B (zh) * 1995-12-12 1997-10-21 Tokyo Electron Co Ltd
US6517130B1 (en) * 2000-03-14 2003-02-11 Applied Materials, Inc. Self positioning vacuum chuck
JP3888608B2 (ja) * 2001-04-25 2007-03-07 東京エレクトロン株式会社 基板両面処理装置
KR100466294B1 (ko) * 2001-09-25 2005-01-13 한국디엔에스 주식회사 반도체 제조 설비에서의 웨이퍼 반전 유닛
US7812459B2 (en) * 2006-12-19 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuits with protection layers
US9050634B2 (en) * 2007-02-15 2015-06-09 SCREEN Holdings Co., Ltd. Substrate processing apparatus
US8486803B2 (en) * 2011-10-13 2013-07-16 Alpha & Omega Semiconductor, Inc. Wafer level packaging method of encapsulating the bottom and side of a semiconductor chip
JP6098217B2 (ja) * 2013-02-20 2017-03-22 株式会社村田製作所 回路基板およびその製造方法
KR20140122042A (ko) * 2013-04-09 2014-10-17 에스케이하이닉스 주식회사 접합 트랜지스터를 포함하는 3차원 저항 변화 메모리 장치 및 그 구동방법
US9070745B1 (en) * 2013-12-13 2015-06-30 Lam Research Corporation Methods and systems for forming semiconductor laminate structures
CN105374709B (zh) * 2014-08-07 2019-05-03 东京毅力科创株式会社 接合装置、接合系统以及接合方法
DE102015108901A1 (de) * 2015-06-05 2016-12-08 Ev Group E. Thallner Gmbh Verfahren zum Ausrichten von Substraten vor dem Bonden
JP6560572B2 (ja) * 2015-09-14 2019-08-14 株式会社荏原製作所 反転機および基板研磨装置
JP6727048B2 (ja) * 2016-07-12 2020-07-22 東京エレクトロン株式会社 基板搬送装置および接合システム
JP6731805B2 (ja) * 2016-07-12 2020-07-29 東京エレクトロン株式会社 接合システム
CN111403324B (zh) 2018-10-23 2021-03-12 长江存储科技有限责任公司 半导体器件翻转装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030085300A (ko) * 2002-04-30 2003-11-05 삼성전자주식회사 광센서 및 압력 센서를 구비하는 웨이퍼 이송 암
CN101211758A (zh) * 2006-12-27 2008-07-02 大日本网目版制造株式会社 基板处理装置
CN201490176U (zh) * 2009-07-29 2010-05-26 东莞宏威数码机械有限公司 夹持机构
CN103910196A (zh) * 2013-01-09 2014-07-09 三星钻石工业股份有限公司 吸附反转装置
US20140242756A1 (en) * 2013-02-24 2014-08-28 Alpha And Omega Semiconductor Incorporated Method for preparing semiconductor devices applied in flip chip technology
CN203118914U (zh) * 2013-03-07 2013-08-07 苏州均华精密机械有限公司 芯片接合装置
CN105023869A (zh) * 2014-04-25 2015-11-04 上海微电子装备有限公司 半自动对准机
CN104360507A (zh) * 2014-11-17 2015-02-18 合肥京东方光电科技有限公司 翻转装置、基板对盒系统及基板对盒方法
CN107611078A (zh) * 2017-09-27 2018-01-19 成都柒瑰科技有限公司 一种薄膜太阳能电池基板的提升翻转装置

Also Published As

Publication number Publication date
TWI673824B (zh) 2019-10-01
US20200126838A1 (en) 2020-04-23
CN109496349A (zh) 2019-03-19
TW202017103A (zh) 2020-05-01
CN109496349B (zh) 2020-05-26
WO2020082232A1 (en) 2020-04-30
US11257706B2 (en) 2022-02-22
CN111403324B (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
CN111403324B (zh) 半导体器件翻转装置
US10896902B2 (en) Systems and methods for efficient transfer of semiconductor elements
CN110140213B (zh) 三维存储器件及其制作方法
KR102369603B1 (ko) 3차원 메모리 장치 및 그 형성 방법
US9754813B2 (en) Bond chuck, methods of bonding, and tool including bond chuck
JP7378503B2 (ja) ダイ同士の接合のための方法および構造
JP2006332563A (ja) ウェハ搬送装置、ウェハ積層体搬送装置及び積層型半導体装置製造方法
US20130149817A1 (en) Fabricating methods of semiconductor devices and pick-up apparatuses of semiconductor devices therein
CN114664782A (zh) 用于具有直接键合的微电子组件的载体
US20220102185A1 (en) Semiconductor manufacturing apparatus including bonding head
CN114664781A (zh) 用于具有直接接合的微电子组件的载体
TW202243066A (zh) 用於具有直接接合之微電子總成之載體
KR101944355B1 (ko) 반도체 제조 장치
KR101946851B1 (ko) 반도체 제조 장치
US20240153910A1 (en) Ferromagnetic control of wafer bonding
KR20180098986A (ko) 반도체 제조 장치
KR101946843B1 (ko) 반도체 제조 장치
KR101794978B1 (ko) 반도체 제조 장치의 플립퍼
KR20180098985A (ko) 반도체 제조 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant