CN111403288B - 一种fdsoi器件的形成方法 - Google Patents
一种fdsoi器件的形成方法 Download PDFInfo
- Publication number
- CN111403288B CN111403288B CN202010212526.1A CN202010212526A CN111403288B CN 111403288 B CN111403288 B CN 111403288B CN 202010212526 A CN202010212526 A CN 202010212526A CN 111403288 B CN111403288 B CN 111403288B
- Authority
- CN
- China
- Prior art keywords
- region
- oxide layer
- forming
- layer
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 83
- 238000010586 diagram Methods 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种FDSOI器件的形成方法，提供包括HV区域的SOI晶圆，该HV区域包括硅基底、位于硅基底上的埋氧层；位于埋氧层上的单晶硅层；去除HV区域上的单晶硅层；在硅基底中进行离子注入形成阱；在HV区域上定义栅氧化层的宽度，同时定义源、漏区；去除源、漏区表面的所述埋氧层，并在源、漏区表面外延生长硅至栅氧化层的高度；在栅氧化层下方的阱中形成STI区域；在源、漏区掺杂形成漂移区；在栅氧化层上形成栅极结构。本发明利用FDSOI的氧化硅层，制作出可以承受中压和高压的区域，此区域可以用来做器件ESD保护，防止器件失效，同时此区域也可以用来作为中压或者高压工作区域，提高电路的承压能力。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种FDSOI器件的形成方法。
背景技术
随着技术节点进一步延伸至28nm及以下后，为克服短沟道效应等问题，引入了FDSOI结构，即在体硅(bulk silicon)上面增加一层氧化硅层(埋氧层BOX)和单晶硅(SOI)层。薄的SOI层可以有效的降低短沟道效应，埋氧层使得电子不会迁移到下层，从而降低漏电流。但是FDSOI的结构使得其相对于传统器件，所能承受的高电压值更低，一方面工作电压受限制，另一方面在静电等作用下易被击穿，器件失效。埋氧层的存在使得SOI器件不能进行有效的散热，与传统硅基器件相比，二次崩溃电流很高，增大了ESD防护的难度。
因此，有必要提出一种FDSOI器件的制作方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种FDSOI器件的形成方法，用于解决现有技术中的FDSOI结构承受的高压低以及不能有效散热和二次崩溃电流高的问题。
为实现上述目的及其他相关目的，本发明提供一种FDSOI器件的形成方法，该方法至少包括以下步骤：
步骤一、提供SOI晶圆，所述SOI晶圆包括HV区域，该HV区域包括硅基底、位于所述硅基底上的埋氧层；位于所述埋氧层上的单晶硅层；
步骤二、去除所述HV区域上的所述单晶硅层；
步骤三、在所述硅基底中进行离子注入形成阱；
步骤四、在所述HV区域上定义栅氧化层的宽度，同时定义源、漏区；
步骤五、去除所述源、漏区表面的所述埋氧层，并在所述源、漏区表面外延生长硅至所述栅氧化层的高度；
步骤六、在栅氧化层下方的所述阱中形成STI区域；
步骤七、在所述源、漏区掺杂形成漂移区；
步骤八、在所述栅氧化层上形成栅极结构。
优选地，步骤二中去除所述HV区域上的所述单晶硅层的方法为湿法刻蚀。
优选地，步骤二中去除所述HV区域上的所述单晶硅层的方法为干法刻蚀。
优选地，步骤三中在所述硅基底中进行离子注入形成P阱。
优选地，步骤三中在所述硅基底中进行离子注入形成N阱。
优选地，步骤四中采用光刻在所述HV区域上定义栅氧化层的宽度。
优选地，步骤五中采用刻蚀的方法去除所述源、漏区表面的所述埋氧层。
优选地，步骤六中通过光刻定义所述STI区域，之后采用刻蚀的方法形成STI沟槽，接着在所述STI沟槽中填充隔离层形成所述STI区域。
优选地，步骤八在所述栅氧化层上形成栅极结构的方法包括：在所述栅氧化层上沉积栅极结构层，接着沉积牺牲层，之后依次采用光刻和刻蚀形成所述栅极结构。
优选地，该方法还包括步骤九、在所述栅极结构的两侧形成侧墙。
优选地，步骤七中形成的所述STI区域的深度为2000埃～4000埃。
如上所述，本发明的FDSOI器件的形成方法，具有以下有益效果：本发明利用FDSOI的氧化硅层，制作出可以承受MV和HV的区域，此区域可以用来做器件ESD保护，防止器件失效，另一方面，此区域也可以用来作为中压(MV)或者高压(HV)工作区域，提高电路的承压能力。
附图说明
图1显示为包含有硅基底和埋氧层以及单晶硅层的HV区域；
图2显示为HV区域上的单晶硅层被去除后的结构示意图；
图3显示为在所述HV区域中的硅基底中进行离子注入后的结构示意图；
图4显示为本发明在所述HV区域上定义栅氧化层后的结构示意图；
图5显示为去除源漏区上的埋氧层后的结构示意图；
图6显示为在源、漏表面外延生长硅后的结构示意图；
图7显示为形成STI区域后的结构示意图；
图8显示为形成漂移区后的结构示意图；
图9显示为形成栅极结构后的结构示意图；
图10显示为本发明的FDSOI上的HV器件用于ESD保护电路中的电路结构示意图；
图11显示为本发明的FDSOI器件的形成方法的流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种FDSOI器件的形成方法，如图11所示，图11显示为本发明的FDSOI器件的形成方法的流程图，该方法至少包括以下步骤：
步骤一、提供SOI晶圆，所述SOI晶圆包括HV区域，该HV区域包括硅基底、位于所述硅基底上的埋氧层；位于所述埋氧层(BOX)上的单晶硅层(SOI层)；如图1所示，图1显示为包含有硅基底和埋氧层以及单晶硅层的HV区域；所述HV区域(高压区域)包含有所述硅基底01上设有埋氧层(BOX)02，所述埋氧层02上设有单晶硅层(SOI层)03。
步骤二、去除所述HV区域上的所述单晶硅层；如图2所示，图2显示为HV区域上的单晶硅层被去除后的结构示意图；包含有所述硅基底01、埋氧层02以及单晶硅层03的所述HV区域上的所述单晶硅层03被去除，本发明进一步地，步骤二中去除所述HV区域上的所述单晶硅层03的方法为湿法刻蚀。并且将所述HV区域作为目标区域去除所述单晶硅层03时，所述晶圆上的非目标区域采用保护层进行保护，通过湿法刻蚀将所述目标区域(HV区域)表面的所述单晶硅层03去除。
步骤三、在所述硅基底中进行离子注入形成阱；本发明进一步地，步骤三中在所述硅基底中进行离子注入形成P阱，在其他实施例中，步骤三中也可以在所述硅基底上进行离子注入形成N阱。如图3所示，图3显示为在所述HV区域中的硅基底中进行离子注入后的结构示意图。该步骤如果在所述硅基底中注入P型离子则形成P阱，若在所述硅基底中注入N型离子，则形成N阱。本发明的该步骤三在所述硅基底中可以注入P型离子，也可以注入N型离子，亦即可以形成P阱04，也可以形成N阱04。
步骤四、在所述HV区域上定义栅氧化层的宽度，同时定义源、漏区；本发明进一步地，步骤四中采用光刻在所述HV区域上定义栅氧化层的宽度。如图4所示，图4显示为本发明在所述HV区域上定义栅氧化层后的结构示意图。该步骤在所述HV区域上的所述埋氧层02上通过光刻定义所述栅氧化层的宽度，亦即在所述埋氧层02上悬涂光刻胶，通过确定所述栅氧化层的宽度后，经过曝光和显影在所述埋氧层02上形成光刻胶图形05，该光刻胶图形05的宽度即为所定义的所述栅氧化层的宽度。该步骤所定义的源、漏区分别为所述栅氧化层两侧的所述P阱或N阱所在的区域。
步骤五、去除所述源、漏区表面的所述埋氧层，并在所述源、漏区表面外延生长硅至所述栅氧化层的高度；如图5所示，图5显示为去除源漏区上的埋氧层后的结构示意图。本发明进一步地，步骤五中采用刻蚀的方法去除所述源、漏区表面的所述埋氧层。留下的所述埋氧层02作为所述栅氧化层。去除所述源、漏区表面的所述埋氧层后，如图6所示，图6显示为在源、漏表面外延生长硅后的结构示意图。该步骤采用外延生长的方法在所述栅氧化层两侧的源、漏区生长硅，直至其高度与所述栅氧化层的高度相同为止。
步骤六、在栅氧化层下方的所述阱中形成STI区域；如图7所示，图7显示为形成STI区域后的结构示意图，本发明进一步地，步骤六中通过光刻定义所述STI区域，之后采用刻蚀的方法形成STI沟槽，接着在所述STI沟槽中填充隔离层形成所述STI区域。
步骤七、在所述源、漏区掺杂形成漂移区；本发明进一步地，步骤七中形成的所述STI区域的深度为2000埃～4000埃。如图8所示，图8显示为形成漂移区后的结构示意图，该步骤先在所述栅氧化层上形成阻挡层08后，在所述源、漏区掺杂形成所述漂移区07。
该步骤进行掺杂形成了所述漂移区07，所述漂移区07的存在等效为电阻的作用，其可以提高器件的击穿电压，并减小源、漏两极之间的寄生电容，有利于提高频率特性。
步骤八、在所述栅氧化层上形成栅极结构。本发明进一步地，步骤八在所述栅氧化层上形成栅极结构的方法包括：在所述栅氧化层上沉积栅极结构层，接着沉积牺牲层，之后依次采用光刻和刻蚀形成所述栅极结构。如图9所示，图9显示为形成栅极结构后的结构示意图，该步骤先沉积栅极结构层，之后在所述栅极结构层上沉积牺牲层，接着通过光刻定义所述栅极结构的宽度，最后刻蚀所述栅极结构层和所述牺牲层，形成如图9中所示的栅极结构09。
本发明进一步地，该方法还包括步骤九、在所述栅极结构的两侧形成侧墙。
实施例二
该实施例与实施例一的不同之处在于：步骤二中去除所述HV区域上的所述单晶硅层的方法为干法刻蚀。同时，本实施例中的步骤三中在所述硅基底上进行离子注入形成N阱。
如图10所示，图10显示为本发明的FDSOI上的HV器件用于ESD保护电路中的电路结构示意图。其中，该电路结构包括前端的输入保护电路，位于所述输入保护电路后端的输入缓冲电路，所述输入缓冲电路之后设有输出缓冲电路，位于所述输出缓冲电路之后的是输出保护电路，所述输出保护电路连接输出PAD，最后一级为VDD至VSS的保护电路。
综上所述，本发明利用FDSOI的氧化硅层，通过一系列的工艺制程，制作出可以承受中压MV和高压HV的区域，此区域可以用来做器件ESD保护，防止器件失效，另一方面，此区域也可以用来作为MV或者HV工作区域，提高电路的承压能力。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种FDSOI器件的形成方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供SOI晶圆，所述SOI晶圆包括HV区域，该HV区域包括硅基底、位于所述硅基底上的埋氧层；位于所述埋氧层上的单晶硅层；
步骤二、去除所述HV区域上的所述单晶硅层；
步骤三、在所述硅基底中进行离子注入形成阱；
步骤四、在所述HV区域上定义栅氧化层的宽度，同时定义源、漏区；
步骤五、去除所述源、漏区表面的所述埋氧层，留下的所述埋氧层作为所述栅氧化层；并在所述源、漏区表面外延生长硅至所述栅氧化层的高度；
步骤六、在栅氧化层下方的所述阱中形成STI区域；
步骤七、在所述源、漏区掺杂形成漂移区；
步骤八、在所述栅氧化层上形成栅极结构。
2.根据权利要求1所述的FDSOI器件的形成方法，其特征在于：步骤二中去除所述HV区域上的所述单晶硅层的方法为湿法刻蚀。
3.根据权利要求1所述的FDSOI器件的形成方法，其特征在于：步骤二中去除所述HV区域上的所述单晶硅层的方法为干法刻蚀。
4.根据权利要求1所述的FDSOI器件的形成方法，其特征在于：步骤三中在所述硅基底中进行离子注入形成P阱。
5.根据权利要求1所述的FDSOI器件的形成方法，其特征在于：步骤三中在所述硅基底中进行离子注入形成N阱。
6.根据权利要求1所述的FDSOI器件的形成方法，其特征在于：步骤四中采用光刻在所述HV区域上定义栅氧化层的宽度。
7.根据权利要求1所述的FDSOI器件的形成方法，其特征在于：步骤五中采用刻蚀的方法去除所述源、漏区表面的所述埋氧层。
8.根据权利要求1所述的FDSOI器件的形成方法，其特征在于：步骤六中通过光刻定义所述STI区域，之后采用刻蚀的方法形成STI沟槽，接着在所述STI沟槽中填充隔离层形成所述STI区域。
9.根据权利要求1所述的FDSOI器件的形成方法，其特征在于：步骤八在所述栅氧化层上形成栅极结构的方法包括：在所述栅氧化层上沉积栅极结构层，接着沉积牺牲层，之后依次采用光刻和刻蚀形成所述栅极结构。
10.根据权利要求1所述的FDSOI器件的形成方法，其特征在于：该方法还包括步骤九、在所述栅极结构的两侧形成侧墙。
11.根据权利要求8所述的FDSOI器件的形成方法，其特征在于：步骤六中形成的所述STI区域的深度为2000埃～4000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010212526.1A CN111403288B (zh) | 2020-03-24 | 2020-03-24 | 一种fdsoi器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010212526.1A CN111403288B (zh) | 2020-03-24 | 2020-03-24 | 一种fdsoi器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111403288A CN111403288A (zh) | 2020-07-10 |
| CN111403288B true CN111403288B (zh) | 2023-09-19 |
Family
ID=71431165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010212526.1A Active CN111403288B (zh) | 2020-03-24 | 2020-03-24 | 一种fdsoi器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111403288B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114121675A (zh) * | 2021-11-24 | 2022-03-01 | 上海华力集成电路制造有限公司 | 高压器件结构制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280471A (zh) * | 2011-08-07 | 2011-12-14 | 东南大学 | 一种高维持电压p型静电防护半导体器件 |
| CN104393049A (zh) * | 2014-11-25 | 2015-03-04 | 上海华力微电子有限公司 | 改善esd保护能力的soi nmos器件及制作方法 |
| CN106129043A (zh) * | 2016-06-30 | 2016-11-16 | 上海华力微电子有限公司 | 提高soi nmos器件esd保护能力的方法以及soi nmos器件 |
| CN106847833A (zh) * | 2017-03-30 | 2017-06-13 | 电子科技大学 | 一种soi横向高压器件及其制造方法 |
| CN110176402A (zh) * | 2019-06-21 | 2019-08-27 | 上海华力集成电路制造有限公司 | 一种fdsoi pmos浅掺杂离子注入方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10049917B2 (en) * | 2016-09-19 | 2018-08-14 | Globalfoundries Inc. | FDSOI channel control by implanted high-K buried oxide |
-
2020
- 2020-03-24 CN CN202010212526.1A patent/CN111403288B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280471A (zh) * | 2011-08-07 | 2011-12-14 | 东南大学 | 一种高维持电压p型静电防护半导体器件 |
| CN104393049A (zh) * | 2014-11-25 | 2015-03-04 | 上海华力微电子有限公司 | 改善esd保护能力的soi nmos器件及制作方法 |
| CN106129043A (zh) * | 2016-06-30 | 2016-11-16 | 上海华力微电子有限公司 | 提高soi nmos器件esd保护能力的方法以及soi nmos器件 |
| CN106847833A (zh) * | 2017-03-30 | 2017-06-13 | 电子科技大学 | 一种soi横向高压器件及其制造方法 |
| CN110176402A (zh) * | 2019-06-21 | 2019-08-27 | 上海华力集成电路制造有限公司 | 一种fdsoi pmos浅掺杂离子注入方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111403288A (zh) | 2020-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101446387B1 (ko) | Ｉｏ ｅｓｄ 디바이스 및 그 형성 방법 | |
| TWI500075B (zh) | 二極體、雙極接面電晶體及於鰭型場效電晶體裝置內二極體之製造方法 | |
| US9559091B2 (en) | Method of manufacturing fin diode structure | |
| KR100859486B1 (ko) | 고전압용 정전기 방전 보호 소자 및 그 제조 방법 | |
| KR100340878B1 (ko) | 에스오아이 소자의 제조방법 | |
| US8048753B2 (en) | Charging protection device | |
| US20200343383A1 (en) | PMOS FinFET | |
| KR101687603B1 (ko) | 하이브리드 반도체 기판의 제조 방법 | |
| US20150060939A1 (en) | Scr with fin body regions for esd protection | |
| US8502326B2 (en) | Gate dielectric formation for high-voltage MOS devices | |
| CN111029408A (zh) | 一种集成esd的vdmos器件及制备方法 | |
| CN111403288B (zh) | 一种fdsoi器件的形成方法 | |
| KR100233286B1 (ko) | 반도체 장치 및 그 제조방법 | |
| TWI570943B (zh) | 鰭式二極體結構 | |
| CN211017088U (zh) | 一种集成esd的vdmos器件 | |
| CN108389857B (zh) | 提高维持电压的多晶硅假栅静电释放器件及其制作方法 | |
| CN102683286B (zh) | 提高载流子迁移率的cmos器件的制作方法及器件结构 | |
| CN108376681B (zh) | 一种提高维持电压的带假栅静电释放器件及其制作方法 | |
| KR100356792B1 (ko) | 에스오아이 소자 및 그의 제조방법 | |
| CN106531809B (zh) | 一种深沟槽功率mos器件结构及其制备方法 | |
| CN115064593A (zh) | 一种节省芯片面积的方法 | |
| CN111508954A (zh) | 一种基于fdsoi工艺平台的保护二极管结构及其制作方法 | |
| CN113611611A (zh) | 一种带esd结构的沟槽mosfet器件的制造方法 | |
| WO2018121131A1 (zh) | 结型场效应晶体管及其制作方法 | |
| CN117153869A (zh) | 半导体制作工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |