CN108376681B - 一种提高维持电压的带假栅静电释放器件及其制作方法 - Google Patents
一种提高维持电压的带假栅静电释放器件及其制作方法 Download PDFInfo
- Publication number
- CN108376681B CN108376681B CN201810052905.1A CN201810052905A CN108376681B CN 108376681 B CN108376681 B CN 108376681B CN 201810052905 A CN201810052905 A CN 201810052905A CN 108376681 B CN108376681 B CN 108376681B
- Authority
- CN
- China
- Prior art keywords
- region
- injection
- injection region
- ndd
- dummy gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000002347 injection Methods 0.000 claims abstract description 117
- 239000007924 injection Substances 0.000 claims abstract description 117
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 77
- 229920005591 polysilicon Polymers 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000015556 catabolic process Effects 0.000 claims abstract description 10
- 230000005611 electricity Effects 0.000 claims abstract description 6
- 230000003068 static effect Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 239000007943 implant Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000013508 migration Methods 0.000 claims description 5
- 230000005012 migration Effects 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- -1 phosphorous ions Chemical class 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种提高维持电压的带假栅静电释放器件，包括衬底，衬底中设有HVNW区，HVNW区内从左至右依次设有P‑body区和NDD区，所述P‑body区内从左至右依次设有第一P+注入区、第一N+注入区，所述第一多晶硅栅横跨在HVNW区和P‑body区之间，所述NDD区内从左至右依次设有第二N+注入区、第二多晶硅假栅、第三N+注入区；所述第二多晶硅假栅构成多晶硅假栅结构，以提高器件的维持电压。本发明采用多晶硅假栅结构，能够使得LDMOS器件的静电放电远离沟道区域的表面，绝大部分的静电电流均从器件的体内泄放，因此器件能够承受足够高强度的ESD脉冲应力，防止器件的表面发生热击穿现象。
Description
技术领域
本发明涉及集成电路领域，特别涉及一种提高维持电压的带假栅静电释放器件及其制作方法。
背景技术
在之前的数十年间，电子技术迅速有序的发展，电子产品遍布人们日常生活的方方面面，集成电路的应用越来越广泛，电子产品的存在大大地提高了人们的生活质量和水平，而且集成电路发展仍然遵循摩尔定律所引导的方向，器件的规模更大、集成度更高和尺寸更小等等。
静电释放(ESD)是集成电路中导致电路失效的一个重要的原因，随着半导体工艺水平的发展，ESD保护的重要性日益凸显，根据有关数据的统计，在微电子领域内，因为ESD现象引起的集成电路失效现象约有58%，这充分证明了ESD保护在微电子领域的重要地位，当集成电路有一个良好的ESD保护时，可以提高电子产品的可靠性。在高压应用、射频应用以及纳米应用中，各种因素给ESD保护设计带来了很大的困难，克服这些不利因素，设计出符合要求的ESD保护器件，是每个集成电路设计者的目标。
传统LDMOS结构器件全名为横向双扩散金属氧化物半导体场效应管，主要应用于高压工艺的ESD保护器件结构，LDMOS结构具有强大的抗ESD能力，是高压领域内应用很广的ESD保护器件，各式各样经过优化改造的LDMOS静电保护器件被应用于各种高压环境中。但是，因为LDMOS结构的Kirk效应，将会造成其维持电压低下，存在很严重的叉指导通不均匀的问题，即只有部分叉指开启泄放静电电流，其余叉指不处于工作状态，严重影响LDMOS结构的整体ESD鲁棒性，而且容易产生闩锁问题，使得器件无法关闭，直至烧毁。所以在对LDMOS结构进行设计时，应该需要设法提高LDMOS的维持电压。
传统LDMOS结构的ESD保护器件剖面图及等效电路如图1所示。LDMOS结构反向工作时为正偏二极管特性，所以泄放ESD电流能力十分强大，LDMOS结构正向工作时，当阳极和阴极之间的电压差到达LDMOS结构的阈值电压时，HVNW和P-body之间发生雪崩击穿现象，雪崩倍增的大量载流子经过P-body的寄生电阻Rp产生压降，当压降到达寄生NPN三极管结构的BE结开启电压时，NPN结构将会开启，泄放ESD电流，这时LDMOS结构的电压将会回滞到维持电压，工作在低阻区域。当电流最后增加到导致LDMOS结构发生热失效时，就会发生二次击穿现象，这时LDMOS结构的静电保护器件就彻底失效了。
发明内容
为了解决上述技术问题，本发明提供一种结构简单、能够提高维持电压的带假栅静电释放器件。并提供其制作方法。
本发明解决上述问题的技术方案是：一种提高维持电压的带假栅静电释放器件，包括衬底、HVNW区、P-body区、NDD区、第一P+注入区、第一N+注入区、第二N+注入区、第三N+注入区、第一多晶硅栅、第二多晶硅假栅，所述衬底中设有HVNW区，HVNW区内从左至右依次设有P-body区和NDD区，所述P-body区内从左至右依次设有第一P+注入区、第一N+注入区，所述第一多晶硅栅横跨在HVNW区和P-body区之间，所述NDD区内从左至右依次设有第二N+注入区、第二多晶硅假栅、第三N+注入区；所述第二多晶硅假栅构成多晶硅假栅结构，以提高器件的维持电压。
上述提高维持电压的带假栅静电释放器件，所述P-body区的左侧与HVNW区的左侧边缘相连接，第一P+注入区的左侧与P-body区的左侧边缘相连接，第一P+注入区的右侧与第一N+注入区的左侧相连接，第一N+注入区的右侧与第一多晶硅栅的左侧相连接；所述第一多晶硅栅的右侧与NDD区的左侧相连接，NDD区的右侧与HVNW区的右侧边缘相连接，所述第二N+注入区的左侧与NDD区的左侧边缘相连接，第二N+注入区的右侧与第二多晶硅假栅的左侧相连接，第二多晶硅假栅的右侧与第三N+注入区的左侧相连接，第三N+注入区的右侧与NDD区的右侧边缘相连接。
上述提高维持电压的带假栅静电释放器件，所述第一P+注入区、第一N+注入区、第一多晶硅栅连接在一起并作为器件的阴极；所述第三N+注入区作为器件的阳极。
上述提高维持电压的带假栅静电释放器件，所述第一P+注入区左半部分位于P-body区的表面，第一P+注入区右半部分完全位于P-body区中；所述第一N+注入区完全位于P-body区中；所述第二N+注入区左半部分位于NDD区的表面，第二N+注入区右半部分完全位于NDD区中；所述第三N+注入区左半部分完全位于NDD区中，第三N+注入区右半部分位于NDD区的表面。
上述提高维持电压的带假栅静电释放器件，当ESD高压脉冲应力来到器件阳极，器件阴极接地电位时，所述第一N+注入区、P-body区和HVNW区构成一纵向NPN三极管结构，纵向NPN三极管结构的基极与P-body区的寄生电阻相连，即所述纵向NPN三极管结构形成了一个BJT晶体管结构，也就是LDMOS结构。
上述提高维持电压的带假栅静电释放器件，所述第二多晶硅假栅构成多晶硅假栅结构，当ESD高压脉冲应力来到器件阳极，所述阴极接地电位时，所述HVNW区和P-body区发生雪崩击穿，由于多晶硅假栅结构的存在，器件的静电放电远离器件阳极的沟道区域的表面，器件的泄放静电电流路径变长，以提高器件的维持电压。
一种提高维持电压的带假栅静电释放器件的制作方法，包括以下步骤：
步骤一：在衬底中形成HVNW区；
步骤二：在HVNW区左半部分形成P-body区，在HVNW区右半部分形成NDD区；
步骤三：对HVNW区、P-body区、NDD区进行退火处理，消除杂质的扩散；
步骤四：在P-body区和HVNW区交界处淀积第一多晶硅栅，在NDD区上淀积第二多晶硅假栅；
步骤五：在P-body区中形成第一P+注入区、第一N+注入区，在NDD区中形成第二N+注入区、第三N+注入区，且第一P+注入区、第一N+注入区、第一多晶硅栅、第二N+注入区、第二多晶硅假栅、第三N+注入区从左到右依次排列；
步骤六：对第一P+注入区、第一N+注入区、第二N+注入区、第三N+注入区进行退火处理，消除杂质在注入区的迁移；
步骤七：将第一P+注入区、第一N+注入区、第一多晶硅栅连接在一起并作为器件的阴极；将第三N+注入区作为器件的阳极。
上述提高维持电压的双栅栅控静电释放器件的制作方法，所述步骤一之前还包括步骤a：在衬底上形成一层二氧化硅薄膜，然后淀积一层氮化硅；将光刻胶层涂在晶圆上，光刻胶曝光和显影，形成隔离浅槽；对氮化硅、二氧化硅和隔离浅槽刻蚀，去除光刻胶层，淀积一层二氧化硅，然后化学机抛光，直到氮化硅层为止，除去氮化硅层。
上述提高维持电压的带假栅静电释放器件的制作方法，所述第一P+注入区左半部分位于P-body区的表面，第一P+注入区右半部分完全位于P-body区中；所述第一N+注入区完全位于P-body区中；所述第二N+注入区左半部分位于ND D区的表面，第二N+注入区右半部分完全位于NDD区中；所述第三N+注入区左半部分完全位于NDD区中，第三N+注入区右半部分位于NDD区的表面。
上述提高维持电压的带假栅静电释放器件的制作方法，所述步骤三中，采用RTP工艺来消除杂质的扩散；所述步骤六中，采用RTP工艺来消除杂质在注入区的迁移。
本发明的有益效果在于：
1、本发明的带假栅静电释放器件采用多晶硅假栅结构，能够使得LDMOS器件的静电放电远离沟道区域的表面，绝大部分的静电电流均从器件的体内泄放，因此器件能够承受足够高强度的ESD脉冲应力，从而防止器件的表面发生热击穿现象。
2、本发明的带假栅静电释放器件采用多晶硅假栅结构，能够使得LDMOS器件结构的静电泄放电流路径变长，使得器件阳极的镇流电阻的阻值提高，镇流电阻阻值的提高将会直接抬高器件的维持电压，防止器件产生闩锁效应，改善了器件的不均匀导通特性，即所有叉指结构均匀开启泄放ESD电流应力，从而提高整个器件的二次击穿电压，而且因为器件触发时原本电流就很小，所以添加第二多晶硅假栅而构成的多晶硅假栅结构并不会提高触发电压。
3、本发明的带假栅静电释放器件的制作过程简单、操作方便。制作出的带假栅LDMOS静电释放器件即不会违反版图设计的规则和要求，也不会运用到标准CMOS工艺以外的工艺，就能使得LDMOS结构能够运用在静电保护设计应用中，有效地保护内部芯片，防止导通不均匀和产生闩锁的风险，提高器件的整体ESD鲁棒性。
附图说明
图1为传统LDMOS结构的剖面图和寄生结构示意图。
图2为本发明的带假栅静电释放器件的结构示意图。
图3为本发明的带假栅静电释放器件的三维寄生结构示意图。
图4为本发明的带假栅静电释放器件的ESD电流泄放路径示意图。
图5为本发明的带假栅静电释放器件的俯视图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
如图2、图3、图5所示，一种提高维持电压的带假栅静电释放器件，包括衬底P-SUB101、HVNW区102、P-body区103、NDD区104、第一P+注入区105、第一N+注入区106、第二N+注入区107、第三N+注入区108、第一多晶硅栅205、第二多晶硅假栅206，所述衬底P-SUB 101中设有HVNW区102，HVNW区102内从左至右依次设有P-body区103和NDD区104，所述P-body区103内从左至右依次设有第一P+注入区105、第一N+注入区106，所述第一多晶硅栅205横跨在HVNW区102和P-body区103之间，所述NDD区104内从左至右依次设有第二N+注入区107、第二多晶硅假栅206、第三N+注入区108；所述第二多晶硅假栅206构成多晶硅假栅结构，以提高器件的维持电压。
所述P-body区103的左侧与HVNW区102的左侧边缘相连接，第一P+注入区105的左侧与P-body区103的左侧边缘相连接，第一P+注入区105的右侧与第一N+注入区106的左侧相连接，第一N+注入区106的右侧与第一多晶硅栅205的左侧相连接；所述第一多晶硅栅205的右侧与NDD区104的左侧相连接，NDD区104的右侧与HVNW区102的右侧边缘相连接，所述第二N+注入区107的左侧与NDD区104的左侧边缘相连接，第二N+注入区107的右侧与第二多晶硅假栅206的左侧相连接，第二多晶硅假栅206的右侧与第三N+注入区108的左侧相连接，第三N+注入区108的右侧与NDD区104的右侧边缘相连接。
所述第一P+注入区105通过接触孔与第一金属层201相连接，所述第一N+注入区106通过接触孔与第二金属层202相连接，所述第一多晶硅栅205通过接触孔与第三金属层203相连接，在第五金属层302上设有金属通孔301，所述第一金属层201、第二金属层202和第三金属层203均通过金属通孔301与第五金属层302相连接，并作为器件的阴极。
所述第三N+注入区108通过接触孔与第四金属层204相连接，在第六金属层304上设有金属通孔303，所述第四金属层204通过金属通孔303与第六金属层304相连接，并作为器件的阳极。
所述第一P+注入区105左半部分位于P-body区103的表面，第一P+注入区105右半部分完全位于P-body区103中；所述第一N+注入区106完全位于P-body区103中；所述第二N+注入区107左半部分位于NDD区104的表面，第二N+注入区107右半部分完全位于NDD区104中；所述第三N+注入区108左半部分完全位于NDD区104中，第三N+注入区108右半部分位于NDD区104的表面。
当ESD高压脉冲应力来到器件阳极，器件阴极接地电位时，所述第一N+注入区106、P-body区103和HVNW区102构成一纵向NPN三极管结构，纵向NPN三极管结构的基极与P-body区103的寄生电阻相连，即所述纵向NPN三极管结构形成了一个BJT晶体管结构，也就是LDMOS结构。
所述第二多晶硅假栅206构成多晶硅假栅结构，当ESD高压脉冲应力来到器件阳极，所述阴极接地电位时，所述HVNW区102和P-body区103发生雪崩击穿，由于多晶硅假栅结构的存在，器件的静电放电远离器件阳极的沟道区域的表面，绝大部分的静电电流均从器件的体内泄放，因此器件能够承受足够高强度的ESD脉冲应力，从而防止器件的表面发生热击穿现象，具体的ESD电流泄放路径如图4所示。由于在LDMOS结构的阳极区域添加了多晶硅假栅结构，使得LDMOS器件结构的静电泄放电流路径变长，静电电流均从器件的体内流过，等效为抬高了器件阳极的镇流电阻的阻值，提高了器件的维持电压，防止器件出现闩锁现象，使得器件部分导通的叉指的维持电压的值会再次到达阈值电压的值，从而克服器件的不均匀导通现象，二次击穿电压随着叉指数的增多成线性上升，而且因为器件触发时原本电流就很小，所以添加多晶硅假栅结构并不会提高触发电压。可通过调节所述多晶硅假栅结构的几何参数，来调节器件阳极镇流电阻的大小，从而使得器件能够产生对应于实际ESD窗口所需要的维持电压。
一种提高维持电压的带假栅静电释放器件的制作方法，包括以下步骤：
步骤一：在所述衬底P-SUB 101上用热氧化形成一层二氧化硅薄膜，以此来缓解后续步骤形成的氮化硅对硅衬底造成的应力，然后利用化学气相淀积(CVD)淀积一层氮化硅，作为后续的CMP的停止层。
将光刻胶层涂在晶圆上，光刻胶曝光和显影，用于隔离浅槽的定义。对氮化硅、二氧化硅和隔离浅槽刻蚀，去除光刻胶层，利用化学气相淀积(CVD)淀积一层二氧化硅，然后化学机抛光，直到氮化硅层为止，利用热磷酸湿法刻蚀除去氮化硅层。
步骤二：在衬底P-SUB 101中形成HVNW区102。
将光刻胶层涂在晶圆片上，用于所述HVNW区102的定义，然后利用高能磷离子进行注入形成局部N型区域，去除光刻胶层，形成HVNW区102。
步骤三：在HVNW区102左半部分形成P-body区103，在HVNW区102右半部分形成NDD区104。
将光刻胶层涂在晶圆片上，用于P-body区103的定义(P-body即为LVPW和HVPW的总称)，然后利用高能硼离子注入形成局部P型区域，去除光刻胶层，形成P-body区103。
将光刻胶层涂在晶圆片上，用于所述NDD区104的定义，然后利用高能磷离子进行注入形成局部N型区域，去除光刻胶层，形成NDD区104。
步骤四：对HVNW区102、P-body区103、NDD区104进行退火处理，修复离子注入造成的硅表面的晶体损伤，注入杂质的激活，利用RTP工艺消除杂质的扩散。
步骤五：在P-body区103和HVNW区102交界处淀积第一多晶硅栅205，在NDD区104上淀积第二多晶硅假栅206。
牺牲氧化层生长，用于捕获硅表面的缺陷。栅氧化层生长，用作晶体管的栅绝缘层，利用化学气相淀积(CVD)淀积第一多晶硅栅205和第二多晶硅假栅206，光刻胶成型，多晶硅刻蚀，要求必须精确从光刻胶得到多晶硅的具体形状，去除光刻胶层。多晶硅氧化，用于缓冲隔离多晶硅和后续步骤形成的氮化硅。利用化学气相淀积(CVD)淀积一层氮化硅，氮化硅刻蚀，留下隔离侧墙，精确定位晶体管源区和漏区的离子注入。
步骤六：在P-body区103中形成第一P+注入区105、第一N+注入区106，在NDD区104中形成第二N+注入区107、第三N+注入区108，且第一P+注入区105、第一N+注入区106、第一多晶硅栅205、第二N+注入区107、第二多晶硅假栅206、第三N+注入区108从左到右依次排列；所述第一P+注入区105左半部分位于P-body区103的表面，第一P+注入区105右半部分完全位于P-body区103中；所述第一N+注入区106完全位于P-body区103中；所述第二N+注入区107左半部分位于ND D区的表面，第二N+注入区107右半部分完全位于NDD区104中；所述第三N+注入区108左半部分完全位于NDD区104中，第三N+注入区108右半部分位于NDD区104的表面。
光刻胶成形，用于控制离子的注入，浅深度、重掺杂的硼离子注入，去除光刻胶，形成第一P+注入区105。
光刻胶成形，用于控制离子的注入，浅深度、重掺杂的砷离子注入，去除光刻胶，形成第一N+注入区106、第二N+注入区107、第三N+注入区108。
步骤七：对第一P+注入区105、第一N+注入区106、第二N+注入区107、第三N+注入区108进行退火处理，用RTP工艺消除杂质在注入区的迁移。
步骤八：将第一P+注入区105、第一N+注入区106、第一多晶硅栅205连接在一起并作为器件的阴极；将第三N+注入区108作为器件的阳极。
本发明的带假栅静电释放器件的制作方法过程简单、操作方便。制作出的带假栅LDMOS静电释放器件结构即不会违反版图设计的规则和要求，也不会运用到标准CMOS工艺以外的工艺，就能使得LDMOS结构能够运用在静电保护设计应用中，有效地保护内部芯片，防止导通不均匀和产生闩锁的风险，提高器件的整体ESD鲁棒性。本发明实例器件采用0.5μm的CMOS工艺。
Claims (8)
1.一种提高维持电压的带假栅静电释放器件，其特征在于：包括衬底、HVNW区、P-body区、NDD区、第一P+注入区、第一N+注入区、第二N+注入区、第三N+注入区、第一多晶硅栅、第二多晶硅假栅，所述衬底中设有HVNW区，HVNW区内从左至右依次设有P-body区和NDD区，所述P-body区内从左至右依次设有第一P+注入区、第一N+注入区，所述第一多晶硅栅横跨在HVNW区和P-body区之间，所述NDD区内从左至右依次设有第二N+注入区、第二多晶硅假栅、第三N+注入区；所述第二多晶硅假栅构成多晶硅假栅结构，以提高器件的维持电压；
当ESD高压脉冲应力来到器件阳极，器件阴极接地电位时，所述第一N+注入区、P-body区和HVNW区构成一纵向NPN三极管结构，纵向NPN三极管结构的基极与P-body区的寄生电阻相连，即所述纵向NPN三极管结构形成了一个BJT晶体管结构，也就是LDMOS结构；
所述第二多晶硅假栅构成多晶硅假栅结构，当ESD高压脉冲应力来到器件阳极，所述阴极接地电位时，所述HVNW区和P-body区发生雪崩击穿，由于多晶硅假栅结构的存在，器件的静电放电远离器件阳极的沟道区域的表面，器件的泄放静电电流路径变长，以提高器件的维持电压。
2.根据权利要求1所述的提高维持电压的带假栅静电释放器件，其特征在于：所述P-body区的左侧与HVNW区的左侧边缘相连接，第一P+注入区的左侧与P-body区的左侧边缘相连接，第一P+注入区的右侧与第一N+注入区的左侧相连接，第一N+注入区的右侧与第一多晶硅栅的左侧相连接；所述第一多晶硅栅的右侧与NDD区的左侧相连接，NDD区的右侧与HVNW区的右侧边缘相连接，所述第二N+注入区的左侧与NDD区的左侧边缘相连接，第二N+注入区的右侧与第二多晶硅假栅的左侧相连接，第二多晶硅假栅的右侧与第三N+注入区的左侧相连接，第三N+注入区的右侧与NDD区的右侧边缘相连接。
3.根据权利要求2所述的提高维持电压的带假栅静电释放器件，其特征在于：所述第一P+注入区、第一N+注入区、第一多晶硅栅连接在一起并作为器件的阴极；所述第三N+注入区作为器件的阳极。
4.根据权利要求2所述的提高维持电压的带假栅静电释放器件，其特征在于：所述第一P+注入区左半部分位于P-body区的表面，第一P+注入区右半部分完全位于P-body区中；所述第一N+注入区完全位于P-body区中；所述第二N+注入区左半部分位于NDD区的表面，第二N+注入区右半部分完全位于NDD区中；所述第三N+注入区左半部分完全位于NDD区中，第三N+注入区右半部分位于NDD区的表面。
5.一种根据权利要求1-4中任一项所述的提高维持电压的带假栅静电释放器件的制作方法，包括以下步骤：
步骤一：在衬底中形成HVNW区；
步骤二：在HVNW区左半部分形成P-body区，在HVNW区右半部分形成NDD区；
步骤三：对HVNW区、P-body区、NDD区进行退火处理，消除杂质的扩散；
步骤四：在P-body区和HVNW区交界处淀积第一多晶硅栅，在NDD区上淀积第二多晶硅假栅；
步骤五：在P-body区中形成第一P+注入区、第一N+注入区，在NDD区中形成第二N+注入区、第三N+注入区，且第一P+注入区、第一N+注入区、第一多晶硅栅、第二N+注入区、第二多晶硅假栅、第三N+注入区从左到右依次排列；
步骤六：对第一P+注入区、第一N+注入区、第二N+注入区、第三N+注入区进行退火处理，消除杂质在注入区的迁移；
步骤七：将第一P+注入区、第一N+注入区、第一多晶硅栅连接在一起并作为器件的阴极；将第三N+注入区作为器件的阳极。
6.根据权利要求5所述的提高维持电压的带假栅静电释放器件的制作方法，其特征在于，所述步骤一之前还包括步骤a：在衬底上形成一层二氧化硅薄膜，然后淀积一层氮化硅；将光刻胶层涂在晶圆上，光刻胶曝光和显影，形成隔离浅槽；对氮化硅、二氧化硅和隔离浅槽刻蚀，去除光刻胶层，淀积一层二氧化硅，然后化学机抛光，直到氮化硅层为止，除去氮化硅层。
7.根据权利要求5所述的提高维持电压的带假栅静电释放器件的制作方法，其特征在于：所述第一P+注入区左半部分位于P-body区的表面，第一P+注入区右半部分完全位于P-body区中；所述第一N+注入区完全位于P-body区中；所述第二N+注入区左半部分位于NDD区的表面，第二N+注入区右半部分完全位于NDD区中；所述第三N+注入区左半部分完全位于NDD区中，第三N+注入区右半部分位于NDD区的表面。
8.根据权利要求5所述的提高维持电压的带假栅静电释放器件的制作方法，其特征在于：所述步骤三中，采用RTP工艺来消除杂质的扩散；所述步骤六中，采用RTP工艺来消除杂质在注入区的迁移。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810052905.1A CN108376681B (zh) | 2018-01-19 | 2018-01-19 | 一种提高维持电压的带假栅静电释放器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810052905.1A CN108376681B (zh) | 2018-01-19 | 2018-01-19 | 一种提高维持电压的带假栅静电释放器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108376681A CN108376681A (zh) | 2018-08-07 |
| CN108376681B true CN108376681B (zh) | 2020-12-18 |
Family
ID=63016630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810052905.1A Active CN108376681B (zh) | 2018-01-19 | 2018-01-19 | 一种提高维持电压的带假栅静电释放器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108376681B (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102790087B (zh) * | 2012-07-18 | 2014-10-29 | 电子科技大学 | 一种具有ESD保护功能的nLDMOS器件 |
| CN102983133B (zh) * | 2012-11-28 | 2015-02-25 | 江南大学 | 一种双向三路径导通的高压esd保护器件 |
| CN103258814B (zh) * | 2013-05-15 | 2015-07-29 | 电子科技大学 | 一种集成电路芯片esd防护用ldmos scr器件 |
| CN104485329B (zh) * | 2014-09-28 | 2017-06-23 | 江南大学 | 一种具有高维持电压的igbt结构的esd保护器件 |
| CN205388971U (zh) * | 2016-01-06 | 2016-07-20 | 江南大学 | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 |
| CN105489603B (zh) * | 2016-01-06 | 2018-05-08 | 江南大学 | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 |
-
2018
- 2018-01-19 CN CN201810052905.1A patent/CN108376681B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108376681A (zh) | 2018-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7786507B2 (en) | Symmetrical bi-directional semiconductor ESD protection device | |
| US7701012B2 (en) | Complementary zener triggered bipolar ESD protection | |
| US8912605B1 (en) | ESD protection circuit | |
| CN107437563B (zh) | Ldmos晶体管及其形成方法、以及esd器件及其形成方法 | |
| JP2008078654A (ja) | 半導体素子及びその製造方法 | |
| US6521487B1 (en) | Method for making a thyristor | |
| KR20190003287A (ko) | 고전압 레지스터 디바이스 | |
| CN111029408A (zh) | 一种集成esd的vdmos器件及制备方法 | |
| US20120018775A1 (en) | Electrostatic discharge protection device and method for fabricating the same | |
| CN114300539A (zh) | 一种辐射加固的ldmos器件结构及制备方法 | |
| CN107346786B (zh) | Ggnmos晶体管、多指ggnmos器件及电路 | |
| CN110289257B (zh) | 一种双向增强型栅控可控硅静电保护器件及其制作方法 | |
| US9087708B2 (en) | IC with floating buried layer ring for isolation of embedded islands | |
| KR101392569B1 (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| CN113764403A (zh) | 阻容耦合快速开启的可控硅静电防护器件及其制作方法 | |
| CN108389857B (zh) | 提高维持电压的多晶硅假栅静电释放器件及其制作方法 | |
| CN108376681B (zh) | 一种提高维持电压的带假栅静电释放器件及其制作方法 | |
| CN108364945B (zh) | 一种提高维持电压的双栅栅控静电释放器件及其制作方法 | |
| US9281304B2 (en) | Transistor assisted ESD diode | |
| CN115513201A (zh) | 高维持低阻均匀导通双向可控硅静电防护器件及制作方法 | |
| CN115274841A (zh) | 可调高维持电压、低触发电压的硅控整流器结构 | |
| CN110211956B (zh) | 栅极增强型光控可控硅静电释放器件结构及其制作方法 | |
| CN111430306B (zh) | 用于薄外延工艺esd保护的ggnmos器件制备工艺及ggnmos器件 | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| TWI492385B (zh) | 橫向擴散金屬氧化物半導體電晶體及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |