CN111377396A - 基于阳极键合的封装装置及方法 - Google Patents

基于阳极键合的封装装置及方法 Download PDF

Info

Publication number
CN111377396A
CN111377396A CN202010121601.3A CN202010121601A CN111377396A CN 111377396 A CN111377396 A CN 111377396A CN 202010121601 A CN202010121601 A CN 202010121601A CN 111377396 A CN111377396 A CN 111377396A
Authority
CN
China
Prior art keywords
electrode
opening
silicon
conductive channel
sheet part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010121601.3A
Other languages
English (en)
Inventor
刘文超
魏贤龙
郭等柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Information Technology Institute (tianjin Binhai)
Original Assignee
Peking University Information Technology Institute (tianjin Binhai)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Information Technology Institute (tianjin Binhai) filed Critical Peking University Information Technology Institute (tianjin Binhai)
Priority to CN202010121601.3A priority Critical patent/CN111377396A/zh
Publication of CN111377396A publication Critical patent/CN111377396A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/031—Anodic bondings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Pressure Sensors (AREA)

Abstract

本申请实施例中提供了一种基于阳极键合的封装装置及方法，封装装置包括玻璃片部以及硅片部，玻璃片部与硅片部构成封装空腔，封装空腔内部的硅片上设置有芯片，芯片连接电极，具体的，硅片部的内部设置有导电通道，导电通道的第一开口设置于硅片部与电极的接触面，导电通道的第二开口设置于硅片部的外表面；导电通道内设置有导电介质，导电介质通过第一开口连接电极，通过第二开口连接外部电路，导电通道内侧设置有绝缘层。本申请避免了电极裸露在大气内，解决了因键合界面缝隙暴露在空气中而影响封装空腔真空度的问题。

Description

基于阳极键合的封装装置及方法
技术领域
本申请属于真空封装技术领域，具体地，涉及一种基于阳极键合的封装装置及方法。
背景技术
阳极键合技术在微电子机械系统(Micro Electro Mechanical Systems，MEMS)的器件的制作、组装及封装等环节中具有重要的作用。可以实现MEMS器件的真空密封、圆片级封装等。阳极键合一般在一定的温度、压力和电压条件下进行，键合过程中需要将要键合的硅片接电源正极，玻璃接负极，然后施加一定的压力和温度，紧密接触的硅/玻璃界面会发生化学反应，形成牢固的化学键，从而使硅片与玻璃二者紧密接触。阳极键合主要应用于硅/玻璃之间的键合、非硅材料与玻璃材料、以及玻璃、金属、半导体、陶瓷之间的互相键合。
对于真空电子器件，像X射线源、原子钟、振动加速度计以及陀螺仪等器件，需要在真空环境下进行阳极键合封装工作。这类器件需要在真空环境下工作，若无法保持长期真空度，器件就会坏掉，影响使用寿命。
如图4所示，通常，真空电子器件通过电极与外接电路导通，目前采用跨电极阳极键合的方式进行封装，但是这种键合方式的主要特点是电极3的端部位于键合界面之外，使电极一端暴露在外界大气中，如图4所示，这种方式下通常阳极键合会在键合界面A与电极3之间形成缝隙8，若电极3一端暴露在大气中则会导致缝隙8内进入空气，从而降低了真空电子器件封装的密封性，非常不利于真空电子器件在真空环境下长期工作。
因此，亟需一种在通过阳极键合方式进行封装时，可以提高真空电子器件封装密封性的技术和封装装置。
发明内容
本发明提出了一种基于阳极键合的封装装置及方法，旨在解决现有技术中因电极端部暴露在空气中而影响封装空腔真空度的问题。
根据本申请实施例的第一个方面，提供了一种基于阳极键合的封装装置，包括玻璃片部以及硅片部，所述玻璃片部与所述硅片部构成封装空腔，封装空腔内部的硅片上设置有芯片，芯片连接电极，具体的，
玻璃片部的内部设置有导电通道，导电通道的第一开口设置于硅片部与电极的接触面，导电通道的第二开口设置于硅片部的外表面；
导电通道内设置有导电介质，所述导电介质通过第一开口连接所述电极，通过第二开口连接外部电路；所述导电通道内侧设置有绝缘层。
可选地，所述电极一端设置于所述玻璃片部与硅片部的接触面处；所述导电通道的第一开口设置于所述玻璃片部与硅片部接触面的电极处。
可选地，导电通道的第一开口的孔直径小于电极的宽度。
可选地，所述导电通道的第一开口的开口面积完全覆盖在所述电极的表面。
可选地，芯片连接多个电极，导电通道的数量与电极数量相同。
可选地，电极数量为两个，两个电极分别设置于芯片的两端，导电通道分别设置于硅片部两端。
根据本申请实施例的第二个方面，提供了一种基于阳极键合的封装方法，具体包括以下步骤：
将芯片和电极设置于硅片部上，芯片和电极相连接；
将硅片部与玻璃片部在真空环境下进行阳极键合，以封装芯片和电极；
在硅片部的内部设置导电通道，导电通道的第一开口设置于硅片部与电极的接触面，导电通道的第二开口设置于硅片部的外表面；
在导电通道内设置导电介质，通过第一开口连接所述电极，通过第二开口连接外部电路；导电通道内侧设置有绝缘层。
可选地，电极一端设置于所述玻璃片部与硅片部的接触面；导电通道的第一开口设置于所述玻璃片部与硅片部接触面的电极处。
可选地，电极数量设置为两个，两个电极分别设置于所述芯片的两侧，导电通道分别设置于所述硅片部两端。
采用本申请实施例中的基于阳极键合的封装装置及方法，通过将硅片部与玻璃片部进行阳极键合封装芯片和电极；在玻璃片部的内部设置导电通道，导电通道的第一开口设置于硅片部与电极的接触面，导电通道的第二开口设置于硅片部的外表面；最后在导电通道内设置导电介质，导电介质通过第一开口连接所述电极，通过第二开口连接外部电路，导电通道内侧设置有绝缘层。这样就避免了电极端部裸露在大气中，从而解决了因键合界面缝隙暴露在空气中而影响封装空腔真空度的问题。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1中示出了现有技术的玻璃片和硅片阳极键合原理图；
图2中示出了现有技术的跨电极硅玻璃阳极键合封装装置的主视结构示意图；
图3中示出了现有技术的跨电极硅玻璃阳极键合封装装置的正面剖视结构示意图；
图4中示出了现有技术的跨电极硅玻璃阳极键合封装装置的左视结构示意图；
图5中示出了根据本申请实施例的基于阳极键合的封装装置的主视结构示意图；
图6中示出了根据本申请实施例的基于阳极键合的封装装置的正面剖视结构示意图；
图7中示出了根据本申请另一实施例的基于阳极键合的封装装置的正面剖视结构示意图；
图8中示出了根据本申请实施例的基于阳极键合的封装装置的左视结构示意图；
图9中示出了根据本申请另一实施例的基于阳极键合的封装装置的主视结构示意图；
图10中示出了根据本申请另一实施例的基于阳极键合的封装装置的正面剖视结构示意图；
图11中示出了根据本申请另一实施例的基于阳极键合的封装装置的正面剖视结构示意图；
图12中示出了根据本申请另一实施例的基于阳极键合的封装装置的左视结构示意图；
图13中示出了根据本申请实施例的基于阳极键合的封装方法的步骤示意图。
其中，1-硅片部，2-芯片，3-电极，4-玻璃片部，5-封装空腔，6-第二开口，7-导电介质，71-第一开口，8-缝隙，A-局部放大的键合界面，9-绝缘层。
具体实施方式
在实现本申请的过程中，发明人发现对于真空电子器件需要在真空环境下进行阳极键合进行封装工作。如图1所示，在一定真空环境下，通过在玻璃片(Glass)和硅片(Silion)上施加一定的压力、电压和温度下，玻璃片和硅片产生离子移动，在界面处因范德华力而紧密地粘在一起。目前采用跨电极阳极键合的方式进行封装时，使电极的端部位于键合界面之外，暴露在外界大气中，从而使阳极键合会在键合界面与电极之间形成的缝隙进入空气，从而降低真空电子器件封装的密封性，非常不利于真空电子器件在真空环境下长期工作。因此现有技术的阳极键合封装装置存在严重的封装不严密问题。
针对上述问题，采用本申请实施例中的基于阳极键合的封装装置及方法，原理上，将侧面缝隙埋在键合界面的内部，而且导电介质的通道口直径小于电极宽度，避免了通道口与侧面孔隙接触，从而保障了侧面缝隙内的真空度。
具体的，通过将硅片部与玻璃片部进行阳极键合封装芯片和电极；在玻璃片部的内部设置导电通道，导电通道的第一开口设置于硅片部与电极的接触面，导电通道的第二开口设置于硅片部的外表面；最后在导电通道内设置导电介质，导电介质通过第一开口连接所述电极，通过第二开口连接外部电路。避免了电极裸露在大气内，解决了因键合界面缝隙暴露在空气中而影响封装空腔真空度的问题。
为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
实施例1
图2、图3及图4分别中示出了现有技术的跨电极硅玻璃阳极键合封装装置的主视结构示意图、正面剖视结构示意图以及左视结构示意图。
如图2-4所示，现有技术的跨电极阳极键合的方式进行封装时，电极3的端部位于键合界面之外，使电极一端暴露在外界大气中，若电极3的端部位于阳极键合界面的外部，即电极3暴露在大气中，当硅片1和玻璃片4发生阳极键合时，键合界面与电极3之间存有缝隙8，而且缝隙8的两端分别与外界空气和封装空腔5导通，这样就导致外界空气通过缝隙8进入到封装空腔5内，从而影响真空电子器件在真空环境下的运行。
图5、图6及图8分别示出了根据本申请实施例的基于阳极键合的封装装置的主视结构示意图、正面剖视结构示意图以及左视结构示意图。
如图所示，本实施例的基于阳极键合的封装装置，具体包括：
玻璃片部4及硅片部1，玻璃片部4与硅片部1构成封装空腔5，封装空腔5内部的硅片上设置有芯片2，芯片2连接电极3；具体的，
玻璃片部4的内部设置有导电通道，导电通道的第一开口71设置于硅片部1与电极3的接触面，导电通道的第二开口6设置于硅片部1的外表面处并于大气相连通；导电通道内设置有导电介质7，导电介质7通过第一开口71连接所述电极3，通过第二开口6连接外部电路。
具体的，如图7所示，玻璃片部4为设置有开口的矩形，硅片部1为片状。通过在真空环境下阳极键合，将玻璃片部与硅片部对准键合，此时芯片2位于硅片部与玻璃片部的封装空腔5内。
本申请中，电极3整个设置于所述玻璃片部4内部，也可以使电极3一端延长设置于所述玻璃片部4与硅片部1的接触面。本实施例中，如图6所示，电极3一端设置于所述玻璃片部4与硅片部1的接触面，相应的，导电通道的第一开口71设置于所述玻璃片部4与硅片部1接触面的电极处。
另一实施例中，如图7所示，电极3整个设置于所述玻璃片部4内部。
优选地，导电通道的第一开口71的孔直径小于电极3的宽度。本实施例中，导电通道的第一开口71的开口面积完全覆盖于电极3的表面。硅片部1和玻璃片部4阳极键合时，导电通道的第一开口71与电极3的上表面紧密接触，而且由于导电通道的第一开口71的直径小于电极3的宽度，这样就避免了导电通道与缝隙8接触，从而避免了外界空气通过导电通道进入到缝隙8内，进而进入到封装空腔5内。
其中，导电通道的第二开口6位于电极3的正下方。所述导电通道内侧设置有绝缘层9。
导电介质可以选择任一种介质使电极与外部电路电连接即可。
本实施例中，不要求导电介质7在导电通道内有很高的密实性，只要保证导电介质7与电极3电连接即可，这样外电路就可以通过导电介质7与芯片2电连接，从而保证芯片2正常运行。
其它实施例中，芯片2可连接多个电极3，导电通道的数量与电极3数量相同。
图9、图10及图12中分别示出了根据本申请另一实施例的基于阳极键合的封装装置的主视结构示意图、正面剖视结构示意图以及左视结构示意图。
另一种实施例中，如图所示，电极3数量为两个，即一对电极，两个电极3分别设置于芯片2的两端，导电通道分别设置于硅片部1两端。相对应的，内部分别设置一个导电介质7，在硅片部1的外表面设置有两个第二开口6。
同单电极结构，一对电极3整个设置于所述玻璃片部4内部，也可以使每个电极3一端延长设置于所述玻璃片部4与硅片部1的接触面。本实施例中，如图10所示，电极3一端设置于所述玻璃片部4与硅片部1的接触面，相应的，导电通道的第一开口71设置于所述玻璃片部4与硅片部1接触面的电极处。
另一实施例中，如图11所示，电极3整个设置于所述玻璃片部4内部。
其它的，一对电极的封装装置的封装原理与单电极的封装装置类似，此处不再叙述。
本申请实施例中的基于阳极键合的封装装置将电极3的端部设于阳极键合界面的内部，虽然键合界面与电极3之间仍存有缝隙8，但外围硅片1和玻璃片4的阳极键合能将缝隙8掩埋于内部，避免了缝隙8与外界空气直接接触，从而避免了封装空腔漏气。
通过氦质谱检漏仪分别对现有技术的封装装置以及本申请实施例中的封装装置的器件进行了气密性检测，经检测发现，本申请实施例中的封装装置的器件的气密性优于现有技术的器件的气密性，进而验证了本申请实施例中的基于阳极键合的封装装置的可靠性和实用性。
实施例2
图13中示出了根据本申请实施例的基于阳极键合的封装方法的步骤示意图。
如图13所示，本实施例提供的基于阳极键合的封装方法，包括以下步骤：
S101：将芯片和电极设置于硅片部上，芯片和电极相连接；
S102：将硅片部与玻璃片部进行阳极键合，以封装芯片和电极；
S103：在硅片部的内部设置导电通道，导电通道的第一开口设置于硅片部与电极的接触面，导电通道的第二开口设置于硅片部的外表面处并于大气相连通；
S104：在导电通道内设置导电介质，导电介质通过第一开口连接所述电极，通过第二开口连接外部电路；所述导电通道内侧设置有绝缘层。
其中，通过在真空环境下阳极键合，将玻璃片部与硅片部对准键合，此时芯片位于硅片部与玻璃片部的封装空腔内。
可选地，芯片连接两个电极，两个电极分别设置于芯片的两端，导电通道分别设置于硅片部两端内壁。导电通道分别设置于所述硅片部两端。
电极整个设置于所述玻璃片部内部，也可以使每个电极一端延长设置于所述玻璃片部4与硅片部的接触面。可选地，电极一端设置于所述玻璃片部与硅片部的接触面；导电通道的第一开口设置于所述玻璃片部与硅片部接触面的电极处。
采用本申请实施例中的基于阳极键合的封装装置及方法，通过将硅片部与玻璃片部进行阳极键合封装芯片和电极；在玻璃片部的内部设置导电通道，导电通道的第一开口设置于硅片部与电极的接触面，导电通道的第二开口设置于硅片部的外表面；最后在导电通道内设置导电介质，导电介质通过第一开口连接所述电极，通过第二开口连接外部电路，导电通道内侧设置有绝缘层。避免了电极裸露在大气内，解决了因键合界面缝隙暴露在空气中而影响封装空腔真空度的问题。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。
在本发明使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“连接”、“相连接”为电连接、信号连接或者物理上的结构连接，，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本发明可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本发明范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
对于装置实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本发明方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (9)

1.一种基于阳极键合的封装装置，其特征在于，包括玻璃片部以及硅片部，所述玻璃片部与所述硅片部构成封装空腔，所述封装空腔内部的硅片上设置有芯片，所述芯片连接电极，具体的，
所述硅片部的内部设置有导电通道，所述导电通道的第一开口设置于硅片部与电极的接触面，所述导电通道的第二开口设置于所述硅片部的外表面；
所述导电通道内设置有导电介质，所述导电介质通过第一开口连接所述电极，通过所述第二开口连接外部电路；所述导电通道内侧设置有绝缘层。
2.根据权利要求1所述的基于阳极键合的封装装置，其特征在于，所述电极一端设置于所述玻璃片部与硅片部的接触面处；所述导电通道的第一开口设置于所述玻璃片部与硅片部接触面的电极处。
3.根据权利要求1所述的基于阳极键合的封装装置，其特征在于，所述导电通道的第一开口的孔直径小于电极的宽度。
4.根据权利要求1所述的基于阳极键合的封装装置，其特征在于，所述导电通道的第一开口的开口面积完全覆盖在所述电极的表面。
5.根据权利要求1所述的基于阳极键合的封装装置，其特征在于，所述芯片连接多个电极，所述导电通道的数量与电极数量相同。
6.根据权利要求5所述的基于阳极键合的封装装置，其特征在于，所述电极数量为两个，所述两个电极分别设置于所述芯片的两侧，所述导电通道分别设置于所述硅片部两端。
7.一种基于阳极键合的封装方法，其特征在于，具体包括以下步骤：
将芯片和电极设置于硅片部上，所述芯片和电极相连接；
将所述硅片部与玻璃片部在真空环境下进行阳极键合，以封装所述芯片和电极；
在所述硅片部的内部设置导电通道，所述导电通道的第一开口设置于硅片部与电极的接触面，所述导电通道的第二开口设置于所述硅片部的外表面；
在导电通道内设置导电介质，所述导电介质通过第一开口连接所述电极，通过所述第二开口连接外部电路；所述导电通道内侧设置有绝缘层。
8.根据权利要求7所述的基于阳极键合的封装方法，其特征在于，所述电极一端设置于所述玻璃片部与硅片部的接触面处；所述导电通道的第一开口设置于所述玻璃片部与硅片部接触面的电极处。
9.根据权利要求7所述的基于阳极键合的封装方法，其特征在于，所述电极数量设置为两个，所述两个电极分别设置于所述芯片的两侧，所述导电通道分别设置于所述硅片部两端。
CN202010121601.3A 2020-02-26 2020-02-26 基于阳极键合的封装装置及方法 Pending CN111377396A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010121601.3A CN111377396A (zh) 2020-02-26 2020-02-26 基于阳极键合的封装装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010121601.3A CN111377396A (zh) 2020-02-26 2020-02-26 基于阳极键合的封装装置及方法

Publications (1)

Publication Number Publication Date
CN111377396A true CN111377396A (zh) 2020-07-07

Family

ID=71215217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010121601.3A Pending CN111377396A (zh) 2020-02-26 2020-02-26 基于阳极键合的封装装置及方法

Country Status (1)

Country Link
CN (1) CN111377396A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113184796A (zh) * 2021-03-22 2021-07-30 北京大学（天津滨海）新一代信息技术研究院 一种微机电系统器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5837562A (en) * 1995-07-07 1998-11-17 The Charles Stark Draper Laboratory, Inc. Process for bonding a shell to a substrate for packaging a semiconductor
CN102627253A (zh) * 2012-04-24 2012-08-08 江苏物联网研究发展中心 一种用于mems器件的自对准封装结构及其制造方法
CN107963609A (zh) * 2017-11-16 2018-04-27 北京航天控制仪器研究所 一种基于阳极键合的全硅mems圆片级真空封装方法
CN110467148A (zh) * 2019-08-08 2019-11-19 北京航天控制仪器研究所 一种圆片级封装mems芯片结构及其加工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5837562A (en) * 1995-07-07 1998-11-17 The Charles Stark Draper Laboratory, Inc. Process for bonding a shell to a substrate for packaging a semiconductor
CN102627253A (zh) * 2012-04-24 2012-08-08 江苏物联网研究发展中心 一种用于mems器件的自对准封装结构及其制造方法
CN107963609A (zh) * 2017-11-16 2018-04-27 北京航天控制仪器研究所 一种基于阳极键合的全硅mems圆片级真空封装方法
CN110467148A (zh) * 2019-08-08 2019-11-19 北京航天控制仪器研究所 一种圆片级封装mems芯片结构及其加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113184796A (zh) * 2021-03-22 2021-07-30 北京大学（天津滨海）新一代信息技术研究院 一种微机电系统器件及其制造方法

Similar Documents

Publication Publication Date Title
EP2653443B1 (en) Stress isolated MEMS structures and methods of manufacture
SG185230A1 (en) A micro-electromechanical system (mems) device
KR100907514B1 (ko) 센서 장치, 센서 시스템 및 그것의 제조 방법
CN100579892C (zh) 微型机电系统元件及其制造方法
US5243861A (en) Capacitive type semiconductor accelerometer
US9035401B2 (en) Physical quantity detection device and physical quantity detector
KR20090105930A (ko) 캡슐화 모듈, 캡슐화 모듈 제조 방법 및 이의 사용
KR102588550B1 (ko) 미소 기계식 압력 센서 장치 및 상응하는 제조 방법
CN111377396A (zh) 基于阳极键合的封装装置及方法
US9242856B2 (en) Microchip with blocking apparatus
CN111392688A (zh) 基于阳极键合的封装装置及方法
KR20170004123A (ko) 센서 소자 및 그 제조 방법
US10160636B2 (en) Ceramic substrate, bonded body, module, and method for manufacturing ceramic substrate
JP5130151B2 (ja) 静電容量型半導体物理量センサの製造方法及び静電容量型半導体物理量センサ
JP5095930B2 (ja) Ｍｅｍｓデバイスおよびその製造方法
JP2010181243A (ja) 容量式力学量センサ装置の製造方法
CN110573852B (zh) 压力传感器以及压力传感器的制造方法
JP6393434B1 (ja) 微小電気機械システム製造プロセスを用いるガス検知器の製造方法
EP2736071B1 (en) Wafer level package with getter
US20180138887A1 (en) Vibration transducer
CN112136038A (zh) 用于制造至少一个膜片装置的方法、用于微机械的传感器的膜片装置和构件
CN107986229B (zh) 一种微机电器件的开孔装置及其制备的复用方法
US20240171913A1 (en) Sealed dual membrane structure and device including the same
JP5200947B2 (ja) センサ装置の製造方法およびセンサ装置
CN212677376U (zh) 微机电系统与微机电系统的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination