CN111357299A - 具有组合的光电开关的节点 - Google Patents

具有组合的光电开关的节点 Download PDF

Info

Publication number
CN111357299A
CN111357299A CN201980005728.4A CN201980005728A CN111357299A CN 111357299 A CN111357299 A CN 111357299A CN 201980005728 A CN201980005728 A CN 201980005728A CN 111357299 A CN111357299 A CN 111357299A
Authority
CN
China
Prior art keywords
optical
mcm
input
output
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980005728.4A
Other languages
English (en)
Inventor
R·P·赖安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of CN111357299A publication Critical patent/CN111357299A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/07Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
    • H04B10/075Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal
    • H04B10/079Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal using measurements of the data signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/07Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
    • H04B10/075Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal
    • H04B10/079Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal using measurements of the data signal
    • H04B10/0793Network aspects, e.g. central monitoring of transmission parameters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/27Arrangements for networking
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/29Repeaters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
    • H04B10/803Free space interconnects, e.g. between circuit boards or chips
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062Network aspects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • H04Q2011/0037Operation
    • H04Q2011/0039Electrical control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • H04Q2011/0052Interconnection of switches
    • H04Q2011/0058Crossbar; Matrix
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062Network aspects
    • H04Q2011/0073Provisions for forwarding or routing, e.g. lookup tables
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062Network aspects
    • H04Q2011/0079Operation or maintenance aspects
    • H04Q2011/0083Testing; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Optical Communication System (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

一种多芯片模块(MCM)包括基板和位于基板上的开关控制器。位于基板上的光模块包括至少一个光交叉点开关,该至少一个光交叉点开关用于将由光模块接收到的光信号选择性地路由到MCM之外,而无需MCM缓冲来自光信号的数据或者无需将光信号转换成电信号以通过开关控制器处理来自光信号的数据。根据另一方面,位于基板上的至少一个存储器通过并行总线连接到开关控制器。在另一方面,该MCM包括:多个输入光路,该多个输入光路用于从MCM外部接收光信号;多个输出光路,该多个输出光路用于从MCM传输光信号;和多个光交叉点开关,每个光交叉点开关将输入光路连接到输出光路,以选择性地路由光信号。

Description

具有组合的光电开关的节点
背景技术
由于对数据存储和数据处理的需求增加,已经提出了使用包括例如存储器节点和/或处理节点的网络来在网络中的节点上分布数据的处理和存储的新方法。在一些情况下,已经提出了包括一些或所有节点之间的光学连接以改善节点之间的带宽的网络。但是,在这种情况下,节点之间的光信号路由涉及在将光信号朝向光信号的预期最终位置发送回下一节点之前将光信号转换为电信号以进行处理。
另外,节点本身通常包括印刷电路板组件(PCBA),该印刷电路板组件在节点内的部件(诸如PCBA上的存储芯片和网络接口)之间具有铜走线。尽管使用最新的PCBA技术可能足以满足当前的数据处理,但未来的系统将需要在具有更大带宽的节点中的部件之间建立更快的连接。在紧急数据处理系统所需的高速下,PCBA电介质通常也有损耗。尽管在PCBA上添加更多的铜走线或线道可以提供更大的带宽,但是这种方法受到PCBA上空间的限制。
电子器件小型化的最新方法已经是使用多芯片模块(MCM),其中多个集成电路(IC)、半导体管芯和/或其他部件集成在基板上。例如,在动态随机存取存储器(DRAM)的情况下,已经提出了MCM作为高带宽存储器(HBM),其中DRAM管芯竖直堆叠以减少MCM的印迹和用于连接至基板的硅内插器。
附图说明
通过下文所述的具体实施方式并且结合附图,本公开的实施方案的特征和优势将变得更加显而易见。提供附图和相关联描述是为了说明本公开的实施方案,而不是限制所要求保护的范围。
图1是根据实施方案的网络中的节点的框图。
图2是根据实施方案的多芯片模块(MCM)节点的截面视图。
图3是根据实施方案的MCM节点的框图。
图4是根据实施方案的节点的片上系统(SoC)的框图。
图5描绘了根据实施方案的节点的光模块的部分。
图6描绘了根据实施方案的光模块的开关阵列。
图7是根据实施方案的光信号路由过程的流程图。
图8描绘了根据实施方案的包括光放大器的光模块的开关阵列。
具体实施方式
在以下具体实施方式中阐述了许多具体细节,以便提供对本公开的彻底理解。然而,对于本领域普通技术人员显而易见的是,可在不具有这些具体细节中的一些细节的情况下实践所公开的各种实施方案。在其他情况下,并未详细示出众所周知的结构和技术以避免不必要地模糊各种实施方案。
节点示例
图1是根据实施方案的节点100的框图。在图1的示例中,节点100是包括节点200和300的节点网络10中的节点。如下面更详细地讨论的,网络10包括光学地连接网络10中的节点的光纤或互连。在一些实施方式中,网络10可以包括具有节点的互连网状网络,该节点连接到网络(诸如在n维环面互连)中的一个以上其他节点。
尽管网络中节点之间更多数量的互连或维度可以通过减少处理数据和将数据从一个节点发送到下一节点所需的中间节点或跃点的数量来提供节点之间的更快连接,但是网络中所需的光纤或互连的数量随着节点数量的增加而增加。在网络中有许多节点的情况下,诸如在可能包括数百或数千个节点的即将到来的网络中,就物理空间以及网络中用于引导光信号的每个节点处所需的处理和存储器资源而言,光纤或互连的数量可能变得难以管理。
在一个方面,本公开提供了节点的示例,这些节点可以将节点接收到的光信号路由到节点之外,而无需缓冲来自光信号的数据或者无需将接收到的光信号转换为电信号以处理来自光信号的数据。如下面更详细地讨论的,通过使一些或所有中间节点在延迟方面有效地透明,此类路由可以更好地利用每个节点的较少数量的光纤或互连。另外,有效地消除了在此类透明中间节点处用于处理路由的光信号所使用的功耗和资源(例如,存储器和处理资源)。
在图1的示例中,节点100、200和300中的每一者可以具有相同的构造或可以不同。例如,节点100和200可以是包括一个或多个处理器的处理或计算节点,用于处理本地存储在该节点或网络10中的各种其他节点处的数据。继续该示例,节点300可以是包括相对较大的永久或易失性存储器的存储器节点,用于存储可以与网络10中的其他节点共享的数据。
如图1所示,节点100包括光模块104、开关控制器106、处理器107、易失性存储器108、非易失性存储器110、硬件加速器112和基板102。在图1的示例中,光模块104、处理器107、易失性存储器108、非易失性存储器110和硬件加速器112中的每一者经由并行总线或并行连接而连接到开关控制器106。在其他实施方式中,节点100可以包括不同的部件或不同的部件布置。例如,节点100的一些实施方式可以包括连接到开关控制器106或处理器107的管理端口(诸如以太网端口),该管理端口用于对节点100进行网络管理、配置、编程或故障排除或者用于提供辅助数据连接。在其他实施方案中,部件107、108、110和112中的一些可以被省略,或者它们中的一些可以集成在一起。例如,存储类存储器(SCM)诸如磁阻RAM(MRAM)、相变存储器(PCM)、电阻RAM(ReRAM)或其他类型的SCM类型可以用作非易失性存储器110,在这种情况下,可以省略易失性存储器108。在一些实施方案中,处理器107可以与开关控制器106组合为单个控制器/处理器单元。
在一个示例中,节点100可以包括下文讨论的如图2的示例中的多芯片模块(MCM),该多芯片模块具有经由基板102上的内插器连接的部件诸如开关控制器106和光模块104,该基板可以包括例如硅基板、印刷电路板(PCB)或陶瓷。节点100的MCM构造通常可以提供部件的更紧凑的布置。在其他示例中,节点100可以具有不同的构造,诸如具有经由基板102上的铜走线连接的诸如开关控制器106和光模块104的部件,该基板可以包括PCB。在一些实施方式中,节点100可以包括其他节省空间的配置,诸如竖直堆叠的芯片,诸如光模块104中的硅光子(SiPho)芯片或易失性存储器108中的动态随机存取存储器(DRAM)芯片。
开关控制器106包括用于控制光模块104和用于处理经由光模块104从光信号接收到的数据的电路。开关控制器106可以包括例如用于执行指令的一个或多个处理器,并且可以包括微控制器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、硬连线逻辑、模拟电路和/或它们的组合。在一些实施方式中,开关控制器106可以包括可编程网络开关芯片或包括其自己的存储器和/或多个处理器的片上系统(SoC)。在这方面,开关控制器106可以存储用于操作节点100的计算机可执行指令(例如,固件或软件),该计算机可执行指令包括以下讨论的光路由过程。如在图2至图4的示例中所讨论的,开关控制器106还可以形成SoC的一部分,该SoC可以包括其他部件诸如硬件加速器112、处理器107或FPGA(诸如图4中的SoC 109的示例中的FPGA 190)。
如图1所示,光模块104包括连接到输入光纤111A的输入光路和连接到输出光纤111B的输出光路。每个输入光纤111A可以连接到网络10中的不同节点。类似地,每个输出光纤111B可以连接到网络10中的不同节点。
如以下参考图3和图5更详细讨论的,每个输入光路被配置为从节点100的外部接收光信号,并且光模块104的光电转换器被配置为将在输入光路上接收到的光信号转换为电信号以发送至开关控制器106。类似地,每个输出光路被配置为将光信号从节点100传输到网络10,并且光模块104的电光转换器被配置为将来自开关控制器106的电信号转换为光信号,以经由输出光路传输。
在一些情况下,开关控制器106可以确定来自由光模块104接收到的一个或多个光信号的数据将由处理器107或硬件加速器112处理。在其他情况下,开关控制器106可以确定来自由光模块104接收到的一个或多个光信号的数据将被存储在易失性存储器108或非易失性存储器110中。在其他情况下,开关控制器106可以控制光模块104来将所接收到的数据转换回一个或多个光信号,以经由网络10从节点100发送到另一节点。在其他情况下,开关控制器106可以控制光模块104以将由光模块104接收到的光信号路由到节点100之外至网络10中的另一节点。
在这方面,节点100可以提供光和电/标准交换,以实现三种不同的功能。作为第一功能,节点100可以从网络10接收数据,以由节点100的本地部件进行处理或存储。作为第二功能,节点100可以通过将所接收到的光信号转换成电信号,然后再转换回光信号以重新定时、纠错、整形和/或提高发送到另一节点的光信号的强度来提供标准的网络或电交换操作。作为第三功能,节点100可以通过绕过通常会增加延迟的某些电处理来提供光交换,使得节点100充当“透明”的中间节点。
如下面更详细地讨论的,开关控制器106可以从与网络10中的一个或多个节点相对应的光模块104接收到的光信号中识别地址。然后,开关控制器106可以确定是否激活光模块104的光交叉点开关以将由光模块104接收到的一个或多个后续光信号路由到节点100之外,而无需缓冲来自一个或多个后续光信号的数据或者无需将后续的一个或多个光信号转换为电信号以处理来自一个或多个后续光信号的数据。
如本文所使用的,光交叉点开关是指可以将光从输入光路引导到输出光路的开关。光模块104包括一个或多个此类光交叉点开关,并且可以可选地包括一个或多个此类光交叉点开关的阵列,如下面参考图6和图8更详细地描述的。
处理器107包括诸如例如用于执行指令的一个或多个处理器的电路,并且可以包括微控制器、DSP、ASIC、FPGA、硬连线逻辑、模拟电路和/或它们的组合。在一些实施方式中,处理器107可以包括SoC。另外,在一些实施方式中,处理器107可以包括基于简化指令集计算机(RISC)的处理器(例如,RISC-V,ARM)或基于复杂指令集计算机(CISC)的处理器。如上所述,处理器107可以允许节点100用作网络10中的处理节点或计算节点,诸如用于网络10中不同节点之间的分布式计算。处理器107可以使用从光模块104接收到的数据和/或对存储在易失性存储器108或非易失性存储器110中的数据的处理来执行处理或计算。
硬件加速器112可以包括专用电路,该专用电路用于处理用于开关控制器106的数据或用于执行特定操作或一组操作,诸如密码、分析或数据一致性功能(例如,确保存储器访问位置一致性)。在一些实施方式中,硬件加速器112可以用于将来自光信号的数据中包括的地址关联到光模块104中的光交叉点开关,以发送或接收光信号。
易失性存储器108可以包括与开关控制器106、处理器107或硬件加速器112接口连接的存储器,以在诸如由处理器107执行的应用程序的软件程序中的指令或功能的执行期间提供存储在易失性存储器108中的数据。易失性存储器108可以包括可以被快速访问的存储器,诸如DRAM。在其他实施方式中,易失性存储器108可以包括其他类型的固态存储器(包括可以被快速访问的非易失性存储器,诸如MRAM或其他类型的SCM)或者可以被其他类型的固态存储器代替。
非易失性存储器110可以通过提供比网络10中的其他节点相对更大的存储容量来允许节点100用作存储器节点。在一些实施方式中,可以在网络10中的节点之间共享或分发数据,以供网络10上的不同节点访问或处理。非易失性存储器110包括用于在电力循环之间存储数据的永久存储装置,并且可以包括例如硬盘驱动器(HDD)、诸如SCM的固态存储器、两种类型的存储器的组合或此类存储器的集合。
尽管本文中的描述通常是指固态存储器,但应理解,固态存储器可以包括各种类型的存储器设备中的一种或多种,诸如闪存集成电路、硫族化物RAM(C-RAM)、相变存储器(PCM,PC-RAM或PRAM)、可编程金属化单元RAM(PMC-RAM或PMCm)、Ovonic统一存储器(OUM)、ReRAM、NAND存储器(例如,单层单元(SLC)存储器、多层单元(MLC)存储器或它们的任何组合)、NOR存储器、EEPROM、铁电存储器(FeRAM)、MRAM、其他离散的NVM芯片或它们的任何组合。
如上所述,节点100可以包括MCM构造,或者可以是具有不同类型构造的设备,诸如PCB上的具有在一些或所有部件之间的走线的部件。另外,节点100的其他实施方式可以包括不同数量的部件或不同的部件布置。例如,其他实施方式可能不包括硬件加速器112、处理器107、易失性存储器108或非易失性存储器110中的一者或多者。另外,在一些实施方式中,可以将一个或多个此类部件一起形成为SoC,诸如其中开关控制器106、处理器107和硬件加速器112一起形成为单个SoC,如图3的示例中所示。在其他实施方式中,附加部件可以包括在具有诸如图4的示例中所示的FPGA 190的节点100中。
图2是根据实施方案的作为MCM的节点100的截面视图。如图2所示,节点100包括基板102上的光模块104、SoC 109和易失性存储器108。在图2的示例中,SoC 109可以包括开关控制器106、处理器107和硬件加速器112。在其他实施方式中,这些部件中的一个或多个可以在基板102上单独形成在其自身的芯片上。
在图2中,节点100经由球栅阵列128安装在PCBA 116上,以从电力和管理模块126接收电力,该电力和管理模块经由球栅阵列129安装在PCBA 116上。在一些实施方式中,电力和管理模块126还可以诸如通过电力和管理模块126的管理端口(未示出)向节点100提供管理接口,以对PCBA 116或节点100进行故障排除、配置、编程或提供网络管理。
光模块104、SoC 109和易失性存储器108中的每一者分别从通孔136、138和134接收电力和结构支撑。如图2所示,光模块104和包括开关控制器106的SoC 109的一部分形成开关118,该开关被配置为在网络10上发送和接收数据,并且还被配置为在节点100内的部件之间路由数据。在这方面,开关118分布在光模块104和SoC 109的一部分上。
在图2中的节点100的示例中,光模块104和易失性存储器108分别经由高速硅内插器130和132连接至SoC 109。如图2所示,内插器130和132包括嵌入基板102中的并行连接或并行总线。与使用基板102中的通孔或在基板102和基板102上的部件(诸如SoC 109、光模块104和易失性存储器108)之间使用单独内插器层相比,嵌入式内插器的这种布置可以被称为硅桥,并且通常可以提供光模块104与SoC 109之间以及易失性存储器108与SoC 109之间更高连接密度。此类较高密度的连接可以在基板102上的较小空间中提供更多的并行连接,从而由于较短的连接而导致较高的带宽和较少的信号损失。在一些实施方式中,并行连接可以包括例如1024个线道或可以被组合在一起成为线道子集的并行连接。
通过使用嵌入基板102中的硅桥提供的较短的连接可以减少所需的纠错量,因为通常使用较短的连接可以改善信噪比(SNR)。相比于另外可能更长的连接,改善的SNR还可以促进以更高的速度通过内插器130和131的数据传输,因为SNR通常以更高的速度降低。另外,与在基板102的表面上使用较大的内插器相比,使用嵌入式内插器或硅桥可以提供较低的成本。
在图2的示例中,光模块104包括光纤连接器124,该光纤连接器用于将光纤111连接到光模块104的管芯103内的光路。管芯103可以包括例如SiPho管芯,该SiPho管芯包括光路,该光路作为具有光检测器和用于边缘光耦合器的调制器的硅波导。在一些实施方式中,管芯103可以包括用于不同的光路集合的堆叠或结合层。例如,管芯103的每层可以包括通过相应的光交叉点开关连接的一个或多个输入光路和一个或多个输出光路。下文参考图3、图5、图6和图8更详细地讨论此类布置的示例。
如图2所示,光模块104包括用于从光模块104进行光学传输的光源122。在一些实施方式中,光源122可以包括III-V族半导体材料,诸如具有硅的砷化镓(GaAs)或砷化镓铝(AlGaAs),以提供例如混合硅激光器(例如,图3所示的激光器1441)。在一些实施方式中,光源122可以在外部模块中,其中光通过一根或多根光纤传递到光模块104。光模块104还包括开关逻辑120,该开关逻辑可以包括例如互补金属氧化物半导体(CMOS)或双极性CMOS(BiCMOS)逻辑电路。
如本领域普通技术人员将理解的,在其他实施方式中,节点100可以包括与图2所示的部件不同的部件或不同的部件布置。例如,其他实施方式可以包括与波导和光交叉点开关集成在同一管芯103中的光源122和开关逻辑120。作为另一示例,节点100还可以包括用于冷却节点100的部分的部件,诸如光源122和/或SoC 109。此类冷却可以例如通过空气、水或具有适当的热界面的浸入冷却来提供。
图3是节点100的示例的框图,示出了根据实施方案的光模块104和SoC 109的部件。如本领域普通技术人员将理解的,节点100的不同实施方式可包括与图3所示的部件不同的部件或不同的部件布置。
如图3所示,光模块104包括输出光路1541和输入光路1561。输出光路1541经由耦合器1401连接到光纤连接器124,以通过光纤111B1将光信号路由到节点100之外。激光器1441以对应于不同波长或颜色的光的不同的频率将光提供给图3中的环所示的调制器1461。在一些实施方式中,激光器1441可以包括连续波(CW)梳状激光器。
响应于从开关控制器106接收到的电信号,从驱动器放大器1481发送的电信号激活不同的调制器1461(由带有不同线标记的四个圆圈表示,以表示不同的调制器)。在这方面,激光器1441、调制器1461和驱动器放大器1481形成电光转换器1511,该电光转换器被配置为将从开关控制器106接收到的电信号转换成光信号,以经由输出光路1541传输到节点100的外部。在图3的示例中,调制器1461被示为环形调制器。其他实施方式可以使用用于电光转换器的不同部件(诸如例如盘形调制器、Mach Zehnder结构、D-微纤维调制器上的石墨烯或微机电系统(MEMS)镜)代替环形调制器。
在图3的示例中,调制器1461的激活允许特定频率的光作为从光模块104输出的光信号在输出光路1541上传播。在这方面,不同频率的多个光信号可以在同一输出光路1541上同时传播,以增加从光模块104传播出去的数据的带宽。用于输出光路1541的电光转换器1511被配置为将从开关控制器106接收到的电信号转换为光信号,以经由输出光路1541传输到节点100外部,并且复用多个光信号以在输出光路1541上同时传输。
另外,光模块104可以包括多个输出光路和多个输入光路,每个光路能够同时携带不同频率的不同光信号。尽管在图3的示例中示出了四个谐振器和四个调制器,但是其他实施方式可以针对不同数量的光频率使用不同数量的谐振器和调制器。例如,可以将各自提供100GB/s的12种不同频率的光(即,通道)复用到在光路上提供1.2TB/s的一个光路中。如果在给定节点中使用24个输出光路154和24个输入光路156,则在此示例中,该节点的总带宽约为28TB/s。
在图3的示例中,输入光路1561通过光纤连接器124和耦合器1421连接到输入光纤111A1。经由输入光纤111A1接收到的光信号由环形谐振器和对应的雪崩光电二极管(APD)1501检测,该雪崩光电二极管向电阻抗放大器(TIA)1521提供电信号。在一些实施方式中,光电转换器1531的一个或多个部件(诸如环形谐振器和/或TIA 1521)可以诸如通过滤除特定光或电频带之外的频率来提供信号的整形。然后将电信号提供给开关控制器106以进行处理。在这方面,谐振器和APD 1501与TIA 1521一起形成光电转换器1531,该转换器被配置为将在输入光路1561上接收到的光信号转换为电信号,以供开关控制器106处理。其他实施方式可以诸如通过使用不同类型的光电二极管或通过使用盘形谐振器、Mach Zehnder结构或MEMS镜代替环形谐振器而使用用于光电转换器的不同部件。
另外,一些实施方式可以在光电转换器1531中包括一个或多个电平分离器,该一个或多个电平分离器被配置为接收一部分光信号,以测量该光信号的信号强度。信号强度然后可以由开关控制器106用于确定是经由交叉点开关1581路由后续光信号还是重新定时或转换后续光信号以增加信号强度。在其他情况下,可以使用电平分离器来周期性地观察输入光路1561以完成一系列相关的光信号,或者在输入光路1561上的光信号传输中识别错误或异常。
如下面参考图5更详细地讨论的,光模块104还包括光交叉点开关158(诸如光交叉点开关1581),该光交叉点开关被配置为将由光模块104接收到的光信号选择性地路由到节点100的之外,而无需节点100缓冲来自所接收到的光信号中的数据或者无需将所接收到的光信号转换成电信号以通过开关控制器106处理来自所接收到的光信号的数据。光交叉点开关1581可以包括例如环形谐振器、盘形谐振器、Mach Zehnder结构或MEMS镜,它们在被激活时将光信号从输入光路1561引导到输出光路1541上。
光交叉点开关1581在特定频率下的激活可以对应于谐振器1501的停用和对该特定频率的电路径的禁用,使得针对该频率的光接收到的光信号不被转换和/或传输至开关控制器106。在一些实施方式中,除了沿禁用的电路径的其他部件(诸如,串行器/解串器(SerDes)接口1621)或沿到控制器106的电路径的其他电路以外,还可以关闭整个放大器(诸如TIA1521)。电部件的关闭通常可以减少节点100的功耗,对于节点100中的多个光输入路径,功耗可能加倍。
用于输出光路1541的驱动器放大器1481经由高速硅内插器130A连接至SoC 109的发送SerDes接口1601。另外,用于输入光路1561的TIA 1521经由高速硅内插器130A连接至SoC 109的SerDes接口1621。SoC 109的发送SerDes接口1601可以从开关控制器106并行接收不同的电信号,以在输出光路1541上以不同的相应光信号发送数据。发送SerDes接口1601对来自从开关控制器106接收到的并行电信号的数据进行串行化,以通过内插器130A进行传输。光模块104的驱动器放大器1481将通过内插器130A接收到的高速串行数据转换为电信号以激活相应的调制器1461。在一些实施方式中,驱动器放大器1481还可提供电信号的整形或滤波。
另一方面,接收SerDes接口1621可以从TIA 1521接收成电信号形式的串行数据,该电信号表示在输入光路1561上接收到的不同光信号。接收SerDes接口1621将经由内插器130A接收到的数据反串行化为与不同光信号相对应的并行电信号,以供开关控制器106处理。
在其他实施方式中,SerDes接口1601和1621中的一个或两个可以替代地位于内插器130A的另一侧,以便包含在光模块104中。但是,SerDes接口1601和1621在SoC 109中的位置会减少所需的连接数量。
在图3中,使用接收SerDes接口1621和发送SerDes接口1601对于内插器130A中的给定尺寸或数量的连接,通常可以允许相对较大数量的光路和光交叉点开关158。如下面更详细地讨论的,连接到SoC 109的其他部件(诸如非易失性存储器110或易失性存储器108)可以替代地使用并行接口或并行总线,而无需串行化和反串行化。在这方面,与距离较长的其他数据路径相比,(例如,在同一MCM节点100内)传播相对较短的距离的并行连接(诸如,并行接口或并行总线)不太可能经历高速并行信号中的数据的歪斜或时间不匹配。另一方面,通过输入光路接收到的数据通常可以作为一个或多个串行通道接收,以减少歪斜的可能性。在一些实施方式中,SerDes接口1601和/或1621可以在信号经过节点到达其最终目的地节点时提供信号的重新定时。
尽管SerDes接口1601和1621可以为给定连接提供重新定时和更大带宽的空间节省,但是数据的串行化和反串行化可能增加给定光信号的数据处理延迟并消耗功率。如下面更详细地讨论的,使用光交叉点开关1581可以避免SerDes接口1601和1621在处理或缓冲旨在用于网络10中的另一节点的数据时增加的延迟。对于将光信号转换为电信号以供节点处理的每个中间节点,在将电信号转换回光信号以传输至下一节点之前,此延迟或跃点延迟增加。在节点100中使用一个或多个光交叉点开关158可以消除该跃点延迟,这可以通过减少光信号传播通过比具有常规节点的网络中更多的节点的延迟来促进网络10中节点之间的更多节点和/或更少的互连(即光纤连接)。
在图3的示例中,SoC 109包括开关模块1641,该开关模块经由高速硅内插器130B和光模块104中的连接1761控制光交叉点开关1581的激活。在一些实施方式中,开关模块1641可以包括驱动器电路和/或用于控制光交叉点开关1581的激活的一个或多个定时器。
如以下参考图5、图6和图8更详细讨论的,每个光路可以包括多个光交叉点开关158,用于将光信号从一个输入光路选择性地路由到输出光路而无需将光信号转换成电信号以供开关控制器106处理。在此类实施方式中,每个输入或输出光路可以包括其自己的开关模块164,用于激活光路上的光交叉点开关158,或者甚至用于激活光路上的每个光交叉点开关158内的特定谐振器。
如图3所示,SoC 109还包括并行接口166和167,用于分别将硬件加速器112和处理器107与开关控制器106接口连接。如上所述,提供并行接口通常允许开关控制器106与部件(诸如处理器107和硬件加速器112)之间更高的数据带宽。
另外,对于用于SoC 109内的部件的并行链接或接口,图3的示例还包括并行接口170和168,用于分别经由高速硅内插器131和132连接到非易失性存储器110和易失性存储器108。并行接口的使用在开关控制器106和SoC 109外的部件(诸如非易失性存储器110和易失性存储器108)之间提供了更高的数据带宽。就其本身而言,非易失性存储器110和易失性存储器108分别包括并行接口172和174,用于向SoC 109中的部件(诸如,开关控制器106、处理器107或硬件加速器112)发送和接收数据。
图4是根据实施方案的SoC 109的框图。如本领域普通技术人员将理解的,SoC 109的不同实施方式可以包括与图4所示的部件不同的部件或不同的部件布置。例如,在其他实施方式中,图4中所示的缓冲器178和184中的一个或两个都可以位于开关控制器106的外部。
在图4的示例中,开关控制器106经由在硬件加速器112、FPGA190、非易失性存储器110和易失性存储器108的并行接口之间共享的并行总线186连接到并行接口166、192、168和170。在一些实施方式中,并行总线186可以用作存储器总线,并且包括例如高带宽存储器(HBM)2总线。在其他实施方式中,并行总线186可以用作中央处理单元CPU总线。另外,并行总线186可以使用用于并行总线186上的部件的硬件地址来用作地址总线。
在图4所示的SoC 109的实施方式中,发送SerDes接口1601连接到输出并行连接161,用于连接到开关控制器106。接收SerDes接口1621连接到输入并行连接163,以连接到开关控制器106。并行连接161和163均可以容纳多个数据线道,并分别经由并行接口175和177连接到开关控制器106。在一些实施方式中,并行连接161和163可以包括HBM2连接。
开关控制器106经由开关控制器106的并行接口169A和169B与并行总线186接口连接,该并行总线连接到硬件加速器112、FPGA 190、非易失性存储器110和易失性存储器108。在一些实施方式中,并行接口169A处理输入到开关控制器106的数据,而并行接口169B处理从开关控制器106输出的数据。在其他实施方式中,并行接口169A和169B中的每一者可以处理输入到开关控制器106和从开关控制器输出的数据。
如图4所示,开关控制器106包括缓冲器184,该缓冲器用于路由模块180检查或分析经由并行总线186接收到的数据,并布置或打包要经由并行总线186发送的数据。从开关控制器106经由并行总线186发送的数据可以包括经由并行连接163从接收SerDes接口1621接收到的数据,该数据已从光模块104接收到的光信号转换。开关控制器106经由并行连接163接收到的数据在缓冲器178中进行缓冲,以允许路由模块180在经由内部总线188将其传输到缓冲器184之前或者在经由并行接口175和输出并行连接161将数据重新打包并传输回光模块104之前对接收到的数据进行检查或分析。
如上所讨论的,从缓冲器178中的光信号接收到的数据的缓冲可以允许在节点100内深度分组检查和路由或返回到节点100外。然而,如同上述由SerDes接口1601和1621添加的延迟,对来自光信号的数据进行缓冲和处理可能会增加经由节点100通过网络10传播的光信号的延迟或延时。光交叉点开关的使用可以类似地避免通过缓冲和/或处理旨在用于网络10中另一节点的数据而增加的延迟。
由开关控制器106经由并行总线186接收到的数据被缓冲在缓冲器184中,以供路由模块180检查或分析所接收到的数据。缓冲的数据可以包括从硬件加速器112、FPGA 190、非易失性存储器110或易失性存储器108接收到的数据。然后,路由模块180可以将此数据经由内部总线188路由到缓冲器178,以从开关控制器106经由输出并行连接161传输到发送SerDes接口1601,以转换为要从光模块104输出的光信号。
在图4示例中,旁路模块182控制开关模块1641的操作,该开关模块继而控制光模块104中的一个或多个光交叉点开关的激活。旁路模块182可以提供比开关模块1641中包括的电路更高级别的控制。在这方面,旁路模块182可以包括例如处理器或控制器,该处理器或控制器执行计算机可执行指令(例如,固件或应用程序)以确定是否将初始光信号之后接收到的一个或多个光信号路由到光模块104之外,而无需缓冲来自接收到的光信号的数据或者无需将光信号转换成电信号以处理来自光信号的数据。
在一些实施方式中,旁路模块182可以在确定是否路由后续光信号而无需缓冲来自光信号的数据或将后续光信号转换成电信号以处理来自光信号的数据时,将接收到的光信号的信号强度与阈值信号强度进行比较。在其他实施方式中,旁路模块182可以确定网络10上先前已经接收到初始光信号的节点的数量,并将所确定的先前节点的数量与节点的阈值数量进行比较,以确定是否路由后续光信号而无需缓冲来自光信号的数据或者将后续光信号转换为电信号。
于2018年6月29日提交的题为“光学网络中的节点配置(NODE CONFIGURATION INOPTICAL NETWORK)”(代理人卷号WDA-3752-US)的共同待决的美国专利申请号16/024,734提供了此类路由操作的示例和进一步说明,该专利申请的全部内容通过引用并入本文。
光信号路由示例
图5描绘了根据实施方案的光模块的部分。图5中所示的与图3中所示的光模块104的部件具有相似的附图标记的部件具有与以上针对图3提供的描述类似的描述。
如图5所示,输入光路1561分别经由光交叉点开关1581和1584与输出光路1541和1542连接。另外,输入光路1562分别经由光交叉点开关1583和1582与输出光路1541和1542连接。通过这种布置,由光模块104在输入光路1561或1562中的任一者上接收到的光信号可以被选择性地路由到输出光路1541或1542中的任一者上。
在图5的示例中,光交叉点开关1581、1582、1583和1584中的每一者都包括环形谐振器191,该环形谐振器可以由光交叉点开关的电信号多路复用器(诸如由电信号多路复用器1941、1943、1944)选择性地激活。用于光交叉点开关1582的电信号多路复用器在图5中未示出以避免不必要地使光交叉点开关1582变得模糊。
电信号多路复用器194可以经由图3中的连接1761从开关模块诸如开关模块1641接收电激活信号。在一些实施方式中,可以同时激活特定光交叉点开关158中的所有谐振器191。在其他实施方式中,所有谐振器191中的一个或多个谐振器可以被激活以仅将某些通道或光的频率从输入光路路由到输出光路。如本文所使用的,光交叉点开关的激活可以指光交叉点开关的至少一部分的激活。
在图5示例中,光交叉点开关1581被激活,使得光交叉点开关1581中的环形谐振器1911被通电,以将在输入光路1561上接收到的光信号传递到输出光路1541上。类似地,光交叉点开关1582被激活,使得光交叉点开关1582中的一个或多个环形谐振器1912被通电,以将在输入光路1562上接收到的光信号传递到输出光路1542上。
如本领域普通技术人员将理解的,光模块的其他实施方式可以具有与图5所示的部件不同的部件或包括不同的部件布置。例如,在其他实施方式中,光交叉点开关158可以是具有不同构造的不同类型的光开关。在这方面,光交叉点开关158可以代替环形谐振器191而使用盘形谐振器、Mach Zehnder结构或MEMS镜。
图6描绘了根据实施方案的光模块的开关阵列195。如图6所示,多个输入光路114A进入开关阵列195,并在光交叉点开关158处与多个输出光路114B的每个输出光路连接,在图6中,这些光交叉点开关在光路的交点处表示为黑点。开关阵列195可以包括例如光学基板,该光学基板包括硅、硝酸硅和/或III-V族半导体材料作为用于光路的波导。
在图6的示例中,经由输入光路114A的输入光路接收光信号1。沿开关阵列195中的输入光路的光交叉点开关158y被激活或通电,使得光信号1在与光交叉点开关158y处的输入光路相交的输出光路上被路由或重定向到开关阵列195外。如上所述,光交叉点开关158y可以针对所有通道或光的频率被激活,或者可以仅针对特定通道或光的频率被激活。
经由输入光路114A的不同输入光路接收光信号2。沿开关阵列195中的输入光路的光交叉点开关158x被激活或通电,使得光信号2在与光交叉点开关158x处的输入光路相交的输出光路上被路由或重定向到开关阵列195外。如上所述,光交叉点开关158x可以针对所有通道或光的频率被激活,或者可以仅针对特定通道或光的频率被激活。
其他实施方式可以包括光路和光交叉点开关的不同配置。例如,一些实施方式可以包括一个或多个输入光路,该一个或多个输入光路仅具有一个光交叉点开关或者仅用于光模块104或开关阵列195中的所有输出光路的子集的光交叉点开关。
图7是根据实施方案的光信号路由过程的流程图。在一些实施方式中,图7的过程可以由开关控制器106或其一部分(诸如由图4中的开关控制器106的旁路模块182)来执行。如上所述,开关控制器106可以执行存储在开关控制器106的存储器中的计算机可执行指令,以执行光信号路由过程(例如图7的过程)。通常,这可以允许在此类路由过程中进行调整,诸如通过更改标准或阈值(例如,光信号强度或先前节点的计数)进行调整,该标准或阈值用于确定是否路由某些光信号而无需缓冲来自光信号的数据或者无需将光信号转换为电信号以处理来自光信号的数据。图7的过程可以由数据处理系统中的每个节点或由数据处理系统中的节点的子集(诸如,包括多个输入光路和多个输出光路的某些节点)来执行。
在图7的示例过程中的框702中,开关控制器106识别包括在第一输入光路(诸如,图6中的输入光路114A中的一个)上接收到的光信号中包括的地址。该地址可以对应于网络10中的节点,或者可以对应于网络10中可由光模块104的特定输出光路访问的一组节点。
参考图4中的SoC 109的示例,开关控制器106的旁路模块182可以使用例如深度分组检查来访问或识别缓冲器178中存储的用于输入光信号的数据的地址。在一些实施方式中,目的地地址可以由标志指示或可以占据特定位置,诸如在缓冲器178中缓冲的数据分组的报头中。在缓冲器178中为光信号缓冲的数据还可以指示它是初始光信号还是用于后续一系列在输入光路上要接收的相关光信号的数据路径命令信号。
在框704中,开关控制器106基于所识别的地址从连接到第一输入光路的多个光交叉点开关中确定光交叉点开关以进行激活。在一些实施方式中,网络10的寻址方案可以提供与将用于到达与所标识的地址相对应的一个或多个节点的特定输出光路相关的信息。例如,开关控制器106的旁路模块182可以使用查找表来将所标识的地址与光模块104的光交叉点开关相关联。
在框706中,开关控制器106激活所确定的光交叉点开关,以将在第一输入光路上接收到的光信号经由连接到该光交叉点开关的对应的输出光路路由到节点之外。除了经由光交叉点开关启用光路之外,开关控制器106还可以停用或禁用节点100中的电路径的某些电部件以节省功率,同时将光信号路由到节点100之外而无需缓冲来自光信号的数据或将光信号转换为电信号以处理来自光信号的数据。
在图4的示例中,开关控制器106的旁路模块182可以控制开关模块164以经由高速硅内插器130B和光模块104中的连接176来激活光交叉点开关158。如上所述,一些实施方式可以仅使得光交叉点开关158中的特定谐振器激活或通电,以便选择性地路由特定通道或光的频率的光信号。
在一些实施方式中,输入光路上的光电转换器153可以周期性地将在输入光路上接收到的光信号转换成电信号,以窥探或观察一系列相关的光信号是否已经结束,或者确定信号强度或质量已降到用于重新定时、纠错或将其他光信号转换为更强或已校正的光信号以从节点100重新传输的阈值以下。在一些情况下,第一光信号可以基于光信号传输的数据的大小来提供对光交叉点开关应保持激活多长时间的指示。在其他情况下,完成确认可以从单独的光路上的目标目的地节点发送,但要通过相同的节点(即返回路径)路由,以快速指示可能被停用的光交叉点开关。在其他情况下,可以在定期观察光信号期间接收结束命令,这将导致开关控制器106停用光交叉点开关并启用或打开可能在经由光交叉点开关路由期间关闭的任何电部件。
图8示出了根据实施方案的光模块的开关阵列1951、1952、1953和1954。如图8所示,每个光路包括用于放大光信号的光放大器196,该光信号在通过光模块的部件(诸如,光路的波导、耦合器和光交叉点开关)传播时可能已经失去了一些信号强度。光放大器196可以包括例如III-V族半导体材料。
在图8示例中,每个输入光路114A和115A在开关阵列1951、1952、1953或1954中的一者的光路的交点处经由相应的光交叉点开关与每个输出光路114B和115B连接。如在2018年6月29日提交的共同未决的通过引用并入上文的美国申请号16/024,734中更详细地讨论的,并且参考上文图7的描述,可以将某些组的光信号重新定时或转换为具有校正数据或改善信号强度的光信号。在这种情况下,初始光信号可以用于确定信号强度或接收该初始光信号的先前节点的数量,这些节点可以用于确定后续光信号在传输到网络中的下一节点之前是否将被节点重新定时或转换。
如上所述,节点设备的前述布置通常诸如通过使用开关控制器与节点中的其他部件之间的并行总线或并行连接来提高节点内的部件之间的带宽和数据传送速率。除了对节点使用MCM构造之外,与硅桥一样的此类连接还可以节省空间。
另外,使用光交叉点开关可以减少节点的功耗,同时通过选择性地路由光信号通过节点而不产生用于缓冲来自光信号的数据或以其他方式处理来自节点路由的光信号的数据的跃点延迟来增加通过节点网络发送数据的速度。由于光信号可以在给定的延迟量内通过大量节点传播,因此上述光信号的路由通常可以通过更好地利用节点之间较少数量的光学连接来允许网络中更多的节点。如上述图6和图8的光放大器和/或开关阵列的使用可以进一步改善网络内的光节点的互连性。
其他实施方案
本领域的普通技术人员将会知道,结合本文公开的示例所描述的各种例示性逻辑块、模块和过程可以实现为电子硬件、计算机软件或两者的组合。此外,前述过程可以体现在计算机可读介质上,该计算机可读介质使处理器或控制器执行或实施某些功能。
为了清楚地说明硬件和软件的这种可互换性,上面已经在其功能方面对各种例示性部件、块和模块进行了总体描述。将此功能性实现为硬件还是软件取决于特定应用和施加在整个系统的设计约束。本领域的普通技术人员可以针对每个特定应用以不同方式实现所描述的功能,但这种实现决策不应被解释为导致脱离本公开的范围。
结合本文公开的示例描述的各种说明性逻辑块、单元和模块可以用处理器或控制器(诸如例如,CPU、MPU、MCU或DSP)来实现或执行,并且可以包括例如FPGA、ASIC或其他可编程逻辑设备、离散门或晶体管逻辑、离散硬件部件或设计为执行本文所述功能的其任何组合。处理器或控制器还可以被实现为计算设备的组合,例如,DSP和MPU、多个MPU、结合DSP核的一个或多个MPU或任何其他此类配置的组合。在一些实施方式中,控制器或处理器可以形成SoC的至少一部分。
结合本文公开的示例描述的方法或过程的活动可以直接体现在硬件中、在由处理器或控制器执行的软件模块中,或在硬件和软件的组合中。该方法或算法的步骤也可以以与示例中提供的顺序另选的顺序执行。软件模块可以驻留在RAM存储器、闪存存储器、ROM存储器、EPROM存储器、EEPROM存储器、其他类型的固态存储器、寄存器、硬盘、可移动介质、光学介质或本领域已知的任何其他形式的存储介质中。示例性存储介质联接到处理器或控制器,使得处理器或控制器可以从该存储介质读取信息,并且可以向该存储介质写入信息。在替代方案中,存储介质可以与处理器或控制器集成在一起。
提供了本公开的示例性实施方案的上述描述,以使得任何本领域普通技术人员能够制作或使用本公开的实施方案。对这些示例的各种修改对于本领域普通技术人员而言将是显而易见的,并且在不脱离本公开的范围的情况下,本文公开的原理可以应用于其他示例。所述实施方案将在所有方面被认为仅仅是示例性的而非限制性的。

Claims (27)

1.一种多芯片模块(MCM),包括:
基板;
开关控制器,所述开关控制器位于所述基板上;和
光模块,所述光模块位于所述基板上,所述光模块包括至少一个光交叉点开关,所述至少一个光交叉点开关被配置为将由所述光模块接收到的光信号选择性地路由到所述MCM之外,而无需所述MCM缓冲来自所接收到的光信号中的数据或者无需将所接收到的光信号转换成电信号以通过所述开关控制器处理来自所接收到的光信号的数据。
2.根据权利要求1所述的MCM,其中所述光模块还包括:
输入光路,所述输入光路被配置为从所述MCM外部接收光信号;和
光电转换器,所述光电转换器被配置为将在所述输入光路上接收到的光信号转换成电信号以发送到所述开关控制器。
3.根据权利要求2所述的MCM,其中所述光模块还包括:
输出光路,所述输出光路被配置为将光信号从所述MCM传输到所述MCM外部;
电光转换器,所述电光转换器被配置为将从所述开关控制器接收到的电信号转换成光信号,以经由所述输出光路传输到所述MCM外部;和
所述至少一个光交叉点开关中的光交叉点开关,所述光交叉点开关连接所述输入光路和所述输出光路,所述光交叉点开关被配置为将在所述输入光路上由所述MCM接收到的光信号经由所述输出光路选择性地路由到所述MCM之外,而无需所述MCM缓冲来自所述经选择性路由的光信号的数据或者无需通过所述光电转换器将所述经选择性路由的光信号转换为电信号。
4.根据权利要求3所述的MCM,还包括:
输入串行器/解串器(SerDes)接口,所述输入SerDes接口连接到用于所述输入光路的所述光电转换器;
输入并行连接,所述输入并行连接将所述输入SerDes接口连接到所述开关控制器;
输出SerDes接口,所述输出SerDes接口连接到用于所述输出光路的所述电光转换器;和
输出并行连接,所述输出并行连接将所述开关控制器连接到所述输出SerDes接口。
5.根据权利要求1所述的MCM,其中所述MCM用作节点网络中的节点,并且其中所述MCM光学地连接至所述网络中的至少一个其他节点。
6.根据权利要求5所述的MCM,其中所述开关控制器被配置为:
从由所述光模块接收到的光信号中识别对应于所述网络中一个或多个节点的地址;以及
基于所识别出的地址来确定是否激活所述至少一个光交叉点开关中的光交叉点开关。
7.根据权利要求1所述的MCM,其中所述光模块还包括:
多个输入光路;和
多个输出光路,并且
其中所述多个输入光路中的每个输入光路经由相应的光交叉点开关连接到所述多个输出光路中的至少两个输出光路,所述相应的光交叉点开关被配置为经由所述至少两个输出光路中的对应输出光路将在所述输入光路上由所述MCM接收到的光信号选择性地路由到所述MCM之外,而无需所述MCM缓冲来自所述经选择性路由的光信号的数据或者无需将所述经选择性路由的光信号转换为电信号以通过所述MCM处理来自所述经选择性路由的光信号的数据。
8.根据权利要求7所述的MCM,其中所述光模块还包括光放大器,所述光放大器位于所述多个输入光路和所述多个输出光路中的至少一者的每个光路上。
9.根据权利要求7所述的MCM,其中所述开关控制器被配置为:
从在所述多个输入光路的第一输入光路上接收到的光信号中识别地址,所述地址对应于网络中的一个或多个节点;
基于所识别的地址来从连接到所述第一输入光路的多个光交叉点开关中确定光交叉点开关以进行激活;以及
激活所确定的光交叉点开关以将在所述第一输入光路上接收到的光信号经由连接到所确定的光交叉点开关的对应输出光路路由到所述MCM之外。
10.根据权利要求1所述的MCM,其中所述光模块还包括:
输出光路,所述输出光路被配置为将光信号从所述MCM传输到所述MCM外部;和
电光转换器,所述电光转换器被配置为:
将从所述开关控制器接收到的电信号转换成光信号,以经由所述输出光路传输到所述MCM外部;和
多路复用多个光信号,所述多路复用多个光信号用于在所述输出光路上进行同时传输。
11.根据权利要求1所述的MCM,还包括:
至少一个存储器,所述至少一个存储器位于所述基板上;和
并行接口,所述并行接口位于所述至少一个存储器和所述开关控制器之间。
12.根据权利要求1所述的MCM,还包括:
位于所述基板上的硬件加速器、处理器和现场可编程门阵列(FPGA)中的至少一者,并且
其中所述硬件加速器、所述处理器和所述FPGA中的所述至少一者经由并行接口电连接到所述开关控制器。
13.一种设备,包括:
基板;
开关控制器,所述开关控制器位于所述基板上;
光模块,所述光模块位于所述基板上,所述光模块被配置为与所述设备外部的至少一个部件通信;
至少一个存储器,所述至少一个存储器位于所述基板上;和
并行总线,所述并行总线连接所述至少一个存储器和所述开关控制器。
14.根据权利要求13所述的设备,还包括位于所述基板上并经由所述并行总线连接至所述开关控制器的硬件加速器、处理器和现场可编程门阵列(FPGA)中的至少一者。
15.根据权利要求13所述的设备,其中所述光模块和所述开关控制器通过至少一个串行器/解串器(SerDes)接口连接。
16.根据权利要求15所述的设备,还包括:
输入SerDes接口,所述输入SerDes接口连接至所述光模块;
输入并行连接,所述输入并行连接将所述输入SerDes接口连接到所述开关控制器;
输出SerDes接口,所述输出SerDes接口连接到所述光模块;和
输出并行连接,所述输出并行连接将所述开关控制器连接到所述输出SerDes接口。
17.根据权利要求13所述的设备,其中所述光模块包括至少一个光交叉点开关,所述至少一个光交叉点开关用于将由所述光模块接收到的光信号选择性地路由到所述设备之外,而无需所述设备缓冲来自所述光信号的数据或者无需将所接收到的光信号转换成电信号以通过所述开关控制器处理来自所述光信号的数据。
18.根据权利要求13所述的设备,其中所述光模块包括:
输入光路,所述输入光路被配置为从所述设备外部接收光信号;
光电转换器,所述光电转换器被配置为将在所述输入光路上接收到的光信号转换成电信号以发送到所述开关控制器;
输出光路,所述输出光路被配置为将光信号从所述设备传输到所述设备外部;
电光转换器,所述电光转换器被配置为将从所述开关控制器接收到的电信号转换成光信号,以经由所述输出光路传输到所述设备外部;和
光交叉点开关,所述光交叉点开关连接所述输入光路和所述输出光路,所述光交叉点开关被配置为将在所述输入光路上由所述设备接收到的光信号经由所述输出光路选择性地路由到所述设备之外,而无需所述设备缓冲来自所述经选择性路由的光信号的数据或者无需将所述经选择性路由的光信号转换为电信号以通过所述开关控制器处理来自所述经选择性路由的光信号的数据。
19.根据权利要求13所述的设备,其中所述光模块包括:
多个输入光路;和
多个输出光路,并且
其中所述多个输入光路中的每个输入光路经由相应的光交叉点开关连接到所述多个输出光路中的至少两个输出光路,所述相应的光交叉点开关被配置为经由所述至少两个输出光路中的对应输出光路将在所述输入光路上由所述设备接收到的光信号选择性地路由到所述设备之外,而无需所述设备缓冲来自所述经选择性路由的光信号的数据或者无需将所述经选择性路由的光信号转换为电信号以通过所述开关控制器处理来自所述经选择性路由的光信号的数据。
20.根据权利要求19所述的设备,其中所述光模块还包括光放大器,所述光放大器位于所述多个输入光路和所述多个输出光路中的至少一者的每个光路上。
21.根据权利要求19所述的设备,其中所述开关控制器被配置为:
从在所述多个输入光路的第一输入光路上接收到的光信号中识别地址,所述地址对应于连接到所述设备的所述光模块的网络中的一个或多个节点;
基于所识别的地址来从连接到所述第一输入光路的多个光交叉点开关中确定光交叉点开关以进行激活;以及
激活所确定的光交叉点开关以将在所述第一输入光路上接收到的光信号经由连接到所确定的光交叉点开关的对应输出光路路由到所述设备之外。
22.根据权利要求13所述的设备,其中所述设备为多芯片模块(MCM)。
23.一种多芯片模块(MCM),包括:
多个输入光路,所述多个输入光路用于从所述MCM外部接收光信号;
多个输出光路,所述多个输出光路用于传输来自所述MCM的光信号;和
多个光交叉点开关,所述多个光交叉点开关中的每个光交叉点开关将所述多个输入光路的输入光路连接到所述多个输出光路的输出光路,并且
其中所述多个光交叉点开关中的每个光交叉点开关被配置为将在连接到所述光交叉点开关的所述输入光路上接收到的光信号选择性地路由到连接到所述光交叉点开关的所述输出光路。
24.根据权利要求23所述的MCM,其中所述多个输入光路中的每个输入光路经由所述多个光交叉点开关中的相应光交叉点开关连接到所述多个输出光路中的每个输出光路。
25.根据权利要求23所述的MCM,其中所述多个输入光路中的输入光路经由所述多个光交叉点开关中的相应光交叉点开关连接至所述多个输出光路的子集。
26.根据权利要求23述的MCM,还包括光放大器,所述光放大器位于所述多个输入光路和所述多个输出光路中的至少一者的每个光路上。
27.根据权利要求23所述的MCM,还包括开关控制器,所述开关控制器被配置为:
从在所述多个输入光路的第一输入光路上接收到的光信号中识别地址,所述地址对应于连接到所述MCM的网络中的一个或多个节点;
基于所识别的地址来从连接到所述第一输入光路的所述多个光交叉点开关中确定光交叉点开关以进行激活;以及
激活所确定的光交叉点开关以将在所述第一输入光路上接收到的光信号经由连接到所确定的光交叉点开关的对应输出光路路由到所述MCM之外。
CN201980005728.4A 2018-04-25 2019-03-27 具有组合的光电开关的节点 Pending CN111357299A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862662480P 2018-04-25 2018-04-25
US62/662,480 2018-04-25
US16/024,723 US10560765B2 (en) 2018-04-25 2018-06-29 Node with combined optical and electrical switching
US16/024,723 2018-06-29
PCT/US2019/024308 WO2019209451A1 (en) 2018-04-25 2019-03-27 Node with combined optical and electrical switching

Publications (1)

Publication Number Publication Date
CN111357299A true CN111357299A (zh) 2020-06-30

Family

ID=66334034

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980005728.4A Pending CN111357299A (zh) 2018-04-25 2019-03-27 具有组合的光电开关的节点
CN201980005692.XA Active CN111344964B (zh) 2018-04-25 2019-03-27 光网络中的节点配置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201980005692.XA Active CN111344964B (zh) 2018-04-25 2019-03-27 光网络中的节点配置

Country Status (4)

Country Link
US (3) US10560765B2 (zh)
CN (2) CN111357299A (zh)
DE (2) DE112019000142T5 (zh)
WO (2) WO2019209452A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10560765B2 (en) 2018-04-25 2020-02-11 Western Digital Technologies, Inc. Node with combined optical and electrical switching
JP7346555B2 (ja) * 2018-05-17 2023-09-19 ライトマター インコーポレイテッド 光学的に接合された積層メモリ、並びに関連する方法及びシステム
US11256029B2 (en) * 2018-10-15 2022-02-22 Lightmatter, Inc. Photonics packaging method and device
US11036002B2 (en) 2019-03-06 2021-06-15 Lightmatter, Inc. Photonic communication platform
US11264358B2 (en) * 2019-09-11 2022-03-01 Google Llc ASIC package with photonics and vertical power delivery
EP4100773A4 (en) 2020-02-03 2024-03-20 Lightmatter Inc PHOTONIC UNIT COMMUNICATION SYSTEMS AND ASSOCIATED PACKAGING
US11276668B2 (en) 2020-02-12 2022-03-15 Google Llc Backside integrated voltage regulator for integrated circuits
TW202209323A (zh) * 2020-02-14 2022-03-01 美商爾雅實驗室公司 藉由單體式封裝光學i/o實施的遠端記憶體架構
WO2021164016A1 (zh) * 2020-02-21 2021-08-26 Oppo广东移动通信有限公司 一种可见光通信网络
CN112099853B (zh) * 2020-09-17 2021-10-29 广东高云半导体科技股份有限公司 基于fpga实现的risc-v处理器、fpga芯片及片上系统
CN115905036A (zh) * 2021-09-30 2023-04-04 华为技术有限公司 一种数据访问系统、方法及相关设备
WO2023064337A1 (en) 2021-10-13 2023-04-20 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform
US11797224B2 (en) * 2022-02-15 2023-10-24 Western Digital Technologies, Inc. Resource management for solid state drive accelerators

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835646A (en) * 1995-09-19 1998-11-10 Fujitsu Limited Active optical circuit sheet or active optical circuit board, active optical connector and optical MCM, process for fabricating optical waveguide, and devices obtained thereby
US20020012501A1 (en) * 1998-12-04 2002-01-31 Radiant Photonics, Inc. Optical waveguide coupler for interconnection of electro-optical devices
CN1524359A (zh) * 2001-05-04 2004-08-25 ���˹���Ѷ��� 不要求链路间作电-光转换的光纤链路与自由场空间链路集成的陆上光通信网
US20050207427A1 (en) * 2004-03-19 2005-09-22 Fujitsu Limited Token-controlled data transmissions in communication networks
CN1688909A (zh) * 2002-09-16 2005-10-26 Ciena公司 光交叉连接设备及其方法
US20100266276A1 (en) * 2007-12-21 2010-10-21 Sun Microsystems, Inc. Broadband and wavelength-selective bidirectional 3-way optical splitter
CN103620772A (zh) * 2011-04-22 2014-03-05 泰塞拉公司 具有堆叠的面朝下连接的裸片的多芯片模块
CN105637821A (zh) * 2013-10-22 2016-06-01 慧与发展有限责任合伙企业 混合电路-分组交换机
CN107852261A (zh) * 2015-04-24 2018-03-27 洛克利光子有限公司 光电开关架构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6192167B1 (en) 1998-07-24 2001-02-20 Uniphase Telecommunications Products Differential drive optical modulator
JP2002101432A (ja) 2000-07-21 2002-04-05 Fujitsu Ltd 光スイッチ網、光クロスコネクト装置および光分岐・挿入装置
US6490385B1 (en) * 2001-05-24 2002-12-03 Nortel Networks Limited Dimensionally stable device construction
US6768827B2 (en) 2002-01-16 2004-07-27 The Regents Of The University Of California Integrated optical router
US6922501B2 (en) 2002-04-11 2005-07-26 Nortel Networks Limited Fast optical switch
US20040037558A1 (en) 2002-08-20 2004-02-26 Nortel Networks Limited Modular high-capacity switch
US7336900B2 (en) * 2003-10-30 2008-02-26 International Business Machines Corporation Byte-wide optical backplane switch
US7889996B2 (en) * 2007-12-21 2011-02-15 Oracle America, Inc. Optical-signal-path routing in a multi-chip system
US11054792B2 (en) * 2012-04-13 2021-07-06 View, Inc. Monitoring sites containing switchable optical devices and controllers
WO2012177769A1 (en) 2011-06-20 2012-12-27 Plexxi Inc. Optical architecture and channel plan employing multi-fiber configurations for data center network switching
US9036482B2 (en) * 2011-12-08 2015-05-19 The Hong Kong University Of Science And Technology Bufferless nonblocking networks on chip
JP6201471B2 (ja) 2013-07-12 2017-09-27 富士通株式会社 光伝送システム、管理装置及び信号調整方法
WO2015157993A1 (zh) * 2014-04-18 2015-10-22 华为技术有限公司 互连系统、装置和数据传输方法
US9706276B2 (en) * 2015-11-05 2017-07-11 Rockley Photonics Limited Optoelectronic switch
US20160337727A1 (en) * 2015-05-12 2016-11-17 Huawei Technologies Co., Ltd. System and Method for Photonic Structure and Switch
US20160334575A1 (en) * 2015-05-12 2016-11-17 Huawei Technologies Co., Ltd. System and Method for Photonic Switching
US9693124B2 (en) * 2015-06-09 2017-06-27 Oracle International Corporation Macro-switch with a buffered switching matrix
US20170124860A1 (en) 2015-11-04 2017-05-04 Via Technologies, Inc. Optical transmitter and method thereof
US10644808B2 (en) 2017-08-23 2020-05-05 Seagate Technology Llc Silicon photonics based optical network
US10560765B2 (en) 2018-04-25 2020-02-11 Western Digital Technologies, Inc. Node with combined optical and electrical switching

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835646A (en) * 1995-09-19 1998-11-10 Fujitsu Limited Active optical circuit sheet or active optical circuit board, active optical connector and optical MCM, process for fabricating optical waveguide, and devices obtained thereby
US20020012501A1 (en) * 1998-12-04 2002-01-31 Radiant Photonics, Inc. Optical waveguide coupler for interconnection of electro-optical devices
CN1524359A (zh) * 2001-05-04 2004-08-25 ���˹���Ѷ��� 不要求链路间作电-光转换的光纤链路与自由场空间链路集成的陆上光通信网
CN1688909A (zh) * 2002-09-16 2005-10-26 Ciena公司 光交叉连接设备及其方法
US20050207427A1 (en) * 2004-03-19 2005-09-22 Fujitsu Limited Token-controlled data transmissions in communication networks
US20100266276A1 (en) * 2007-12-21 2010-10-21 Sun Microsystems, Inc. Broadband and wavelength-selective bidirectional 3-way optical splitter
CN103620772A (zh) * 2011-04-22 2014-03-05 泰塞拉公司 具有堆叠的面朝下连接的裸片的多芯片模块
CN105637821A (zh) * 2013-10-22 2016-06-01 慧与发展有限责任合伙企业 混合电路-分组交换机
US20160301996A1 (en) * 2013-10-22 2016-10-13 Hewlett Packard Enterprise Development Lp Hybrid circuit-packet switch
CN107852261A (zh) * 2015-04-24 2018-03-27 洛克利光子有限公司 光电开关架构

Also Published As

Publication number Publication date
CN111344964A (zh) 2020-06-26
US10284291B1 (en) 2019-05-07
WO2019209452A1 (en) 2019-10-31
US20190335252A1 (en) 2019-10-31
WO2019209451A1 (en) 2019-10-31
US20200145099A1 (en) 2020-05-07
DE112019000130T5 (de) 2020-07-16
CN111344964B (zh) 2024-01-23
US10560765B2 (en) 2020-02-11
DE112019000142T5 (de) 2020-09-03
US10862583B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
CN111357299A (zh) 具有组合的光电开关的节点
CN107667537B (zh) 具有缓冲的交换矩阵的宏交换机
US8990460B2 (en) CPU interconnect device
US10185085B2 (en) On-chip optical interconnection structure and network
WO2022022271A1 (zh) 一种用于数据中心的无缓冲光互连架构及其方法
US20110200332A1 (en) Shared-source-row optical data channel organization for a switched arbitrated on-chip optical network
KR102131070B1 (ko) 코히런트 수신을 수행하는 광 인터페이스 모듈, 이를 포함하는 광 메모리 모듈 및 광 메모리 시스템
Brunina et al. Building data centers with optically connected memory
US20240056705A1 (en) Distributed optical switching and interconnect chip and system
WO2016023468A1 (en) Optical switch architecture
Scandurra et al. Scalable CMOS-compatible photonic routing topologies for versatile networks on chip
Cao et al. A crosstalk-aware wavelength assignment method for optical network-on-chip
US8401404B2 (en) Optical receiver
US20140270785A1 (en) Electro-photonic memory system
US9031407B2 (en) Bidirectional optical data packet switching interconection network
US20230297237A1 (en) Photonic memory fabric for system memory interconnection
CN105830368A (zh) 光互联系统、节点、光网络控制器和传输数据的方法
KR100912019B1 (ko) 광통신 시스템의 이중화 절체 장치
JP2699700B2 (ja) 光接続装置
Poulsen et al. Integrated Photonics for Low Power Packet Networking

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200630

RJ01 Rejection of invention patent application after publication