CN111354740A - 竖直存储器装置 - Google Patents

竖直存储器装置 Download PDF

Info

Publication number
CN111354740A
CN111354740A CN201910870055.0A CN201910870055A CN111354740A CN 111354740 A CN111354740 A CN 111354740A CN 201910870055 A CN201910870055 A CN 201910870055A CN 111354740 A CN111354740 A CN 111354740A
Authority
CN
China
Prior art keywords
substrate
gate electrodes
region
steps
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910870055.0A
Other languages
English (en)
Inventor
辛承俊
金是完
崔凤贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180165825A external-priority patent/KR102681792B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111354740A publication Critical patent/CN111354740A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

竖直存储器装置包括具有单元阵列区域和围绕单元阵列区域的阶梯区域的衬底、位于单元阵列区域和阶梯区域上的栅电极、以及位于单元阵列区域上的沟道。栅电极在第一方向和第三方向上彼此隔离开并且各自在第二方向上延伸。沟道在第一方向上延伸穿过一个或更多个栅电极。多个栅电极中的第一栅电极在第二方向上的端部限定衬底的阶梯区域上的第二方向上的第一台阶和第三方向上的第二台阶，各第二台阶分别与相同水平高度处的各第一台阶连接。

Description

竖直存储器装置
相关申请的交叉引用
本申请要求于2018年12月20日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2018-0165825的优先权，其内容通过引用整体地并入本文。
技术领域
本发明构思涉及竖直存储器装置。更具体地，本发明构思涉及具有以阶梯结构堆叠的栅电极的竖直存储器装置。
背景技术
当制造VNAND闪速存储器装置时，交替并重复地堆叠牺牲层和绝缘层，各个牺牲层被图案化以在其中形成有与上布线连接的接触插塞的阶梯区域中形成一些台阶，并且可以使用部分地覆盖台阶的光刻胶图案来执行蚀刻处理，从而形成具有阶梯结构的模制件。随着包括在模制件中的台阶的数量增多，模制件的区域可能增大，使得VNAND闪速存储器装置的集成度可能降低。
发明内容
示例实施例提供了一种具有良好特性的竖直存储器装置。
根据一些示例实施例，竖直存储器装置可包括衬底，衬底包括单元阵列区域和围绕单元阵列区域的阶梯区域。竖直存储器装置可包括位于衬底的单元阵列区域和阶梯区域上的多个栅电极。所述多个栅电极可在第一方向上隔离开以免彼此直接接触。所述多个栅电极中的每个栅电极可在第二方向上延伸。所述多个栅电极可在第三方向上进一步隔离开以免彼此直接接触。第一方向可实质上垂直于衬底的上表面。第三方向可实质上平行于衬底的上表面。第二方向可实质上平行于衬底的上表面，并且实质上垂直于第三方向。竖直存储器装置可包括位于衬底的单元阵列区域上的沟道。沟道可在第一方向上延伸穿过所述多个栅电极中的一个或更多个栅电极。所述多个栅电极中的第一栅电极在第二方向上的端部限定衬底的阶梯区域上的第二方向上的第一台阶和第三方向上的第二台阶，第二台阶分别与相同水平高度处的第一台阶连接。
根据一些示例实施例，竖直存储器装置可包括衬底，衬底包括单元阵列区域和围绕单元阵列区域的阶梯区域。竖直存储器装置可包括位于衬底的单元阵列区域和阶梯区域上的多个栅电极。所述多个栅电极可在第一方向上隔离开以免彼此直接接触。所述多个栅电极中的每个栅电极可在第二方向上延伸。所述多个栅电极可在第三方向上进一步隔离开以免彼此直接接触。第一方向可实质上垂直于衬底的上表面。第三方向可实质上平行于衬底的上表面。第二方向可实质上平行于衬底的上表面，并且实质上垂直于第三方向。竖直存储器装置可包括位于衬底的单元阵列区域上的沟道。沟道可在第一方向上延伸穿过所述多个栅电极中的一个或更多个栅电极。各栅电极中的第一栅电极在第二方向上的端部可限定衬底的阶梯区域上的第二方向上的第一台阶。所述多个栅电极中的高于第一栅电极的第二栅电极在第二方向上的端部可限定衬底的阶梯区域上的第二方向和/或第三方向上的第二台阶。第一台阶可在第一方向上与第二台阶重叠。
根据一些示例实施例，竖直存储器装置可包括衬底，衬底包括单元阵列区域和围绕单元阵列区域的阶梯区域。竖直存储器装置可包括位于衬底的单元阵列区域和阶梯区域上的多个栅电极。所述多个栅电极可在第一方向上隔离开以免彼此直接接触。所述多个栅电极中的每个栅电极可在第二方向上延伸。所述多个栅电极可在第三方向上进一步隔离开以免彼此直接接触。第一方向可实质上垂直于衬底的上表面。第三方向可实质上平行于衬底的上表面。第二方向可实质上平行于衬底的上表面，并且实质上垂直于第三方向。竖直存储器装置可包括位于衬底的单元阵列区域上的沟道。沟道可在第一方向上延伸穿过所述多个栅电极中的一个或更多个栅电极。所述多个栅电极中的第一栅电极在第二方向上的端部可限定在平面图中各自具有“L”形状的第一台阶。
竖直存储器装置可不具有增大的水平面积，但是可使用顺序堆叠的栅电极而有效地具有增强的集成度。
附图说明
图1至图64是示出根据一些示例实施例的制造竖直存储器装置的方法的平面图、截面图和透视图。
图1、图13A至图13B、图20、图25、图28、图39、图42、图51、图53、图56至图57和图60是示出根据一些示例实施例的制造竖直存储器装置的方法的平面图。图13、图20、图25、图39、图42和图56是根据一些示例实施例的图1的区域X的平面图。图28、图51、图53、图57和图60是根据一些示例实施例的图1的区域Y的平面图。
图2、图4、图6、图21至图24、图26至图27、图29至图31、图44至图50、图52、图54至图55、图58和图61至图64是示出根据一些示例实施例的制造竖直存储器装置的方法的截面图。图4、图21和图44是根据一些示例实施例的沿图1的线A-A'截取的截面图，图6、图22、图24、图27、图29至图31、图45、图47、图49至图50和图61是根据一些示例实施例的沿图1的线B-B'截取的截面图，图26、图48和图62是根据一些示例实施例的沿图1的线C-C'截取的截面图。图52、图54至图55和图58是根据一些示例实施例的沿图1的线D-D'截取的截面图。图2和图64是根据一些示例实施例的沿图1的线E-E'截取的截面图。图23、图46和图63是根据一些示例实施例的沿图1的线F-F'截取的截面图。
图3、图5、图7至图12、图14至图19、图32至图38、图40至图41、图43和图59是示出根据一些示例实施例的制造竖直存储器装置的方法的透视图。
具体实施方式
根据参照附图的以下详细描述，根据一些示例实施例的竖直存储器装置以及制造其的方法的上述和其他方面和特征将变得容易理解。
图1至图64是示出根据一些示例实施例的制造竖直存储器装置1的方法的平面图、截面图和透视图。具体地，图1、图13、图20、图25、图28、图39、图42、图51、图53、图56至图57和图60是平面图，图2、图4、图6、图21至图24、图26至图27、图29至图31、图44至图50、图52、图54至图55、图58和图61至图64是截面图，并且图3、图5、图7至图12、图14至图19、图32至图38、图40至图41、图43和59是透视图。
图13、图20、图25、图39、图42和图56是图1的区域X的平面图，图28、图51、图53、图57和图60是图1的区域Y的平面图，并且图3、图5、图7至图12、图14至图19、图32至图38、图40至图41、图43和图59是图1的区域X的透视图。
图4、图21和图44是沿图1的线A-A'截取的截面图，图6、图22、图24、图27、图29至图31、图45、图47、图49至图50和图61是沿图1的线B-B'截取的截面图，图26、图48和图62是沿图1的线C-C'截取的截面图，图52、图54至图55和图58是沿图1的线D-D'截取的截面图，图2和图64是沿图1的线E-E'截取的截面图，并且图23、图46和图63是沿图1的线F-F'截取的截面图。
下文中，可将与衬底600的上表面600a实质上垂直(例如，在制造公差和/或材料公差内垂直)的方向定义为第一方向，并且可将与衬底600的上表面600a实质上平行(例如，在制造公差和/或材料公差内平行)并且彼此交叉的两个方向分别定义为第二方向和第三方向。在一些示例实施例中，第二方向和第三方向可彼此实质上垂直(例如，在制造公差和/或材料公差内垂直)。
参照图1，衬底600可包括第一区域I和围绕第一区域I的第二区域II。
衬底600可包括硅、锗、硅锗或III-V复合物(诸如GaP、GaAs、GaSb)等。在一些实施例中，衬底600可为绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。在一些示例实施例中(包括图1至图64中示出的示例实施例)，衬底600的第一区域I可为单元阵列区域，其中可形成有存储器单元，并且衬底600的第二区域II可为阶梯区域，其中形成有与存储器单元连接的接触插塞。
在一些示例实施例中，竖直存储器装置1可具有外围上单元(cell over peri，COP)结构。即，用于驱动存储器单元的电路图案699可不形成在存储器单元的外围上，而是可形成在存储器单元下方。因此，可在衬底600上竖直地堆叠电路图案区域和单元阵列区域，并且电路图案699也可被称作下电路图案。然而，本发明构思可不限于此，并且即使竖直存储器装置1具有COP结构，衬底600也还可包括围绕第二区域II的外围电路区域，其中可形成有一些电路图案。
将理解的是，如本文所述，位于另一元件“上”的元件可位于该另一元件的“上方”或“下方”。此外，将理解的是，如本文所述，位于另一元件“上”的元件可直接位于该另一元件上，使得各元件彼此直接接触，或者位于另一元件“上”的元件可间接位于该另一元件上，使得各元件被一个或多个插入结构和/或空间隔离开以免彼此直接接触。
图1中所示的区域X是衬底600的第二区域II的一部分，并且区域Y包括区域X的一部分和衬底600的第一区域I在第二方向上邻近区域X的一部分。在一些示例实施例中，可在第三方向上布置多个区域X，并且可在区域X的第三方向上的相对侧的每一个处布置区域Y。衬底600的区域X与区域Y彼此重叠的部分可分别被称作第三区域III和第四区域IV，并且区域X的位于第三区域III和第四区域IV之间的部分可被称作第五区域V。
参照图2，电路图案699可形成在衬底600上，并且第一下绝缘层间层660和第二下绝缘层间层730可形成在衬底600上以覆盖电路图案699。
衬底600可包括其上形成有隔离图案610的场效应区域和其上未形成有隔离图案的有源区域。隔离图案610可通过例如浅沟槽隔离(STI)处理形成，并且可包括例如氧化硅。
电路图案699可包括晶体管、下接触插塞、下布线、下过孔等。例如，可形成晶体管，该晶体管包括位于衬底600上的下栅极结构650和与其相邻的位于衬底600的有源区域的上部分处的第一杂质区域605。下栅极结构650可包括顺序堆叠的下栅极绝缘图案620、下栅电极630和下栅极掩膜640。
第一下绝缘层间层660可形成在衬底600上以覆盖晶体管，并且下接触插塞670可延伸穿过第一下绝缘层间层660以接触第一杂质区域605。第一下布线680可形成在第一下绝缘层间层660上以接触下接触插塞670的上表面。第一下过孔690、第二下布线700、第二下过孔710和第三下布线720可顺序地堆叠在第一下布线680上。在一些示例实施例中，可在第三方向上形成多个第三下布线720。第一至第三下布线680、700和720中的每一个以及第一下过孔690和第二下过孔710中的每一个可通过镶嵌处理或图案化处理形成。
第二下绝缘层间层730可形成在第一下绝缘层间层660上以覆盖第一至第三下布线680、700和720以及第一下过孔690和第二下过孔710。
下文中，在附图中将不示出衬底600上的电路图案699，以避免使附图复杂化。
参照图3和图4，底图案100可形成在第二下绝缘层间层730上，并且绝缘层110和牺牲层120可顺序地形成在底图案100上。因此，将理解的是，底图案100可位于衬底600上。
底图案100可包括半导体材料(例如，硅)，绝缘层110可包括氧化物(例如，氧化硅)，并且牺牲层120可包括相对于绝缘层110具有蚀刻选择性的材料(例如，诸如氮化硅之类的氮化物)。
可移除牺牲层120的位于衬底600的第二区域II上的部分，以形成暴露绝缘层110的第一开口，并且可形成第一划分图案130以填充第一开口。
在一些示例实施例中，可在第三方向上在衬底600的第三区域III和第四区域IV中的每一个上形成多个第一划分图案130。第一划分图案130可包括氧化物，例如，氧化硅。
参照图5和图6，绝缘层110和牺牲层120还可交替并重复地形成在牺牲层120和第一划分图案130上，使得可形成包括在第一方向上交替堆叠的绝缘层110和牺牲层120的下模制层。此外，蚀刻停止层190可形成在下模制层的绝缘层110中的最上一个绝缘层上。
为了避免附图的复杂化，下文中，在包括图5在内的全部透视图中，将不示出绝缘层110，而是将仅示出牺牲层120。对牺牲层120的蚀刻处理可不仅对牺牲层120执行，而且对绝缘层110执行，每个绝缘层110可与其直接下方的一个牺牲层120形成一对，并且为了便于说明，当参照透视图描述蚀刻处理时，将不再对绝缘层110进行说明。
参照图7，第一光刻胶(未示出)可形成在蚀刻停止层190上以覆盖第一区域I以及与其相邻的第二区域II的边缘部分，并且可使用第一光刻胶作为蚀刻掩膜来对蚀刻停止层190和下模制层的牺牲层120中的最上一个牺牲层进行蚀刻，以形成具有围绕衬底600的第一区域I上的牺牲层120中的最上一个牺牲层的矩形环形状的第一牺牲图案122，并且蚀刻停止层190可保留在牺牲层120中的最上一个牺牲层以及第一牺牲图案122上。
然而，图7仅示出了衬底600的第二区域II的一部分(即，区域X)，因此仅示出了具有矩形环形状的第一牺牲图案122的一部分，即，具有在第三方向上延伸的条形状的部分。下文中，将只描述区域X中的各种牺牲图案的形状，而非描述衬底600的第二区域I I上的可通过对牺牲层120进行蚀刻而形成的各种牺牲图案的整个形状。在下模制件的形成以及参照透视图示出下模制件期间，牺牲层120的位于衬底600的第一区域I上的部分可总是被覆盖以不被蚀刻，因此将不对其进行描述。
在形成第一牺牲图案122之后，可通过例如灰化处理和/或剥离处理来移除第一光刻胶图案。
参照图8，可在下模制层的牺牲层120中的距最上水平高度的第二水平高度(下文中，距最上水平高度的第n水平高度将简称为第n水平高度)处的一个牺牲层上形成覆盖第一牺牲图案122和衬底600的第二区域I I的一部分的第二光刻胶图案131，并且可使用第二光刻胶图案131作为蚀刻掩膜来蚀刻下模制层的牺牲层120中的第二水平高度处的该一个牺牲层。
在一些示例实施例中，第二光刻胶图案131可包括第一部分132和第二部分134，第一部分132覆盖第一牺牲图案122、在第二方向上的长度大于第一牺牲图案122在第二方向上的长度并且在平面图中具有矩形形状，第二部分134与第一部分132相连接以覆盖区域X的一部分并且在平面图中具有矩形形状。
在一些示例实施例中，在区域X中，第二光刻胶图案131的第二部分134在第三方向上的宽度可小于第二光刻胶图案131的第一部分132在第三方向上的宽度。即，在区域X中，第二光刻胶图案131的第二部分134可不接触第二光刻胶图案131的第一部分132在第三方向上的端部。
通过蚀刻处理，可在第二水平高度处进一步形成在平面图中具有矩形形状的第一牺牲图案122，其在第二方向上的长度大于第一水平高度处的第一牺牲图案122在第二方向上的长度，并且可在第二水平高度处形成第二牺牲图案124，其可与第二水平高度处的第一牺牲图案122连接并且在平面图中具有矩形形状。
参照图9，可执行减小第二光刻胶图案131的面积的第一修整处理，并且可使用减小的第二光刻胶图案131作为蚀刻掩膜来蚀刻第一牺牲图案122和第二牺牲图案124以及下模制层的牺牲层120中的第三水平高度处的一个牺牲层。
具体地，通过第一修整处理，第二光刻胶图案131的第一部分132在第二方向上可具有减小的长度，并且第二光刻胶图案131的第二部分134在第三方向上可具有减小的宽度。
因此，第二水平高度处的第一牺牲图案122在第二方向上的长度可减小，并且可在第三水平高度处进一步形成第一牺牲图案122。此外，第二水平高度处的第二牺牲图案124的宽度可减小，并且可在第三水平高度处进一步形成第二牺牲图案124。
在一些示例实施例中，可通过对第二光刻胶图案131进行曝光处理并且对第二光刻胶图案131的未曝光部分进行显影处理来执行第一修整处理。
参照图10，可执行第二修整处理。即，在通过减小第二光刻胶图案131的第一部分132在第二方向上的长度以及第二光刻胶图案131的第二部分134在第三方向上的宽度而减小了第二光刻胶图案131的面积之后，可使用减小的第二光刻胶图案131作为蚀刻掩膜来蚀刻第一牺牲图案122和第二牺牲图案124以及下模制层的牺牲层120中的在第四水平高度处的一个牺牲层。
因此，第二和第三水平高度处的第一牺牲图案122在第二方向上的长度可减小，并且可在第四水平高度处进一步形成第一牺牲图案122。此外，第二和第三水平高度处的第二牺牲图案124在第三方向上的宽度可减小，并且可在第四水平高度处进一步形成第二牺牲图案124。
参照图11，可执行第三修整处理。即，在通过与第一修整处理和第二修整处理的方法实质上相同的方法减小第二光刻胶图案131的面积之后，可使用减小的第二光刻胶图案131作为蚀刻掩膜来蚀刻第一牺牲图案122和第二牺牲图案124以及下模制层的牺牲层120中的在第五水平高度处的一个牺牲层。
因此，第二至第四水平高度处的第一牺牲图案122在第二方向上的长度可减小，并且可在第五水平高度处进一步形成第一牺牲图案122。此外，第二至第四水平高度处的第二牺牲图案124在第三方向上的宽度可减小，并且可在第五水平高度处进一步形成第二牺牲图案124。
参照图12和图13A，可执行第四修整处理。即，在通过与第一至第三修整处理的方法实质上相同的方法减小第二光刻胶图案131的面积之后，可使用第二光刻胶图案131的第一部分132和第二部分134作为蚀刻掩膜来蚀刻第一牺牲图案122和第二牺牲图案124以及下模制层的牺牲层120中的在第六水平高度处的一个牺牲层。
因此，第二至第五水平高度处的第一牺牲图案122在第二方向上的长度可减小，并且可在第六水平高度处进一步形成第一牺牲图案122。此外，第二至第五水平高度处的第二牺牲图案124在第三方向上的宽度可减小，并且可在第六水平高度处进一步形成第二牺牲图案124。
可移除第二光刻胶图案131。
因此，可以以阶梯形状在六个水平高度处将第一牺牲图案122分别堆叠在下模制层的牺牲层120中的第七水平高度处的一个牺牲层上，并且可以以阶梯形状在五个水平高度处将第二牺牲图案124分别堆叠在下模制层的牺牲层120中的第七水平高度处的该一个牺牲层上以分别与第一牺牲图案122连接。
诸如在第一方向上以阶梯形状堆叠的第一牺牲图案122或第二牺牲图案124的结构可被称作“阶梯结构”。形成阶梯结构的各层可被称作“台阶层”，并且每个台阶层的未被上台阶层覆盖而是暴露的部分可被称作“台阶”。台阶可包括牺牲层或牺牲图案以及其上的绝缘层，它们可形成为一对。
在一些示例实施例中，第一阶梯结构可形成在衬底600的第三至第五区域III、IV和V上并且可包括第一台阶、第二台阶、第三台阶、第四台阶、第五台阶、第六台阶和第七台阶，第一阶梯结构由下模制层的牺牲层120中的第七水平高度处的一个牺牲层以及在六个水平高度处分别堆叠在该一个牺牲层上的第一牺牲图案122构成。
此外，第二阶梯结构可形成在衬底600的第三区域III上，并且可包括第八台阶、第九台阶、第十台阶、第十一台阶、第十二台阶和第十三台阶，它们在第三方向上的长度可分别为第一长度L1、第二长度L2、第三长度L3、第四长度L4、第五长度L5和第六长度L6，第二阶梯结构由下模制层的牺牲层120中的第七水平高度处的一个牺牲层以及在五个水平高度处分别堆叠在该一个牺牲层上的第二牺牲图案124构成。在一些示例实施例中，第五长度L5可大于第四长度L4和第六长度L6，第四长度L4和第六长度L6可大于第一至第三长度L1、L2和L3。此外，第四长度L4和第六长度L6可实质上彼此相同，并且第一至第三长度L1、L2和L3可实质上彼此相同。
可通过控制第二光刻胶图案131在修整处理期间的减小比来实现第八至第十三台阶在第三方向上各自的第一至第六长度L1至L6。
第三阶梯结构可形成在衬底600的第四区域IV上，并且第二阶梯结构和第三阶梯结构可相对于它们之间的在第二方向上延伸的直线1201而彼此对称。即，第三阶梯结构可由位于衬底600的第四区域IV中的牺牲层120中的第七水平高度处的一个牺牲层以及在五个水平高度处分别堆叠在该一个牺牲层上的第二牺牲图案124构成，并且可包括第十四台阶、第十五台阶、第十六台阶、第十七台阶、第十八台阶和第十九台阶，它们在第三方向上的长度可分别为第一长度L1、第二长度L2、第三长度L3、第四长度L4、第五长度L5和第六长度L6，
在一些示例实施例中，第二阶梯结构和第三阶梯结构中的每一个可与第一阶梯结构连接。例如，第二阶梯结构中包括的第八台阶可与第一阶梯结构中包括的第一台阶实质上相同，并且第二阶梯结构中包括的第九至第十三台阶可与第一阶梯结构中包括的第二至第六台阶分别连接。
图13A示出了第一阶梯结构的第二至第六台阶在第二方向上的长度实质上彼此相等，然而，本发明构思可不限于此。
即，参照图13B，第一阶梯结构的第二至第六台阶的长度可分别等于第二阶梯结构的第九至第十三台阶的第二至第六长度L2、L3、L4、L5和L6，因此可彼此不同。下文中，为了便于说明。将仅例示图13A中示出的第一阶梯结构，然而，图13B中示出的第一阶梯结构也可包括在本发明构思的范围中。
参照图14，第三光刻胶图案140可形成在下模制层的牺牲层120中的第七水平高度处的一个牺牲层上，以覆盖第一牺牲图案122和与其相邻的第二牺牲图案124的部分。
参照图15，可使用第三光刻胶图案140作为蚀刻掩膜来蚀刻第二牺牲图案124和下模制层的牺牲层120中的分别在第七至第十二水平高度处的各牺牲层。
因此，可分别在第七至第十二水平高度处形成第三牺牲图案126，其在第二方向上的长度大于第一牺牲图案122在第二方向上的长度，并且第二牺牲图案124的未被第三光刻胶图案140覆盖的部分可从第二至第六水平高度分别移动至第八至第十二水平高度。第二牺牲图案124的被第三光刻胶图案140覆盖以保留的部分可分别转化为位于下模制层的第三牺牲图案126中的第七水平高度处的一个第三牺牲图案上的第四牺牲图案128。
参照图16，可执行减小第三光刻胶图案140在第二方向上的长度的第五修整处理，使得可暴露第四牺牲图案128的部分。
参照图17，可使用第三光刻胶图案140作为蚀刻掩膜来蚀刻暴露的第四牺牲图案128、第二牺牲图案124和第三牺牲图案126以及下模制层的牺牲层120中的分别在第十三至第十八水平高度处的各牺牲层。
因此，分别位于第七至第十二水平高度处的第三牺牲图案126可减小以具有小于先前长度的相同长度，并且可分别在第十三至第十八水平高度处进一步形成第三牺牲图案126，以具有大于第七至第十二水平高度处的第三牺牲图案126的长度的相同长度。第四牺牲图案128的暴露部分可从第二至第六水平高度分别移动至第八至第十二水平高度，其可在下文中分别被称作第五牺牲图案129。第二牺牲图案124的未被第三光刻胶图案140覆盖的部分可从第八至第十二水平高度分别移动至第十四至第十八水平高度。
可重复地执行与参照图16和图17示出的处理实质上相同或相似的处理，并且本文省略其附图。
参照图18，在移除第三光刻胶图案140之后，可执行与参照图14示出的处理实质上相同或相似的处理。
即，第四光刻胶图案142可形成在下模制层的牺牲层120中的给定水平高度处的一个牺牲层上，以覆盖第一牺牲图案122、第三至第五牺牲图案126、128和129、以及与其相邻的第二牺牲图案124的部分。
参照图19至图23，可重复地执行与参照图15至图17示出的处理实质上相同或相似的处理，使得可进一步在期望水平高度处形成第五牺牲图案129，并且使得可在衬底600的第二区域II上形成各自可包括第一至第五牺牲图案122、124、126、128和129的各阶梯结构。阶梯结构以及保留在衬底600的第一区域I上的绝缘层110和牺牲层120可一起形成下模制件800。
在一些示例实施例中，各第一牺牲图案122可在衬底600的第三至第五区域III、IV和V上形成第一阶梯结构，其中各台阶层在第二方向上的长度从最下水平高度向最上水平高度逐渐减小，并且各第四牺牲图案128可在衬底600的第三区域III和第四区域IV上分别形成第二阶梯结构和第三阶梯结构，其中各台阶层在第二方向上的长度从最下水平高度向最上水平高度逐渐减小。
此外，各第三牺牲图案126可形成第四阶梯结构，其中各台阶层在第二方向上的长度从最下水平高度向最上水平高度逐渐减小若干水平高度(例如，六个水平高度)的单位，各第二牺牲图案124可形成第五阶梯结构，其中各台阶层在第二方向和第三方向中的每一个上的长度从最下水平高度向最上水平高度逐渐减小，并且各第五牺牲图案129可在衬底600的第三区域III和第四区域IV上分别形成第六阶梯结构和第七阶梯结构，其中各台阶层在第三方向上的长度从最下水平高度向最上水平高度逐渐减小。
第六阶梯结构可包括在第一方向上从最下水平高度向最上水平高度顺序堆叠的第二十至第二十五台阶，其可在第三方向上顺序排列。第二十至第二十五台阶在第三方向上的长度可分别为第一至第六长度L1、L2、L3、L4、L5和L6。
第六阶梯结构和第七阶梯结构可在第三方向上彼此间隔开(“隔离开以免彼此直接接触”)，并且可相对于它们之间的在第二方向上延伸的直线1201对称。因此，第七阶梯结构可包括在第一方向上从最下水平高度向最上水平高度顺序堆叠的第二十六至第三十一台阶，并且它们在第三方向上的长度可分别为第一至第六长度L1、L2、L3、L4、L5和L6。
参照图24，可增大下模制件800的位于衬底600的第二区域II上的第一至第五牺牲图案122、124、126、128和129各自在第二方向或第三方向上的端部的厚度。
在一些示例实施例中，可移除绝缘层110的位于阶梯结构的台阶上的部分以暴露台阶的第一至第五牺牲图案122、124、126、128和129的端部，并且可在第一至第五牺牲图案122、124、126、128和129的暴露端部上沉积与牺牲层120的材料实质上相同的材料，使得可增大第一至第五牺牲图案122、124、126、128和129各自端部的厚度。因此，第一至第五牺牲图案122、124、126、128和129的各自端部的顶表面可高于它们的其它部分的顶表面，并且各自端部的厚度可大于它们的其它部分的厚度。
参照图25和图26，可在衬底600的第一区域I和第二区域II上形成第一蚀刻掩膜170，其具有暴露衬底600的第五区域V和牺牲层120中的最下一个牺牲层的第二开口180，并且可减小位于衬底600的第五区域V和下模制件800的牺牲层120中的最下一个牺牲层上的下模制件800的第一至第五牺牲图案122、124、126、128和129各自端部的厚度。
在一些示例实施例中，在衬底600的第五区域V和牺牲层120中的最下一个牺牲层上，参照图24示出的第一至第五牺牲图案122、124、126、128和129各自端部的增大厚度可被减小至原厚度。
参照图27，第一绝缘层间层200可形成在衬底600上以覆盖下模制件800，并且可被平坦化直到暴露下模制件800的绝缘层110中的最上一个绝缘层的上表面。平坦化处理可包括化学机械抛光(CMP)处理和/或回蚀刻处理。
第二绝缘层间层210可形成在下模制件800和第一绝缘层间层200上。第一绝缘层间层200和第二绝缘层间层210可包括氧化物，例如，氧化硅。在一些示例实施例中，第一绝缘层间层200和第二绝缘层间层210可合并到绝缘层110。
参照图28和图29，第二蚀刻掩膜(未示出)可形成在第二绝缘层间层210上，并且可使用第二蚀刻掩膜蚀刻第二绝缘层间层210以及下模制件800的绝缘层110和牺牲层120，以形成穿过其的第一沟道孔230，从而暴露衬底600的第一区域I上的底图案100的上表面。势垒图案240可形成在第一沟道孔230的侧壁和底部上。在一些示例实施例中，可在第二方向和第三方向中的每一个上形成多个第一沟道孔230。
势垒图案240可通过以下方式形成：在第一沟道孔230的侧壁和底部、下模制件800的绝缘层110中的最上一个绝缘层以及第二绝缘层间层210上形成势垒层，并且通过各向异性蚀刻处理移除势垒层的位于第二绝缘层间层210上的部分。势垒图案240可包括氮化物(例如，金属氮化物或氮化硅)或多晶硅。
参照图30，连接层250可形成在第二绝缘层间层210上，并且连接层250的上部分可被平坦化。
在一些示例实施例中，连接层250可包括具有低间隙填充特性或低台阶覆盖的材料，例如，TEOS、HDP、氧化物等。因此，第一沟道孔230可不被连接层250完全地填充，并且还可在第一沟道孔230上形成与其连接的空间。下文中，第一沟道孔230和空间可被称作第一间隙260。
参照图31和图32，绝缘层110和牺牲层120还可交替并重复地形成在连接层250上，使得可形成包括在第一方向上交替堆叠的绝缘层110和牺牲层120的上模制层。此外，蚀刻停止层190也可形成在上模制层的绝缘层110中的最上一个绝缘层上。
下文中，在除图43以外的所有透视图中，将示出用于形成上模制件的处理，并且将不示出下模制件800。
参照图33，可执行与参照图7示出的处理实质上相同或相似的处理。
因此，可使用第五光刻胶(未示出)执行蚀刻处理以形成第一牺牲图案122，其具有围绕位于衬底600的第一区域I上的上模制层的牺牲层120中的最上一个牺牲层的矩形环形状，并且蚀刻停止层190可形成在上模制层的牺牲层120中的最上一个牺牲层和第一牺牲图案122上。然而，图33的第一牺牲图案122在第二方向上距衬底600的第一区域I的边缘的长度可小于图7的第一牺牲图案122在第二方向上的长度。
参照图34，可执行与参照图8示出的处理实质上相同或相似的处理。然而，与包括彼此连接的第一部分132和第二部分134的第二光刻胶图案131不同，可在蚀刻处理中使用在第二方向上彼此间隔开(“隔离开以免彼此直接接触”)的第六光刻胶图案136和第七光刻胶图案138。
第六光刻胶图案136可覆盖第一牺牲图案122，并且其在第二方向上的长度可大于第一牺牲图案122在第二方向上的长度。第七光刻胶图案138可覆盖牺牲层120位于区域X上的部分，并且可在平面图中具有矩形形状。
由于执行了蚀刻处理，可在第二水平高度处进一步形成第一牺牲图案122，其在第二方向上的长度大于第一水平高度处的第一牺牲图案122在第二方向上的长度，并且在平面图中具有矩形形状的第二牺牲图案124可形成为与第二水平高度处的第一牺牲图案122间隔开。
参照图35，可执行与参照图9示出的处理实质上相同或相似的处理。
因此，第二水平高度处的第一牺牲图案122可具有在第二方向上减小的长度，并且可在第三水平高度处进一步形成第一牺牲图案122。此外，第二水平高度处的第二牺牲图案124可具有减小的面积，并且可在第三水平高度处进一步形成第二牺牲图案124。
参照图36，可执行与参照图10示出的处理实质上相同或相似的处理。
因此，第二和第三水平高度处的第一牺牲图案122在第二方向上的长度可减小，并且可在第四水平高度处进一步形成第一牺牲图案122。此外，第二和第三水平高度处的第二牺牲图案124的面积可减小，并且可在第四水平高度处进一步形成第二牺牲图案124。
参照图37，可执行与参照图11示出的处理实质上相同或相似的处理。
因此，第二至第四水平高度处的第一牺牲图案122在第二方向上的长度可减小，并且可在第五水平高度处进一步形成第一牺牲图案122。此外，第二至第四水平高度处的第二牺牲图案124的面积可减小，并且可在第五水平高度处进一步形成第二牺牲图案124。
参照图38和图39，可执行与参照图12和图13示出的处理实质上相同或相似的处理。
因此，第二至第五水平高度处的第一牺牲图案122在第二方向上的长度可减小，并且可在第六水平高度处进一步形成第一牺牲图案122。此外，第二至第五水平高度处的第二牺牲图案124的面积可减小，并且可在第六水平高度处进一步形成第二牺牲图案124。
可移除第六光刻胶图案136和第七光刻胶图案138。
因此，可以以阶梯形状在六个水平高度处将第一牺牲图案122分别堆叠在上模制层的牺牲层120中的第七水平高度处的一个牺牲层上，并且可以以阶梯形状在五个水平高度处将第二牺牲图案124分别堆叠在上模制层的牺牲层120中的第七水平高度处的该一个牺牲层上以分别与第一牺牲图案122间隔开。
在一些示例实施例中，各第一牺牲图案122可形成第八阶梯结构，并且各第二牺牲图案124可形成第九阶梯结构和第十阶梯结构。然而，与图12和图13中的那些阶梯结构不同，第九阶梯结构和第十阶梯结构可不与第八阶梯结构连接而是与其间隔开。第九阶梯结构可包括第三十二至第三十七台阶，它们在第三方向上分别具有第一至第六长度L1、L2、L3、L4、L5和L6。此外，与第九阶梯结构对称的第十阶梯结构可包括第三十八至第四十三台阶，它们在第三方向上分别具有第一至第六长度L1、L2、L3、L4、L5和L6。
参照图40，可执行与参照图14示出的处理实质上相同或相似的处理。
因此，第八光刻胶图案145可形成在上模制层的牺牲层120中的第七水平高度处的一个牺牲层上，以覆盖第一牺牲图案122和与其相邻的第二牺牲图案124的部分。
参照图41和图42，可执行与参照图15至图23示出的处理实质上相同或相似的处理。
因此，可在衬底600的第二区域II上形成阶梯结构，每个阶梯结构可包括第一至第五牺牲图案122、124、126、128和129。阶梯结构以及保留在衬底600的第一区域I上的绝缘层110和牺牲层120可一起形成上模制件850。
在一些示例实施例中，各第一牺牲图案122可在衬底600的第三至第五区域III、IV和V上形成第八阶梯结构，其中各台阶层在第二方向上的长度从最下水平高度向最上水平高度逐渐减小，并且各第四牺牲图案128可在衬底600的第三区域III和第四区域IV上分别形成第九阶梯结构和第十阶梯结构，其中各台阶层在第二方向上的长度从最下水平高度向最上水平高度逐渐减小。第九阶梯结构和第十阶梯结构可不与第八阶梯结构连接而是与其间隔开。
此外，各第三牺牲图案126可形成第十一阶梯结构，其中各台阶层在第二方向上的长度从最下水平高度向最上水平高度逐渐减小若干水平高度(例如，六个水平高度)的单位，各第二牺牲图案124可形成第十二阶梯结构，其中各台阶层在第二方向和第三方向中的每一个上的长度从最下水平高度向最上水平高度逐渐减小，并且各第五牺牲图案129可在衬底600的第三区域III和第四区域IV上分别形成第十三阶梯结构和第十四阶梯结构，其中各台阶层在第三方向上的长度从最下水平高度向最上水平高度逐渐减小。
第十三阶梯结构可包括在第一方向上从最下水平高度向最上水平高度顺序堆叠的第四十四至第四十九台阶，其可在第三方向上顺序排列。第四十四至第四十九台阶在第三方向上的长度可分别为第一至第六长度L1、L2、L3、L4、L5和L6。与第十三阶梯结构对称的第十四阶梯结构可包括在第一方向上从最下水平高度向最上水平高度顺序堆叠的第五十至第五十五台阶，并且它们在第三方向上的长度可分别为第一至第六长度L1、L2、L3、L4、L5和L6。
参照示出了下模制件800和上模制件850的图43至图46，上模制件850的第二牺牲图案124中的最下一个第二牺牲图案在第二方向上的端部可与下模制件800的第四牺牲图案128在第二方向上的中心部分重叠。因此，上模制件850的第二牺牲图案124中的最下一个第二牺牲图案在第二方向上的端部可在第一方向上布置在下模制件800的第二阶梯结构和第三阶梯结构上方并且部分地重叠，并且下模制件800的第一阶梯结构可在第一方向上与上模制件850重叠。
参照图47，可执行与参照图24示出的处理实质上相同或相似的处理。
因此，可增大上模制件850的位于衬底600的第二区域II上的第一至第五牺牲图案122、124、126、128和129各自在第二方向或第三方向上的端部的厚度。
参照图48，可执行与参照图25和图26示出的处理实质上相同或相似的处理。
因此，可减小位于衬底600的第五区域V和上模制件850的牺牲层120中的最下牺牲层上的上模制件850的第一至第五牺牲图案122、124、126、128和129各自端部的厚度。
参照图49，可执行与参照图27至图29示出的处理实质上相同或相似的处理。
因此，第三绝缘层间层270可形成在连接层250上以覆盖上模制件850，并且可被平坦化直到暴露上模制件850的绝缘层110中的最上一个绝缘层的上表面。通过平坦化处理，可移除蚀刻停止层190。
第四绝缘层间层280可形成在上模制件850和第三绝缘层间层270上，并且可蚀刻第四绝缘层间层280、上模制件850的绝缘层110和牺牲层120、以及连接层250，以形成穿过其的第二沟道孔290，从而暴露第一间隙260。在一些示例实施例中，可在第二方向和第三方向中的每一个上形成多个第二沟道孔290，其分别与第一间隙260(即，第一沟道孔230)对应。
参照图50，可移除势垒图案240以暴露第一间隙260的侧壁和底图案100的上表面，电荷存储结构层和第一间隔层(未示出)可顺序堆叠在底图案100的暴露上表面、第一间隙260和第二沟道孔290的侧壁、以及第四绝缘层间层280的上表面上，可各向异性地蚀刻第一间隔层以在第一间隙260和第二沟道孔290的侧壁上形成第一间隔件(未示出)，并且可使用第一间隔件作为蚀刻掩膜来蚀刻电荷存储结构层以在底图案100的上表面和第一间隙260及第二沟道孔290的侧壁上形成具有底部敞开的杯样形状的电荷存储结构300。电荷存储结构300可包括顺序堆叠的第一阻挡图案、电荷存储图案和隧道绝缘图案。
第一间隔件和电荷存储图案可包括氮化物(例如，氮化硅)，并且隧道绝缘图案和第一阻挡图案可包括氧化物(例如，氧化硅)。
在移除第一间隔件之后，沟道层可形成在暴露的底图案100、电荷存储结构300和第四绝缘层间层280上，并且填充层可形成在沟道层上以填充第一间隙260和第二沟道孔290的剩余部分。填充层和沟道层可被平坦化，直到暴露第四绝缘层间层280的上表面，以形成填充图案320，并且沟道层可转化为沟道310。填充图案320可包括氧化物，例如，氧化硅。
可移除包括填充图案320、沟道310和电荷存储结构300的第一结构的上部分以形成沟槽，并且可形成封盖图案330以填充沟槽。沟道310和封盖图案330可包括多晶硅或单晶硅，其未被掺杂或轻掺杂有杂质。
在一些示例实施例中，可在第二方向和第三方向中的每一个上形成多个沟道310，以形成沟道阵列。沟道阵列可包括在第三方向上彼此间隔开(“隔离开以免彼此直接接触”)的多个沟道组，并且每个沟道组可包括在第三方向上彼此间隔开(“隔离开以免彼此直接接触”)的多个沟道列。每个沟道列可包括在第二方向上排列的多个沟道310。图51示出了区域Y上包括四个沟道组的沟道阵列。
参照图51和图52，第二划分图案340可形成穿过上模制件850的位于衬底600的第一区域I上的牺牲层120和绝缘层110中的牺牲层和绝缘层以及衬底600的与其相邻的第二区域II的一部分。
可通过以下步骤形成第二划分图案340：在第四绝缘层间层280上形成第三蚀刻掩膜(未示出)；使用第三蚀刻掩膜蚀刻第四绝缘层间层280、上模制件850的绝缘层110和牺牲层120中的绝缘层和牺牲层，以形成穿过它们的第三开口；以及利用绝缘材料填充第三开口。在一些示例实施例中，第二划分图案340可延伸穿过在第三方向上可布置在每个沟道组中的中心部分处的沟道列中所包括的沟道310的上部分。
在一些示例实施例中，第二划分图案340可不仅延伸穿过沟道310的上部分，而且还穿过第四绝缘层间层280、牺牲层120中的上两个水平高度处的牺牲层以及绝缘层110中的上两个水平高度处的绝缘层，并且还穿过上模制件850的绝缘层110中的从上开始第三水平高度处的绝缘层110的一部分。第二划分图案340可在第二方向上不仅在衬底600的第一区域I上延伸，而且还在衬底600的第二区域II上延伸，以穿过第八阶梯结构的上两个台阶层。因此，上模制件850中的上两个水平高度处的牺牲层120和第一牺牲图案122可被第二划分图案340在第三方向上划分开。
参照图53和图54，第五绝缘层间层350可形成在第四绝缘层间层280、封盖图案330和第二划分图案340上，第四蚀刻掩膜(未示出)可形成在第五绝缘层间层350上，并且可使用第四蚀刻掩膜来蚀刻第四绝缘层间层280、第五绝缘层间层350、下模制件800和上模制件850的各绝缘层110和各牺牲层120，以形成穿过它们的第四开口360和第五开口370，从而暴露底图案100的上表面。
在一些示例实施例中，第四开口360和第五开口370中的每一个可在衬底600的第一区域I和第二区域II上的沟道组之间在第二方向上延伸，并且可在第三方向上形成多个第四开口360和第五开口370。即，一个沟道组可布置在第三方向上相邻的第四开口360与第五开口370之间。
随着形成第四开口360和第五开口370，牺牲层120可被划分为多片，每片在第二方向上延伸，并且绝缘层110可转化为绝缘图案115，每个绝缘图案115可在第二方向上延伸。
在一些示例实施例中，第四开口360可在衬底600的第一区域I和第二区域II上连续地延伸，然而，第五开口370可在衬底600的第二区域II上被封盖。因此，在第五开口370的第三方向上的相对侧中的每一个处在第二方向上延伸的牺牲层120可在衬底600的第二区域II上彼此连接。在一些示例实施例中，可将牺牲层120彼此连接的连接部分可与第八阶梯结构中包括的第一牺牲图案122中的第三水平高度处的一个牺牲图案以及第一划分图案130在第一方向上重叠。
在一些示例实施例中，第四开口360可与区域X的相对边缘中的每一个重叠，并且因此四个沟道组可布置在第四开口360中的在第三方向上相邻的第四开口之间。此外，第五开口370可形成在区域X中的沟道组之间，并且因此一个沟道组可形成在第五开口370中的在第三方向上相邻的第五开口之间。结果，在区域X中各自在第二方向上延伸的四个牺牲层120可通过连接部分彼此连接。然而，牺牲层120中的最下水平高度处的牺牲层可被第一划分图案130彼此划分开。
在一些示例实施例中，当形成了第四开口360和第五开口370时，还可形成第六开口380以延伸穿过第四绝缘层间层280和第五绝缘层间层350、下模制件800和上模制件850的各绝缘层110、以及第一至第五牺牲图案122、124、126、128和129，从而暴露底图案100的上表面。
第六开口380可在衬底600的第二区域II上在第二方向上延伸，从而在第三方向上划分第一至第五牺牲图案122、124、126、128和129中的每一个。在平面图中，第六开口380可从第八阶梯结构中包括的第一牺牲图案122中的一个第一牺牲图案向衬底600的第二区域II的端部延伸。
参照图55和图56，在移除第四蚀刻掩膜之后，可移除由第四至第六开口360、370和380暴露的下模制件800和上模制件850的各牺牲层120和第一至第五牺牲图案122、124、126、128和129，从而在下模制件800和上模制件850的绝缘图案115中的在第一方向上相邻的绝缘图案之间形成第二间隙，并且可暴露第二划分图案340的侧壁的一部分和电荷存储结构300的外侧壁的一部分。
第二阻挡层400可形成在第二划分图案340的侧壁的暴露部分、电荷存储结构300的外侧壁的暴露部分、第二间隙的内壁、绝缘图案115的表面、底图案100的上表面、以及第五绝缘层间层350的上表面上，并且栅导电层可形成在第二阻挡层400上以填充第二间隙的剩余部分。栅势垒层(未示出)可进一步形成在第二阻挡层400与栅导电层之间。
第二阻挡层400可包括金属氧化物(例如，氧化铝)，栅导电层可包括金属(例如，钨)，并且栅势垒层可包括金属氮化物(例如，氮化钛、氮化钽等)。
栅导电层可被部分地移除以在第二间隙中形成栅导电图案，并且当形成栅势垒层时，栅势垒层可被部分地移除以形成栅势垒图案(未示出)。栅导电图案和栅势垒图案可形成栅电极。
在一些示例实施例中，栅电极可在第二方向上延伸，并且可在第一方向上形成多个栅电极。此外，还可在第三方向上形成多个栅电极。即，栅电极可被第四开口360在第三方向上彼此间隔开(“隔离开以免彼此直接接触”)。此外，每个栅电极可被第五开口370在第三方向上划分为多片，它们可通过可形成在衬底600的第二区域II上的连接部分彼此连接以与第一划分图案130重叠。在衬底600的第二区域II上在第二方向上延伸的每个栅电极(除了上两个水平高度处的栅电极)还可被第六开口380在第三方向上划分。
栅电极(例如，竖直存储器装置1的多个栅电极)可包括在第一方向上顺序堆叠的第一至第三栅电极412、414和416。在一些示例实施例中，第一栅电极412可形成在最下水平高度处，第三栅电极416可形成在上两个水平高度处，并且第二栅电极414可形成在第一栅电极412和第三栅电极416之间的多个水平高度处。
可通过替换衬底600的第二区域II上的第一至第四阶梯结构的第一至第五牺牲图案122、124、126、128和129来形成各栅电极，因此，下文中，第一至第四阶梯结构可包括代替牺牲图案的栅电极。即，阶梯结构可被称作包括台阶层的结构，每个台阶层可由一起形成一对的栅电极及其上的绝缘图案115构成。栅电极(例如，栅电极412、414、416中的任一个)在第二方向上的端部以及其上的绝缘图案115的一部分一起可被称作台阶，其可具有与先前示出的牺牲图案的名称相同的名称。包括第一至第五牺牲图案122、124、126、128和129的下模制件800和上模制件850可分别转换成包括栅电极的下模制件900和上模制件950。
如上所示，位于衬底600的第五区域V上的第一至第五牺牲图案122、124、126、128和129的端部的厚度可小于位于衬底600的第三区域III和第四区域IV上的第一至第五牺牲图案122、124、126、128和129的端部的厚度。因此，当通过移除被第四至第六开口360、370和380暴露的牺牲层120和第一至第五牺牲图案122、124、126、128和129而形成第二间隙时，位于衬底600的第五区域V上的未被完全移除而是保留的第一至第五牺牲图案122、124、126、128和129的移除比可小于位于衬底600的第三区域III和第四区域IV上的第一至第五牺牲图案122、124、126、128和129的移除比。如图56所示，位于衬底600的第五区域V上的第一至第五牺牲图案122、124、126、128和129的两个边缘部分可被移除以被栅电极替代，但是，它们的中间部分未被移除以保留为下模制件800和上模制件850。
参照图57和图58，可将杂质植入底图案100的被第四开口360和第五开口370暴露的上部分，从而形成第二杂质区域105。
第二间隔层可形成在底图案100的被第四至第六开口360、370和380暴露的上表面、第四至第六开口360、370和380的侧壁以及第五绝缘层间层350的上表面上，并且可被各向异性蚀刻以在第四至第六开口360、370和380的侧壁的每一个上形成第二间隔件420。
第一公共源极线(CSL)430和第二公共源极线440可在第二杂质区域105上分别形成在第四开口360和第五开口370中，并且第三划分图案450可在底图案100上形成在第六开口380中。
在一些示例实施例中，导电层可形成在底图案100的暴露的上表面、第二间隔件420和第五绝缘层间层350上，以填充第四至第六开口360、370和380，并且可被平坦化直到暴露第五绝缘层间层350的上表面，从而形成第一CSL 430和第二CSL 440以及第三划分图案450。在平坦化处理期间，第二阻挡层400在第五绝缘层间层350上的部分也可被移除。第一CSL 430和第二CSL 440可分别形成在第四开口360和第五开口370中，以接触第二杂质区域105的上表面。
参照图59至图64，在第六绝缘层间层460形成在第五绝缘层间层350、第一CSL 430和第二CSL 440、第三划分图案450、第二间隔件420和第二阻挡层400上之后，接触插塞470可形成穿过位于衬底600的第三区域III和第四区域IV上的第一至第六绝缘层间层200、210、270、280、350和460和连接层250中的一个或多个、绝缘图案115和第二阻挡层400，从而接触第一至第三栅电极412、414和416的上表面，并且穿通过孔480可形成穿过第一至第六绝缘层间层200、210、270、280、350和460和连接层250中的一个或多个、绝缘图案115、牺牲层120、底图案100和第二下绝缘层间层730，从而接触位于衬底600的第五区域V上的第三下布线720的上表面。
图59仅示出了一些接触插塞470，以避免使附图复杂化。在一些示例实施例中，接触插塞470可接触第一至第十四阶梯结构(除了第一、第九和第十阶梯结构以外)中包括的台阶中的一个或多个台阶的上表面。
上模制件950中包括的第九阶梯结构和第十阶梯结构可与第八阶梯结构形成在相同水平高度处但是与第八阶梯结构间隔开，因此，接触插塞470可不接触第九阶梯结构和第十阶梯结构的台阶的上表面，但是可接触第八阶梯结构的台阶，以电连接至在它们的相关水平高度处的栅电极。
下模制件900中包括的第一阶梯结构可在第一方向上与例如上模制件950的第十一至第十四阶梯结构重叠，因此，接触插塞470可不接触第一阶梯结构的台阶。然而，在一些示例实施例中，下模制件900中包括的第二阶梯结构和第三阶梯结构可与第一阶梯结构形成在相同水平高度处以与其连接，因此，即使接触插塞470不直接与下模制件900中包括的第一阶梯结构的台阶直接接触，接触插塞470也可接触第二阶梯结构和第三阶梯结构中的未与上模制件950的第十一至第十四阶梯结构重叠的台阶，以电连接至在它们的相关水平高度处的栅电极。
即，当上模制件850形成在下模制件800上时，上模制件850在第一方向上可不整体地与第二阶梯结构和第三阶梯结构重叠，但是上模制件850的边缘在第一方向上可与第二阶梯结构和第三阶梯结构在第二方向上的中心部分重叠。因此，接触插塞470可接触第二阶梯结构和第三阶梯结构的台阶的上表面，并且可使用与第二阶梯结构和第三阶梯结构连接的第一阶梯结构的栅电极。
在上模制件850布置为使得上模制件850的边缘甚至不与下模制件800的第一阶梯结构重叠的情况下，可增大竖直存储器装置1的水平面积，从而劣化其集成度。因此，在本发明构思中，为了避免增大水平面积，与上模制件850的第九阶梯结构和第十阶梯结构与第八阶梯结构间隔开不同，上模制件850可布置为与下模制件800的第一阶梯结构重叠，第二阶梯结构和第三阶梯结构可与第一阶梯结构连接，使得可使用相关水平高度处的栅电极。
结果，竖直存储器装置1可不具有增大的水平面积，但是可使用顺序堆叠的栅电极而有效地具有增强的集成度。
穿通过孔480可形成在第三方向上布置的第六阶梯结构和第七阶梯结构之间或者第十三阶梯结构和第十四阶梯结构之间。在一些示例实施例中，可在其间形成六个穿通过孔480。
接触插塞470和穿通过孔480可包括金属和/或金属氮化物。可进一步形成上布线和过孔以完成竖直存储器装置1的制造。
竖直存储器装置1可具有以下结构特点。
在一些示例实施例中，竖直存储器装置1可包括位于衬底600上的电路图案699和电路图案699上方的底图案100，使得电路图案699位于衬底600和底图案100之间，并且栅电极412、414和416、沟道310以及下模制件800和上模制件850可形成在底图案100上。如所示的，沟道310可在衬底600的第一区域I(例如，单元阵列区域)上在第一方向上延伸，并且可延伸穿过栅电极412、414和416中的一个或多个栅电极。穿通过孔480可延伸穿过下模制件800和上模制件850以及底图案100以与电路图案699电连接，并且可在第三方向上形成多个穿通过孔480。
在一些示例实施例中，第一CSL 430和第二CSL 440中的每一个可在衬底600上在第二方向上延伸，使得栅电极412、414和416中的每一个可在第三方向上彼此间隔开(“隔离开以免彼此直接接触”)。第一CSL 430可在衬底600的第一区域I和第二区域II上在第二方向上连续地延伸，而第二CSL 440可在衬底600的第一区域I和第二区域II上在第二方向上延伸，但是，第二CSL 440可在衬底600的第二区域II上被部分地切断。因此，将理解的是，栅电极412、414和416中的每一个可在衬底600的第一区域I(例如，单元阵列区域)和第二区域II(例如，阶梯区域)上在第一方向和第三方向中的每一个上隔离开以免彼此直接接触，其中每个栅电极在第二方向上延伸。
在一些示例实施例中，竖直存储器装置1还可包括第三划分图案450，各第三划分图案450可在衬底600的第二区域II上在第一CSL 430和第二CSL 440中的在第三方向上相邻的第一CSL和第二CSL之间在第二方向上延伸，以在第三方向上划分栅电极412、414和416中的每一个。
在一些示例实施例中，可取代下模制件800中的第一阶梯结构和第二阶梯结构的牺牲图案的栅电极(例如，栅电极412、414、416)(下文称作第四栅电极)在第二方向上的端部可形成(“限定”)在第二方向上顺序布置的第一至第七台阶和在第三方向上顺序布置的第八至第十三台阶，并且第八至第十三台阶可分别与相同水平高度处的第一至第六台阶连接。重申，并且如所示的，栅电极中的第一栅电极6200-1在第二方向上的端部可限定衬底600的第二区域II(例如，阶梯区域)上的第二方向上的第一台阶6401和第三方向上的第二台阶6402，其中各第二台阶6402分别与相同水平高度处的各第一台阶连接。因此，第一栅电极6200-1可限定在平面图中各自具有“L”形状的第一台阶。
因此，第一至第六台阶和与其连接的第八至第十三台阶可形成(“限定”)在平面图中各自具有“L”形状的台阶(例如，第一台阶)。
在一些示例实施例中，与第四栅电极在相同水平高度处的栅电极(下文称作第五栅电极)在第二方向上的端部可形成(“限定”)在第二方向上顺序布置的第五十六至第六十二台阶和在第三方向上顺序布置的第十四至第十九台阶，并且第十四至第十九台阶和第八至第十三台阶可相对于在第二方向上延伸的直线1201对称。第十四至第十九台阶可分别与分别形成在相同水平高度处的第五十六至第六十二台阶连接。因此，第五十六至第六十二台阶和与其连接的第十四至第十九台阶可在平面图中形成“L”形状。由第五十六至第六十二台阶和第十四至第十九台阶形成的“L”形状和由第一至第六台阶和第八至第十三台阶形成的“L”形状可相对于在第二方向上延伸的直线1201对称。重申，并且如所示的，栅电极中的第二栅电极6200-2在第二方向上的端部可限定在第二方向上布置的第三台阶6403和在第三方向上布置的第四台阶6404，第二栅电极6200-2分别与第一栅电极6200-1在相同水平高度处，其中第四台阶6404和第二台阶6402相对于在第二方向上延伸的直线1201对称，并且第四台阶6404分别与相同水平高度处的第三台阶6403连接。因此，与各对应第一栅电极6200-1在相同水平高度处的第二栅电极6200-2可限定在平面图中各自具有“L”形状的第二台阶。将理解的是，第二栅电极6200-2的端部的L形状和第一栅电极6200-1的端部的L形状可相对于在第二方向上延伸的直线1201对称。
下模制件800(例如，绝缘模制件)可位于第八至第十三台阶(例如，第二台阶)和与其对应的第十四至第十九台阶(例如，第四台阶)之间。
在一些示例实施例中，第八至第十三台阶中的一个或多个在第三方向上的长度可不同于第八至第十三台阶中的其他多个在第三方向上的长度(参见图13A至图13B)。例如，如所示的，第二台阶6402中的至少两个台阶在第三方向上的长度可不同。在一些示例实施例中，第八至第十三台阶在第三方向上的长度可分别与第一至第六台阶在第二方向上的长度实质上相等(参见图13B)。例如，如所示的，第二台阶6402在第三方向上的长度可等于与第二台阶6402位于相同水平高度处的对应的第一台阶6401在第二方向上的长度。
在一些示例实施例中，可由代替上模制件850中的第八至第十四阶梯结构的牺牲图案的栅电极(下文称作第六栅电极)在第二方向上的端部形成的台阶可在第一方向上与第一至第七台阶重叠，并且还在第一方向上与第八至第十三台阶的部分重叠。然而，台阶可在第一方向上不与第八至第十三台阶的其它部分(具体地，第八至第十三台阶的远离衬底600的第一区域I的边缘的部分)重叠。重申，并且如所示的，高于第一栅电极6200-1(例如，关于第一栅电极6200-1远离衬底600)的第三栅电极6200-3在第二方向上的端部可限定衬底600的第二区域II(例如，阶梯区域)上的第五台阶6405，并且第五台阶6405可在第一方向上不与第二台阶6402中的每个台阶的至少一部分重叠(例如，可在第一方向上暴露第二台阶6402中的每个台阶的至少一部分)。如进一步示出的，第五台阶6405可在第一方向上不与第二台阶6402中的每个台阶的一部分重叠，其中所述部分远离衬底600的第一区域I(例如，单元阵列区域)的边缘。如所示的，第五台阶6405可在第一方向上与第一台阶6401重叠。
在一些示例实施例中(包括至少图63中示出的示例实施例)，沟道310可在下模制件900和上模制件950之间(即，在第四栅电极中的最上栅电极(例如，第一栅电极6200-1)与第六栅电极中的最下栅电极(例如，第三栅电极6200-3)之间)在第一方向上具有从其底部向顶部逐渐减小的宽度。
在一些示例实施例中，第八至第十三台阶可在第三方向上具有第一至第六长度L1、L2、L3、L4、L5和L6，并且接触插塞470可分别形成在第八至第十三台阶上。重申，并且如至少图64所示，多个接触插塞470可接触第二台阶6402中的各对应台阶的上表面。接触插塞470可不形成在第一至第七台阶的上表面上，然而，第八至第十三台阶可分别与第一至第六台阶连接，因此，电信号可经由对应的第八至第十三台阶上的接触插塞470而施加至第一至第六台阶。重申，并且如至少图63所示，接触插塞470可不接触第一台阶6401中的每个台阶的上表面，使得接触插塞470不直接接触第一台阶6401，但是接触插塞470可经由例如各对应第二台阶6402而电连接至第一台阶6401中的各对应台阶。
第八至第十三台阶上的接触插塞470中的相邻接触插塞之间的距离可分别为第一距离D1、第二距离D2、第三距离D3、第四距离D4和第五距离D5，并且第四距离D4和第五距离D5可大于第一至第三距离D1、D2和D3。在一些示例实施例中，第四距离D4和第五距离D5可相等，并且第一至第三距离D1、D2和D3可相等。
虽然已经具体示出和描述了示例实施例，但是本领域普通技术人员将理解的是，可在不脱离权利要求的精神和范围的情况下对其进行形式和细节上的变化。

Claims (25)

1.一种竖直存储器装置，包括：
衬底，其包括单元阵列区域和围绕所述单元阵列区域的阶梯区域；
多个栅电极，其位于所述衬底的所述单元阵列区域和所述阶梯区域上，所述多个栅电极在第一方向上隔离开以免彼此直接接触，所述多个栅电极中的每个栅电极在第二方向上延伸，所述多个栅电极还在第三方向上隔离开以免彼此直接接触，所述第一方向与所述衬底的上表面实质上垂直，所述第三方向与所述衬底的上表面实质上平行，并且所述第二方向与所述衬底的上表面实质上平行并且与所述第三方向实质上垂直；和
沟道，其位于所述衬底的所述单元阵列区域上，所述沟道在所述第一方向上延伸穿过所述多个栅电极中的一个或更多个栅电极，
其中，所述多个栅电极中的第一栅电极在所述第二方向上的端部限定所述衬底的所述阶梯区域上的所述第二方向上的第一台阶和所述第三方向上的第二台阶，所述第二台阶分别与相同水平高度处的所述第一台阶连接。
2.根据权利要求1所述的竖直存储器装置，其中
所述多个栅电极中的第二栅电极在所述第二方向上的端部限定所述第二方向上的第三台阶和所述第三方向上的第四台阶，所述第二栅电极分别与所述第一栅电极处于相同水平高度处，并且
所述第四台阶和所述第二台阶相对于在所述第二方向上延伸的线对称，并且所述第四台阶分别与相同水平高度处的所述第三台阶连接。
3.根据权利要求2所述的竖直存储器装置，还包括：
绝缘模制件，其位于相同水平高度处的所述第二台阶与所述第四台阶之间。
4.根据权利要求3所述的竖直存储器装置，还包括：
底图案，其位于所述衬底上，
其中，所述栅电极、所述沟道和所述绝缘模制件位于所述底图案上。
5.根据权利要求4所述的竖直存储器装置，还包括：
电路图案，其位于所述衬底与所述底图案之间；和
穿通过孔，其延伸穿过所述绝缘模制件和所述底图案，所述穿通过孔与所述电路图案电连接。
6.根据权利要求1所述的竖直存储器装置，其中，所述第二台阶中的至少两个台阶在所述第三方向上的长度不同。
7.根据权利要求1所述的竖直存储器装置，其中，所述第二台阶在所述第三方向上的长度等于相同水平高度的对应第一台阶在所述第二方向上的长度。
8.根据权利要求1所述的竖直存储器装置，其中
所述多个栅电极中的高于所述第一栅电极的第三栅电极在所述第二方向上的端部限定所述衬底的所述阶梯区域上的第五台阶，并且
所述第五台阶在所述第一方向上与所述第二台阶中的每个台阶的至少一部分不重叠。
9.根据权利要求8所述的竖直存储器装置，其中，所述第五台阶在所述第一方向上与所述第二台阶中的每个台阶的远离所述衬底的所述单元阵列区域的边缘的部分不重叠。
10.根据权利要求8所述的竖直存储器装置，其中，所述第五台阶在所述第一方向上与所述第一台阶重叠。
11.根据权利要求8所述的竖直存储器装置，其中，所述沟道的宽度在所述第一栅电极中的最上栅电极与所述第三栅电极中的最下栅电极之间在所述第一方向上从所述沟道的底部向所述沟道的顶部逐渐减小。
12.根据权利要求1所述的竖直存储器装置，还包括：
多个接触插塞，其接触所述第二台阶中的各对应的台阶的上表面。
13.一种竖直存储器装置，包括：
衬底，其包括单元阵列区域和围绕所述单元阵列区域的阶梯区域；
多个栅电极，其位于所述衬底的所述单元阵列区域和所述阶梯区域上，所述多个栅电极在第一方向上隔离开以免彼此直接接触，所述多个栅电极中的每个栅电极在第二方向上延伸，所述多个栅电极还在第三方向上隔离开以免彼此直接接触，所述第一方向与所述衬底的上表面实质上垂直，所述第三方向与所述衬底的上表面实质上平行，并且所述第二方向与所述衬底的上表面实质上平行并且与所述第三方向实质上垂直；和
沟道，其位于所述衬底的所述单元阵列区域上，所述沟道在所述第一方向上延伸穿过所述多个栅电极中的一个或更多个栅电极，
其中，所述栅电极中的第一栅电极在所述第二方向上的端部限定所述衬底的所述阶梯区域上的所述第二方向上的第一台阶，
其中，所述多个栅电极中的高于所述第一栅电极的第二栅电极在所述第二方向上的端部限定所述衬底的所述阶梯区域上的所述第二方向和/或所述第三方向上的第二台阶，并且
所述第一台阶在所述第一方向上与所述第二台阶重叠。
14.根据权利要求13所述的竖直存储器装置，还包括：
多个接触插塞，其电连接至所述第一台阶中的各对应的台阶。
15.根据权利要求14所述的竖直存储器装置，其中，所述多个接触插塞不直接接触所述第一台阶。
16.根据权利要求14所述的竖直存储器装置，其中
所述第一栅电极在所述第二方向上的端部还限定所述第三方向上的第三台阶，并且
所述第三台阶分别与相同水平高度处的所述第一台阶连接。
17.根据权利要求16所述的竖直存储器装置，其中，所述多个接触插塞直接接触所述第三台阶中的各对应的台阶的上表面。
18.根据权利要求16所述的竖直存储器装置，其中，所述第二台阶在所述第一方向上与所述第三台阶中的每个台阶的至少一部分不重叠。
19.根据权利要求16所述的竖直存储器装置，其中
所述多个栅电极中的第三栅电极在所述第二方向上的端部限定所述第二方向上的第四台阶和所述第三方向上的第五台阶，所述第三栅电极分别与所述第一栅电极处于相同水平高度处，并且
所述第五台阶和所述第三台阶相对于在所述第二方向上延伸的线对称，并且所述第五台阶分别与相同水平高度处的所述第四台阶连接。
20.根据权利要求19所述的竖直存储器装置，还包括：
绝缘模制件，其位于相同水平高度处的所述第三台阶与所述第五台阶之间。
21.根据权利要求16所述的竖直存储器装置，其中，所述第三台阶中的至少两个台阶在所述第三方向上的长度不同。
22.一种竖直存储器装置，包括：
衬底，其包括单元阵列区域和围绕所述单元阵列区域的阶梯区域；
多个栅电极，其位于所述衬底的所述单元阵列区域和所述阶梯区域上，所述多个栅电极在第一方向上隔离开以免彼此直接接触，所述多个栅电极中的每个栅电极在第二方向上延伸，所述多个栅电极还在第三方向上隔离开以免彼此直接接触，所述第一方向与所述衬底的上表面实质上垂直，所述第三方向与所述衬底的上表面实质上平行，并且所述第二方向与所述衬底的上表面实质上平行并且与所述第三方向实质上垂直；和
沟道，其位于所述衬底的所述单元阵列区域上，所述沟道在所述第一方向上延伸穿过所述多个栅电极中的一个或更多个栅电极，
其中，所述多个栅电极中的第一栅电极在所述第二方向上的端部限定在平面图中各自具有L形状的第一台阶。
23.根据权利要求22所述的竖直存储器装置，其中
所述栅电极中的第二栅电极在所述第二方向上的端部形成在平面图中各自具有L形状的第二台阶，所述第二栅电极与各对应的第一栅电极处于相同水平高度处，并且
所述第二栅电极的所述端部的所述L形状和所述第一栅电极的所述端部的所述L形状相对于在所述第二方向上延伸的线对称。
24.根据权利要求22所述的竖直存储器装置，其中
所述多个栅电极中的高于所述第一栅电极的第三栅电极在所述第二方向上的端部限定第三台阶，并且
所述第三台阶在所述第一方向上与所述第一台阶中的每个台阶的至少一部分不重叠。
25.根据权利要求24所述的竖直存储器装置，还包括：
多个接触插塞，其接触所述第一台阶中的各对应的台阶的上表面。
CN201910870055.0A 2018-12-20 2019-09-16 竖直存储器装置 Pending CN111354740A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0165825 2018-12-20
KR1020180165825A KR102681792B1 (ko) 2018-12-20 수직형 메모리 장치

Publications (1)

Publication Number Publication Date
CN111354740A true CN111354740A (zh) 2020-06-30

Family

ID=71096933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910870055.0A Pending CN111354740A (zh) 2018-12-20 2019-09-16 竖直存储器装置

Country Status (2)

Country Link
US (1) US10950704B2 (zh)
CN (1) CN111354740A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155450A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体記憶装置
KR20210036664A (ko) 2019-09-26 2021-04-05 삼성전자주식회사 수직형 메모리 소자
KR20220040143A (ko) * 2020-09-23 2022-03-30 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090081876A (ko) 2008-01-25 2009-07-29 삼성전자주식회사 자기정렬 이중패터닝을 이용한 연결패드 형성을 위한 낸드플래시 메모리의레이아웃
KR20120030815A (ko) * 2010-09-20 2012-03-29 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR20150069423A (ko) 2013-12-13 2015-06-23 에스케이하이닉스 주식회사 반도체 메모리소자의 패드 레이아웃 및 그 형성방법
KR102307487B1 (ko) * 2014-06-23 2021-10-05 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US9324728B2 (en) 2014-07-07 2016-04-26 Macronix International Co., Ltd. Three-dimensional vertical gate NAND flash memory including dual-polarity source pads
US9524980B2 (en) 2015-03-03 2016-12-20 Macronix International Co., Ltd. U-shaped vertical thin-channel memory
US10014318B2 (en) 2015-10-24 2018-07-03 Monocithic 3D Inc Semiconductor memory device, structure and methods
TWI582964B (zh) 2015-12-30 2017-05-11 旺宏電子股份有限公司 記憶體元件及其製作方法
US10049744B2 (en) * 2016-01-08 2018-08-14 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices and methods of manufacturing the same
US10043819B1 (en) 2017-05-17 2018-08-07 Macronix International Co., Ltd. Method for manufacturing 3D NAND memory using gate replacement, and resulting structures

Also Published As

Publication number Publication date
KR20200076879A (ko) 2020-06-30
US10950704B2 (en) 2021-03-16
US20200203495A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
US11696442B2 (en) Vertical memory devices and methods of manufacturing the same
US11380700B2 (en) Vertical memory devices
KR102433893B1 (ko) 수직형 메모리 장치
CN117042456A (zh) 垂直存储器件
CN111354740A (zh) 竖直存储器装置
US20220310651A1 (en) Vertical memory device
KR20190123880A (ko) 수직형 메모리
US20230282600A1 (en) Vertical memory devices
US20240064981A1 (en) Vertical memory devices and methods of manufacturing the same
US11610908B2 (en) Vertical memory devices
CN111725220B (zh) 垂直存储器件
CN113764425A (zh) 垂直存储器装置
US10930671B2 (en) Vertical memory devices
CN116264819A (zh) 去耦电容器结构及包括其的半导体器件
KR20200017634A (ko) 수직형 메모리 장치
US20190378850A1 (en) Vertical memory devices
KR102676753B1 (ko) 수직형 메모리 장치
US11706919B2 (en) Vertical memory devices
CN215578560U (zh) 垂直存储器件
KR102681792B1 (ko) 수직형 메모리 장치
KR20240076926A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination