CN111341778B - 一种nand闪存器件及形成方法 - Google Patents
一种nand闪存器件及形成方法 Download PDFInfo
- Publication number
- CN111341778B CN111341778B CN201811553092.0A CN201811553092A CN111341778B CN 111341778 B CN111341778 B CN 111341778B CN 201811553092 A CN201811553092 A CN 201811553092A CN 111341778 B CN111341778 B CN 111341778B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate structure
- forming
- gate
- isolation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000002955 isolation Methods 0.000 claims abstract description 73
- 230000004888 barrier function Effects 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 47
- 230000008569 process Effects 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000005137 deposition process Methods 0.000 claims description 4
- 101000735417 Homo sapiens Protein PAPPAS Proteins 0.000 claims description 3
- ZZHXBZOWQPNBCA-UHFFFAOYSA-N N-(propan-2-ylamino)silylpropan-2-amine Chemical compound CC(C)N[SiH2]NC(C)C ZZHXBZOWQPNBCA-UHFFFAOYSA-N 0.000 claims description 3
- 102100034919 Protein PAPPAS Human genes 0.000 claims description 3
- 239000000463 material Substances 0.000 description 24
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- NWLLPIVESIULPG-UHFFFAOYSA-N dysprosium indium Chemical compound [In].[Dy] NWLLPIVESIULPG-UHFFFAOYSA-N 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明实施例提供了一种NAND闪存器件及形成方法。本发明实施例在第一栅极结构表面的隔离层上形成覆盖所述隔离层的阻挡层，以保护所述隔离层；刻蚀部分区域的隔离层以及第一栅极结构，以露出部分区域的第一栅极结构；形成至少覆盖露出部分的第一栅极结构的第二栅极结构。能够提高NAND闪存器件的性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种NAND闪存器件及形成方法。
背景技术
非易失性存储器(Non-Volatile Memory Device，NVM)是一种半导体存储器，当供电电源被移除时，仍可持续储存数据。其中，NAND存储器是常用的一种非易失性存储器，其具有存储单元面积小，存储器单元的存储量大等优点，因而被广泛地应用在MP3播放器、数字相机、数字摄录像机以及移动电话等便携式电子产品的存储卡内。
然而，现有的NAND闪存器件的制造工艺仍然存在工艺复杂的问题，器件性能有待提高。
发明内容
有鉴于此，本发明实施例提供了一种半导体器件及其形成方法，能够提高NAND闪存器件的性能。
本发明实施例提供一种NAND闪存器件的形成方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有多个分立的第一栅极结构；
形成覆盖所述第一栅极结构表面的隔离层；
刻蚀预定区域的隔离层以及部分第一栅极结构，以露出所述预定区域的第一栅极结构；
形成第二栅极结构，所述第二栅极结构至少覆盖露出部分的第一栅极结构；
其中，所述第二栅极结构通过一次工艺一体形成。
进一步地，在形成覆盖所述第一栅极结构表面的隔离层之后，所述方法还包括：
形成覆盖所述隔离层的阻挡层，以保护所述隔离层。
进一步地，所述形成覆盖所述隔离层的阻挡层具体为：
采用扩散工艺形成氮化硅层。
进一步地，所述阻挡层的厚度为
进一步地，所述阻挡层为采用扩散工艺形成的硅层。
进一步地，所述形成覆盖所述隔离层的阻挡层具体为：
采用二(异丙氨基)硅烷(Diisopropylaminosilane，DIPAS，C6H17NSi)作为扩散气体的扩散工艺形成硅层。
进一步地，所述隔离层具体为氧化硅/氮化硅/氧化硅(ONO)层。
进一步地，所述方法还包括：
在形成第二栅极结构前，采用氢氟酸溶液对所述露出部分的第一栅极结构以及阻挡层进行清洗。
进一步地，所述形成方法还包括：
在清洗后，去除所述阻挡层。
进一步地，所述刻蚀部分区域的隔离层以及第一栅极结构，以露出部分区域的第一栅极结构包括：
形成覆盖所述阻挡层的有机介质层；
在所述有机介质层上形成图案化的掩膜层，以露出预定区域；
刻蚀预定区域，以形成露出第一栅极结构的凹槽，所述凹槽的深度小于所述第一栅极结构的高度；
去除所述有机介质层以及掩膜层。
进一步地，所述所述第二栅极结构通过一次工艺一体形成具体为，通过一次外延生长或沉积工艺一体形成。
根据本发明实施例的另一方面，提供一种NAND闪存器件，其特征在于，包括：
多个分立的第一栅极结构；
第二栅极结构，所述第二栅极结构与第一栅极结构连接；
其中，所述第二栅极结构通过一次工艺一体形成。
本发明实施例在第一栅极结构表面的隔离层上形成覆盖所述隔离层的阻挡层，以保护所述隔离层；刻蚀部分区域的隔离层以及第一栅极结构，以露出部分区域的第一栅极结构；形成至少覆盖露出部分的第一栅极结构的第二栅极结构。本发明实施例的形成方法使得第二栅极结构一体形成，能够解决NAND闪存器件的形成工艺复杂的问题，提高NAND闪存器件的性能。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是NAND闪存器件的电路示意图；
图2是NAND闪存器件的显微照片；
图3-图11是对比例的NAND闪存器件的形成方法的各步骤形成的结构的示意图；
图12是对比例的NAND闪存器件的显微照片；
图13是本发明实施例的NAND闪存器件的形成方法的流程图；
图14-图27是本发明实施例的NAND闪存器件的形成方法的各步骤形成的结构的示意图；
图28-图29是本发明另一实施例的NAND闪存器件的示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。在本发明的描述中，除非另有说明，“多层”的含义是两层或两层以上。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。为便于描述这里可以使用诸如“在…之下”、“在...下面”、“下”、“在…之上”、“上”等空间关系术语以描述如附图所示的一个元件或特征与另一个(些)元件或特征之间的关系。应当理解，空间关系术语旨在概括除附图所示取向之外器件在使用或操作中的器件的不同取向。例如，如果附图中的器件翻转过来，被描述为“在”其他元件或特征“之下”或“下面”的元件将会在其他元件或特征的“上方”。因此，示范性术语“在...下面”就能够涵盖之上和之下两种取向。器件可以采取其他取向(旋转90度或在其他取向)，这里所用的空间关系描述符被相应地解释。
所述“侧壁”为除顶面和底面以外的表面，如“覆盖栅极结构的侧壁”表示覆盖栅极结构的正面、背面、左侧面和右侧面。
NAND闪存器件是由多个存储晶体管组成，每个存储晶体管是由重叠的浮栅(Floating Gate，FG)和控制栅(Control Gate，CG)组成。浮栅完全被氧化物所包围；控制栅连接外部电路。以浮栅是否带电来表示存1或者0，浮栅带电后(例如负电荷)，就在其下面方的源极和漏极之间感应出正的导电沟道，使MOSFET导通，即表示存入0。若浮栅不带电，则不能形成导电沟道，MOSFET不导通，即存入1。
图1是NAND闪存器件的电路示意图，如图1所示，在NAND的架构中，存储单元是以每64个存储晶体管进行串联来进行组织的。两个用于选择的晶体管分别放于每一串存储单元(32或64个)的两端以此来保证与源线(Source Line，SL)和位线(Bit Line，BL)的连接。每一个NAND存储单元串都有位线用来与其他串进行连接。控制栅用于连接字线(Word Line，WL)。
在形成NAND闪存器件中有形成多个的存储晶体管，每个储存晶体管包括重叠的浮栅和控制栅，其中，浮栅完全被氧化物所包围，与控制栅间隔离。在存储晶体管的两端形成选择晶体管，存储晶体管为不包括浮栅的MOS晶体管。在形成NAND闪存器件的工艺过程中，先形成多个浮栅，并将浮栅表面覆盖氧化物；然后刻蚀部分区域的氧化物以及浮栅以露出浮栅(用以形成选择晶体管)；最后形成覆盖整个半导体器件的控制栅，并图案化所述控制栅。由此在浮栅露出的区域浮栅与控制栅连接，形成选择晶体管。在浮栅被氧化物覆盖的区域浮栅与控制栅间隔离，形成存储晶体管。如图2所示，图中结构示出了源线以及连接源线的选择晶体管1。其中，选择晶体管1的浮栅FG与控制栅CG连接。
图3-图11是对比例的NAND闪存器件的形成方法的各步骤形成的结构的示意图。对比例的NAND闪存器件的形成方法包括如下步骤：
步骤S110a，提供半导体衬底100a。
如图3所示，所述半导体衬底100a包括分立的浮栅10a以及浅沟槽隔离结构20a。
步骤S120a，在浮栅10a上形成隔离层30a。
图5是图4沿AA’的剖面图。参考图4和图5，在浮栅10a上形成材料为ONO层的隔离层30a。
步骤S130a，形成覆盖所述隔离层的第一控制栅40a。
图7是图6沿AA’的剖面图。参考图6和图7，所述第一控制栅40a覆盖所述隔离层，且第一控制栅40a的高度高于所述浮栅10a的高度。第一控制栅40a的材料为多晶硅。
步骤S140a，刻蚀预定区域的第一控制栅40a、部分隔离层30a以及部分浮栅10a。
图8是图9沿BB’的剖面图。参考图8-图9，刻蚀部分第一控制栅40a、部分隔离层30a以及部分浮栅10a，以露出浮栅10a。
步骤S140a，形成第二控制栅50a。
图10是图11沿BB’的剖面图。参考图10-图11，形成材料为多晶硅的第二控制栅50a。所述第二控制栅50a覆盖露出的浮栅10，与浮栅10形成电连接。
第一控制栅40a与第二控制栅50a形成电连接，共同作为NAND闪存器件的控制栅。为了降低第二控制栅50a与浮栅的接触电阻，在形成第二控制栅50a前采用氢氟酸溶液清洗所述结构，然而，当清洗时间过长或者氢氟酸溶液的浓度过低时，会在第一控制栅40a与第二控制栅50a之间形成如图12中区域2中所示的界面。这使得第一控制栅40a与第二控制栅50a之间的接触电阻过大，影响器件的性能。
本发明实施例提供一种NAND闪存器件的形成方法，能够克服对比例中出现的接触电阻过大的现象，提高半导体器件的稳定性。
本发明实施例以形成NAND闪存器件中的选择晶体管作为示例进行说明，应理解，本发明实施例的形成方法也可以用于形成其他半导体器件。本发明实施例中所述的第一栅极结构在一部分位置用于形成NAND闪存器件中的浮栅，第二栅极结构在一部分位置用于形成NAND闪存器件中的控制栅。同时，在每个存储序列的端部，第一栅极结构和第二栅极结构被相互连接以形成不带有浮栅的控制晶体管。
图13是本发明实施例的半导体器件的形成方法的流程图，如图13所示，本发明实施例的形成方法包括如下步骤：
步骤S110、提供半导体衬底。其中，所述半导体衬底上形成有多个分立的第一栅极结构。
步骤S120、形成覆盖所述第一栅极结构表面的隔离层。
步骤S130、刻蚀部分区域的隔离层以及第一栅极结构，以露出部分区域的第一栅极结构。
步骤S140、形成第二栅极结构。其中，所述第二栅极结构至少覆盖露出部分的第一栅极结构。
可选的，在步骤S130前，所述形成方法还包括：
步骤S130’、形成覆盖所述隔离层的阻挡层，以保护所述隔离层。
可选的，在步骤S140前，所述形成方法还包括：
步骤S140’、清洗所述半导体衬底。
步骤S140”、去除所述阻挡层。
在步骤S110中，提供半导体衬底100。其中，所述半导体衬底上形成有多个分立的第一栅极结构10。
可选地，所述半导体衬底100的形成方法可以包括如下步骤：
步骤S111，形成覆盖半导体衬底100的第一栅极材料层101。
步骤S112，图案化所述第一栅极材料层101和所述半导体衬底100以形成多个分立的第一栅极结构10。
步骤S113，形成覆盖所述半导体衬底100的浅沟槽隔离结构(Shallow TrenchIsolation，STI)20。
如图14所示，在步骤S111中，形成覆盖半导体衬底100的第一栅极材料层101。
所述半导体衬底100可为硅单晶衬底。可替换地，半导体衬底100还可为绝缘体上硅(SOI)衬底、绝缘体上层叠硅(SSOI)等硅上外延层结构的衬底或化合物半导体衬底。所述化合物半导体衬底包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或镝化铟。优选地，所述半导体衬底100为硅单晶衬底。在所述半导体衬底100表面还可以形成若干外延界面层或应变层等结构以提高半导体器件的电学性能。所述半导体衬底中还包括源区以及漏区等有源区，为了更好的说明本申请的方案，图中未示出所述源区以及漏区等有源区。所述半导体衬底的其他区域中会形成NAND闪存器件的存储晶体管。其中，存储晶体管中的第一栅极结构由氧化物包围，与第二栅极结构隔离。为了更好的说明本申请的方案，图中未示出所述存储晶体管。
所述第一栅极材料层101的材料可以是掺杂的多晶硅。
形成第一栅极材料层101的工艺可以选用化学气相沉积法(Chemical VaporDeposition，CVD)，例如低温化学气相沉积(Low Temperature Chemical VaporDeposition，LTCVD)、等离子体化学气相沉积工艺(Plasma Chemical Vapor Deposition，PCVD)、低压化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)、快热化学气相沉积(Rapid Thermo Chemical Vapor Deposition，RTCVD)、等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)等。
形成第一栅极材料层101的工艺还可以选用外延生长工艺，例如气相外延工艺(Vpor-Phase Epitaxy，VPE)，液相外延工艺(Liquid-Phase Epitaxy)，分子束外延工艺(Molecular Beam Epitaxy，MBE)以及离子束外延工艺(Ion Beam Epitaxy，IBE)等。
如图15所示，在步骤S112中，图案化所述第一栅极材料层101和所述半导体衬底100以形成多个分立的第一栅极结构10。
如图16所示，在步骤S113中，形成覆盖所述半导体衬底100的浅沟槽隔离结构20。可选的，所述浅沟槽隔离结构20也可以覆盖多个第一栅极结构10的部分侧壁。
所述浅沟槽隔离结构20的材料可以为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、低K介质材料(介电常数大于或等于2.5且小于3.9)或超低K介质材料(介电常数小于2.5)。优选地，所述浅沟槽隔离结构20的材料为氧化硅(SiO2)。
在一个可选的实现方式中，形成浅沟槽隔离结构20的方法为：形成覆盖半导体衬底100和第一栅极结构10的隔离材料层，隔离材料层的整个表面高于第一栅极结构10的顶部表面；之后，回刻蚀隔离材料层，形成浅沟槽隔离结构20。形成隔离材料层的工艺可以选用化学气相沉积法，例如低温化学气相沉积、等离子体化学气相沉积工艺、低压化学气相沉积、快热化学气相沉积、等离子体增强化学气相沉积等。
所述浅沟槽隔离结构20用于相邻第一栅极结构10之间的电隔离。浅沟槽隔离结构20可以在后续工艺中避免离子注入到半导体衬底100中。
图17和图18分别为所述结构沿X方向和Y方向的剖面示意图。如图17和图18所示，在步骤S120中，形成覆盖所述第一栅极结构10表面的隔离层30。可选的，所述隔离层30可以覆盖第一栅极结构10和浅沟槽隔离结构20。
所述隔离层30可以是依次叠置的二氧化硅层、氮化硅层以及二氧化硅层，也即ONO层。ONO层中上层的二氧化硅层可以采用高温氧化法(High Temperature Oxidation，HTO)形成，以提高ONO层的性能。
形成隔离层30的工艺可以选用化学气相沉积法例如低温化学气相沉积、等离子体化学气相沉积工艺、低压化学气相沉积、快热化学气相沉积、等离子体增强化学气相沉积等。
由于ONO层具有很好的化学稳定性以及绝缘性，能够起到保护第一栅极结构的作用。
图19和图20分别为所述结构沿X方向和Y方向的剖面示意图，如图19和图20所示，在步骤S130’中，形成覆盖所述隔离层30的阻挡层40，以保护所述隔离层30。
所述阻挡层40的材料可以为氮化硅或硅。
可以采用扩散工艺形成阻挡层40，阻挡层40的厚度为
在一个可选的实现方式中，采用二(异丙氨基)硅烷(Diisopropylaminosilane，DIPAS，C6H17NSi)即LTO-520作为扩散气体，在隔离层30表面形成厚度为
的多晶硅层。
在另一个可选的实现方式中，采用等离子体增强化学气相沉积法在隔离层30表面形成厚度为
的氮化硅层。其工艺条件可为通入SiH4流量为200～300sccm，NH3流量为1000～1500sccm，反应气压为180～220Pa，辉光功率为2000～2600W。
扩散工艺具有成本低，效率高以及均匀性好等优点，采用扩散工艺可以形成均匀致密的阻挡层40。
在特定的刻蚀工艺中，所述阻挡层40的材料对ONO层表面的氧化硅层具有高的刻蚀选择比，以便于后续去除阻挡层40的工艺中可以去除阻挡层40的同时不会损伤隔离层30。
由于清洗工艺中采用的氢氟酸溶液对隔离层上层中的氧化硅层具有很强的腐蚀作用，容易破坏ONO层，以使半导体器件失效。所述阻挡层40可以在后续清洗的工艺中保护所述隔离层30，以确保隔离层30不在清洗工艺中被破坏，确保隔离层30能够隔离第一栅极结构与外部离子。
在步骤S130中，刻蚀部分区域的隔离层30以及第一栅极结构10，以露出部分区域的第一栅极结构10。
具体地，步骤S130可以包括如下子步骤：
步骤S131，形成覆盖所述阻挡层的有机介质层50(Organic Dielectric Layer，ODL)。
步骤S132，在所述有机介质层50上形成图案化的掩膜层60，以露出预定区域。
步骤S133，刻蚀预定区域，以形成露出第一栅极结构的凹槽70，所述凹槽70的深度小于所述第一栅极结构的高度。
步骤S134，去除所述有机介质层50和所述掩膜层60。
在步骤S131中，形成覆盖所述阻挡层40的有机介质层50(Organic DielectricLayer，ODL)。
所述有机介质层50的高度与所述第一栅极结构10的高度基本相同。
所述有机介质层50可以为含硅抗反射涂层(Si-Anti Reflection Coating，Si-ARC)等。
所述有机介质层具有较好的流动性和填充能力，以在形成掩膜层前形成平坦的表面。
图22为所述结构沿Y方向的剖面示意图。图21为沿X方向经过图22中BB’线的剖面图。如图21和图22所示，在步骤S132中，在所述有机介质层50上形成图案化的掩膜层60，以露出预定区域。
所述掩膜层60用于定位需要刻蚀的预定区域，并对不需要刻蚀的部分起保护作用。
在步骤S133中，刻蚀预定区域，以形成露出第一栅极结构的凹槽70，所述凹槽70的深度小于所述第一栅极结构的高度。
刻蚀方法可以为干法刻蚀或湿法刻蚀。在一种可选的实现方式中，可以采用工艺温度为600℃～1500℃，利用刻蚀气体为氢气的干法刻蚀工艺实现。
形成凹槽70以露出第一栅极结构10，以使得后续形成的第二栅极结构能够与第一栅极结构电连接。图23是所述的结构的三维示意图。图24和图25分别为所述结构沿X方向和Y方向的剖面示意图。在步骤S134中，去除所述有机介质层和所述掩膜层。
具体地，可以采用有机溶剂，如丙酮，去除所述有机介质层和所述掩膜层。
在步骤S140’中，清洗所述半导体衬底。
在形成第二栅极结构前采用氢氟酸溶液清洗所述结构。以去除表面的杂质，以降低后续形成的第二栅极结构和第一栅极结构10间的接触电阻。
在步骤S140”中，去除所述阻挡层40。
当所述阻挡层40的材料为硅时，可以不需要去除所述阻挡层40。当所述阻挡层40的材料为氮化硅时，可以采用磷酸溶液去除所述阻挡层40。
图27为所述结构沿Y方向的剖面示意图，图26为沿X方向经过图27中CC’线的剖面图，如图26和图27所示，步骤S140、形成第二栅极结构80。其中，所述第二栅极结构80至少覆盖露出部分的第一栅极结构10。
与对比例相比，本发明实施例中的第二栅极结构是一体形成的，而对比例中的控制栅是由先后形成的第一控制栅和第二控制栅共同构成的。对比例中控制栅由两部分组合形成，第一控制栅和第二控制栅之间的界面会存在接触电阻以及接触应力等，影响NAND闪存器件的电学和机械性能。本发明实施例的方法中的控制栅一体形成，避免了对比例中出现的接触电阻以及接触应力等问题，提高了NAND闪存器件的性能。同时，与对比例相比，本实施例的方法减少了一次栅极形成的步骤，更为简单，提高NAND闪存器件的加工效率。
在后续工艺中，图案化所述控制栅，形成接触孔以及互连结构等结构，以形成完整的NAND闪存器件。
根据本发明另一实施例，提供一种NAND闪存器件。如图28和图29所示，所述NAND闪存器件包括：半导体衬底100’、第一栅极结构10’、第二栅极结构80’、浅沟槽隔离结构20’、隔离层30’以及阻挡层40’。
所述半导体衬底100’可为硅单晶衬底。可替换地，半导体衬底100’还可为绝缘体上硅(SOI)衬底、绝缘体上层叠硅(SSOI)等硅上外延层结构的衬底或化合物半导体衬底。所述化合物半导体衬底包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或镝化铟。优选地，所述半导体衬底100’为硅单晶衬底。在所述半导体衬底100’表面还可以形成若干外延界面层或应变层等结构以提高半导体器件的电学性能。所述半导体衬底中还包括源区以及漏区等有源区，为了更好的说明本申请的方案，图中未示出所述源区以及漏区等有源区。所述半导体衬底的其他区域中会形成NAND闪存器件的存储晶体管。其中，存储晶体管中的第一栅极结构由氧化物包围，与第二栅极结构隔离。为了更好的说明本申请的方案，图中未示出所述存储晶体管。
所述第一栅极结构10’形成在半导体衬底100’上，多个分立的第一栅极结构10’基本平行。所述第一栅极结构10’的材料可以是掺杂的多晶硅。
所述浅沟槽隔离结构20’的材料可以为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、低K介质材料(介电常数大于或等于2.5且小于3.9)或超低K介质材料(介电常数小于2.5)。优选地，所述浅沟槽隔离结构20’的材料为氧化硅(SiO2)。
所述隔离层30’覆盖所述第一栅极结构的部分区域。所述隔离层30’可以是依次叠置的二氧化硅层、氮化硅层以及二氧化硅层，也即ONO层。ONO层中上层的二氧化硅层可以采用高温氧化法(High Temperature Oxidation，HTO)形成，以提高ONO层的性能。
所述阻挡层40’覆盖所述隔离层30’。所述阻挡层40’的材料可以为氮化硅或硅。所述阻挡层40’可以保护所述隔离层30’。
所述第二栅极结构80’与第一栅极结构10’连接。所述第二栅极结构80’通过一次外延生长或沉积工艺一体形成。
本实施例提供的NAND闪存器件包括多个分立的第一栅极结构，以及与第一栅极结构部分区域相连接的第二栅极结构。其中第二栅极结构通过一次外延生长或沉积工艺一体形成。能够提高NAND闪存器件的性能。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种NAND闪存器件的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成有多个分立的第一栅极结构；
形成覆盖所述第一栅极结构表面的隔离层；
形成覆盖所述隔离层的阻挡层，以保护所述隔离层；
刻蚀预定区域的隔离层以及部分第一栅极结构，以露出所述预定区域的第一栅极结构；
形成第二栅极结构，所述第二栅极结构至少覆盖露出部分的第一栅极结构；
其中，所述第二栅极结构通过一次工艺一体形成。
2.根据权利要求1所述的形成方法，其特征在于，所述形成覆盖所述隔离层的阻挡层具体为：
采用扩散工艺形成氮化硅层。
3.根据权利要求1所述的形成方法，其特征在于，所述阻挡层的厚度为10~30Å。
4.根据权利要求1所述的形成方法，其特征在于，所述阻挡层为采用扩散工艺形成的硅层。
5.根据权利要求4所述的形成方法，其特征在于，所述形成覆盖所述隔离层的阻挡层具体为：
采用二(异丙氨基)硅烷(Diisopropylaminosilane，DIPAS，
)作为扩散气体的扩散工艺形成硅层。
6.根据权利要求1所述的形成方法，其特征在于，所述隔离层具体为氧化硅/氮化硅/氧化硅(ONO)层。
7.根据权利要求1所述的形成方法，其特征在于，所述方法还包括：
在形成第二栅极结构前，采用氢氟酸溶液对所述露出部分的第一栅极结构以及阻挡层进行清洗。
8.根据权利要求7所述的形成方法，其特征在于，所述形成方法还包括：
在清洗后，去除所述阻挡层。
9.根据权利要求1所述的形成方法，其特征在于，所述刻蚀预定区域的隔离层以及第一栅极结构，以露出部分区域的第一栅极结构包括：
形成覆盖所述阻挡层的有机介质层；
在所述有机介质层上形成图案化的掩膜层，以露出预定区域；
刻蚀预定区域，以形成露出第一栅极结构的凹槽，所述凹槽的深度小于所述第一栅极结构的高度；
去除所述有机介质层以及掩膜层。
10.根据权利要求1所述的形成方法，其特征在于，所述第二栅极结构通过一次工艺一体形成具体为，通过一次外延生长或沉积工艺一体形成。
11.一种NAND闪存器件，其特征在于，包括：
多个分立的第一栅极结构；
隔离层，覆盖所述第一栅极结构表面；
阻挡层，覆盖所述隔离层；
第二栅极结构，所述第二栅极结构与第一栅极结构连接；
其中，所述第二栅极结构通过一次工艺一体形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811553092.0A CN111341778B (zh) | 2018-12-19 | 2018-12-19 | 一种nand闪存器件及形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811553092.0A CN111341778B (zh) | 2018-12-19 | 2018-12-19 | 一种nand闪存器件及形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111341778A CN111341778A (zh) | 2020-06-26 |
| CN111341778B true CN111341778B (zh) | 2022-09-02 |
Family
ID=71181455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811553092.0A Active CN111341778B (zh) | 2018-12-19 | 2018-12-19 | 一种nand闪存器件及形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111341778B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104752361A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106601744A (zh) * | 2015-10-13 | 2017-04-26 | 中芯国际集成电路制造(上海)有限公司 | 一种嵌入式闪存及其制造方法和电子装置 |
| CN107316808A (zh) * | 2016-04-25 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
-
2018
- 2018-12-19 CN CN201811553092.0A patent/CN111341778B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104752361A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106601744A (zh) * | 2015-10-13 | 2017-04-26 | 中芯国际集成电路制造(上海)有限公司 | 一种嵌入式闪存及其制造方法和电子装置 |
| CN107316808A (zh) * | 2016-04-25 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111341778A (zh) | 2020-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7511332B2 (en) | Vertical flash memory | |
| US7732856B2 (en) | Charge-trap type non-volatile memory devices and related methods | |
| US9583640B1 (en) | Method including a formation of a control gate of a nonvolatile memory cell and semiconductor structure | |
| US7679127B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9536888B2 (en) | Method to prevent oxide damage and residue contamination for memory device | |
| US7786013B2 (en) | Method of fabricating semiconductor device | |
| US9583499B1 (en) | Devices with embedded non-volatile memory and metal gates and methods for fabricating the same | |
| US9935119B2 (en) | Dual control gate spacer structure for embedded flash memory | |
| US20160308069A1 (en) | Self-Aligned Split Gate Flash Memory | |
| KR20120027944A (ko) | 비휘발성 메모리 소자 및 이의 제조방법 | |
| US11404442B2 (en) | Protective structure and fabrication methods for the peripheral circuits of a three-dimensional memory | |
| US7705390B2 (en) | Dual bit flash memory devices and methods for fabricating the same | |
| US9825185B1 (en) | Integrated circuits and methods for fabricating integrated circuits with non-volatile memory structures | |
| US8487366B2 (en) | TFT MONOS or SONOS memory cell structures | |
| CN106298676A (zh) | 半导体元件的制作方法 | |
| US20100283095A1 (en) | Flash Memory Device | |
| CN111341778B (zh) | 一种nand闪存器件及形成方法 | |
| US7635627B2 (en) | Methods for fabricating a memory device including a dual bit memory cell | |
| US20080135913A1 (en) | Memory device protection layer | |
| JP5351274B2 (ja) | 不揮発性半導体記憶装置 | |
| US20120241836A1 (en) | Semiconductor device and method of manufacturing same | |
| US20050032310A1 (en) | Semiconductor memory device and manufacturing method thereof | |
| CN112530974B (zh) | 半导体结构、集成电路以及形成半导体结构的方法 | |
| US20120252201A1 (en) | Method for fabricating semiconductor device | |
| CN1237608C (zh) | 一种改善快闪存储器可靠性的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |