CN111341767B - 射频电子整合封装结构及其制法 - Google Patents

射频电子整合封装结构及其制法 Download PDF

Info

Publication number
CN111341767B
CN111341767B CN201811622630.7A CN201811622630A CN111341767B CN 111341767 B CN111341767 B CN 111341767B CN 201811622630 A CN201811622630 A CN 201811622630A CN 111341767 B CN111341767 B CN 111341767B
Authority
CN
China
Prior art keywords
layer
antenna
substrate
dielectric layer
impedance matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811622630.7A
Other languages
English (en)
Other versions
CN111341767A (zh
Inventor
蒋静雯
管延城
梁嘉仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN111341767A publication Critical patent/CN111341767A/zh
Application granted granted Critical
Publication of CN111341767B publication Critical patent/CN111341767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Details Of Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本发明公开一种射频电子整合封装结构及其制法，具体地，一种天线封装结构包含：一基板，该基板具有一第一表面与一第二表面；一介电层，设置于该基板的该第一表面，该介电层包含至少一阻抗匹配结构以及一内连线结构；一模封层，设置于该介电层上，该模封层包含多个芯片与多个导体结构，该些芯片包含一控制芯片，其中该控制芯片电连接至该阻抗匹配结构；一天线层，设置于该基板的该第二表面，其中该天线层包含至少一天线电连接至该基板；以及一保护层，覆盖该天线层。

Description

射频电子整合封装结构及其制法
技术领域
本发明涉及一种电子元件封装结构及其制法，特别是涉及一种射频电子整合封装结构及其制法。
背景技术
近年来由于AI、车用电子、物联网、5G通讯、工业应用、云端运算、AR/VR等新兴应用的蓬勃发展，导致高效能芯片的需求倍增。然而，更高效能的芯片，也伴随着更高的系统复杂度。如何在完成高度复杂的系统的前提下，同时确保其品质与可靠性，以及使用适当的成本加以制作，俨然已经成为一大挑战。
半导体异质整合的优点在于可拥有最小占用空间与厚度、逻辑及存储器整合最具有成本效益、以及提供高弹性的解决方法。然而，由于射频电路之间连结阻抗不匹配，会造成信号损耗而降低增益，因此，重布线整合后仍需针对电路进行额外匹配作业；以及，在多芯片的整合封装结构中，异质材料间的热膨胀系数与应力不匹配，使得半导体异质整合的难度相对及成本的提高。
发明内容
本发明的目的在于提出一种天线封装结构及其制作工艺方法，将天线模块与多数不同异质芯片整合在封装内，各电路区块选用其合适的半导体制作工艺，以制作其芯片，再利金属连线技术将电路区块连结，进而得到最优适化的控制，又利用垂直整合的方式，达到降低成本的效益。所以利用此相关先进封装技术，将毫米波系统整合在封装内(System inPackage,SiP)，使得电子装置其更加轻、薄、短小。
根据本发明，提出一种天线封装结构，包含：一基板，该基板具有一第一表面与一第二表面；一介电层，设置于该基板的该第一表面，该介电层包含至少一阻抗匹配结构以及一内连线结构，其中该阻抗匹配结构通过该内连线结构电连接至该基板；一模封层，设置于该介电层上，该模封层包含多个芯片与多个导体结构，该些芯片包含一控制芯片，其中每一该些导体结构贯穿该模封层且电连接至该介电层的该内连线结构，其中该控制芯片电连接至该阻抗匹配结构，以调变该阻抗匹配结构，该控制芯片位于该阻抗匹配结构的一第一方向上，该第一方向垂直于该第一表面；一天线层，设置于该基板的该第二表面，其中该天线层包含至少一天线电连接至该基板；以及一保护层，覆盖该天线层。
根据本发明，提出一种天线封装结构的制作方法，包含：提供一基板，该基板具有一第一表面与一第二表面；设置一介电层于该基板的该第一表面，该介电层包含至少一阻抗匹配结构以及一内连线结构，其中该阻抗匹配结构通过该内连线结构电连接至该基板；设置多个芯片与多个导体结构于该介电层上，其中该些导体结构电连接至该介电层的该内连线结构，该些芯片包含一控制芯片；覆盖一模封层于该些芯片、该介电层、以及该些导体结构上，并使该模封层裸露出部分的每一该些导体结构；翻转该基板；设置一天线层于该基板的该第二表面，其中该天线层包含至少一天线电连接至该基板；以及覆盖一保护层于该天线层；其中该控制芯片电连接至该阻抗匹配结构，以调变该阻抗匹配结构，该控制芯片位于该阻抗匹配结构的一第一方向上，该第一方向垂直于该第二表面。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附的附图，作详细说明如下：
附图说明
图1a至图6为本发明的天线封装结构的一制造实施例的示意图；
图7为本发明的天线封装结构中的阻抗匹配结构示意图；
图8至图11为本发明的天线封装结构的另一制造实施例的示意图。
符号说明
1、1’：天线封装结构
P：面板
10：基板
10a：第一表面
10b：第二表面
11：导体柱
20：介电层
21：阻抗匹配结构
22：内连线结构
L1：第一方向
L2：第二方向
L3：第三方向
211：第一导体板
212：第二导体板
213：浮动导线
2131：第一导线
2132：第二导线
2133：开关元件
30：导体结构
40：芯片
401：控制芯片
M：可调匹配结构
50：模封层
60：天线层
61：介电材料
62：导体材料
70：保护层
80：金属球
具体实施方式
以下参照所附的附图详细叙述本发明的实施例。附图中相同的标号用以标示相同或类似的部分。需注意的是，附图已简化以利清楚说明实施例的内容，附图上的尺寸比例并非按照实际产品等比例绘制，因此并非作为限缩本发明保护范围之用。
本发明提出一种天线封装结构及其制作工艺方法，采用面板级封装(Panel LevelPackage)制作工艺，相较于晶片级封装(Wafer Level Package)，可使用更大面积的载板来提高生产效率，且载板采用方形而非圆形，可更有效的利用制作面积。
图1a至图6绘示本发明的天线封装结构1的一制造实施例。如图1a所示，提供基板10，基板10具有第一表面10a与第二表面10b，且包含贯通第一表面10a与第二表面10b的导体柱11。基板10为两层以上的多层板，基板10的材料包含低温陶瓷共烧晶瓷(LTCC,LowTemperature Co-fired Ceramic)、FR-4玻璃纤维板(FR-4epoxy glass fabric)、RO高频电路板、玻璃、或热界面材料(Thermal Interface Material,TIM)，其中热界面材料包括硅脂(Thermal grease)、硅胶(Thermal Gel)、相变化材料、相变化金属合金、以及导热胶。基板10可选择性的设置一电磁屏蔽层，以屏蔽电磁波由基板10的第一表面10a侧传递至第二表面10b侧。值得注意的是，本实施例使用导体柱11以电连接基板10的第一表面10a与第二表面10b，但在其他实施例中，导体柱11也可使用重布线或外层电路等电连接方式，本发明并不以此为限。
接着，在基板10的第一表面10a上形成介电层20，介电层20包含阻抗匹配结构21与内连线结构22。介电层20为多层的结构，其中每一层的形成方式包含涂布制作工艺或沉积制作工艺，并采用光刻蚀刻的方式定义金属线的路径，以及通过金属沉积或化学电镀的方式形成金属线，在重复进行前述沉积、光刻蚀刻、与金属沉积的步骤以完成介电层20。介电层20的材料包含聚酰亚胺(Polyimide)与苯并环丁烯(Benzocyclobutene,BCB)等感光材料。其中，阻抗匹配结构21通过内连线结构22电连接至基板10。在其他实施例中，还可在介电层20设置多个无源元件，该些无源元件例如是电阻、电感、电容、变压器、以及无源滤波器，该些无源元件通过内连线结构22进行电连接。
图1b绘示图1a的天线封装结构1于面板P上的示意图，本实施例采用面板级封装制作工艺，可在单一个面板P上一次形的制作多个天线封装结构1，面板P的大小例如是24”×18”。
之后，请参照图2a，在介电层20上设置导体结构30以及多个芯片40，其中芯片40包含控制芯片401。导体结构30的材料包含金、锡、银、或铜，导体结构30的形成方式包含电镀、化镀、或印刷制作工艺，在本实施例中，导体结构30采用电镀方式形成柱状的结构，但在其他的实施例中，导体结构30可采用其他的制作工艺方式，形成球状或椭球的结构，本发明并不以此为限。
形成导体结构30后，接着在介电层20上设置多个芯片40，芯片40除了包含控制芯片401外，还包含了模拟转数字元件、数字转模拟元件、功率放大器元件、射频前端元件、或存储元件。其中控制芯片401设置于阻抗匹配结构21的第一方向L1上，第一方向L1垂直于基板10的第一表面10a，控制芯片401电连接至阻抗匹配结构21，以调变阻抗匹配结构21，控制芯片401与阻抗匹配结构21构成可调匹配结构M。值得注意的是，介电层20中设置有阻抗匹配结构21之处，在其第一方向L1可选择性的不设置其他的无源元件，以利将控制芯片401额外用为仿真(dummy)元件，以调整天线封装结构1的应力分布状况。
图2b是图2a的俯视图，在本实施例中，导体结构30围绕设置于介电层20之上，芯片40则设置于介电层20的中央部分。值得注意的是，在其他实施例中，导体结构30也可均匀分散的设置于介电层20之上、或以不规则方式设置于介电层20之上，而芯片40则设置于导体结构30之间，本发明并不以此为限。
之后，请参照图3，覆盖模封材料包覆导体结构30以及多个芯片40，以形成模封层50。模封层50的材料包含环氧树脂(Epoxy)、酚醛树脂(phenolicresins)、或硅填充物。模封层50的形成可完全包覆或部分包覆导体结构30，在本实施例中，模封层50部分包覆导体结构30，裸露出的部分的导体结构30以利电连接。在其他实施例中，模封层50可完全包覆导体结构30，并再进行研磨或化学机械研磨的方式，使模封层50薄化而裸露出导体结构30。
之后，请参照图4，翻转基板10，形成天线层60于基板10的第二表面10b。天线层60由介电材料61及导体材料62组成，其中导体材料62形成天线结构，天线层60可为单层或多层的结构，形成方式包含沉积制作工艺或涂布制作工艺，再通过光刻蚀刻的方式形成天线结构。在本实施例中，天线层60中至少包含一天线电连接至基板10。但在其他实施例中，天线层60也可包含多个天线阵列，天线阵列的设置方式可为端射(end-fire)阵列或横向(broadside)阵列，本发明并不以此为限。介电材料61包含氮化物、硅化物、聚酰亚胺、或苯并环丁烯。在本实施例中，可调匹配结构M与天线均电连接至基板10，以通过可调匹配结构M针对整体电路进行可调性的阻抗匹配，以避免天信号损耗而降低增益。
最后，如图5所示，形成保护层70于天线层60上，以完成本实施例的天线封装结构1。保护层70的形成方式包含涂布制作工艺或沉积制作工艺，保护层70的材料包含介电材料、多晶硅、液晶、或玻璃。
本实施例的天线封装结构1如图5所示，包含基板10、介电层20、模封层50、天线层60、以及保护层70。基板10具有第一表面10a与第二表面10b，且包含贯通第一表面10a与第二表面10b的导体柱11。基板10为两层以上的多层板，基板10的材料包含低温陶瓷共烧晶瓷、FR-4玻璃纤维板、RO高频电路板、玻璃、或热界面材料，其中热界面材料包括硅脂、硅胶、相变化材料、相变化金属合金、以及导热胶。基板10可选择性的设置一电磁屏蔽层，以屏蔽电磁波由基板10的第一表面10a侧传递至第二表面10b侧。本实施例使用导体柱11以电连接基板10的第一表面10a与第二表面10b，但在其他实施例中，导体柱11也可使用重布线或外层电路等电连接方式，本发明并不以此为限。
介电层20包含阻抗匹配结构21与内连线结构22，介电层20为多层的结构。介电层20的材料包含聚酰亚胺与苯并环丁烯等感光材料。其中，阻抗匹配结构21通过内连线结构22电连接至基板10。在其他实施例中，介电层20还包含多个无源元件，例如是电阻、电感、电容、变压器、以及无源滤波器，该些无源元件通过内连线结构22进行电连接。
模封层50包含导体结构30以及多个芯片40，其中芯片40包含控制芯片401。模封层50的材料包含环氧树脂(Epoxy)、酚醛树脂(phenolic resins)、或硅填充物。在本实施例中，导体结构30为柱状的结构，但在其他的实施例中，导体结构30也可为球状或椭球的结构，本发明并不以此为限。芯片40除了包含控制芯片401外，还包含了模拟转数字元件、数字转模拟元件、功率放大器元件、射频前端元件、或存储元件。其中控制芯片401设置于阻抗匹配结构21的第一方向L1上，第一方向L1垂直于基板10的第一表面10a，控制芯片401电连接至阻抗匹配结构21，以调变阻抗匹配结构21。值得注意的是，介电层20中设置有阻抗匹配结构21之处，在其第一方向可选择性的不设置其他的无源元件，以利将控制芯片401额外用为仿真(dummy)元件，以调整天线封装结构1的应力分布状况。在本实施例中，导体结构30围绕设置于模封层50的外围，在其他实施例中，导体结构30也可均匀分散、或以不规则方式的设置于模封层50中，而芯片40则设置于导体结构30之间，本发明并不以此为限。
天线层60由介电材料61及导体材料62组成，其中导体材料62形成天线结构，天线层60可为单层或多层的结构，在本实施例中，天线层60中至少包含一天线电连接至基板10。但在其他实施例中，天线层60也可包含多个天线阵列，天线阵列的设置方式可为端射(end-fire)阵列或横向(broadside)阵列，本发明并不以此为限。介电材料61包含氮化物、硅化物、聚酰亚胺、或苯并环丁烯。保护层70的材料包含介电材料、多晶硅、液晶、或玻璃。在本实施例中，可调匹配结构M与天线均电连接至基板10，以通过可调匹配结构M针对整体电路进行可调性的阻抗匹配，以避免天信号损耗而降低增益。
本实施例的天线封装结构1，也可选择性的如图6所示，额外形成多个金属球80于导体结构30之上，以利本实施例的天线封装结构1电连接至外部。金属球80的材料包含金、锡、银、或铜，金属球形成方法包含薄膜制作工艺、印刷制作工艺、化镀、电镀、或蒸镀。
图7绘示天线封装结构1中的阻抗匹配结构21的示意图，在本实施例中，阻抗匹配结构21为高频波减速结构(slow wave structure)，形成方式包含形成第一导体板211与第二导体板212、以及形成至少一浮动导线213于第一导体板211与第二导体板212之下。其中，第一导体板211延第二方向L2设置，第二导体板212延第三方向L3设置相邻于第一导体板211，浮动导线213延第二方向L2形成于第一导体板211与第二导体板212之下。浮动导线213包含第一导线2131、第二导线2132、以及开关元件2133，浮动导线213通过内连线结构22电连接至控制芯片401，利用开关元件2133选择性的电性导通第一导线2131或第二导线2132，来进行阻抗匹配结构21的阻抗匹配。
图8至图11绘示本发明的天线封装结构的另一制造实施例。相较于前一实施例的制作步骤，本实施例与前一实施例在图1a-图1b、图2a、以及图3的步骤相同。接续图3的制作步骤，由图8所示为本实施例的天线封装结构1’，对导体结构30、芯片40、以及模封层50进行薄化制作工艺，以减少导体结构30、芯片40、以及模封层50的厚度，并使芯片40在薄化制作工艺后裸露于模封层。薄化制作工艺的方式包含研磨与化学机械研磨。
之后，请参照图9，翻转基板10，形成天线层60于基板10的第二表面10b。天线层60由介电材料61及导体材料62组成，其中导体材料62形成天线结构，天线层60可为单层或多层的结构，形成方式包含沉积制作工艺或涂布制作工艺，再通过光刻蚀刻的方式形成天线结构。在本实施例中，天线层60中至少包含一天线电连接至基板10，但在其他实施例中，天线层60也可包含多个天线阵列，天线阵列的设置方式可为端射(end-fire)阵列或横向(broadside)阵列，本发明并不以此为限。介电材料61包含氮化物、硅化物、聚酰亚胺、或苯并环丁烯。
最后，如图10所示，形成保护层70于天线层60上，以完成本实施例的天线封装结构1。保护层70的形成方式包含涂布制作工艺或沉积制作工艺，保护层70的材料包含介电材料、多晶硅、液晶、或玻璃。
本实施例的天线封装结构1’如图10所示，包含基板10、介电层20、模封层50、天线层60、以及保护层70。基板10具有第一表面10a与第二表面10b，且包含贯通第一表面10a与第二表面10b的导体柱11。基板10可选择性的设置一电磁屏蔽层，以屏蔽电磁波由基板10的第一表面10a侧传递至第二表面10b侧。介电层20包含阻抗匹配结构21与内连线结构22，介电层20为多层的结构。其中，阻抗匹配结构21通过内连线结构22电连接至基板10。模封层50包含导体结构30以及多个芯片40，其中芯片40包含控制芯片401。芯片40除了包含控制芯片401外，还包含了模拟转数字元件、数字转模拟元件、功率放大器元件、射频前端元件、或存储元件。其中控制芯片401设置于阻抗匹配结构21的第一方向L1上，第一方向L1垂直于基板10的第一表面10a，控制芯片401电连接至阻抗匹配结构21，以调变阻抗匹配结构21。天线层60由介电材料61及导体材料62组成，其中导体材料62形成天线结构，天线层60至少包含一天线电连接至基板10，天线阵列的设置方式可为端射(end-fire)阵列或横向(broadside)阵列。
本实施例的天线封装结构1’，相较于前一实施例的天线封装结构1，差异在于，本实施例的天线封装结构1’针对导体结构30、芯片40、以及模封层50进行了薄化制作工艺，使得芯片40裸露于模封层50之外，天线封装结构1’的整体厚度也较为减少，有利于后续制作工艺对天线封装结构1’的配置，以及强化天线封装结构1’的散热能力。
在完成本实施例的天线封装结构1’后，可选择性的如图11所示，额外形成多个金属球80于导体结构30之上，以利本实施例的天线封装结构1’电连接至外部。金属球80的材料包含金、锡、银、或铜，金属球形成方法包含薄膜制作工艺、印刷制作工艺、化镀、电镀、或蒸镀。
综上所述，本发明所提供的天线封装结构，通过三维集成电路封装叠层技术，通过异质整合将天线、有源元件、以及无源元件完成在一封装结构中，并通过可调匹配结构的设置，可即时的通过控制芯片对内部电路进行匹配，进而得到最优适化的控制，可有效解决阻抗不匹配的问题，以及利用控制芯片调节天线封装结构中的应力，可有效解决制作工艺过程中造成的形变或翘曲的问题。

Claims (20)

1.一种天线封装结构，其特征在于，包含：
基板，该基板具有第一表面与第二表面；
介电层，设置于该基板的该第一表面，该介电层包含至少一阻抗匹配结构以及内连线结构，其中该阻抗匹配结构通过该内连线结构电连接至该基板；
模封层，设置于该介电层上，该模封层包含多个芯片与多个导体结构，该些芯片包含控制芯片，其中每一该些导体结构贯穿该模封层且电连接至该介电层的该内连线结构，其中该控制芯片电连接至该阻抗匹配结构，以调变该阻抗匹配结构，该控制芯片位于该阻抗匹配结构的第一方向上，该第一方向垂直于该第一表面；
天线层，设置于该基板的该第二表面，其中该天线层包含至少一天线电连接至该基板；以及
保护层，覆盖该天线层。
2.如权利要求1所述的天线封装结构，其中该阻抗匹配结构为高频波减速结构(slowwave structure)。
3.如权利要求2所述的天线封装结构，其中该高频波减速结构至少包含：
第一导体板，设置于该介电层的一层，该第一导体板延第二方向延伸；
第二导体板，设置于该介电层的该层，该第二导体板延第三方向相邻设置于该第一导体板，其中该第一导体板与该二导体板电连接至接地；以及
至少一浮动导线，设置于该介电层的另一层，该至少一浮动导线延该第三方向延伸，其中每一该至少一浮动导线包含第一导线、第二导线以及开关元件，该第一导线位于该第一导体板的下方，该第二导线位于该第二导体板的下方，该开关元件位于该第一导线与该第二导线之间，以选择性的导通该第一导线或该第二导线。
4.如权利要求1所述的天线封装结构，其中该至少一天线为一天线阵列，该天线阵列为端射(end-fire)阵列或横向(broadside)阵列。
5.如权利要求1所述的天线封装结构，其中该基板还包含电磁屏蔽层，用以屏蔽该天线的电磁波传导至该基板的该第一表面侧。
6.如权利要求1所述的天线封装结构，其中该模封层中的该些芯片包含模拟转数字元件、数字转模拟元件、功率放大器元件、射频前端元件、或存储元件。
7.如权利要求1所述的天线封装结构，其中该介电层还包含多个无源元件，该些无源元件通过该内连线结构电连接至该天线层或该基板。
8.如权利要求7所述的天线封装结构，其中该阻抗匹配结构在垂直于该第一表面的方向不存在该些无源元件。
9.如权利要求1所述的天线封装结构，其中该保护层的材料为介电材料或液晶，该介电材料包含多晶硅与玻璃。
10.如权利要求1所述的天线封装结构，其中该基板的材料为低温陶瓷共烧晶瓷(LTCC,Low Temperature Co-fired Ceramic)、FR-4玻璃纤维板(FR-4 epoxy glass fabric)、RO高频电路板、玻璃、或热界面材料。
11.一种天线封装结构的制作方法，包含：
提供基板，该基板具有第一表面与第二表面；
设置一介电层于该基板的该第一表面，该介电层包含至少一阻抗匹配结构以及内连线结构，其中该阻抗匹配结构通过该内连线结构电连接至该基板；
设置多个芯片与多个导体结构于该介电层上，其中该些导体结构电连接至该介电层的该内连线结构，该些芯片包含控制芯片；
覆盖模封层于该些芯片、该介电层、以及该些导体结构上，并使该模封层裸露出部分的每一该些导体结构；
翻转该基板；
设置天线层于该基板的该第二表面，其中该天线层包含至少一天线电连接至该基板；以及
覆盖保护层于该天线层；
其中该控制芯片电连接至该阻抗匹配结构，以调变该阻抗匹配结构，该控制芯片位于该阻抗匹配结构的第一方向上，该第一方向垂直于该第二表面。
12.如权利要求11所述的一种天线封装结构的制作方法，其中该介电层中的该阻抗匹配结构的形成方法包含：
形成第一导体板在该介电层中的一层，该第一导体板延第二方向延伸；
形成第二导体板在该介电层中的该层，其中该第二导体板位于该第一导体板延第三方向相邻处；以及
形成至少一浮动导线于该介电层中的另一层，该浮动导线延该第三方向延伸，该浮动导线包含第一导线、第二导线以及开关元件，其中该第一导线位于该第一导体板的下方，该第二导线位于该第二导体板的下方，该开关元件位于该第一导线与该第二导线之间，以选择性的导通该第一导线或该第二导线；
其中该第一导体板与该二导体板电连接至接地。
13.如权利要求11所述的一种天线封装结构的制作方法，其中该至少一天线的设置方式包含以端射(end-fire)阵列的方式设置，或是以横向(broadside)阵列的方式设置。
14.如权利要求11所述的一种天线封装结构的制作方法，还包含形成电磁屏蔽层于该基板中，用以屏蔽该天线层的电磁波传导至该基板的该第一表面侧。
15.如权利要求11所述的一种天线封装结构的制作方法，其中设置多个芯片与多个导体结构于该介电层上，该些芯片包含模拟转数字元件、数字转模拟元件、功率放大器元件、射频前端元件、或存储元件。
16.如权利要求11所述的一种天线封装结构的制作方法，还包含设置多个无源元件于该介电层中，该些无源元件通过该内连线结构电连接至该天线层或该基板。
17.如权利要求16所述的一种天线封装结构的制作方法，其中该阻抗匹配结构在垂直于该第一表面的方向不存在该些无源元件。
18.如权利要求11所述的一种天线封装结构的制作方法，其中该保护层的材料为介电材料或液晶，该介电材料包含多晶硅与玻璃。
19.如权利要求11所述的一种天线封装结构的制作方法，其中该基板的材料为低温陶瓷共烧晶瓷(LTCC,Low Temperature Co-fired Ceramic)、FR-4玻璃纤维板(FR-4 epoxyglass fabric)、RO高频电路板、玻璃、或热界面材料。
20.如权利要求11所述的一种天线封装结构的制作方法，其中使该模封层裸露出部分的每一该些导体结构的方法包含薄化(thinning)制作工艺。
CN201811622630.7A 2018-12-19 2018-12-28 射频电子整合封装结构及其制法 Active CN111341767B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107145860A TWI700802B (zh) 2018-12-19 2018-12-19 射頻電子整合封裝結構及其製法
TW107145860 2018-12-19

Publications (2)

Publication Number Publication Date
CN111341767A CN111341767A (zh) 2020-06-26
CN111341767B true CN111341767B (zh) 2022-01-07

Family

ID=71098813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811622630.7A Active CN111341767B (zh) 2018-12-19 2018-12-28 射频电子整合封装结构及其制法

Country Status (3)

Country Link
US (1) US10886593B2 (zh)
CN (1) CN111341767B (zh)
TW (1) TWI700802B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210087299A (ko) * 2020-01-02 2021-07-12 삼성전기주식회사 고주파 모듈 및 이를 포함하는 전자기기
US11594660B2 (en) * 2020-03-04 2023-02-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN111900155A (zh) * 2020-08-19 2020-11-06 上海先方半导体有限公司 模块化封装结构及方法
CN114512790A (zh) * 2020-11-17 2022-05-17 江苏长电科技股份有限公司 天线封装结构及天线封装结构制造方法
CN114639669A (zh) * 2022-03-02 2022-06-17 江苏长电科技股份有限公司 埋入式天线芯片封装结构及制备方法
WO2024035576A1 (en) * 2022-08-08 2024-02-15 Viasat, Inc. Doubly embedded antenna array

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627562A (zh) * 2003-12-09 2005-06-15 国际商业机器公司 使用基片中的通路作为辐射元件而构造天线的设备和方法
US20080029886A1 (en) * 2006-08-03 2008-02-07 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
CN103119786A (zh) * 2011-02-28 2013-05-22 株式会社村田制作所 无线通信器件
US20180286797A1 (en) * 2017-03-29 2018-10-04 Intel Corporation Integrated circuit package with microstrip routing and an external ground plane

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675465B2 (en) 2007-05-22 2010-03-09 Sibeam, Inc. Surface mountable integrated circuit packaging scheme
US7768457B2 (en) 2007-06-22 2010-08-03 Vubiq, Inc. Integrated antenna and chip package and method of manufacturing thereof
US8264300B2 (en) 2009-07-09 2012-09-11 Raytheon Company Tunable transmission line time delay circuit having conductive floating strip segments connected by switches
KR101896018B1 (ko) * 2012-02-20 2018-09-06 에스케이하이닉스 주식회사 집적회로 칩, 이를 포함하는 모바일 기기 및 이의 동작방법
US9252491B2 (en) 2012-11-30 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Embedding low-k materials in antennas
US9230926B2 (en) * 2013-08-31 2016-01-05 Infineon Technologies Ag Functionalised redistribution layer
JP2015065553A (ja) * 2013-09-25 2015-04-09 株式会社東芝 接続部材、半導体デバイスおよび積層構造体
US9252077B2 (en) * 2013-09-25 2016-02-02 Intel Corporation Package vias for radio frequency antenna connections
US9093337B2 (en) 2013-09-27 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for controlling warpage in packaging
US9613931B2 (en) 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
TWI584526B (zh) * 2015-12-04 2017-05-21 財團法人工業技術研究院 積層式天線結構
CN107369673B (zh) 2016-05-13 2019-11-05 华为技术有限公司 设置有天线的集成电路封装装置及其制造方法
WO2017222471A1 (en) * 2016-06-24 2017-12-28 Agency For Science, Technology And Research Semiconductor package and method of forming the same
US9922964B1 (en) 2016-09-19 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy die
US10297471B2 (en) 2016-12-15 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out structure and method of fabricating the same
TWI620300B (zh) 2017-03-16 2018-04-01 欣興電子股份有限公司 晶片封裝結構及其製造方法
CN108461458B (zh) 2018-03-26 2020-07-28 江苏长电科技股份有限公司 表面贴装型封装结构及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627562A (zh) * 2003-12-09 2005-06-15 国际商业机器公司 使用基片中的通路作为辐射元件而构造天线的设备和方法
US20080029886A1 (en) * 2006-08-03 2008-02-07 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
CN103119786A (zh) * 2011-02-28 2013-05-22 株式会社村田制作所 无线通信器件
US20180286797A1 (en) * 2017-03-29 2018-10-04 Intel Corporation Integrated circuit package with microstrip routing and an external ground plane

Also Published As

Publication number Publication date
US20200203817A1 (en) 2020-06-25
US10886593B2 (en) 2021-01-05
TWI700802B (zh) 2020-08-01
CN111341767A (zh) 2020-06-26
TW202025431A (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
CN111341767B (zh) 射频电子整合封装结构及其制法
US11527486B2 (en) Semiconductor device with shield for electromagnetic interference
US9666930B2 (en) Interface between a semiconductor die and a waveguide, where the interface is covered by a molding compound
CN110649001B (zh) 一种集成天线结构的2.5d多芯片封装结构及制造方法
US10916829B2 (en) Semiconductor package structure having antenna module
US11605877B2 (en) Semiconductor device package and method of manufacturing the same
US11508675B2 (en) Semiconductor package structure having antenna module
TWI723885B (zh) 半導體封裝
US10777876B2 (en) Antenna feeder package structure and packaging method
KR20090071482A (ko) 반도체 장치 및 그 제조 방법
US11587916B2 (en) Package structure and manufacturing method thereof
US20190198973A1 (en) Semiconductor package structure having antenna module
CN213184263U (zh) 具有环形同轴铜柱环的扇出型封装结构
US11515269B2 (en) Semiconductor packaging structure having antenna module
US11289793B2 (en) Semiconductor packaging structure having antenna module
US11316247B2 (en) Semiconductor packaging structure having antenna module
US20230178500A1 (en) Waveguide Launcher in Package Based on High Dielectric Constant Carrier
US11862584B2 (en) High dielectric constant carrier based packaging with enhanced WG matching for 5G and 6G applications
US11876291B2 (en) Millimeter-wave antenna module package structure and manufacturing method thereof
CN114975140B (zh) 一种扇出型封装结构及其制作方法
CN112701444B (zh) 天线、天线封装方法及终端
US20240021971A1 (en) Microelectronic device package with integral waveguide transition
CN115172180A (zh) 水平辐射方向的天线封装结构及制备方法
KR20210038816A (ko) 신호 전송을 위한 안테나 패키지
CN114267666A (zh) 天线封装及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant