CN111326558A - 显示面板和电子装置 - Google Patents

显示面板和电子装置 Download PDF

Info

Publication number
CN111326558A
CN111326558A CN202010126491.XA CN202010126491A CN111326558A CN 111326558 A CN111326558 A CN 111326558A CN 202010126491 A CN202010126491 A CN 202010126491A CN 111326558 A CN111326558 A CN 111326558A
Authority
CN
China
Prior art keywords
substrate
layer
orthographic projection
substrate base
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010126491.XA
Other languages
English (en)
Other versions
CN111326558B (zh
Inventor
袁粲
李永谦
袁志东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010126491.XA priority Critical patent/CN111326558B/zh
Publication of CN111326558A publication Critical patent/CN111326558A/zh
Priority to US17/309,882 priority patent/US11985872B2/en
Priority to PCT/CN2020/140744 priority patent/WO2021169571A1/zh
Application granted granted Critical
Publication of CN111326558B publication Critical patent/CN111326558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Abstract

本公开提供了一种显示面板和电子装置。该显示面板包括：衬底基板；位于衬底基板上的多条栅极线和多条数据线，所述多条栅极线在衬底基板上的正投影与所述多条数据线在衬底基板上的正投影相互交叠；以及位于衬底基板上的多个子像素单元，至少一个所述子像素单元包括：发光元件、开关晶体管、感应晶体管、驱动晶体管和存储电容器，其中，在同一子像素单元中，开关晶体管在衬底基板上的正投影和感应晶体管在衬底基板上的正投影位于存储电容器在衬底基板上的正投影的第一侧而驱动晶体管在衬底基板上的正投影位于存储电容器在衬底基板上的正投影的第二侧，所述第一侧和第二侧在沿着数据线延伸的方向上彼此相对设置。

Description

显示面板和电子装置
技术领域
本公开涉及显示技术领域，具体地涉及一种显示面板和电子装置。
背景技术
OLED(有机发光二极管，Organic Light Emitting Diode)显示面板是广泛采用的显示面板类型。目前OLED显示领域高分辨率高品质产品在快速发展。制作发光材料层的工艺通常有蒸镀工艺和喷墨打印工艺。当采用喷墨打印工艺来制作发光材料层时，打印的发光材料膜层的厚度均匀性对于显示面板的显示性能影响很大。如果打印的发光材料膜层的厚度均匀性差，则可能会导致面板显示亮度、色度不均一以致出现云纹(Mura)的缺陷。
发明内容
本公开的实施例提出了一种显示面板，包括：衬底基板；位于衬底基板上的多条栅极线和多条数据线，所述多条栅极线在衬底基板上的正投影与所述多条数据线在衬底基板上的正投影相互交叠；以及位于衬底基板上的多个子像素单元，至少一个所述子像素单元包括：发光元件、开关晶体管、感应晶体管、驱动晶体管和存储电容器，其中，在同一子像素单元中，开关晶体管在衬底基板上的正投影和感应晶体管在衬底基板上的正投影位于存储电容器在衬底基板上的正投影的第一侧而驱动晶体管在衬底基板上的正投影位于存储电容器在衬底基板上的正投影的第二侧，所述第一侧和第二侧在沿着数据线延伸的方向上彼此相对设置。
在一些实施例中，所述开关晶体管包括第一栅极、第一有源区、第一源极和第一漏极；所述感应晶体管包括第二栅极、第二有源区、第二源极和第二漏极；所述驱动晶体管包括第三栅极、第三有源区、第三源极和第三漏极；所述存储电容器包括第一存储电极部和第二存储电极部，所述第二存储电极部位于所述第一存储电极部的朝向衬底基板的一侧上，在垂直于所述衬底基板的方向上，在所述第一存储电极部和第二存储电极部之间设有第一绝缘层，所述第一存储电极部在衬底基板上的正投影和所述第二存储电极部在衬底基板上的正投影至少部分地重叠，所述发光元件包括阴极层、阳极层以及在垂直于衬底基板的方向上位于所述阴极层和阳极层之间的发光材料层；且其中，在同一子像素单元中，所述开关晶体管的第一源极和第一漏极中的一者与数据线电连接，另一者与第二存储电极部电连接，所述驱动晶体管的第三栅极与第二存储电极部电连接，所述驱动晶体管的第三源极与第一存储电极部电连接，第三漏极与高电压电平信号电连接，所述感应晶体管的第二源极和第二漏极中的一者与第一存储电极部电连接，另一者与衬底基板上的感应线电连接，所述第一存储电极部与所述发光元件的阳极层电连接。
在一些实施例中，所述显示面板还包括：像素界定层，位于所述栅极线和数据线的远离衬底基板的一侧，所述像素界定层中具有多个镂空部，所述发光材料层布置于所述像素界定层的镂空部中；其中，所述栅极线在衬底基板上的正投影与所述发光材料层在衬底基板上的正投影不交叠。
在一些实施例中，所述显示面板还包括：位于衬底基板上的第一金属层，所述多条栅极线设置于所述第一金属层中；以及位于所述第一金属层的远离衬底基板的一侧上的第二金属层，所述多条数据线设置在所述第二金属层中，其中，第一绝缘层在垂直于衬底基板的方向上位于所述第一金属层和第二金属层之间，且在所述第二金属层中还设置有衬垫部，所述衬垫部在衬底基板上的正投影与所述发光材料层在衬底基板上的正投影至少部分地重叠。
在一些实施例中，所述像素界定层中的多个镂空部包括彼此相邻的第一镂空部和第二镂空部，所述多条栅极线包括彼此相邻的第一栅极线和第二栅极线，所述第一栅极线和第二栅极线在衬底基板上的正投影位于所述第一镂空部在衬底基板上的正投影和所述第二镂空部在衬底基板上的正投影之间。
在一些实施例中，所述开关晶体管的第一栅极与所述第一栅极线电连接，所述感应晶体管的第二栅极与所述第二栅极线电连接。
在一些实施例中，所述第一栅极、所述第二栅极和所述第三栅极设置于所述第一金属层中；所述第一源极、第一漏极、第二源极、第二漏极、第三源极、第三漏极、所述第一存储电极部和感应线设置在所述第二金属层中；所述显示面板还包括有源层，所述有源层位于所述第一金属层的朝向衬底基板的一侧，所述第一有源区、第二有源区、第三有源区和所述第二存储电极部设置在所述有源层中。
在一些实施例中，所述显示面板还包括：平坦化层和第一过孔结构，其中，所述平坦化层位于所述第二金属层的远离衬底基板的一侧且位于所述像素界定层的面朝衬底基板的一侧，所述阳极层位于所述平坦化层的远离衬底基板的一侧且位于所述像素界定层的面朝衬底基板的一侧，所述第一过孔结构透过所述平坦化层将所述阳极层与所述第一存储电极部电连接。
在一些实施例中，所述第一过孔结构在衬底基板上的正投影与所述像素界定层的多个镂空部在衬底基板上的正投影均不交叠。
在一些实施例中，所述第一过孔结构在衬底基板上的正投影位于所述第一栅极线在衬底基板上的正投影和所述第二栅极线在衬底基板上的正投影之间。
在一些实施例中，所述显示面板还包括：第二绝缘层，所述第二绝缘层位于所述有源层的远离衬底基板的一侧且位于所述第一金属层的面朝衬底基板的一侧；以及第二过孔结构，所述第二过孔结构透过所述第一绝缘层和所述第二绝缘层将所述开关晶体管的第一有源区与所述开关晶体管的第一源极或第一漏极连接。
在一些实施例中，所述第二过孔结构在衬底基板上的正投影与所述像素界定层中的多个镂空部在衬底基板上的正投影均不交叠。
在一些实施例中，所述第二过孔结构在衬底基板上的正投影位于所述第一栅极线在衬底基板上的正投影和所述第二栅极线在衬底基板上的正投影之间。
在一些实施例中，所述存储电容器还包括：第三存储电极部，所述第三存储电极部设置在第三金属层中，所述第三金属层位于所述有源层的面朝衬底基板的一侧，其中第一存储电极部在衬底基板上的正投影与第二存储电极部在衬底基板上的正投影至少部分地重叠，第三存储电极部在衬底基板上的正投影与第二存储电极部在衬底基板上的正投影至少部分地重叠，所述第三绝缘层位于所述第三金属层的远离衬底基板的一侧且位于有源层面朝衬底基板的一侧，其中，所述存储电容器还包括：第三过孔结构，所述第三过孔结构透过所述第一绝缘层、第二绝缘层和第三绝缘层将所述第一存储电极部与第三存储电极部电连接。
在一些实施例中，所述存储电容器的第一存储电极部、第二存储电极部和第三存储电极部中的每一者在衬底基板上的正投影均与像素界定层中的镂空部在衬底基板上的正投影至少部分地交叠。
在一些实施例中，所述存储电容器的第一存储电极部、第二存储电极部和第三存储电极部中的每一者在衬底基板上的正投影的至少百分之七十的面积落入到像素界定层的镂空部在衬底基板上的正投影中。
本公开的实施例还提供了一种电子装置，包括如上述任一实施例所述的显示面板。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，图中：
图1示意性地示出了一种显示面板的示例性的像素驱动电路的示意图。
图2示出了根据本公开的一些实施例的显示面板的平面图。
图3示意性地示出了对应于图2中的由虚线框A所示出的区域的局部放大图。
图4示意性地示出了图3中示出的显示面板中的有源层中的结构分布示意图。
图5示意性地示出了图3中示出的显示面板中的第一金属层中的结构分布示意图。
图6示意性地示出了图3中示出的显示面板中的阳极层中的结构分布示意图。
图7示意性地示出了图3中示出的显示面板中的像素界定层中的结构分布示意图。
图8示意性地示出了图3中示出的显示面板中的第二金属层中的结构分布示意图。
图9示意性地示出了图3中示出的显示面板中的第三金属层中的结构分布示意图。
图10示意性地示出了沿着图2中的线BB’截得的剖视图。
图11示意性地示出了根据本公开的实施例的显示面板中的开关晶体管的剖视图。
图12示意性地示出了根据本公开的实施例的显示面板中的感应晶体管的剖视图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部。基于所描述的本公开实施例，本领域普通技术人员在无需创造性劳动的前提下获得的所有其他实施例都属于本公开保护的范围。应注意，贯穿附图，相同的元素由相同或相近的附图标记来表示。在以下描述中，一些具体实施例仅用于描述目的，而不应该理解为对本公开有任何限制，而只是本公开实施例的示例。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。应注意，图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。
除非另外定义，本公开实施例使用的技术术语或科学术语应当是本领域技术人员所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似词语并不表示任何顺序、数量或重要性，而只是用于区分不同的组成部分。
此外，在本公开实施例的描述中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其他组件电连接。
本公开实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。由于这里采用的薄膜晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在以下示例中主要以用作驱动晶体管的P型薄膜晶体管的情况进行描述，其他晶体管根据电路设计与驱动晶体管具有相同或不同的类型。类似地，在其他实施例中，驱动晶体管也可以被示为N型薄膜晶体管。
图1示出了一种OLED显示面板的示例性的像素驱动电路的示意图。在该像素驱动电路中，包括开关晶体管T1、感应晶体管T2、驱动晶体管T3、存储电容器C1等多个元件。该像素驱动电路可称为3T1C结构。其中，开关晶体管T1的源极和漏极中的一者连接至数据线，另一者连接至驱动晶体管T3的栅极。开关晶体管T1用于控制来自数据线12的电压信号向像素驱动电路的写入。存储电容器C1的两端分别连接至驱动晶体管T3的栅极和源极之间，用于存储从数据线输入的所述电压信号。驱动晶体管T3的漏极可与某一直流电压信号(如高电压电平信号VDD)连接，驱动晶体管T3的源极可连接至发光元件D1的阳极，从而可以根据电压信号来产生驱动电流以驱动发光元件D1发光。在实际的显示中，由于晶体管特性改变有可能造成显示异常，因此期望该像素驱动电路对晶体管特性的变化具有一定的补偿作用。为此，可以提供感应线12’，感应线用于收集例如发光元件D1的阳极处的电压信号等反映晶体管特性变化的检测信号，这些检测信号可以作为对像素驱动电路进行补偿的依据，例如可以通过调节数据线上的信号来实现该补偿。感应晶体管T2是用于控制感应线是否收集该检测信号。作为示例，在图1所示的示例中，感应晶体管T2的源极和漏极中的一者连接至感应线12’，另一者连接至发光元件D1的阳极。开关晶体管T1的栅极和感应晶体管T2的栅极可分别由G1、G2等特定信号(例如由不同的栅极线来提供)来控制。VDD和VSS信号均为直流电压信号，用于为驱动发光元件D1发光提供必要的电压。数据线12用于输入用于控制驱动发光元件D1发光的数据信号。在此仅仅给出了一种像素驱动电路的示例。
图2示意性地示出了根据本公开的实施例的一些实施例的显示面板的平面图。图10示意性地示出了沿着图2中的线BB’(剖切线BB’的横向位置在图2中由竖直的虚线示出)截得的剖视图。图3示意性地示出了对应于图2中的由虚线框A所示出的区域的局部放大图。从图10中可以看出，在该显示面板中设置有衬底基板10(例如玻璃基板)。如图2所示，在衬底基板10上设置有多条栅极线11和多条数据线12。所述多条栅极线11在衬底基板10上的正投影与所述多条数据线12在衬底基板10上的正投影相互交叠。栅极线11和数据线12可以分别位于不同的导电层中。
如图2所示，衬底基板10上设有多个子像素单元20。至少一个所述子像素单元20包括：发光元件D1、开关晶体管T1、感应晶体管T2、驱动晶体管T3和存储电容器C1。在同一子像素单元20中，开关晶体管T1在衬底基板10上的正投影和感应晶体管T2在衬底基板10上的正投影位于存储电容器C1在衬底基板10上的正投影的第一侧而驱动晶体管T3在衬底基板10上的正投影位于存储电容器C1在衬底基板10上的正投影的第二侧，所述第一侧和第二侧在沿着数据线12延伸的方向上彼此相对设置。在图2的实施例中，存储电容器C1在衬底基板10上的正投影的第一侧为上侧，第二侧为下侧。在显示面板的布局中，通常发光材料层14布置于开关晶体管T1、感应晶体管T2、驱动晶体管T3和存储电容器C1等电子元件的远离衬底基板的一侧。发光材料层14往往是在形成这些结构之后才形成的。因此，发光材料层14和衬底基板10之间的结构的段差可能会对发光材料层14的厚度均匀性产生影响。例如，如果发光材料层14正下方的膜层结构的段差较大，发光材料层14的厚度均匀性可能会变差。从图2中可以看出，将开关晶体管T1、感应晶体管T2设置在存储电容器C1的同一侧，易于为存储电容器C1提供面积更大的平整区域(段差较小)。而发光材料层14可以尽可能地形成在该平整区域的上方，这有利于提高发光材料层14的厚度均匀性。在设计中期望栅极线、过孔(尤其是厚度较深的过孔，如图10中所示的第一过孔结构41)尽可能避开发光材料层14所在的区域，而将存储电容器C1等顶部比较平坦的结构设置在发光材料层14所在的区域。本申请的发明人发现，采用将开关晶体管T1和感应晶体管T2这两者与驱动晶体管T3分别位于存储电容器C1两侧这样的设计有利于实现该目的。
在一些实施例中，开关晶体管T1包括第一栅极61、第一有源区62、第一源极63和第一漏极64，感应晶体管T2包括第二栅极71、第二有源区72、第二源极73和第二漏极74，驱动晶体管T3包括第三栅极81、第三有源区82、第三源极83和第三漏极84，存储电容器C1包括第一存储电极部51和第二存储电极部52。所述第二存储电极部52位于所述第一存储电极部51的朝向衬底基板10的一侧上。在垂直于所述衬底基板10的方向上，在所述第一存储电极部51和第二存储电极部52之间设有第一绝缘层31(例如层间介质层或其他绝缘层)，所述第一存储电极部51在衬底基板10上的正投影和所述第二存储电极部52在衬底基板10上的正投影至少部分地重叠，所述发光元件D1包括阴极层15、阳极层17以及在垂直于衬底基板10的方向上位于所述阴极层15和阳极层17之间的发光材料层14。需要说明的是，上文中“在所述第一存储电极部51和第二存储电极部52之间设有第一绝缘层31”并不意味着在所述第一存储电极部51和第二存储电极部52之间只能包括一个绝缘层，在一些实施例中，可以所述第一存储电极部51和第二存储电极部52之间包括一个或更多个绝缘层，这可以根据工艺等需要来设置，只要能够起到分隔两个存储电极部的作用即可。
驱动晶体管T3和存储电容器C1的剖视图可以从图10中清楚地看出，而图11和图12分别示出了开关晶体管T1和感应晶体管T2的剖视图。图11是沿着图3中的线DD’截得的剖视图。图12是沿着图3中的线CC’截得的剖视图。作为示例，在同一子像素单元20中，所述开关晶体管T1的第一源极63和第一漏极64中的一者与数据线12电连接，另一者与第二存储电极部52电连接。所述驱动晶体管T3的第三栅极81与第二存储电极部52电连接，所述驱动晶体管T3的第三源极83与第一存储电极部51电连接，第三漏极84与高电压电平信号VDD电连接，所述感应晶体管T2的第二源极73和第二漏极74中的一者与第一存储电极部51电连接，另一者与衬底基板10上的感应线12’电连接，所述第一存储电极部51与所述发光元件D1的阳极层17电连接。
该显示面板还可以包括像素界定层13和发光材料层14。像素界定层13位于所述栅极线11和数据线12的远离衬底基板10的一侧，所述像素界定层13中具有多个镂空部130，所述发光材料层14布置于所述像素界定层13的镂空部130中。由于栅极线11和数据线12异层设置，因此，在栅极线11和数据线12的交叠处可能会由于栅极线11和数据线12的叠置而使栅极线11所在层和数据线12所在层的上方(即远离衬底基板10的一侧)的功能层产生比较大的段差。如上所述，发光材料层14位于栅极线11所在层和数据线12所在层的远离衬底基板10的一侧，因此，当发光材料层14与栅极线11产生交叠(所述栅极线11在衬底基板10上的正投影与所述发光材料层14在衬底基板10上的正投影交叠)时，发光材料层14就有可能相应地产生比较大的段差，这可能影响发光材料层14的厚度均匀性。特别是对于采用打印方式制作的发光材料层而言，这种厚度的不均匀性对显示效果的影响更加明显，这是因为采用打印方式制作的发光材料层的比采用蒸镀方式制作的发光材料层厚度更薄。
在一些现有的显示面板中，栅极线11在衬底基板10上的正投影往往会横穿发光材料层14在衬底基板10上的正投影，因此，栅极线11在衬底基板10上的正投影与发光材料层14在衬底基板10上的正投影往往会有比较大的重叠面积，这可能导致发光材料层14的厚度不均匀，从而产生云纹等缺陷。特别是在大尺寸的显示面板(例如应用于液晶电视中的显示面板)中，由于通常栅极线11和数据线12所在层的厚度远大于发光材料层14的厚度，因此，这种影响会更加明显。在本公开的实施例中，栅极线11在衬底基板10上的正投影与所述发光材料层14在衬底基板上的正投影不交叠。这可以防止栅极线11的段差对发光材料层14的厚度均匀性的负面影响。
具体地，在图2所示的示例中，显示面板上的栅极线11包括第一栅极线111和第二栅极线112。第一栅极线111和第二栅极线112是彼此相邻的，第一栅极线111在衬底基板10上的正投影和第二栅极线112在衬底基板10上的正投影均落于像素界定层13的两个相邻的镂空部130在衬底基板10上的正投影之间。因此，第一栅极线111在衬底基板10上的正投影和第二栅极线112在衬底基板10上的正投影与发光材料层14在衬底基板10上的正投影不交叠。这可以防止发光材料层14受到由于栅极线11和数据线12的交叠产生的段差的影响。在这里，“第一栅极线111和第二栅极线112是彼此相邻的”并不是限制第一栅极线111和第二栅极线112是紧贴在一起的，而是指在第一栅极线111和第二栅极线112之间没有其他的栅极线。在两个相邻的镂空部130之间并排地设置两条栅极线的结构与相关技术是不同的。在相关技术中，如果一排像素对应两条栅极线(双栅线结构)时，往往将至少其中一条栅极线设置成与发光材料层14是交叠的。为了进一步减小其他结构(例如过孔结构)对于发光材料层14的厚度均匀性的影响，还可以将过孔结构(例如穿过靠近发光材料层14的平坦化层的过孔结构)等可能产生段差的结构也设置在两个相邻的镂空部130之间，例如设置在彼此相邻的第一栅极线111和第二栅极线112之间，从而进一步改善发光材料层14的厚度均匀性。在一些实施例中，像素界定层13中的每个镂空部130可以对应于显示面板的一个子像素。
在一些实施例中，所述开关晶体管T1的第一栅极61与所述第一栅极线111电连接(例如提供G1信号)，所述感应晶体管T2的第二栅极71与所述第二栅极线112电连接(例如提供G2信号)。将与开关晶体管T1关联的第一栅极线111和与感应晶体管T2关联的第二栅极线112布置成彼此相邻的，这对于优化布局是有利的，尤其利于将贯穿平坦层16的第一过孔结构41设置成远离存储电容器C1。
在一些实施例中，该显示面板还可以包括：位于衬底基板10上的第一金属层21(例如栅极层)、第一绝缘层31(例如层间介质层)、第二金属层22(例如源漏层)。第一绝缘层31位于所述第一金属层21的远离衬底基板10的一侧上，第二金属层22位于所述第一绝缘层31的远离衬底基板10的一侧上。所述多条栅极线11可设置于所述第一金属层21中，所述多条数据线12可以设置在所述第二金属层22中。
为了更好地补偿由于栅极线11和数据线12的交叠所造成的段差，还可以设置衬垫部221(或称垫层)，该衬垫部221的厚度可以补偿上述段差。作为示例，衬垫部221可以设置在第二金属层22中，即衬垫部221可以与所述多条数据线12布设在同一层中。这易于保证衬垫部221和数据线12具有同样的厚度，以保证对于段差的补偿效果，这也可以使得衬垫部221和数据线12能够在同一工艺步骤中形成，以避免工艺的复杂化。
在一些实施例中，所述衬垫部221在衬底基板10上的正投影与所述发光材料层14在衬底基板上的正投影可以至少部分地重叠。这可以保证发光材料层14能够被垫起以获得补偿段差的效果。在本公开的实施例中，衬垫部221在衬底基板上的正投影可以具有各种形状，具体的形状可以根据显示面板上的布图要求来设计。图8示出了第二金属层22的示意性构图。图8中的第二金属层22中示出了多种形状的衬垫部221a、221b、221c和221d。例如，衬垫部221b、221c和221d可具有拐角部，从而避让其他膜层中的图案设计。
在一些实施例中，所述衬垫部221具有80纳米至120纳米的厚度。然而，衬垫部221的厚度不限于此范围，还可以根据要求(例如第一金属层或第二金属层所需的厚度)来确定衬垫部221的实际厚度。
在一些实施例中，如前所述，像素界定层13中的多个镂空部130包括彼此相邻的第一镂空部131和第二镂空部132(例如在沿着数据线12的延伸方向上彼此相邻的第一镂空部131和第二镂空部132)，所述第一栅极线111和第二栅极线112在衬底基板10上的正投影位于所述第一镂空部131在衬底基板10上的正投影和所述第二镂空部132在衬底基板10上的正投影之间。在这里，“彼此相邻的第一镂空部131和第二镂空部132”并不是限制第一镂空部131和第二镂空部132是紧贴在一起的，而是指在第一镂空部131和第二镂空部132之间没有其他的镂空部130。
在一些实施例中，所述第一栅极61、所述第二栅极71和所述第三栅极81设置于所述第一金属层21中，所述第一源极63、第一漏极64、第二源极73、第二漏极74、第三源极83、第三漏极84、所述第一存储电极部51和感应线12’设置在所述第二金属层22中，所述显示面板还包括有源层18(例如多晶硅层)，所述有源层18位于所述第一金属层21的朝向衬底基板10的一侧，所述第一有源区62、第二有源区72、第三有源区82和所述第二存储电极部52设置在所述有源层18中。
在一些实施例中，该显示面板还可以包括平坦化层16以及第一过孔结构41。平坦化层16可位于所述第二金属层22的远离衬底基板10的一侧且位于所述像素界定层13的面朝衬底基板10的一侧，也就是说，平坦化层16在垂直于衬底基板10的方向上位于第二金属层22和像素界定层13之间。阳极层17位于所述平坦化层16的远离衬底基板10的一侧且位于所述像素界定层13的面朝衬底基板的一侧，即阳极层17在垂直于衬底基板10的方向上位于平坦化层16和像素界定层13之间。平坦化层16通常为较厚的绝缘层(例如树脂层)，其比较贴近发光材料层14(通常在平坦化层16和发光材料层14之间仅具有比较薄的阳极层17)。平坦化层16可以为发光材料层14提供较为平坦的基础面，以保证发光材料层14具有比较均匀的厚度。
而穿透平坦化层16的过孔结构将会对平坦化层16的比较平坦的表面进行破坏，例如上述第一过孔结构41。所述第一过孔结构41透过所述平坦化层16将所述阳极层17与所述第二金属层22中的第一存储电极部51电连接。从图10中可以看出，该第一过孔结构41破坏了平坦化层16的平坦性。因此，为了保证与发光材料层14正对的平坦化层16的部分不受第一过孔结构41的影响以使发光材料层14具有均匀的厚度，第一过孔结构41的位置可以与发光材料层14错开。第一过孔结构41的位置可以设计成所述第一过孔结构41在衬底基板10上的正投影与所述像素界定层13的多个镂空部130在衬底基板10上的正投影均不交叠。
例如，在图2和图3所示的实施例中，所述第一过孔结构41在衬底基板10上的正投影位于所述第一栅极线111在衬底基板10上的正投影和所述第二栅极线112在衬底基板10上的正投影之间。第一过孔结构41的这种布设一方面可以避开发光材料层14以防止第一过孔结构41造成的段差影响发光材料层14的厚度均匀性，另一方面还可以将彼此相邻的第一栅极线111和第二栅极线112间隔开以减少第一栅极线111和第二栅极线112之间的相互影响。
需要说明的是，第二金属层22比第一金属层21更加靠近平坦化层16，因此将上述衬垫部221设置在第二金属层22比设置在第一金属层21中更有优势。这可以避免由于衬垫部221的设置而改变在第一金属层21和第二金属层22之间的膜层结构，也更有利于保证平坦化层16的靠近发光材料层14一侧的表面的平坦性。在一些实施例中，该显示面板还可包括第二绝缘层32(例如栅极绝缘层)和第二过孔结构42。有源层18可位于所述第一金属层21的朝向衬底基板10的一侧。第二绝缘层32可位于所述有源层18的远离衬底基板10的一侧且位于所述第一金属层21的面朝衬底基板10的一侧。第二过孔结构42可透过所述第一绝缘层31和所述第二绝缘层32将所述开关晶体管T1的第一有源区62与开关晶体管T1的第一源极63或第一漏极64连接。
图4示出了有源层18中的图案的示例性分布。图5示出了第一金属层21中的图案的示例性分布。需要说明的是，尽管第一栅极线111和第二栅极线112布设于第一金属层21中，但是第一金属层21中还可以具有其他结构，如栅极、存储电极等，这些结构对于段差的影响较小。将栅极线11在衬底基板10上的正投影设置成与发光材料层14在衬底基板10上的正投影不交叠，并不意味着第一金属层21中的所有部分均不与发光材料层14具有重叠区域。在一些实施例中，尤其是那些对于段差的影响较小的结构是可以设置成与发光材料层14具有重叠区域的。图7示出了像素界定层13中的图案的示例性分布。图7中示出了像素界定层13中的多个镂空部130。图6示出了阳极层17中的图案的示例性分布。在图6中示出了多个独立的阳极部171，这些阳极部171与像素界定层13中的各个镂空部130分别对应，以为处于镂空部130中的发光材料层14分别施加电压。图9中示出了第三金属层23中的图案的示例性分布。第三金属层23例如可以用作遮光层，用于遮挡一些容易受到外界光影响的元件(例如薄膜晶体管的多晶硅层)等。
该第二过孔结构42也有可能产生段差，因此也期望将该第二过孔结构42的位置避开发光材料层14。例如，可以将其设置成，所述第二过孔结构42在衬底基板10上的正投影与所述像素界定层13中的多个镂空部130在衬底基板10上的正投影均不交叠。在如图2和图3所示的实施例中，第二过孔结构42在衬底基板10上的正投影可位于第一栅极线111在衬底基板10上的正投影和所述第二栅极线112在衬底基板10上的正投影之间。与上述第一过孔结构41类似，该第二过孔结构42也可以设置在第一栅极线111和所述第二栅极线112之间的间隔区中。需要说明的是，由于第二过孔结构42所穿过的膜层的厚度明显小于第一过孔结构41所穿过的膜层的厚度，因此，其产生的段差对于发光材料层14的影响比第一过孔结构41小。在本公开的另外一些实施例中，一些第二过孔结构在衬底基板10上的正投影也可以设置成与发光材料层14在衬底基板10上的正投影存在交叠区域。
在一些实施例中，所述存储电容器C1还可包括：第三存储电极部53。所述第一存储电极部51设置在所述第二金属层22中。所述第二存储电极部52设置在所述有源层18中。所述第三存储电极部53设置在第三金属层23中，所述第三金属层23位于所述有源层18的面朝衬底基板10的一侧。第一存储电极部51在衬底基板10上的正投影与第二存储电极部52在衬底基板10上的正投影至少部分地重叠，第三存储电极部53在衬底基板10上的正投影与第二存储电极部52在衬底基板10上的正投影至少部分地重叠。如上所述，在该实施例中，该存储电容器C1具有三层存储电极部的结构，三个存储电极部分别位于第二金属层22、有源层18和第三金属层23中。需要说明的是，有源层18中的一些部分可以经过掺杂等导电化处理而具有导体性质，而并非有源层18的所有部分都具有半导体性质，在此位于有源层18中的第二存储电极部52具有导体性质。
在上述存储电容器C1的结构中，位于有源层18中的第二存储电极部52分别与第二金属层22中的第一存储电极部51和第三金属层23中的第三存储电极部53形成存储电容器，因此，上述三层结构可以看成是两个存储电容器的并联而形成一个更大的存储电容器。这种方式可以减小存储电容器在衬底基板10上的正投影面积，节约显示面板的布线空间，减小寄生电容。
在一些实施例中，该显示面板还可以包括第三绝缘层33(例如缓冲层)。所述第三绝缘层33位于所述第三金属层23的远离衬底基板10的一侧且位于有源层18面朝衬底基板10的一侧。所述存储电容器C1还包括第三过孔结构43，所述第三过孔结构43透过所述第一绝缘层31、第二绝缘层32和第三绝缘层33将所述第三存储电极部53与第一存储电极部51电连接。通过第三过孔结构43连接第三存储电极部53与第一存储电极部51，可以实现上述的电容并联效应，这样，第三存储电极部53与第二存储电极部52的重叠面积以及第一存储电极部51与第二存储电极部52的重叠面积均可用来实现存储电容器C1的电容值。
另外，由于存储电容器C1的上述三个存储电极部均易于形成具有较好的平坦度，有利于减小膜层之间的段差，所以，存储电容器C1的这三个存储电极部与发光材料层14相交叠对于减小段差对于发光材料层14的影响是有利的。在一些实施例中，所述存储电容器C1的第一存储电极部51、第二存储电极部52和第三存储电极部53中的每一者在衬底基板10上的正投影均与像素界定层13中的镂空部130在衬底基板10上的正投影至少部分地交叠。
作为示例，所述存储电容器C1的第一存储电极部51、第二存储电极部52和第三存储电极部53中的每一者在衬底基板10上的正投影的至少百分之七十的面积落入到像素界定层13中的镂空部130在衬底基板10上的正投影中。
在一些实施例中，所述阴极层15位于所述发光材料层14的远离衬底基板10的一侧。所述发光材料层14位于所述阳极层17和阴极层15之间。当阳极层17和阴极层15上分别施加高电压电平信号和低电压电平信号时，发光材料层14将在两者的电压差的激发下发光。阴极层15可设置成至少部分可透光的，这样，在发光材料层14受到激发时，激发光可以从阴极层15射出。
作为示例，高电压电平信号(VDD)和低电压电平信号(VSS)的引线可以设置在第二金属层22中或第三金属层23中。
在本公开的实施例中，第三金属层23的厚度例如可以为2000埃至5000埃。第三金属层23例如可以由钼等金属制成。阴极层15例如可以由银、铝等金属材料制成，例如可以具有1000nm的厚度。阳极层17例如可以由银、氧化锡铟(ITO)等材料构成。绝缘层例如可由氧化硅等材料制成。
在本公开的实施例中，显示面板中还可以设有其他的膜层，例如位于第二金属层22的远离衬底基板10的一侧且位于平坦化层16的朝向衬底基板10的一侧的第四绝缘层34(例如保护层或钝化层)。
虽然在本公开的实施例中以OLED显示面板为例进行描述，但是，本领域技术人员应当理解，本公开的实施例不限于此，例如，本公开的技术构思也可以用于其他类型的显示面板。
在本公开的实施例中所述的各种绝缘层结构均不限于单层结构，它们均可以包括一个或更多个子绝缘层，这可以根据实际的需求来设置。
本公开还提供了一种电子装置，该电子装置包括根据上述任一实施例所述的显示面板。所述电子装置可以是任何具有显示功能的电子装置，例如电视、手机、显示器、平板电脑、笔记本电脑、导航仪、数码相框等等。此外，本领域技术人员应清楚，根据本公开的各种实施例的电子装置不限于上述示例。
除非存在技术障碍或矛盾，本申请的上述各种实施方式可以自由组合以形成另外的实施例，这些另外的实施例均在本申请的保护范围中。
虽然结合附图对本公开进行了说明，但是附图中公开的实施例旨在对本发明优选实施方式进行示例性说明，而不能理解为对本申请的一种限制。
虽然已参照几个典型实施例描述了本公开，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本公开能够以多种形式具体实施而不脱离公开的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (17)

1.一种显示面板，包括：
衬底基板；
位于衬底基板上的多条栅极线和多条数据线，所述多条栅极线在衬底基板上的正投影与所述多条数据线在衬底基板上的正投影相互交叠；以及
位于衬底基板上的多个子像素单元，至少一个所述子像素单元包括：发光元件、开关晶体管、感应晶体管、驱动晶体管和存储电容器，
其中，在同一子像素单元中，开关晶体管在衬底基板上的正投影和感应晶体管在衬底基板上的正投影位于存储电容器在衬底基板上的正投影的第一侧而驱动晶体管在衬底基板上的正投影位于存储电容器在衬底基板上的正投影的第二侧，所述第一侧和第二侧在沿着数据线延伸的方向上彼此相对设置。
2.根据权利要求1所述的显示面板，其中，所述开关晶体管包括第一栅极、第一有源区、第一源极和第一漏极；所述感应晶体管包括第二栅极、第二有源区、第二源极和第二漏极；所述驱动晶体管包括第三栅极、第三有源区、第三源极和第三漏极；所述存储电容器包括第一存储电极部和第二存储电极部，所述第二存储电极部位于所述第一存储电极部的朝向衬底基板的一侧上，在垂直于所述衬底基板的方向上，在所述第一存储电极部和第二存储电极部之间设有第一绝缘层，所述第一存储电极部在衬底基板上的正投影和所述第二存储电极部在衬底基板上的正投影至少部分地重叠，所述发光元件包括阴极层、阳极层以及在垂直于衬底基板的方向上位于所述阴极层和阳极层之间的发光材料层；且
其中，在同一子像素单元中，所述开关晶体管的第一源极和第一漏极中的一者与数据线电连接，另一者与第二存储电极部电连接，所述驱动晶体管的第三栅极与第二存储电极部电连接，所述驱动晶体管的第三源极与第一存储电极部电连接，第三漏极与高电压电平信号电连接，所述感应晶体管的第二源极和第二漏极中的一者与第一存储电极部电连接，另一者与衬底基板上的感应线电连接，所述第一存储电极部与所述发光元件的阳极层电连接。
3.根据权利要求2所述的显示面板，还包括：
像素界定层，位于所述栅极线和数据线的远离衬底基板的一侧，所述像素界定层中具有多个镂空部，
所述发光材料层布置于所述像素界定层的镂空部中；
其中，所述栅极线在衬底基板上的正投影与所述发光材料层在衬底基板上的正投影不交叠。
4.根据权利要求3所述的显示面板，还包括：
位于衬底基板上的第一金属层，所述多条栅极线设置于所述第一金属层中；以及
位于所述第一金属层的远离衬底基板的一侧上的第二金属层，所述多条数据线设置在所述第二金属层中，
其中，第一绝缘层在垂直于衬底基板的方向上位于所述第一金属层和第二金属层之间，且在所述第二金属层中还设置有衬垫部，所述衬垫部在衬底基板上的正投影与所述发光材料层在衬底基板上的正投影至少部分地重叠。
5.根据权利要求4所述的显示面板，其中，所述像素界定层中的多个镂空部包括彼此相邻的第一镂空部和第二镂空部，所述多条栅极线包括彼此相邻的第一栅极线和第二栅极线，所述第一栅极线和第二栅极线在衬底基板上的正投影位于所述第一镂空部在衬底基板上的正投影和所述第二镂空部在衬底基板上的正投影之间。
6.根据权利要求5所述的显示面板，其中，所述开关晶体管的第一栅极与所述第一栅极线电连接，所述感应晶体管的第二栅极与所述第二栅极线电连接。
7.根据权利要求5所述的显示面板，其中，所述第一栅极、所述第二栅极和所述第三栅极设置于所述第一金属层中；以及
所述第一源极、第一漏极、第二源极、第二漏极、第三源极、第三漏极、所述第一存储电极部和感应线设置在所述第二金属层中；
所述显示面板还包括有源层，所述有源层位于所述第一金属层的朝向衬底基板的一侧，所述第一有源区、第二有源区、第三有源区和所述第二存储电极部设置在所述有源层中。
8.根据权利要求5至7中任一项所述的显示面板，还包括：
平坦化层和第一过孔结构，
其中，所述平坦化层位于所述第二金属层的远离衬底基板的一侧且位于所述像素界定层的面朝衬底基板的一侧，所述阳极层位于所述平坦化层的远离衬底基板的一侧且位于所述像素界定层的面朝衬底基板的一侧，所述第一过孔结构透过所述平坦化层将所述阳极层与所述第一存储电极部电连接。
9.根据权利要求8所述的显示面板，其中，所述第一过孔结构在衬底基板上的正投影与所述像素界定层的多个镂空部在衬底基板上的正投影均不交叠。
10.根据权利要求9所述的显示面板，其中，所述第一过孔结构在衬底基板上的正投影位于所述第一栅极线在衬底基板上的正投影和所述第二栅极线在衬底基板上的正投影之间。
11.根据权利要求10所述的显示面板，还包括：第二绝缘层，所述第二绝缘层位于所述有源层的远离衬底基板的一侧且位于所述第一金属层的面朝衬底基板的一侧；以及
第二过孔结构，所述第二过孔结构透过所述第一绝缘层和所述第二绝缘层将所述开关晶体管的第一有源区与所述开关晶体管的第一源极或第一漏极连接。
12.根据权利要求11所述的显示面板，其中，所述第二过孔结构在衬底基板上的正投影与所述像素界定层中的多个镂空部在衬底基板上的正投影均不交叠。
13.根据权利要求12所述的显示面板，其中，所述第二过孔结构在衬底基板上的正投影位于所述第一栅极线在衬底基板上的正投影和所述第二栅极线在衬底基板上的正投影之间。
14.根据权利要求7至13中任一项所述的显示面板，其中，所述存储电容器还包括：
第三存储电极部，所述第三存储电极部设置在第三金属层中，所述第三金属层位于所述有源层的面朝衬底基板的一侧，
其中第一存储电极部在衬底基板上的正投影与第二存储电极部在衬底基板上的正投影至少部分地重叠，第三存储电极部在衬底基板上的正投影与第二存储电极部在衬底基板上的正投影至少部分地重叠，所述第三绝缘层位于所述第三金属层的远离衬底基板的一侧且位于有源层面朝衬底基板的一侧，其中，所述存储电容器还包括：第三过孔结构，所述第三过孔结构透过所述第一绝缘层、第二绝缘层和第三绝缘层将所述第一存储电极部与第三存储电极部电连接。
15.根据权利要求14所述的显示面板，其中，所述存储电容器的第一存储电极部、第二存储电极部和第三存储电极部中的每一者在衬底基板上的正投影均与像素界定层中的镂空部在衬底基板上的正投影至少部分地交叠。
16.根据权利要求15所述的显示面板，其中，所述存储电容器的第一存储电极部、第二存储电极部和第三存储电极部中的每一者在衬底基板上的正投影的至少百分之七十的面积落入到像素界定层的镂空部在衬底基板上的正投影中。
17.一种电子装置，包括根据权利要求1至16中任一项所述的显示面板。
CN202010126491.XA 2020-02-27 2020-02-27 显示面板和电子装置 Active CN111326558B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010126491.XA CN111326558B (zh) 2020-02-27 2020-02-27 显示面板和电子装置
US17/309,882 US11985872B2 (en) 2020-02-27 2020-12-29 Display panel and electronic device
PCT/CN2020/140744 WO2021169571A1 (zh) 2020-02-27 2020-12-29 显示面板和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010126491.XA CN111326558B (zh) 2020-02-27 2020-02-27 显示面板和电子装置

Publications (2)

Publication Number Publication Date
CN111326558A true CN111326558A (zh) 2020-06-23
CN111326558B CN111326558B (zh) 2023-11-28

Family

ID=71171184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010126491.XA Active CN111326558B (zh) 2020-02-27 2020-02-27 显示面板和电子装置

Country Status (2)

Country Link
CN (1) CN111326558B (zh)
WO (1) WO2021169571A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885884A (zh) * 2021-01-29 2021-06-01 鄂尔多斯市源盛光电有限责任公司 显示面板及其制造方法、显示装置
WO2021169571A1 (zh) * 2020-02-27 2021-09-02 京东方科技集团股份有限公司 显示面板和电子装置
CN113707693A (zh) * 2021-08-13 2021-11-26 深圳市华星光电半导体显示技术有限公司 有机发光二极管像素结构及其制造方法
CN114609813A (zh) * 2022-03-22 2022-06-10 深圳市华星光电半导体显示技术有限公司 阵列基板及液晶显示面板
CN115398527A (zh) * 2021-03-24 2022-11-25 京东方科技集团股份有限公司 显示基板和显示装置
US11985872B2 (en) 2020-02-27 2024-05-14 Hefei Boe Joint Technology Co., Ltd. Display panel and electronic device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114400239B (zh) * 2021-12-21 2023-04-07 昆山国显光电有限公司 显示面板、显示装置及显示面板的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380672B1 (en) * 1997-08-21 2002-04-30 Seiko Epson Corporation Active matrix display device
JP2006343504A (ja) * 2005-06-08 2006-12-21 Casio Comput Co Ltd トランジスタアレイパネル及びトランジスタアレイパネルの製造方法
US20170317155A1 (en) * 2016-04-29 2017-11-02 Lg Display Co., Ltd. Backplane substrate and organic light emitting diode display using the same
CN108022946A (zh) * 2016-10-31 2018-05-11 乐金显示有限公司 有机发光显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
KR102431929B1 (ko) * 2017-10-31 2022-08-12 엘지디스플레이 주식회사 표시장치 및 그 제조방법
CN111326558B (zh) * 2020-02-27 2023-11-28 合肥京东方卓印科技有限公司 显示面板和电子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380672B1 (en) * 1997-08-21 2002-04-30 Seiko Epson Corporation Active matrix display device
JP2006343504A (ja) * 2005-06-08 2006-12-21 Casio Comput Co Ltd トランジスタアレイパネル及びトランジスタアレイパネルの製造方法
US20170317155A1 (en) * 2016-04-29 2017-11-02 Lg Display Co., Ltd. Backplane substrate and organic light emitting diode display using the same
CN108022946A (zh) * 2016-10-31 2018-05-11 乐金显示有限公司 有机发光显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021169571A1 (zh) * 2020-02-27 2021-09-02 京东方科技集团股份有限公司 显示面板和电子装置
US11985872B2 (en) 2020-02-27 2024-05-14 Hefei Boe Joint Technology Co., Ltd. Display panel and electronic device
CN112885884A (zh) * 2021-01-29 2021-06-01 鄂尔多斯市源盛光电有限责任公司 显示面板及其制造方法、显示装置
CN112885884B (zh) * 2021-01-29 2023-06-27 鄂尔多斯市源盛光电有限责任公司 显示面板及其制造方法、显示装置
CN115398527A (zh) * 2021-03-24 2022-11-25 京东方科技集团股份有限公司 显示基板和显示装置
CN115398527B (zh) * 2021-03-24 2023-08-04 京东方科技集团股份有限公司 显示基板和显示装置
CN113707693A (zh) * 2021-08-13 2021-11-26 深圳市华星光电半导体显示技术有限公司 有机发光二极管像素结构及其制造方法
CN113707693B (zh) * 2021-08-13 2023-12-05 深圳市华星光电半导体显示技术有限公司 有机发光二极管像素结构及其制造方法
CN114609813A (zh) * 2022-03-22 2022-06-10 深圳市华星光电半导体显示技术有限公司 阵列基板及液晶显示面板

Also Published As

Publication number Publication date
US20220344435A1 (en) 2022-10-27
CN111326558B (zh) 2023-11-28
WO2021169571A1 (zh) 2021-09-02

Similar Documents

Publication Publication Date Title
CN111326558B (zh) 显示面板和电子装置
CN108984048B (zh) 包括触摸电极的感测单元和使用该感测单元的显示装置
KR20170124065A (ko) 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
US9716132B2 (en) Display device and electronic apparatus
TW591971B (en) Display apparatus and electronic machine
US8835929B2 (en) Pixel structure and thin film transistor
US20240046861A1 (en) Display panel and mobile terminal
US11616116B2 (en) Display device including dummy lines overlapping connection lines
EP4113612A1 (en) Display substrate and manufacturing method therefor, and display apparatus
KR20080069076A (ko) 유기발광디스플레이
US11107413B2 (en) Display substrate and method for manufacturing the same, display device
CN111834381B (zh) 阵列基板、显示面板、显示装置及阵列基板的制作方法
CN113133324B (zh) 阵列基板和显示装置
WO2022174692A1 (zh) 显示面板及显示装置
KR20100070729A (ko) 유기전계 발광소자용 어레이 기판
WO2022160255A1 (en) Array substrate and display apparatus
US11985872B2 (en) Display panel and electronic device
US20220199733A1 (en) Display substrate and display device
US11251250B2 (en) Display substrate and display device each including blocking part
US8576207B2 (en) Self-emission type display and method for fabricating the same
JP2007188853A (ja) 表示装置
US20240049561A1 (en) Display device
US10916168B2 (en) Panel and pixel structure thereof
US11670253B2 (en) Pixel driving circuit, array substrate and display panel
US11844255B2 (en) Display device having a second electrode layer connected to an auxiliary electrode layer, display panel and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant